DE112019000095T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112019000095T5
DE112019000095T5 DE112019000095.0T DE112019000095T DE112019000095T5 DE 112019000095 T5 DE112019000095 T5 DE 112019000095T5 DE 112019000095 T DE112019000095 T DE 112019000095T DE 112019000095 T5 DE112019000095 T5 DE 112019000095T5
Authority
DE
Germany
Prior art keywords
section
gate
area
semiconductor substrate
gate runner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019000095.0T
Other languages
English (en)
Inventor
Tetsutaro Imagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112019000095T5 publication Critical patent/DE112019000095T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Zwischenanschlussflächenbereich in einem Halbleitersubstrat soll effektiv verwendet werden. Es wird eine Halbleitervorrichtung geschaffen, die mehrere Anschlussflächen, die in einer Anordnungsrichtung zwischen einem Bereich, in dem ein Transistorabschnitt oder ein Diodenabschnitt angeordnet ist, und einer ersten Stirnseite auf einer Oberseite eines Halbleitersubstrats angeordnet sind, und einen „Gate-Runner“-Abschnitt, der eine Gate-Spannung zu dem Transistorabschnitt überträgt, enthält, wobei der „Gate-Runner“-Abschnitt einen ersten „Gate-Runner“, der in der Draufsicht zwischen der ersten Stirnseite des Halbleitersubstrats und wenigstens einer der Anschlussflächen verlaufend angeordnet ist, und einen zweiten „Gate-Runner“, der in der Draufsicht zwischen wenigstens einer der Anschlussflächen und dem Transistorabschnitt verlaufend angeordnet ist, enthält, wobei der Transistorabschnitt außerdem in den Zwischenanschlussflächenbereichen angeordnet ist, der in den Zwischenanschlussflächenbereichen angeordnete Gate-Grabenabschnitt mit dem ersten „Gate-Runner“ verbunden ist und der Gate-Grabenabschnitt, der so angeordnet ist, dass er in der Erstreckungsrichtung dem zweiten „Gate-Runner“ zugewandt ist, mit dem zweiten „Gate-Runner“ verbunden ist.

Description

  • HINTERGRUND
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Bisher ist ein Halbleitervorrichtung vorgeschlagen worden, bei der eine Transistorvorrichtung, wie z. B. ein Bipolartransistor mit isoliertem Gate (IGBT), und eine Diodenvorrichtung, wie z. B. eine Freilaufdiode (FWD), auf demselben Halbleitersubstrat angeordnet sind (siehe z. B. Patentdokument 1). Auf dem Halbleitersubstrat sind mehrere Anschlussflächen angeordnet, die mit der Transistorvorrichtung, der Diodenvorrichtung oder dergleichen verbunden sind. Die Literaturen des Standes der Technik enthalten die folgenden Literaturen.
    • Patendokument 1: Japanische ungeprüfte Patentanmeldung, Veröffentlichungs-Nr. 2017-147435
    • Patendokument 2: Japanische ungeprüfte Patentanmeldung, Veröffentlichungs-Nr. 2017-69412
    • Patendokument 3: Japanische ungeprüfte Patentanmeldung, Veröffentlichungs-Nr. 2007-173411
  • [TECHNISCHES PROBLEM]
  • Es sind mehrere Anschlussflächen entlang irgendeiner der Seiten eines Halbleitersubstrats angeordnet. In einer Halbleitervorrichtung wird ein Zwischenanschlussflächenbereich bevorzugt effizient genutzt.
  • [ALLGEMEINE OFFENBARUNG]
  • Um das oben beschriebene Problem zu behandeln, wird gemäß einem Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung, die ein Halbleitersubstrat enthält, geschaffen. Die Halbleitervorrichtung kann einen Transistorabschnitt und einen Diodenabschnitt enthalten, die auf dem Halbleitersubstrat angeordnet sind. Die Halbleitervorrichtung kann mehrere Anschlussflächen enthalten, die über einer Oberseite des Halbleitersubstrats angeordnet sind und in einer Anordnungsrichtung zwischen einem Bereich, in dem der Transistorabschnitt oder der Diodenabschnitt angeordnet ist, und einer ersten Stirnseite auf der Oberseite des Halbleitersubstrats angeordnet sind. Die Halbleitervorrichtung kann einen „Gate-Runner“-Abschnitt enthalten, der eine Gate-Spannung zu dem Transistorabschnitt überträgt. Der Transistorabschnitt kann einen Gate-Grabenabschnitt enthalten, der sich in einer Erstreckungsrichtung erstreckend angeordnet ist, die in der Draufsicht von der Anordnungsrichtung verschieden ist. Der „Gate-Runner“-Abschnitt kann einen ersten „Gate-Runner“ enthalten, der in der Draufsicht zwischen der ersten Stirnseite des Halbleitersubstrats und wenigstens einer der Anschlussflächen verlaufend angeordnet ist. Der „Gate-Runner“-Abschnitt kann einen zweiten „Gate-Runner“ enthalten, der in der Draufsicht zwischen wenigstens einer der Anschlussflächen und dem Transistorabschnitt verlaufend angeordnet ist. Der Transistorabschnitt kann außerdem in wenigstens einem der Zwischenanschlussflächenbereiche angeordnet sein, die in der Draufsicht jeweils zwischen zwei Anschlussflächen eingelegt sind. Der Gate-Grabenabschnitt, der in dem wenigstens einen Zwischenanschlussflächenbereich angeordnet ist, kann mit dem ersten „Gate-Runner“ verbunden sein. Der Gate-Grabenabschnitt, der so angeordnet ist, dass er in der Erstreckungsrichtung dem zweiten „Gate-Runner“ zugewandt ist, kann mit dem zweiten „Gate-Runner“ verbunden sein.
  • Der zweite „Gate-Runner“ kann an wenigstens zwei Seiten wenigstens einer der Anschlussflächen angeordnet sein.
  • Ein Abstand zwischen jeder Anschlussfläche und dem zweiten „Gate-Runner“ kann in der Draufsicht 200 µm oder kürzer sein.
  • Der Diodenabschnitt kann ein Katodengebiet eines ersten Leitfähigkeitstyps enthalten, das auf einer Unterseite des Halbleitersubstrats freiliegend ist. Das Katodengebiet kann nicht im Zwischenanschlussflächenbereich angeordnet sein.
  • Der Transistorabschnitt kann eine Emitterzone des ersten Leitfähigkeitstyps enthalten, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet. Die Halbleitervorrichtung kann eine Emitterelektrode enthalten, die über der Oberseite des Halbleitersubstrats angeordnet und mit der Emitterzone verbunden ist. Der Diodenabschnitt kann Blind-Grabenabschnitte enthalten, die sich in der Erstreckungsrichtung erstreckend angeordnet sind und mit der Emitterelektrode verbunden sind. Wenigstens einer der Blind-Grabenabschnitte, die so angeordnet sind, dass sie in der Erstreckungsrichtung den Zwischenanschlussflächenbereichen zugewandt sind, kann so angeordnet sein, dass er sich bis zu einem entsprechenden der Zwischenanschlussflächenbereiche erstreckt.
  • Der Transistorabschnitt kann eine Emitterzone des ersten Leitfähigkeitstyps enthalten, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet. Die Halbleitervorrichtung kann eine Emitterelektrode enthalten, die über der Oberseite des Halbleitersubstrats angeordnet ist und mit der Emitterzone verbunden ist. Der Diodenabschnitt kann ein Katodengebiet des ersten Leitfähigkeitstyps enthalten, das auf einer Unterseite des Halbleitersubstrats freiliegend ist. Der Diodenabschnitt kann einen Blind-Grabenabschnitt enthalten, der sich in der Erstreckungsrichtung erstreckend angeordnet ist und mit der Emitterelektrode verbunden ist. Das Katodengebiet und der Blind-Grabenabschnitt können in wenigstens einem der Zwischenanschlussflächenbereiche angeordnet sein.
  • Der Transistorabschnitt kann eine Emitterzone des ersten Leitfähigkeitstyps enthalten, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet. Wenigstens der Gate-Grabenabschnitt, der der Nächste an einer der beiden Anschlussflächen in dem Zwischenanschlussflächenbereich ist, kann die Emitterzone nicht aufweisen, die mit dem Gate-Grabenabschnitt in dem Zwischenanschlussflächenbereich in Kontakt angeordnet ist.
  • Der Transistorabschnitt kann eine Emitterzone des ersten Leitfähigkeitstyps enthalten, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet. Die Halbleitervorrichtung kann eine Emitterelektrode enthalten, die über der Oberseite des Halbleitersubstrats angeordnet ist und mit der Emitterzone verbunden ist. Die Halbleitervorrichtung kann einen dielektrischen Zwischenschichtfilm enthalten, der zwischen dem Halbleitersubstrat und der Emitterelektrode angeordnet ist. Ein Kontaktloch, das die Emitterelektrode mit dem Halbleitersubstrat verbindet, kann in dem dielektrischen Zwischenschichtfilm zwischen dem Gate-Grabenabschnitt, der der Nächste an einer der beiden Anschlussflächen in dem Zwischenanschlussflächenbereich ist, und der Anschlussfläche angeordnet sein.
  • Ein mit der Emitterelektrode verbundener Blind-Grabenabschnitt kann zwischen dem Gate-Grabenabschnitt, der der Nächste an einer der beiden Anschlussflächen in dem Zwischenanschlussflächenbereich ist, und der Anschlussfläche angeordnet sein.
  • Jede der mehreren Anschlussflächen kann an einer derartigen Position angeordnet sein, dass die Anschlussfläche in der Erstreckungsrichtung dem Diodenabschnitt wenigstens teilweise zugewandt ist.
  • Der Zusammenfassungsabschnitt beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann außerdem eine Unterkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1 ist eine Zeichnung, die die Struktur einer Oberseite einer Halbleitervorrichtung 100 gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
    • 2 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs A in 1.
    • 3 ist eine Zeichnung, die ein Beispiel eines entlang B-B in 2 genommenen Querschnitts veranschaulicht.
    • 4 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs B in 1.
    • 5 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs C in 1.
    • 6 ist eine Zeichnung, die ein Anordnungsbeispiel einer Emitterelektrode 52 in einer Draufsicht veranschaulicht.
    • 7 ist eine Zeichnung, die ein Anordnungsbeispiel eines Katodengebiets 82 veranschaulicht.
    • 8 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs D in 7.
    • 9 ist eine Zeichnung, die ein weiteres Anordnungsbeispiel des Katodengebiets 82 veranschaulicht.
    • 10 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs E in 9.
    • 11 veranschaulicht ein weiteres Beispiel des Bereichs B in 1.
    • 12 ist eine Zeichnung, die ein Anordnungsbeispiel der Gate-Grabenabschnitte 40 in einem aktiven Hauptabschnitt 120 und einem Zwischenanschlussflächenbereich 130 veranschaulicht.
    • 13 ist eine Zeichnung, die ein weiteres Anordnungsbeispiel der Gate-Grabenabschnitte 40 in dem aktiven Hauptabschnitt 120 und dem Zwischenanschlussflächenbereich 130 veranschaulicht.
    • 14 ist eine Zeichnung, die ein weiteres Anordnungsbeispiel der Gate-Grabenabschnitte 40 in dem aktiven Hauptabschnitt 120 und dem Zwischenanschlussflächenbereich 130 veranschaulicht.
  • BESCHREIBUNG DER BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung über Ausführungsformen beschrieben, wobei aber die folgenden Ausführungsformen nicht vorgesehen sind, um die im Schutzumfang der Erfindung beschriebene Erfindung einzuschränken. Zusätzlich müssen nicht notwendigerweise alle in den Ausführungsformen beschriebenen Kombinationen von Merkmalen für die Lösungsmittel der Erfindung wesentlich sein.
  • Eine Seite in einer Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats wird in der vorliegenden Beschreibung als eine „obere“ Seite bezeichnet, während die andere Seite wird als eine „untere“ Seite bezeichnet wird. Eine Oberfläche von zwei Hauptoberflächen eines Substrats, einer Schicht, einer Schicht oder anderer Komponenten wird als eine Oberseite bezeichnet, während die andere Oberfläche als eine Unterseite bezeichnet wird. Die „Aufwärts-“ und die „Abwärts-“ Richtung sind nicht auf die Gravitationsrichtung oder eine Befestigungsrichtung zum Zeitpunkt der Montage einer Halbleitervorrichtung auf dem Substrat oder dergleichen eingeschränkt.
  • Gemäß der vorliegenden Beschreibung können technische Gegenstände in einigen Fällen unter Verwendung orthogonaler Koordinatenachsen einer X-Achse, einer Y-Achse und einer Z-Achse beschrieben sein. Gemäß der vorliegenden Beschreibung ist eine Ebene parallel zu einer Oberseite des Halbleitersubstrats als eine XY-Ebene festgelegt, während die Tiefenrichtung senkrecht zur Oberseite des Halbleitersubstrats als die Z-Achse festgelegt ist.
  • Gemäß den jeweiligen Ausführungsformen sind Beispiele veranschaulicht, bei denen ein erster Leitfähigkeitstyp als ein N-Typ festgelegt ist und ein zweiter Leitfähigkeitstyp als ein P-Typ festgelegt ist, wobei aber der erste Leitfähigkeitstyp außerdem als der P-Typ festgelegt sein kann und der zweite Leitfähigkeitstyp außerdem als N-Typ festgelegt sein kann. In diesem Fall weisen die Leitfähigkeitstypen eines Substrats, einer Schicht, eines Bereichs und dergleichen gemäß den entsprechenden Ausführungsformen jeweils entgegengesetzte Polaritäten auf. Zusätzlich bedeutet in einem Fall, in dem in der vorliegenden Beschreibung ein P+-Typ (oder ein N+-Typ) beschrieben ist, dass eine Dotierungskonzentration höher als die des P-Typs (oder des N-Typs) ist, während in einem Fall, in dem ein P-Typ (oder ein N--Typ) beschrieben ist, es bedeutet, dass die Dotierungskonzentration niedriger als die des P-Typs (oder des N-Typs) ist.
  • Die Dotierungskonzentration in der vorliegenden Beschreibung bezieht sich auf eine Konzentration von Störstellen, die in Donatoren oder Akzeptoren transformiert sind. In der vorliegenden Beschreibung kann in einigen Fällen ein Unterschied zwischen den Konzentrationen von Donatoren und Akzeptoren als die Dotierungskonzentration festgelegt sein. Zusätzlich kann in einigen Fällen ein Spitzenwert einer Dotierungskonzentrationsverteilung in einem Dotierungsgebiet als Dotierungskonzentration in dem Dotierungsgebiet festgelegt sein.
  • 1 ist eine Zeichnung, die eine Struktur einer Oberseite einer Halbleitervorrichtung 100 gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Die Halbleitervorrichtung 100 enthält ein Halbleitersubstrat 10. Das Halbleitersubstrat 10 kann ein Siliciumsubstrat sein, kann ein Siliciumcarbidsubstrat sein oder kann außerdem ein Nitridhalbleitersubstrat, wie z. B. Galliumnitrid oder dergleichen, sein. Das Halbleitersubstrat 10 in diesem Beispiel ist ein Siliciumsubstrat.
  • In der vorliegenden Beschreibung ist ein Endabschnitt eines äußeren Umfangs des Halbleitersubstrats 10 in einer Draufsicht als ein äußeres Umfangsende 140 festgelegt. Die Draufsicht bezieht sich auf einen Fall, in dem die Beobachtung von einer Seite der Oberseite des Halbleitersubstrats 10 parallel zur Z-Achse ausgeführt wird. Zusätzlich ist irgendeine der Stirnseiten am äußeren Umfangsende 140 des Halbleitersubstrats 10 in der Draufsicht als eine erste Stirnseite 142 festgelegt. Eine Richtung parallel zur ersten Stirnseite 142 in der Draufsicht ist als eine Richtung der X-Achse festgelegt, während eine Richtung senkrecht zur ersten Stirnseite 142 als eine Richtung der Y-Achse festgelegt ist.
  • Die Halbleitervorrichtung 100 enthält einen aktiven Hauptabschnitt 120 und einen Randabschlussstrukturabschnitt 90. Der aktive Hauptabschnitt 120 entspricht einem Gebiet in einem aktiven Bereich, wo ein Strom in der Tiefenrichtung innerhalb des Halbleitersubstrats 10 von der Oberseite des Halbleitersubstrats 10 zur Unterseite oder von der Unterseite zur Oberseite fließt, mit Ausnahme eines Zwischenanschlussflächenbereichs 130, der beschrieben wird. Der aktive Bereich ist z. B. ein Bereich, in dem in einem Fall, in dem eine in der Halbleitervorrichtung 100 enthaltene Transistorvorrichtung so gesteuert ist, dass sie sich in einem Ein-Zustand befindet, oder in einem Fall, in dem die Transistorvorrichtung aus dem Ein-Zustand in einem Aus-Zustand geschaltet ist, ein Hauptstrom zwischen der Oberseite und der Unterseite des Halbleitersubstrats 10 fließt. Der aktive Hauptabschnitt 120 kann sich außerdem auf einen Bereich mit Ausnahme der Anschlussflächen und des Zwischenanschlussflächenbereichs 130 in einem Bereich beziehen, der von einem ersten „Gate-Runner“ 50 umgeben ist, der im Folgenden beschrieben wird.
  • Ein Transistorabschnitt 70 und ein Diodenabschnitt 80 sind im aktiven Hauptabschnitt 120 angeordnet. In der vorliegenden Beschreibung können sowohl der Transistorabschnitt 70 als auch der Diodenabschnitt 80 in einigen Fällen als ein Vorrichtungsabschnitt oder ein Vorrichtungsbereich bezeichnet sein. In diesem Beispiel sind die Transistorabschnitte 70 und die Diodenabschnitte 80 im aktiven Hauptabschnitt 120 in der Richtung der X-Achse abwechselnd angeordnet.
  • Über der Oberseite des Halbleitersubstrats 10 sind mehrere Anschlussflächen (im Beispiel nach 1 eine Abtastanschlussfläche 114, eine Emitteranschlussfläche 115, eine Gate-Anschlussfläche 116, eine Katodenanschlussfläche 117 und eine Anodenanschlussfläche 118) angeordnet. Die Abtastanschlussfläche 114 ist mit einer Stromabtastvorrichtung 119 verbunden. Die Stromabtastvorrichtung 119 weist die gleiche Struktur wie der Transistorabschnitt 70 auf und weist in der Draufsicht außerdem die kleinere Fläche (entsprechend der Fläche des Kanals) als der Transistorabschnitt 70 auf. Wenn ein durch die Stromabtastvorrichtung 119 fließender Strom detektiert wird, kann ein durch die gesamte Halbleitervorrichtung 100 fließender Strom geschätzt werden. Die Emitteranschlussfläche 115 ist mit einer Emitterelektrode verbunden, die über der Oberseite des Halbleitersubstrats 10 angeordnet ist. Die Gate-Anschlussfläche 116 ist mit einer Gate-Elektrode des Transistorabschnitts 70 verbunden. Die Gate-Anschlussfläche 116 ist in diesem Beispiel mit einem „Gate-Runner“-Abschnitt verbunden, der im Folgenden beschrieben wird. Die Katodenanschlussfläche 117 und die Anodenanschlussfläche 118 sind mit einem Temperaturabtastabschnitt 110 verbunden, der im Folgenden beschrieben wird. Es wird angegeben, dass die Anzahl und der Typ der im Halbleitersubstrat 10 angeordneten Anschlussflächen nicht auf das in 1 veranschaulichte Beispiel eingeschränkt sind.
  • Jede der Anschlussflächen ist aus einem metallischen Material, wie z. B. Aluminium, ausgebildet. Die mehreren Anschlussflächen sind in einer vorgegebenen Anordnungsrichtung zwischen dem aktiven Hauptabschnitt 120 und der ersten Stirnseite 142 auf der Oberseite des Halbleitersubstrats 10 angeordnet. Die mehreren Anschlussflächen in diesem Beispiel sind so angeordnet, dass sie in der Richtung der Y-Achse zwischen dem Vorrichtungsbereich und der ersten Stirnseite 142 eingelegt sind.
  • Die Anordnungsrichtung der mehreren Anschlussflächen kann eine Richtung einer Geraden sein, die die Mittelpunkte zweier Anschlussflächen (in diesem Beispiel der Abtastanschlussfläche 114 und der Anodenanschlussfläche 118), die in der Draufsicht an beiden Enden in der Richtung parallel zur ersten Stirnseite 142 angeordnet sind, unter den mehreren Anschlussflächen verbindet. Die Anordnungsrichtung kann die Richtung parallel zur ersten Stirnseite 142 sein. Die Anordnungsrichtung kann außerdem eine Neigung von bis zu 30 Grad bezüglich der ersten Stirnseite 142 aufweisen. Die Neigung kann bis zu 20 Grad betragen und kann außerdem bis zu 10 Grad betragen. Die Anordnungsrichtung in diesem Beispiel ist parallel zur ersten Stirnseite 142.
  • Der Bereich, der in der Draufsicht durch zwei Anschlussflächen eingelegt ist, ist als der Zwischenanschlussflächenbereich 130 festgelegt. Der Zwischenanschlussflächenbereich 130 in diesem Beispiel ist ein überlappter Bereich, in dem sich zwei Anschlussflächenbereiche in Richtung auf die wechselseitigen Anschlussflächen in einer Richtung parallel zur X-Achse erstrecken. In diesem Beispiel ist ein Bereich zwischen dem überlappten Bereich und dem ersten „Gate-Runner“ 50, der entlang der ersten Stirnseite 142 angeordnet ist, außerdem im Zwischenanschlussflächenbereich 130 enthalten.
  • In der Halbleitervorrichtung 100 ist der Vorrichtungsbereich außerdem in wenigstens einem der Zwischenanschlussflächenbereiche 130 angeordnet. In diesem Beispiel ist der Transistorabschnitt 70 in wenigstens einem der Zwischenanschlussflächenbereiche 130 angeordnet. In Übereinstimmung mit der oben erwähnten Struktur kann die Fläche des Vorrichtungsbereichs durch die effektive Verwendung der Zwischenanschlussflächenbereiche 130 vergrößert werden.
  • Die Halbleitervorrichtung 100 enthält den „Gate-Runner“-Abschnitt, der eine Gate-Spannung zu dem Transistorabschnitt 70 überträgt. Die Halbleitervorrichtung 100 in diesem Beispiel enthält den ersten „Gate-Runner“ 50, einen zweiten „Gate-Runner“ 51 und einen dritten „Gate-Runner“ 48 als die „Gate-Runner“-Abschnitte. In diesem Beispiel ist jeder der „Gate-Runner“ über der Oberseite des Halbleitersubstrats 10 angeordnet und von der Oberseite des Halbleitersubstrats 10 durch einen dielektrischen Zwischenschichtfilm isoliert.
  • Der erste „Gate-Runner“ 50 ist in der Draufsicht zwischen der ersten Stirnseite 142 des Halbleitersubstrats 10 und wenigstens einer der Anschlussflächen verlaufend angeordnet. Der erste „Gate-Runner“ 50 in diesem Beispiel ist parallel zu der ersten Stirnseite 142 angeordnet, die zwischen jeder der Abtastanschlussfläche 114, der Emitteranschlussfläche 115, der Gate-Anschlussfläche 116, der Katodenanschlussfläche 117 und der Anodenanschlussfläche 118 und der ersten Stirnseite 142 verläuft. Der erste „Gate-Runner“ 50 ist mit der Gate-Anschlussfläche 116 verbunden.
  • Zusätzlich ist der erste „Gate-Runner“ 50 so angeordnet, dass er den aktiven Hauptabschnitt 120 zwischen der anderen Stirnseite des Halbleitersubstrats 10 und dem aktiven Hauptabschnitt 120 umgibt. Mit anderen Worten, der erste „Gate-Runner“ 50 in diesem Beispiel ist kreisförmig entlang jeder der Stirnseiten des Halbleitersubstrats 10 angeordnet. Der „Gate-Runner“ 50 kann eine metallische Verdrahtung, wie z. B. Aluminium, sein oder kann außerdem eine Halbleiterverdrahtung, wie z. B. Polysilicium, in die Störstellen dotiert sind, sein. Der erste „Gate-Runner“ 50 kann eine Struktur aufweisen, bei der die metallische Verdrahtung und die Halbleiterverdrahtung so angeordnet sind, dass sie einander mit einem dazwischenliegenden dielektrischen Film überlappen. Ein Kontaktloch, das die metallische Verdrahtung mit der Halbleiterverdrahtung verbindet, ist in dem dielektrischen Film angeordnet. Der erste „Gate-Runner“ 50 in diesem Beispiel ist eine metallische Verdrahtung.
  • Ein Material des zweiten „Gate-Runners“ 51 und des dritten „Gate-Runners“ 48 kann ein Material sein, das zu dem bezüglich des ersten „Gate-Runners“ 50 beschriebenen Material ähnlich ist. Der zweite „Gate-Runner“ 51 ist in diesem Beispiel eine metallische Verdrahtung, während der dritte „Gate-Runner“ 48 eine Halbleiterverdrahtung ist.
  • Der zweite „Gate-Runner“ 51 ist in der Draufsicht zwischen wenigstens einer der Anschlussflächen und dem Transistorabschnitt 70 verlaufend angeordnet. Die wenigstens eine der Anschlussflächen ist eine andere Anschlussfläche als die Emitteranschlussfläche 115. Der zweite „Gate-Runner“ 51 ist in diesem Beispiel bezüglich aller Anschlussflächen mit Ausnahme der Emitteranschlussfläche 115 angeordnet. Der zweite „Gate-Runner“ 51 ist so angeordnet, dass er durch die Anschlussfläche und den aktiven Hauptabschnitt 120 (d. h., dem Transistorabschnitt 70 und dem Diodenabschnitt 80) in der Richtung der Y-Achse eingelegt ist. In irgendeiner der Anschlussflächen kann der zweite „Gate-Runner“ 51 entlang zwei oder mehr Seiten der Anschlussfläche angeordnet sein.
  • In einer Anschlussfläche (in diesem Beispiel der Anodenanschlussfläche 118), die an einem Ende in der Richtung der X-Achse angeordnet ist, ist z. B. der zweite „Gate-Runner“ 51 entlang zwei sich schneidenden Seiten angeordnet, wobei außerdem der erste „Gate-Runner“ 50 entlang der anderen beiden Seiten angeordnet ist.
  • Zusätzlich ist die Stromabtastvorrichtung 119 im Zwischenanschlussflächenbereich 130 zwischen einer Anschlussfläche (in diesem Beispiel der Abtastanschlussfläche 114), die am anderen Ende in der Richtung der X-Achse angeordnet ist, und der Emitteranschlussfläche 115 angeordnet. Der Transistorabschnitt 70 und der Diodenabschnitt 80 können nicht in dem Zwischenanschlussflächenbereich 130 angeordnet sein, wo die Stromabtastvorrichtung 119 angeordnet ist. In einem Beispiel kann ein Topfgebiet des P+-Typs, das im Folgenden beschrieben wird, in dem Gebiet angeordnet sein, in dem die Stromabtastvorrichtung 119 nicht in dem Zwischenanschlussflächenbereich 130 angeordnet ist.
  • Jede Anschlussfläche in diesem Beispiel enthält in der Draufsicht zwei Paare paralleler Seiten. Im Beispiel nach 1 enthält jede Anschlussfläche zwei Seiten parallel zur X-Achse und zwei Seiten parallel zur Y-Achse. Der „Gate-Runner“-Abschnitt kann nicht auf einer Seite, die der Stromabtastvorrichtung 119 zugewandt ist, unter den Seiten der Anschlussfläche angeordnet sein. In der Abtastanschlussfläche 114 in diesem Beispiel ist der zweite „Gate-Runner“ 51 entlang einer Seite angeordnet, die dem aktiven Hauptabschnitt 120 zugewandt ist. Der „Gate-Runner“-Abschnitt ist nicht auf der Seite angeordnet, die der Stromabtastvorrichtung 119 zugewandt ist, wobei der erste „Gate-Runner“ 50 entlang den anderen beiden Seiten angeordnet ist. Der zweite „Gate-Runner“ 51, der entlang der Abtastanschlussfläche 114 angeordnet ist, kann über den dritten „Gate-Runner“ 48 mit dem zweiten „Gate-Runner“ 51, der entlang der anderen Anschlussfläche angeordnet ist, verbunden sein.
  • Spezifischer können die beiden zweiten „Gate-Runner“ 51, die in den beiden Anschlussflächen (in diesem Beispiel der Abtastanschlussfläche 114 und der Gate Anschlussfläche 116) angeordnet sind, die angeordnet sind, so das sie die Emitteranschlussfläche 115 in der Richtung der X-Achse einlegen, über den dritten „Gate-Runner“ 48 miteinander verbunden sein. Der dritte „Gate-Runner“ 48 ist zwischen dem aktiven Hauptabschnitt 120 und der Emitteranschlussfläche 115 und dem Zwischenanschlussflächenbereich 130 in der Richtung der Y-Achse angeordnet.
  • Zusätzlich ist der zweite „Gate-Runner“ 51 entlang drei Seiten, die nicht die der ersten Stirnseite 142 zugewandte Seite enthalten, in den Anschlussflächen (in diesem Beispiel der Gate-Anschlussfläche 116 und der Katodenanschlussfläche 117) angeordnet, die in der Richtung der X-Achse an Positionen mit Ausnahme der beiden Enden angeordnet sind, wobei der erste „Gate-Runner“ 50 entlang der Seite, die der ersten Stirnseite 142 zugewandt ist, angeordnet ist. Die in der Umgebungjeder Anschlussfläche angeordneten „Gate-Runner“-Abschnitte sind wechselseitig verbunden, um die Anschlussfläche kreisförmig zu umgeben.
  • Der Transistorabschnitt 70 enthält einen Gate-Grabenabschnitt, der sich in einer Erstreckungsrichtung (in diesem Beispiel der Richtung der Y-Achse) erstreckend angeordnet ist, die sich in der Draufsicht von der Anordnungsrichtung unterscheidet. Eine Struktur des Gate-Grabenabschnitts wird im Folgenden beschrieben. Der in dem Zwischenanschlussflächenbereich 130 angeordnete Gate-Grabenabschnitt ist direkt oder indirekt mit dem ersten „Gate-Runner“ 50 verbunden, der entlang der ersten Stirnseite 142 angeordnet ist. Mit anderen Worten, der im Zwischenanschlussflächenbereich 130 angeordnete Gate-Grabenabschnitt ist sich in der Richtung der Y-Achse bis zu einer Position erstreckend angeordnet, an der der Gate-Grabenabschnitt direkt oder indirekt mit dem ersten „Gate-Runner“ 50 verbunden sein kann, der entlang der ersten Stirnseite 142 des Halbleitersubstrats 10 angeordnet ist.
  • Zusätzlich ist der Gate-Grabenabschnitt des aktiven Hauptabschnitts 120, der so angeordnet ist, dass er dem zweiten „Gate-Runner“ 51 in der Erstreckungsrichtung (Richtung der Y-Achse) zugewandt ist, direkt oder indirekt mit dem zweiten „Gate-Runner“ 51 verbunden. Mit anderen Worten, der Gate-Grabenabschnitt, der so angeordnet ist, dass er in der Richtung der Y-Achse dem zweiten „Gate-Runner“ 51, der sich in der Richtung der X-Achse zwischen der Anschlussfläche und dem aktiven Hauptabschnitt 120 erstreckt, zugewandt ist, ist direkt oder indirekt mit dem zweiten „Gate-Runner“ 51 verbunden.
  • In Übereinstimmung mit der oben erwähnten Konfiguration können der Gate-Grabenabschnitt des Transistorabschnitts, der im aktiven Hauptabschnitt 120 angeordnet ist, und der Zwischenanschlussflächenbereich 130 mit dem „Gate-Runner“-Abschnitt verbunden sein. Es wird angegeben, dass, wenn der erste „Gate-Runner“ 50 und der zweite „Gate-Runner“ 51 als die metallischen Verdrahtungen festgelegt sind, die Variation der Zeitpunkte zum Übertragen der Gate-Spannungen zu den entsprechenden Gate-Grabenabschnitten und die Variation der Dämpfungsbeträge der Gate-Spannungen verringert werden können.
  • Zusätzlich kann unter den im aktiven Hauptabschnitt 120 angeordneten Gate-Grabenabschnitten der Gate-Grabenabschnitt, der an einer Position angeordnet ist, die in der Richtung der Y-Achse dem dritten „Gate-Runner“ 48 zugewandt ist, mit dem dritten „Gate-Runner“ 48 verbunden sein. Zusätzlich kann der Gate-Grabenabschnitt, der an einer Position angeordnet ist, die dem ersten „Gate-Runner“ 50, der entlang der der ersten Stirnseite 142 gegenüberliegenden Stirnseite angeordnet ist, zugewandt ist, direkt oder indirekt mit dem ersten „Gate-Runner“ 50 verbunden sein.
  • Der Transistorabschnitt 70 enthält einen Transistor, wie z. B. einen IGBT. Der Diodenabschnitt 80 und die Transistorabschnitte 70 sind auf der Oberseite des Halbleitersubstrats 10 in der Richtung der X-Achse abwechselnd angeordnet. Ein Katodengebiet des N+-Typs ist in jedem der Diodenabschnitte 80 in einem Bereich in Kontakt mit der Unterseite des Halbleitersubstrats 10 angeordnet. Der durch eine durchgezogene Linie in 1 angegebene Diodenabschnitt 80 ist ein Bereich, in dem das Katodengebiet auf der Unterseite des Halbleitersubstrats 10 angeordnet ist. In der Halbleitervorrichtung 100 in diesem Beispiel sind die Bereiche mit Ausnahme des Katodengebiets unter den Bereichen, die sich mit der Unterseite des Halbleitersubstrats in Kontakt befinden, Kollektorzonen des P+-Typs.
  • Der Diodenabschnitt 80 ist ein Bereich, in dem das Katodengebiet in einer Richtung der Z-Achse vorsteht. Der Transistorabschnitt 70 ist ein Bereich, in dem die Kollektorzone auf der Unterseite des Halbleitersubstrats 10 ausgebildet ist, wobei eine Einheitsstruktur, die eine Emitterzone des N+-Typs enthält, auf der Oberseite des Halbleitersubstrats 10 periodisch ausgebildet ist. Ein Bereich, der durch Erweitern des Bereichs, in dem das Katodengebiet in der Richtung der Z-Achse vorsteht, in der Richtung der Y-Achse in den aktiven Bereich erhalten wird, kann außerdem als der Diodenabschnitt 80 festgelegt sein. Ein Bereich mit Ausnahme des Diodenabschnitts 80 kann außerdem als der Transistorabschnitt 70 festgelegt sein. Eine Grenze zwischen dem Diodenabschnitt 80 und dem Transistorabschnitt 70 in der Richtung der X-Achse ist eine Grenze zwischen dem Katodengebiet und der Kollektorzone.
  • Der Transistorabschnitt 70 kann an beiden Enden im aktiven Hauptabschnitt 120 in der Richtung der Y-Achse angeordnet sein. Der aktive Hauptabschnitt 120 kann durch den dritten „Gate-Runner“ 48 in der Richtung der Y-Achse geteilt sein. In den jeweiligen geteilten Bereichen des aktiven Hauptabschnitts 120 sind die Transistorabschnitte 70 und die Diodenabschnitte 80 in der Richtung der X-Achse abwechselnd angeordnet. Im Beispiel nach 1 ist der aktive Hauptabschnitt 120 durch zwei Teile des dritten „Gate-Runners“ 48, der sich in der Richtung der X-Achse erstreckt, in drei Teile geteilt. Zusätzlich kann der dritte „Gate-Runner“ 48, der aus einem Halbleiter ausgebildet ist, außerdem entlang dem ersten „Gate-Runner“ 50 und dem zweiten „Gate-Runner“ 51 angeordnet sein, die aus einem Metall ausgebildet sind.
  • Der Randabschlussstrukturabschnitt 90 ist zwischen dem ersten „Gate-Runner“ 50 und dem äußeren Umfangsende 140 des Halbleitersubstrats 10 auf der Oberseite des Halbleitersubstrats 10 angeordnet. Der Randabschlussstrukturabschnitt 90 kann kreisförmig angeordnet sein, um den ersten „Gate-Runner“ 50 auf der Oberseite des Halbleitersubstrats 10 zu umgeben. Der Randabschlussstrukturabschnitt 90 ist in diesem Beispiel entlang dem äußeren Umfangsende 140 des Halbleitersubstrats 10 angeordnet. Der Randabschlussstrukturabschnitt 90 mildert die Konzentration des elektrischen Feldes auf der Seite der Oberseite des Halbleitersubstrats 10. Der Randabschlussstrukturabschnitt 90 enthält z. B. eine Struktur eines Schutzrings, eine Feldplatte, eine RESURF und eine Kombination aus diesen.
  • Die Halbleitervorrichtung 100 in diesem Beispiel enthält den Temperaturabtastabschnitt 110 und die Temperaturabtastverdrahtungen 112-1 und 112-2. Der Temperaturabtastabschnitt 110 ist über dem aktiven Hauptabschnitt 120 angeordnet. Der Temperaturabtastabschnitt 110 kann in der Draufsicht des Halbleitersubstrats 10 in einer Mitte des aktiven Hauptabschnitts 120 angeordnet sein. Der Temperaturabtastabschnitt 110 kann in der Draufsicht des Halbleitersubstrats 10 über dem Transistorabschnitt 70 angeordnet sein. Der Temperaturabtastabschnitt 110 tastet eine Temperatur des aktiven Hauptabschnitts 120 ab. Der Temperaturabtastabschnitt 110 kann eine Temperaturabtastdiode des pn-Typs sein, die aus monokristallinem oder polykristallinem Silicium ausgebildet ist.
  • Die Temperaturabtastverdrahtung 112 ist über dem aktiven Hauptabschnitt 120 angeordnet. Die Temperaturabtastverdrahtung 112 kann eine Halbleiterverdrahtung sein. Die Temperaturabtastverdrahtung 112 ist mit dem Temperaturabtastabschnitt 110 verbunden. Die Temperaturabtastverdrahtung 112 erstreckt sich bis zu einem Bereich zwischen dem aktiven Hauptabschnitt 120 und dem äußeren Umfangsende 140 auf der Oberseite des Halbleitersubstrats 10 und ist mit der Katodenanschlussfläche 117 und der Anodenanschlussfläche 118 verbunden. Es wird angegeben, dass die Halbleitervorrichtung 100 den Temperaturabtastabschnitt 110 und die Temperaturabtastverdrahtung 112 nicht enthalten kann. Außerdem kann die Halbleitervorrichtung 100 die Stromabtastvorrichtung 119 nicht enthalten.
  • 2 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs A in 1. Der Bereich A umfasst den Transistorabschnitt 70, den Diodenabschnitt 80, den ersten „Gate-Runner“ 50 und den Randabschlussstrukturabschnitt 90. In diesem Beispiel ist der dritte „Gate-Runner“ 48 entlang dem ersten „Gate-Runner“ 50 angeordnet. Der dritte „Gate-Runner“ 48 kann zwischen dem ersten „Gate-Runner“ 50 und dem Halbleitersubstrat 10 angeordnet sein. Der erste „Gate-Runner“ 50, der dritte „Gate-Runner“ 48 und das Halbleitersubstrat 10 sind durch die dielektrischen Zwischenschichtfilme voneinander isoliert. Das Halbleitervorrichtung 100 in diesem Beispiel enthält einen Schutzring 92, einen Gate-Grabenabschnitt 40, einen Blind-Grabenabschnitt 30, ein Topfgebiet 11 des P+-Typs, eine Emitterzone 12 des N+-Typs, eine Basiszone 14 des P--Typs und ein Kontaktgebiet 15 des P+-Typs, die innerhalb des Halbleitersubstrats 10 angeordnet und auf der Oberseite des Halbleitersubstrats 10 freiliegend sind. In der vorliegenden Beschreibung kann der Gate-Grabenabschnitt 40 oder der Blind-Grabenabschnitt 30 in einigen Fällen einfach als ein Grabenabschnitt bezeichnet sein. Zusätzlich enthält die Halbleitervorrichtung 100 in diesem Beispiel eine Emitterelektrode 52 und den ersten „Gate-Runner“ 50, die über der Oberseite des Halbleitersubstrats 10 angeordnet sind. Die Emitterelektrode 52 und der erste „Gate-Runner“ 50 sind so angeordnet, dass sie voneinander getrennt sind.
  • Der Randabschlussstrukturabschnitt 90 ist auf einer Außenseite des ersten „Gate-Runners“ 50 (der positive Seite der Richtung der Y-Achse) angeordnet. Wie oben beschrieben worden ist, kann der Randabschlussstrukturabschnitt 90 einen oder mehrere Schutzringe 92 enthalten. Der Schutzring 92 ist ein Bereich des P-Typs, der innerhalb des Halbleitersubstrats 10 ausgebildet ist. Der Schutzring 92 ist kreisförmig angeordnet, so dass er den ersten „Gate-Runner“ 50 auf der Außenseite des ersten „Gate-Runners“ 50 umgibt.
  • Der dielektrische Zwischenschichtfilm ist zwischen der Emitterelektrode 52 und dem ersten „Gate-Runner“ 50 und der Oberseite des Halbleitersubstrats 10 ausgebildet, dies ist aber in 2 weggelassen. In diesem Beispiel sind ein Kontaktloch 56, ein Kontaktloch 49 und ein Kontaktloch 54 durch den dielektrischen Zwischenschichtfilm ausgebildet.
  • Die Emitterelektrode 52 befindet sich über das Kontaktloch 54 mit der Emitterzone 12, dem Kontaktgebiet 15 und der Basiszone 14 auf der Oberseite des Halbleitersubstrats 10 in Kontakt. Zusätzlich ist die Emitterelektrode 52 über das Kontaktloch 56 mit einem leitfähigen Blindabschnitt innerhalb des Blind-Grabenabschnitts 30 verbunden. Zwischen der Emitterelektrode 52 und dem leitfähigen Blindabschnitt kann ein Verbindungsabschnitt 25, der aus einem Material mit Leitfähigkeit, wie z. B. Polysilicium, in das Störstellen dotiert sind, ausgebildet ist, angeordnet sein. Ein dielektrischer Film, wie z. B. ein Oxidfilm, wird zwischen dem Verbindungsabschnitt 25 und der Oberseite des Halbleitersubstrats 10 ausgebildet.
  • Der erste „Gate-Runner“ 50 ist über das Kontaktloch 49, das in dem dielektrischen Zwischenschichtfilm angeordnet ist, mit dem dritten „Gate-Runner“ 48 verbunden. Der dritte „Gate-Runner“ 48 ist mit einem leitfähigen Gate-Abschnitt innerhalb des Gate-Grabenabschnitts 40 verbunden. Der dritte „Gate-Runner“ 48 ist nicht mit dem leitfähigen Blind-Abschnitt innerhalb des Blind-Grabenabschnitts 30 verbunden. In diesem Beispiel erstreckt sich der Gate-Grabenabschnitt 40 in der Richtung der Y-Achse bis zu einer Position, so dass er mit dem dritten „Gate-Runner“ 48 überlappt ist, wobei der Blind-Grabenabschnitt 30 sich in der Richtung der Y-Achse erstreckend innerhalb eines Bereichs angeordnet ist, in dem der Blind-Grabenabschnitt 30 nicht mit dem dritten „Gate-Runner“ 48 überlappt ist.
  • Der dritte „Gate-Runner“ 48, der entlang dem ersten „Gate-Runner“ 50 angeordnet ist, ist sich in der Richtung der Y-Achse von einer Position, an der der dritte „Gate-Runner“ mit dem ersten „Gate-Runner“ 50 überlappt ist, bis zu einer Position, an der der dritte „Gate-Runner“ nicht mit dem ersten „Gate-Runner“ 50 überlappt ist, erstreckend angeordnet. Der dritte „Gate-Runner“ 48 ist mit dem Gate-Grabenabschnitt 40 an einer Position verbunden, an der der dritte „Gate-Runner“ nicht mit dem ersten „Gate-Runner“ 50 überlappt ist. Es wird angegeben, dass die Halbleitervorrichtung 100 den dritten „Gate-Runner“ 48, der entlang dem ersten „Gate-Runner“ 50 vorgesehen ist, nicht enthalten kann. In diesem Fall kann der Gate-Grabenabschnitt 40 direkt mit dem ersten „Gate-Runner“ 50 verbunden sein.
  • In der vorliegenden Beschreibung bezieht sich ein Zustand, in dem der Gate-Grabenabschnitt 40 direkt mit dem ersten „Gate-Runner“ 50 (oder dem zweiten „Gate-Runner“ 51) verbunden ist, auf einen Zustand, in dem der Gate-Grabenabschnitt 40 so angeordnet ist, dass er sich bis zu einer Position erstreckt, an der der Gate-Grabenabschnitt mit dem ersten „Gate-Runner“ 50 (oder dem zweiten „Gate-Runner“ 51) überlappt ist, und der Gate-Grabenabschnitt 40 über das Kontaktloch mit dem ersten „Gate-Runner“ 50 (oder dem zweiten „Gate-Runner“ 51) verbunden ist. Ein Zustand, in dem der Gate-Grabenabschnitt 40 indirekt mit dem ersten „Gate-Runner“ 50 (oder dem zweiten „Gate-Runner“ 51) verbunden ist, bezieht sich auf einen Zustand, in dem der dritte „Gate-Runner“ 48, der mit dem ersten „Gate-Runner“ 50 (oder dem zweiten „Gate-Runner“ 51) überlappt ist, sich in der Richtung der Y-Achse bis zu einer Position, an der der dritte „Gate-Runner“ nicht mit dem ersten „Gate-Runner“ 50 (oder dem zweiten „Gate-Runner“ 51) überlappt ist, erstreckend angeordnet ist, und der Gate-Grabenabschnitt 40 über den dritten „Gate-Runner“ 48 mit dem ersten „Gate-Runner“ 50 (oder dem zweiten „Gate-Runner“ 51) verbunden ist. Es wird angegeben, dass in einem Fall, in dem der Gate-Grabenabschnitt 40 indirekt mit dem ersten „Gate-Runner“ 50 verbunden ist, der Gate-Grabenabschnitt 40 und der dritte „Gate-Runner“ 48 in der Umgebung des ersten „Gate-Runners“ 50 miteinander verbunden sind. Ein Abstand in der Richtung der Y-Achse zwischen einem Verbindungspunkt des Gate-Grabenabschnitts 40 und des dritten „Gate-Runners“ 48 und dem ersten „Gate-Runner“ 50 kann in der Richtung der Y-Achse 10-mal so lang wie eine Breite des ersten „Gate-Runners“ 50 oder kürzer sein oder kann außerdem 5-mal so lang wie die Breite des ersten „Gate-Runners“ 50 oder kürzer sein. Ähnlich sind in einem Fall, in dem der Gate-Grabenabschnitt 40 indirekt mit dem zweiten „Gate-Runner“ 51 verbunden ist, der Gate-Grabenabschnitt 40 und der dritte „Gate-Runner“ 48 in der Umgebung des zweiten „Gate-Runners“ 51 miteinander verbunden. Ein Abstand in der Richtung der Y-Achse zwischen dem Verbindungspunkt des Gate-Grabenabschnitts 40 und des dritten „Gate-Runners“ 48 und dem zweiten „Gate-Runner“ 51 kann in der Richtung der Y-Achse 10-mal so lang wie eine Breite des zweiten „Gate-Runners“ 51 oder kürzer sein oder kann außerdem 5-mal so lang wie die Breite des zweiten „Gate-Runners“ 51 oder kürzer sein. In der vorliegenden Beschreibung können die direkte und die indirekte Verbindung in einigen Fällen gemeinsam als die Verbindung bezeichnet sein.
  • In diesem Beispiel sind die Emitterelektrode 52 und der erste „Gate-Runner“ 50 aus einem Material ausgebildet, das ein Metall enthält. Wenigstens ein Abschnitt eines Bereichs jeder Elektrode ist z. B. aus Aluminium oder einer Aluminium-Silicium-Legierung ausgebildet. Jede Elektrode kann ein Sperrschichtmetall, das aus Titan, einer Titanverbindung oder dergleichen ausgebildet ist, enthalten, das unter einem Bereich angeordnet ist, der aus Aluminium oder dergleichen ausgebildet ist, und kann außerdem einen Stecker, der aus Wolfram oder dergleichen ausgebildet ist, innerhalb des Kontaktlochs enthalten.
  • Ein oder mehrere Gate-Grabenabschnitte 40 und ein oder mehrere Blind-Grabenabschnitte 30 sind in einem vorgegebenen Intervall entlang einer vorgegebenen Anordnungsrichtung (in diesem Beispiel der Richtung der X-Achse) auf der Oberseite des Halbleitersubstrats 10 angeordnet. Im Transistorabschnitt 70 in diesem Beispiel sind der eine oder die mehreren Gate-Grabenabschnitte 40 und der eine oder die mehreren Blind-Grabenabschnitte 30 entlang der Anordnungsrichtung abwechselnd ausgebildet.
  • Der Gate-Grabenabschnitt 40 in diesem Beispiel kann zwei lineare Abschnitte 39, die sich linear entlang der Erstreckungsrichtung (in diesem Beispiel der Richtung der Y-Achse) senkrecht zur Anordnungsrichtung erstrecken, und einen Randabschnitt 41, der die beiden linearen Abschnitte 39 verbindet, umfassen. Wenigstens ein Abschnitt des Randabschnitts 41 ist vorzugsweise so ausgebildet, dass er auf der Oberseite des Halbleitersubstrats 10 gekrümmt ist. In den beiden linearen Abschnitten 39 des Gate-Grabenabschnitts 40 kann die Konzentration des elektrischen Feldes an den Endabschnitten des linearen Abschnitts 39 abgeschwächt sein, weil die Endabschnitte, die jeder ein Ende einer linearen Form entlang der Erstreckungsrichtung sind, durch den Randabschnitt 41 verbunden sind.
  • Wenigstens einer der Blind-Grabenabschnitte 30 ist zwischen den jeweiligen linearen Abschnitten 39 des Gate-Grabenabschnitts 40 angeordnet. Diese Blind-Grabenabschnitte 30 können einen linearen Abschnitt 29 und einen Randabschnitt 31 ähnlich wie im Gate-Grabenabschnitt 40 enthalten. In einem weiteren Beispiel kann der Blind-Grabenabschnitt 30 den linearen Abschnitt 29 enthalten und den Randabschnitt 31 nicht enthalten. In dem in 3 veranschaulichten Beispiel sind die beiden linearen Abschnitte 29 des Blind-Grabenabschnitts 30 im Transistorabschnitt 70 zwischen den beiden linearen Abschnitten 39 des Gate-Grabenabschnitts 40 angeordnet.
  • Im Diodenabschnitt 80 sind die mehreren Blind-Grabenabschnitte 30 auf der Oberseite des Halbleitersubstrats 10 entlang der Richtung der X-Achse angeordnet. Eine Form des Blind-Grabenabschnitts 30 im Diodenabschnitt 80 in der XY-Ebene kann zu der des im Transistorabschnitt 70 angeordneten Blind-Grabenabschnitts 30 ähnlich sein.
  • Der Randabschnitt 31 und der lineare Abschnitt 29 des Blind-Grabenabschnitts 30 weisen ähnliche Formen wie jene des Randabschnitts 41 und des linearen Abschnitts 39 des Gate-Grabenabschnitts 40 auf. Der im Diodenabschnitt 80 angeordnete Blind-Grabenabschnitt 30 und der im Transistorabschnitt 70 angeordnete lineare geformte Blind-Grabenabschnitt 30 können in der Richtung der Y-Achse die gleiche Länge aufweisen.
  • Die Emitterelektrode 52 ist über dem Gate-Grabenabschnitt 40, dem Blind-Grabenabschnitt 30, dem Topfgebiet 11, der Emitterzone 12, der Basiszone 14 und dem Kontaktgebiet 15 ausgebildet. Das Topfgebiet 11 und eines der Enden des Kontaktlochs 54 in der Erstreckungsrichtung, das sich näher an der Stelle befindet, an der der erste „Gate-Runner“ 50 angeordnet ist, sind in der XY-Ebene voneinander entfernt angeordnet. Die Diffusionstiefe des Topfgebiets 11 kann größer als sowohl eine Tiefe des Gate-Grabenabschnitts 40 als auch eine Tiefe des Blind-Grabenabschnitts 30 sein. Die Abschnitte der Bereiche des Gate-Grabenabschnitts 40 und des Blind-Grabenabschnitts 30 in der Umgebung des ersten „Gate-Runners“ 50 sind in dem Topfgebiet 11 ausgebildet. Ein Boden des Randabschnitts 41 des Gate-Grabenabschnitts 40 in der Richtung der Z-Achse und ein Boden des Randabschnitts 31 des Blind-Grabenabschnitts 30 in der Richtung der Z-Achse können mit dem Topfgebiet 11 abgedeckt sein.
  • Ein oder mehrere Mesa-Abschnitte 60, die durch die jeweiligen Grabenabschnitte eingelegt sind, sind in jedem des Transistorabschnitts 70 und des Diodenabschnitts 80 angeordnet. Der Mesa-Abschnitt 60 bezieht sich auf ein Bereich oberhalb des Bodens des Grabenabschnitts, an dem der Grabenabschnitt am tiefsten ist, im Bereich des Halbleitersubstrats 10, das durch die Grabenabschnitten eingelegt ist.
  • Die Basiszone 14 ist im Mesa-Abschnitt 60 ausgebildet, der durch die jeweiligen Grabenabschnitte eingelegt ist. Die Basiszone 14 weist einen zweiten Leitfähigkeitstyp auf, der eine Dotierungskonzentration aufweist, die geringer als die des Topfgebiets 11 ist, (P-Typ).
  • Das Kontaktgebiet 15 des zweiten Leitfähigkeitstyps, das eine höhere Dotierungskonzentration als die Basiszone 14 aufweist, ist auf einer Oberseite der Basiszone 14 des Mesa-Abschnitts 60 ausgebildet. Das Kontaktgebiet 15 weist in diesem Beispiel den P+-Typ auf. Das Topfgebiet 11 auf der Oberseite des Halbleitersubstrats 10 kann so ausgebildet sein, dass es sich in einer Richtung des ersten „Gate-Runners“ 50 von dem Kontaktgebiet 15, das in der Richtung der Y-Achse am entferntesten angeordnet ist, der Kontaktgebiete 15 entfernt befindet. Die Basiszone 14 ist zwischen dem Topfgebiet 11 und dem Kontaktgebiet 15 auf der Oberseite des Halbleitersubstrats 10 freiliegend.
  • Im Transistorabschnitt 70 ist die Emitterzone 12 des ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als ein innerhalb des Halbleitersubstrats 10 ausgebildetes Driftgebiet selektiv auf der Oberseite des Mesa-Abschnitts 60-1 ausgebildet. Die Emitterzone 12 in diesem Beispiel weist den N+-Typ auf. Ein Abschnitt der Basiszone 14, der in der Tiefenrichtung (Richtung der -Z-Achse) des Halbleitersubstrats 10 an die Emitterzone 12 angrenzt, und der sich mit dem Gate-Grabenabschnitt 40 in Kontakt befindet, arbeitet als ein Kanalabschnitt. Wenn an den Gate-Grabenabschnitt 40 eine EIN-Spannung angelegt ist, ist in einem an den Gate-Grabenabschnitt 40 angrenzenden Abschnitt in der Basiszone 14, die zwischen der Emitterzone 12 und dem Driftgebiet angeordnet ist, in der Richtung der Z-Achse ein Kanal ausgebildet, der einer Inversionsschicht für Elektronen entspricht. Wenn der Kanal in der Basiszone 14 ausgebildet ist, fließen Ladungsträger zwischen der Emitterzone 12 und dem Driftgebiet.
  • In diesem Beispiel sind die Basiszonen 14-e in beiden Endabschnitten jedes der Mesa-Abschnitte 60 in der Richtung der Y-Achse angeordnet. In diesem Beispiel ist einer der an die Basiszone 14-e angrenzenden Bereiche, der sich näher am mittleren Abschnitt des Mesa-Abschnitts 60 auf der Oberseite jedes der Mesa-Abschnitte 60 befindet, das Kontaktgebiet 15. Zusätzlich ist der andere Bereich, der gegenüber dem Kontaktgebiet 15 an die Basiszone 14-e angrenzt, das Topfgebiet 11.
  • Die Kontaktgebiete 15 und die Emitterzonen 12 sind in diesem Beispiel entlang der Richtung der Y-Achse in einem Bereich abwechselnd angeordnet, der durch die Basiszonen 14-e an beiden Enden in der Richtung der Y-Achse im Mesa-Abschnitt 60-1 des Transistorabschnitts 70 eingelegt ist. Jedes der Kontaktgebiete 15 und jede der Emitterzonen 12 ist aus einem Grabenabschnitt bis zum anderen Grabenabschnitt, die aneinander angrenzend sind, ausgebildet.
  • Das Kontaktgebiet 15 mit einer größeren Fläche als das Kontaktgebiet 15 des Mesa-Abschnitts 60-1 ist in einem oder mehreren Mesa-Abschnitten 60-2 unter den Mesa-Abschnitten 60 des Transistorabschnitts 70 angeordnet, die an der Grenze mit dem Diodenabschnitt 80 angeordnet sind. Die Emitterzone 12 kann nicht im Mesa-Abschnitt 60-2 angeordnet sein. Im Mesa-Abschnitt 60-2 in diesem Beispiel ist das Kontaktgebiet 15 in dem gesamten Bereich, der durch die Basiszonen 14-e eingelegt ist, angeordnet.
  • Das Kontaktloch 54 ist in diesem Beispiel über jedem der Kontaktgebiete 15 und der Emitterzonen 12 in jedem der Mesa-Abschnitte 60-1 in den Transistorabschnitten 70 ausgebildet. Das Kontaktloch 54 im Mesa-Abschnitt 60-2 ist über dem Kontaktgebiet 15 ausgebildet. Das Kontaktloch 54 ist nicht in den Bereichen gebildet, die der Basiszone 14-e und dem Topfgebiet 11 in jedem der Mesa-Abschnitte 60 entsprechen. Die Kontaktlöcher 54 in den jeweiligen Mesa-Abschnitten 60 im Transistorabschnitt 70 können in der Richtung der Y-Achse die gleiche Länge aufweisen.
  • Ein Katodengebiet 82 des N+-Typs ist in einem Bereich ausgebildet, der sich im Diodenabschnitt 80 mit der Unterseite des Halbleitersubstrats 10 in Kontakt befindet. In 2 ist der Bereich, in dem das Katodengebiet 82 ausgebildet ist, durch eine gestrichelte Linie angegeben. Die Kollektorzone des P+-Typs kann in einem Bereich ausgebildet sein, in dem das Katodengebiet 82 nicht in dem Bereich ausgebildet ist, der sich mit der Unterseite des Halbleitersubstrats 10 in Kontakt befindet.
  • Der Transistorabschnitt 70 kann ein Bereich, in dem der Mesa-Abschnitt 60, in dem das Kontaktgebiet 15 und die Emitterzone 12 ausgebildet sind, und ein Bereich, in dem der an den Mesa-Abschnitt 60 angrenzende Grabenabschnitt in einem Bereich angeordnet ist, der mit der Kollektorzone in der Richtung der Z-Achse überlappt ist, sein. Es wird jedoch angegeben, dass das Kontaktgebiet 15 in dem Mesa-Abschnitt 60-2 an der Grenze mit dem Diodenabschnitt 80 anstelle der Emitterzone 12 angeordnet sein kann.
  • Die Basiszone 14 ist auf der Oberseite des Mesa-Abschnitts 60-3 des Diodenabschnitts 80 angeordnet. Es wird jedoch angegeben, dass das Kontaktgebiet 15 in einem an die Basiszone 14-e angrenzenden Bereich angeordnet sein kann. Das Kontaktloch 54 endet über dem Kontaktgebiet 15.
  • 3 ist eine Zeichnung, die ein Beispiel eines entlang B-B in 2 genommenen Querschnitts zeigt. Der entlang B-B genommene Querschnitt ist eine XZ-Ebene, die den Diodenabschnitt 80 und den Transistorabschnitt 70 enthält und durch die Emitterzone 12 verläuft.
  • Das Halbleitervorrichtung 100 in diesem Beispiel enthält im Querschnitt das Halbleitersubstrat 10, einen dielektrischen Zwischenschichtfilm 38, die Emitterelektrode 52 und eine Kollektorelektrode 24. Der dielektrische Zwischenschichtfilm 38 ist so ausgebildet, dass er wenigstens einen Abschnitt der Oberseite des Halbleitersubstrats 10 bedeckt. Ein Durchgangsloch, wie z. B. das Kontaktloch 54, ist in dem dielektrischen Zwischenschichtfilm 38 ausgebildet. Die Oberseite des Halbleitersubstrats 10 ist durch das Kontaktloch 54 freiliegend. Der dielektrische Zwischenschichtfilm 38 kann aus Silicatglas, wie z. B. PSG oder BPSG, bestehen oder kann ein Oxidfilm, ein Nitridfilm oder dergleichen sein.
  • Die Emitterelektrode 52 ist auf den Oberseiten des Halbleitersubstrats 10 und des dielektrischen Zwischenschichtfilms 38 in dem Transistorabschnitt 70 und dem Diodenabschnitt 80 ausgebildet. Die Emitterelektrode 52 ist außerdem innerhalb des Kontaktlochs 54 ausgebildet und steht mit der Oberseite 21 des Halbleitersubstrats 10, die durch das Kontaktloch 54 freiliegend ist, in Kontakt.
  • Die Kollektorelektrode 24 ist auf einer Unterseite 23 des Halbleitersubstrats 10 ausgebildet. Die Kollektorelektrode 24 kann sich mit der gesamten Unterseite 23 des Halbleitersubstrats 10 in Kontakt befinden. Die Emitterelektrode 52 und die Kollektorelektrode 24 sind aus einem leitfähigen Material, wie z. B. einem Metall, ausgebildet. In der vorliegenden Beschreibung ist eine Richtung der Linie, die die Emitterelektrode 52 und die Kollektorelektrode 24 verbindet, als Tiefenrichtung (Richtung der Z-Achse) bezeichnet. Eine Richtung von der Kollektorelektrode 24 zur Emitterelektrode 52 ist als eine positive Richtung der Z-Achse festgelegt.
  • Die Basiszone 14 des P-Typs ist auf der Seite der Oberseite des Halbleitersubstrats 10 im Diodenabschnitt 80 und im Transistorabschnitt 70 ausgebildet. Ein Driftgebiet 18 des N--Typs ist unter der Basiszone 14 innerhalb des Halbleitersubstrats 10 angeordnet. Jeder der Grabenabschnitte ist so angeordnet, dass er von der Oberseite des Halbleitersubstrats 10 die Basiszone 14 durchdringt, um das Driftgebiet 18 zu erreichen.
  • Die Emitterzone 12 des N+-Typs, die Basiszone 14 des P--Typs und ein Anreicherungsgebiet 16 des N+-Typs sind im Querschnitt in der angegebenen Reihenfolge von der Seite der Oberseite des Halbleitersubstrats 10 in jedem der Mesa-Abschnitte 60-1 des Transistorabschnitts 70 angeordnet. Der Donator ist in dem Anreicherungsgebiet 16 mit einer höheren Konzentration als in dem Driftgebiet 18 angereichert. Das Driftgebiet 18 ist unter dem Anreicherungsgebiet 16 angeordnet. Das Anreicherungsgebiet 16 kann so angeordnet sein, dass es die gesamte Unterseite der Basiszone 14 in jedem der Mesa-Abschnitte 60 bedeckt. Mit anderen Worten, das Anreicherungsgebiet 16 kann durch die Grabenabschnitte in der Richtung der X-Achse eingelegt sein. Wenn das Anreicherungsgebiet 16 mit der höheren Konzentration als das Driftgebiet 18 zwischen dem Driftgebiet 18 und der Basiszone 14 angeordnet wird, ist es möglich, eine EIN-Spannung im Transistorabschnitt 70 durch das Vergrößern eines Ladungsträgerinjektions-Anreicherungseffekts (lE-Effekts, Injektionsanreicherungseffekts) zu verringern.
  • Es wird angegeben, dass in einem XZ-Querschnitt, der durch das Kontaktgebiet 15 des Transistorabschnitts 70 verläuft, das Kontaktgebiet 15 in jedem der Mesa-Abschnitte 60-1 des Transistorabschnitts 70 anstelle der Emitterzone 12 angeordnet ist. Zusätzlich ist das Kontaktgebiet 15 im Mesa-Abschnitt 60-2 anstelle der Emitterzone 12 angeordnet. Das Kontaktgebiet 15 kann als eine Latch-up-Unterdrückungsschicht fungieren, die das Latch-up unterdrückt.
  • Die Basiszone 14 des P-Typs und das Anreicherungsgebiet 16 des N+-Typs sind im Querschnitt von der Seite der Oberseite des Halbleitersubstrats 10 der Reihe nach in jedem der Mesa-Abschnitte 60-3 des Diodenabschnitts 80 angeordnet. Das Driftgebiet 18 ist unter dem Anreicherungsgebiet 16 angeordnet. Das Anreicherungsgebiet 16 kann nicht im Diodenabschnitt 80 angeordnet sein.
  • Eine Kollektorzone 22 des P+-Typs ist im Transistorabschnitt 70 in einem an die Unterseite 23 des Halbleitersubstrats 10 angrenzenden Bereich angeordnet. Das Katodengebiet 82 des N+-Typs ist im Diodenabschnitt 80 in dem an die Unterseite 23 des Halbleitersubstrats 10 angrenzenden Bereich angeordnet.
  • In dem Halbleitersubstrat 10 in diesem Beispiel ist eine Pufferzone 20 des N+-Typs zwischen dem Driftgebiet 18 und der Kollektorzone 22 und zwischen dem Driftgebiet 18 und dem Katodengebiet 82 angeordnet. Die Dotierungskonzentration der Pufferzone 20 ist höher als die Dotierungskonzentration des Driftgebiets 18. Die Pufferzone 20 kann als Feldstoppschicht arbeiten, die einen Zustand vermeidet, in dem eine verarmte Schicht, die sich von der Unterseite der Basiszone 14 ausbreitet, die Kollektorzone 22 des P+-Typs und das Katodengebiet 82 des N+-Typs erreicht.
  • Ein oder mehrere Gate-Grabenabschnitte 40 und ein oder mehrere Blind-Grabenabschnitte 30 sind in der Umgebung der Oberseite 21 des Halbleitersubstrats 10 ausgebildet. Jeder der Grabenabschnitte durchdringt die Basiszone 14 von der Oberseite 21 des Halbleitersubstrats 10, um das Driftgebiet 18 zu erreichen. In den Bereichen, in denen wenigstens irgendeine der Emitterzone 12, der Kontaktzone 15 und des Anreicherungsgebiets 16 angeordnet ist, durchdringt jeder der Grabenabschnitte diese Bereiche, um das Driftgebiet 18 zu erreichen. Eine Struktur, bei der die Grabenabschnitte das Dotierungsgebiet durchdringen, ist nicht auf eine Struktur beschränkt, die hergestellt wird, indem zuerst das Dotierungsgebiet gebildet wird und dann die Grabenabschnitte gebildet werden. Eine Struktur, die hergestellt wird, indem das Dotierungsgebiet gebildet wird, nachdem die Grabenabschnitte gebildet worden sind, ist außerdem in der Struktur enthalten, bei der die Grabenabschnitte das Dotierungsgebiet durchdringen.
  • Der Gate-Grabenabschnitt 40 enthält einen Gate-Graben, einen dielektrischen Gate-Film 42 und einen leitfähigen Gate-Abschnitt 44, die auf der Seite der Oberseite des Halbleitersubstrats 10 ausgebildet sind. Der dielektrische Gate-Film 42 ist so ausgebildet, dass er eine Innenwand des Gate-Grabens bedeckt. Der dielektrische Gate-Film 42 kann durch Oxidieren oder Nitrieren des Halbleiters auf der Innenwand des Gate-Grabens gebildet werden. Der leitfähige Gate-Abschnitt 44 ist auf einer Innenseite bezüglich des dielektrischen Gate-Films 42 innerhalb des Gate-Grabens ausgebildet. Mit anderen Worten, der dielektrische Gate-Film 42 isoliert den leitfähigen Gate-Abschnitt 44 vom Halbleitersubstrat 10. Der leitfähige Gate-Abschnitt 44 ist aus einem leitfähigen Material, wie z. B. Polysilicium, ausgebildet.
  • Der leitfähige Gate-Abschnitt 44 enthält Bereiche entlang der Tiefenrichtung, die über den dielektrischen Gate-Film 42 wenigstens der benachbarten Basiszone 14 zugewandt sind. Der Gate-Grabenabschnitt 40 im Querschnitt ist auf der Oberseite des Halbleitersubstrats 10 mit dem dielektrischen Zwischenschichtfilm 38 bedeckt. Wenn eine vorgegebene Spannung an den leitfähigen Gate-Abschnitt 44 angelegt ist, ist auf der Oberflächenschicht der Grenze, die sich mit dem Gate-Graben in der Basiszone 14 in Kontakt befindet, ein auf einer Inversionsschicht für Elektronen basierender Kanal ausgebildet.
  • Der Blind-Grabenabschnitt 30 kann im Querschnitt die gleiche Struktur wie der Gate-Grabenabschnitt 40 aufweisen. Der Blind-Grabenabschnitt 30 enthält einen Blind-Graben, einen dielektrischen Blind-Film 32 und einen leitfähigen Blind-Abschnitt 34, die in der Umgebung der Oberseite 21 des Halbleitersubstrats 10 ausgebildet sind. Der dielektrische Blind-Film 32 ist so ausgebildet, dass er eine Innenwand des Blind-Grabens bedeckt. Der leitfähige Blind-Abschnitt 34 ist innerhalb des Blind-Grabens ausgebildet und ist außerdem auf einer Innenseite bezüglich des dielektrischen Blind-Films 32 ausgebildet. Der dielektrische Blind-Film 32 isoliert den leitfähigen Blind-Abschnitt 34 vom Halbleitersubstrat 10. Der leitfähige Blind-Abschnitt 34 kann aus dem gleichen Material wie der leitfähige Gate-Abschnitt 44 ausgebildet sein. Der leitfähige Blind-Abschnitt 34 ist z. B. aus einem leitfähigen Material, wie z. B. Polysilicium, ausgebildet. Der leitfähige Blind-Abschnitt 34 kann in der Tiefenrichtung die gleiche Länge wie der leitfähige Gate-Abschnitt 44 aufweisen. Der Blind-Grabenabschnitt 30 im Querschnitt ist auf der Oberseite 21 des Halbleitersubstrats 10 mit dem dielektrischen Zwischenschichtfilm 38 bedeckt. Es wird angegeben, dass die Böden des Blind-Grabenabschnitts 30 und des Gate-Grabenabschnitts 40 eine gekrümmte Form, die nach unten konvex ist, (gekrümmte Form im Querschnitt) aufweisen können.
  • 4 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs B in 1. Der Bereich B ist ein Bereich, der die Anschlussfläche (in diesem Beispiel die Katodenanschlussfläche 117), den zweiten „Gate-Runner“ 51, der entlang einer ersten Seite 132 der Anschlussfläche angeordnet ist, den ersten „Gate-Runner“ 50 und den Zwischenanschlussflächenbereich 130 enthält. Der Bereich B ist dem Transistorabschnitt 70 im aktiven Hauptabschnitt 120 in der Richtung der Y-Achse zugewandt und ist nicht dem Diodenabschnitt 80 zugewandt. Zusätzlich ist die erste Seite 132 der Katodenanschlussfläche 117 eine Seite parallel zur Richtung der Y-Achse.
  • Der zweite „Gate-Runner“ 51 ist zwischen der ersten Seite 132 der Katodenanschlussfläche 117 und dem Zwischenanschlussflächenbereich 130 angeordnet. Das Topfgebiet 11 kann auf der Oberseite des Halbleitersubstrats 10 zwischen dem zweiten „Gate-Runner“ 51 und der Katodenanschlussfläche 117 freiliegend sein.
  • Wie oben beschrieben, ist der im Zwischenanschlussflächenbereich 130 angeordnete Gate-Grabenabschnitt 40 direkt oder indirekt mit dem ersten „Gate-Runner“ 50 verbunden. Der Randabschnitt 41 des Gate-Grabenabschnitts 40 in diesem Beispiel ist unter dem dritten „Gate-Runner“ 48 angeordnet und mit dem dritten „Gate-Runner“ 48 verbunden.
  • Der im Zwischenanschlussflächenbereich 130 angeordnete Gate-Grabenabschnitt 40 kann ein Grabenabschnitt sein, der durch die Erweiterung des im aktiven Hauptabschnitt 120 angeordneten Gate-Grabenabschnitts in der Richtung der Y-Achse 40 erhalten wird. Mit anderen Worten, der Gate-Grabenabschnitt 40 im aktiven Hauptabschnitt 120 kann mit dem Gate-Grabenabschnitt 40 im Zwischenanschlussflächenbereich 130 kontinuierlich sein.
  • Zusätzlich kann der Blind-Grabenabschnitt 30 außerdem im Zwischenanschlussflächenbereich 130 angeordnet sein. Der im aktiven Hauptabschnitt 120 angeordnete Blind-Grabenabschnitt 30 kann sich auch bezüglich des Blind-Grabenabschnitts 30 bis zum Zwischenanschlussflächenbereich 130 erstreckend angeordnet sein. Das Topfgebiet 11 ist unter dem ersten „Gate-Runner“ 50 angeordnet. Das Topfgebiet 11 erstreckt sich in der Richtung der Y-Achse und ist außerdem in einem Abschnitt des Zwischenanschlussflächenbereichs 130 angeordnet. Der Randabschnitt 31 des Blind-Grabenabschnitts 30 ist an einer Position angeordnet, so dass er mit den Topfgebiet 11 überlappt ist. Die Emitterelektrode 52 ist außerdem vom aktiven Hauptabschnitt 120 bis zu der Position angeordnet, so dass er mit dem Topfgebiet 11 überlappt ist. Der Randbereich 31 des Blind-Grabenabschnitts 30 ist über das Kontaktloch 56 mit der Emitterelektrode 52 verbunden. Es wird angegeben, dass das Topfgebiet 11 außerdem unter dem zweiten „Gate-Runner“ 51 angeordnet ist, wobei sich das Topfgebiet 11 in der Richtung der X-Achse erstreckt, so dass es außerdem in einem Abschnitt des Zwischenanschlussflächenbereichs 130 angeordnet ist.
  • Die Struktur jedes der Mesa-Abschnitte 60 in dem Zwischenanschlussflächenbereich 130 kann die gleiche wie die Struktur des Mesa-Abschnitts 60 im aktiven Hauptabschnitt 120 sein, die bezüglich 2 und 3 beschrieben worden ist. Die Kontaktgebiete 15 und die Emitterzonen 12 sind auf der Oberseite des Mesa-Abschnitts 60-1 im Zwischenanschlussflächenbereich 130 in der Richtung der Y-Achse abwechselnd angeordnet.
  • Zusätzlich kann im Zwischenanschlussflächenbereich 130 der Blind-Grabenabschnitt 30 zwischen dem angeordneten Gate-Grabenabschnitt 40, der in der Richtung der X-Achse der Nächste an der Katodenanschlussfläche 117 ist, und der Katodenanschlussfläche 117 angeordnet sein. Der Mesa-Abschnitt 60-2, in dem die Emitterzone 12 nicht angeordnet ist, ist so angeordnet, dass er an den Blind-Grabenabschnitt 30 angrenzend ist. In der Richtung der X-Achse können mehrere der Mesa-Abschnitte 60-2 angeordnet sein. Folglich kann ein Intervall zwischen der Anschlussfläche und der Emitterzone 12 in dem Zwischenanschlussflächenbereich 130 vergrößert sein.
  • Zusätzlich kann im Zwischenanschlussflächenbereich 130 das Kontaktloch 54 zwischen dem Gate-Grabenabschnitt 40, der in der Richtung der X-Achse der Nächste an der Katodenanschlussfläche 117 ist, und der Katodenanschlussfläche 117 angeordnet sein. Zusätzlich kann im Zwischenkontaktflächenbereich 130 das Kontaktloch 54 zwischen dem Blind-Grabenabschnitt 30, der in der Richtung der X-Achse der Nächste an der Katodenanschlussfläche 117 ist, und der Katodenanschlussfläche 117 angeordnet sein. Im Zwischenanschlussflächenbereich 130 kann das Kontaktloch 54 zwischen dem Grabenabschnitt, der in der Richtung der X-Achse der Nächste an der Katodenanschlussfläche 117 ist, und der Katodenanschlussfläche 117 angeordnet sein.
  • Zusätzlich kann der Mesa-Abschnitt 60, der in der Richtung der Y-Achse vom aktiven Hauptabschnitt 120 bis zum Zwischenanschlussflächenbereich 130 kontinuierlich angeordnet ist, die gleiche Struktur im aktiven Hauptabschnitt 120 und im Zwischenanschlussflächenbereich 130 mit Ausnahme eines distalen Endabschnitts in der Richtung der Y-Achse aufweisen. Die Kontaktgebiete 15 und die Emitterzonen 12 können z. B. in der Richtung der Y-Achse auf der Oberseite des Mesa-Abschnitts 60-1 sowohl im aktiven Hauptabschnitt 120 als außerdem im Zwischenanschlussflächenbereich 130 abwechselnd angeordnet sein.
  • Zusätzlich kann die Struktur des Mesa-Abschnitts 60 in dem Zwischenanschlussflächenbereich 130 und dem aktiven Hauptabschnitt 120 variieren. Die Emitterzone 12 ist z. B. bezüglich eines Abschnitts der Mesa-Abschnitte 60-2 nicht im Zwischenanschlussflächenbereich 130 angeordnet, wobei die Kontaktgebiete 15 und die Emitterzonen 12 außerdem im aktiven Hauptabschnitt 120 abwechselnd angeordnet sein können.
  • 5 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs C in 1. Der Bereich C ist ein Bereich, der die Anschlussfläche (in diesem Beispiel das Katodenanschlussfläche 117), den zweiten „Gate-Runner“ 51, der entlang einer zweiten Seite 134 der Anschlussfläche angeordnet ist, und den Transistorabschnitt 70 und den Diodenabschnitt 80 des aktiven Hauptabschnitts 120 enthält. Zusätzlich ist die zweite Seite 134 des Katodenanschlussfläche 117 eine Seite parallel zur Richtung der X-Achse und eine Seite, die dem aktiven Hauptabschnitt 120 zugewandt ist.
  • Der zweite „Gate-Runner“ 51 ist zwischen der zweiten Seite 134 der Katodenanschlussfläche 117 und dem Transistorabschnitt 70 und dem Diodenabschnitt 80 angeordnet. Das Topfgebiet 11 kann auf der Oberseite des Halbleitersubstrats 10 zwischen dem zweiten „Gate-Runner“ 51 und der Katodenanschlussfläche 117 freiliegend sein.
  • Wie oben beschrieben worden ist, ist der Gate-Grabenabschnitt 40, der so angeordnet ist, dass er in der Richtung der Y-Achse dem zweiten „Gate-Runner“ 51 zugewandt ist, mit dem zweiten „Gate-Runner“ 51 direkt oder indirekt verbunden. Der Randbereich 41 des Gate-Grabenabschnitts 40 in diesem Beispiel ist unter dem dritten „Gate-Runner“ 48 angeordnet und mit dem dritten „Gate-Runner“ 48 verbunden.
  • Zusätzlich ist das Topfgebiet 11 unter dem zweiten „Gate-Runner“ 51 angeordnet, wobei sich das Topfgebiet 11 in der Richtung der Y-Achse erstreckt und bis zu einer Seite des aktiven Hauptabschnitts 120 bezüglich des zweiten „Gate-Runners“ 51 angeordnet ist. Der Randabschnitt 31 des Blind-Grabenabschnitts 30 ist an einer Position angeordnet, so dass er mit dem Topfgebiet 11 überlappt ist. Der Randabschnitt 31 des Blind-Grabenabschnitts 30 ist über das Kontaktloch 56 mit der Emitterelektrode 52 verbunden.
  • In Übereinstimmung mit den in 4 und 5 veranschaulichten Strukturen wird es gefördert, dass jeder der Gate-Grabenabschnitte 40 mit dem metallischen ersten „Gate-Runner“ 50 und dem metallischen zweiten „Gate-Runner“ 51 direkt oder indirekt verbunden ist. Folglich können die Verzögerungs- und Dämpfungsvariationen der an die jeweiligen Gate-Grabenabschnitte 40 angelegten Gate-Spannungen verringert sein.
  • Zusätzlich kann ein Abstand D1 zwischen der Anschlussfläche und dem zweiten „Gate-Runner“ 51 in der Draufsicht 200 µm oder kürzer sein. Der Abstand D1 kann 150 µm oder kürzer sein, kann 120 µm oder kürzer sein oder kann außerdem 100 µm oder kürzer sein. Zusätzlich kann der Abstand D1 1,5-mal so lang wie eine Dicke des Halbleitersubstrats 10 in der Richtung der Z-Achse oder kürzer sein, oder er kann außerdem die gleiche Länge wie die Dicke des Halbleitersubstrats 10 aufweisen oder kürzer sein. Der Abstand D1 in der Richtung der Y-Achse kann die oben beschriebene Bedingung erfüllen, wobei der Abstand D1 in der Richtung der X-Achse außerdem die oben beschriebene Bedingung erfüllen kann. Wenn der Abstand zwischen der Anschlussfläche und dem zweiten „Gate-Runner“ 51 verringert wird, kann die Fläche des aktiven Bereichs vergrößert werden.
  • 6 ist eine Zeichnung, die ein Anordnungsbeispiel der Emitterelektrode 52 in der Draufsicht zeigt. Die Emitterelektrode 52 kann über dem aktiven Hauptabschnitt 120 und wenigstens einem Abschnitt des Zwischenanschlussflächenbereichs 130 angeordnet sein. Die Emitterelektrode 52 in diesem Beispiel ist nicht über dem Zwischenanschlussflächenbereich 130 angeordnet, in dem die Stromabtastvorrichtung 119 angeordnet ist. Zusätzlich kann die Emitterelektrode 52 außerdem an einer Position angeordnet sein, dass sie mit der Emitteranschlussfläche 115 überlappt ist.
  • 7 ist eine Zeichnung, die ein Anordnungsbeispiel des Katodengebiets 82 veranschaulicht. Das Katodengebiet 82 ist in diesem Beispiel nicht im Zwischenanschlussflächenbereich 130 angeordnet. Mit anderen Worten, das Katodengebiet 82, das im aktiven Hauptabschnitt 120 angeordnet ist, erstreckt sich nicht bis zum Zwischenanschlussflächenbereich 130, um dort angeordnet zu sein. Es wird jedoch angegeben, dass die Struktur des Diodenabschnitts 80 mit Ausnahme des Katodengebiets 82 im Zwischenanschlussflächenbereich 130 angeordnet sein kann. In Übereinstimmung mit der oben erwähnten Struktur kann ein Abstand zwischen dem Katodengebiet 82 des N+-Typs und dem Topfgebiet 11 des P+-Typs, das relativ tief ausgebildet ist, sichergestellt sein, wobei eine Verringerung des Haltedrucks, die verursacht wird, weil der Vorrichtungsbereich im Zwischenanschlussflächenbereich 130 angeordnet ist, unterdrückt werden kann.
  • Es wird angegeben, dass das Katodengebiet 82-1, das so angeordnet ist, dass es in der Richtung der Y-Achse dem Zwischenanschlussflächenbereich 130 zugewandt ist, angeordnet sein kann, so dass es in der Richtung der Y-Achse länger als das Katodengebiet 82-2 ist, das so angeordnet ist, dass es in der Richtung der Y-Achse der Anschlussfläche oder dem zweiten „Gate-Runner“ 51 zugewandt ist. Es wird jedoch angegeben, dass sich das Katodengebiet 82-1 nicht bis zum Zwischenanschlussflächenbereich 130 erstreckt. Während die Fläche des Katodengebiets 82 vergrößert ist, wird es folglich gefördert, den Abstand zwischen dem Katodengebiet 82 und dem Topfgebiet 11 sicherzustellen.
  • Es wird angegeben, dass jede der mehreren Anschlussflächen, die entlang der ersten Stirnseite 142 angeordnet sind, in einer derartigen Position angeordnet sein kann, dass die Anschlussfläche in der Richtung der Y-Achse dem Diodenabschnitt 80 (Katodengebiet 82) wenigstens teilweise zugewandt ist. Folglich wird es gefördert, dass die Struktur des Transistorabschnitts 70, der im aktiven Hauptabschnitt 120 angeordnet ist, sich bis zum Zwischenanschlussflächenbereich 130 erstreckend angeordnet ist. Aus diesem Grund kann die Fläche des Transistorabschnitts 70 leicht vergrößert werden.
  • Zusätzlich kann ein Abstand D2 zwischen dem am fernsten Ende in der Richtung der X-Achse angeordneten Anschlussfläche und dem ersten „Gate-Runner“ 50 in der Richtung der X-Achse 500 µm oder kürzer sein. Wenn die Anschlussfläche so angeordnet ist, dass sie sich nahe am ersten „Gate-Runner“ 50 befindet, kann der Zwischenanschlussflächenbereich 130 in der Richtung der X-Achse vergrößert sein. Der Abstand D2 kann 300 µm oder kürzer sein, kann 200 µm oder kürzer sein oder kann außerdem 100 µm oder kürzer sein. Der Abstand D2 kann 1,5-mal so lang wie die Dicke des Halbleitersubstrats 10 oder kürzer sein oder kann außerdem die gleiche Länge wie die Dicke des Halbleitersubstrats 10 aufweisen oder kürzer sein.
  • 8 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs D in 7. Der Bereich D ist ein Bereich, der im Zwischenanschlussflächenbereich 130 in der Richtung der Y-Achse dem Diodenabschnitt 80 und dem Transistorabschnitt 70 des aktiven Hauptabschnitts 120 zugewandt ist.
  • Wie bezüglich 7 beschrieben worden ist, ist das Katodengebiet 82 nicht in dem Zwischenanschlussflächenbereich 130 angeordnet. Es wird jedoch angegeben, dass der Blind-Grabenabschnitt 30 des Diodenabschnitts 80, der so angeordnet ist, dass er in der Richtung der Y-Achse dem Zwischenanschlussflächenbereich 130 zugewandt ist, sich bis zum Zwischenanschlussflächenbereich 130 erstreckend angeordnet ist. Zusätzlich ist der Mesa-Abschnitt 60-3 des Diodenabschnitts 80 außerdem so angeordnet, dass er sich bis zum Zwischenanschlussflächenbereich 130 erstreckt.
  • In Übereinstimmung mit der oben erwähnten Struktur kann der Abstand zwischen dem Katodengebiet 82 und dem Topfgebiet 11 sichergestellt sein, während die strukturelle Kontinuität zwischen dem Zwischenanschlussflächenbereich 130 und dem aktiven Hauptabschnitt 120 aufrechterhalten wird. Wenn die strukturelle Kontinuität aufrechterhalten wird, ist es möglich, die lokale Konzentration des elektrischen Feldes zu unterdrücken.
  • 9 ist eine Zeichnung, die ein weiteres Anordnungsbeispiel des Katodengebiets 82 veranschaulicht. Das Katodengebiet 82 ist in diesem Beispiel im Zwischenanschlussflächenbereich 130 angeordnet. Das Katodengebiet 82, das im aktiven Hauptabschnitt 120 angeordnet ist, ist z. B. sich bis zum Zwischenanschlussflächenbereich 130 erstreckend angeordnet. In Übereinstimmung mit der oben erwähnten Struktur ist die Fläche des Katodengebiets 82 vergrößert, wobei der als der Diodenabschnitt 80 arbeitende Vorrichtungsbereich vergrößert werden kann.
  • Es wird angegeben, dass in einem Fall, in dem ein Abstand zwischen dem Katodengebiet 82 und dem Topfgebiet 11 in der Richtung der X-Achse zu eng wird, es bevorzugt ist, dass sich das Katodengebiet 82 des aktiven Hauptabschnitts 120 nicht bis zum Zwischenanschlussflächenbereich 130 erstreckt. In einem Beispiel kann sich unter einer Bedingung, dass der Abstand zwischen dem Katodengebiet 82 und dem Topfgebiet 11 in der Richtung der X-Achse 200 µm oder länger wird, das Katodengebiet 82 bis zum Zwischenanschlussflächenbereich 130 erstrecken. Der Abstand kann 100 µm oder länger sein und kann außerdem länger als die Dicke des Halbleitersubstrats 10 sein.
  • 10 ist eine vergrößerte Ansicht eines Gebiets in der Umgebung eines Bereichs E in 9. Der Bereich E ist ein Bereich, der im Zwischenanschlussflächenbereich 130 in der Richtung der Y-Achse dem Diodenabschnitt 80 und dem Transistorabschnitt 70 des aktiven Hauptabschnitts 120 zugewandt ist.
  • Wie bezüglich 9 beschrieben worden ist, ist das Katodengebiet 82 in dem Zwischenanschlussflächenbereich 130 angeordnet. Zusätzlich sind außerdem der Blind-Grabenabschnitt 30 und der Mesa-Abschnitt 60-3 sich bis zum Zwischenanschlussflächenbereich 130 erstreckend angeordnet. In Übereinstimmung mit der oben erwähnten Struktur kann die Fläche des Diodenabschnitts 80 vergrößert sein.
  • 11 veranschaulicht ein weiteres Beispiel des Bereichs B in 1. In diesem Beispiel ist die Emitterzone 12 nicht in Kontakt mit dem Gate-Grabenabschnitt 40-1 angeordnet, der unter den im Zwischenanschlussflächenbereich 130 angeordneten Gate-Grabenabschnitten 40 in der Richtung der X-Achse der Nächste an der Anschlussfläche ist. Folglich kann der Abstand zwischen der Anschlussfläche und der Emitterzone 12 weiter vergrößert sein. Das Kontaktgebiet 15 kann im Mesa-Abschnitt 60 an den Gate-Grabenabschnitt 40-1 anstelle der Emitterzone 12 angrenzend angeordnet sein.
  • 12 ist eine Zeichnung, die ein Anordnungsbeispiel der Gate-Grabenabschnitte 40 in dem aktiven Hauptabschnitt 120 und dem Zwischenanschlussflächenbereich 130 veranschaulicht. Wie oben beschrieben worden ist, können der Gate-Grabenabschnitt 40 im Zwischenanschlussflächenbereich 130 und der Gate-Grabenabschnitt 40 im aktiven Hauptabschnitt 120 kontinuierlich angeordnet sein. Ähnlich können außerdem die Blind-Grabenabschnitte 30 im Zwischenanschlussflächenbereich 130 und im aktiven Hauptabschnitt 120 kontinuierlich angeordnet sein.
  • 13 ist eine Zeichnung, die ein weiteres Anordnungsbeispiel der Gate-Grabenabschnitte 40 in dem aktiven Hauptabschnitt 120 und dem Zwischenanschlussflächenbereich 130 veranschaulicht. In diesem Beispiel ist der Gate-Grabenabschnitt 40 im Zwischenanschlussflächenbereich 130 vom Gate-Grabenabschnitt 40 des aktiven Hauptabschnitts 120 getrennt. Der Gate-Grabenabschnitt 40 im Zwischenanschlussflächenbereich 130 kann sich in der Richtung der X-Achse erstreckend angeordnet sein. Der Gate-Grabenabschnitt 40 im Zwischenanschlussflächenbereich 130 kann mit dem zweiten „Gate-Runner“ 51, der in der Richtung der Y-Achse angeordnet ist, direkt oder indirekt verbunden sein. Der Gate-Grabenabschnitt 40 in diesem Beispiel ist mit dem zweiten „Gate-Runner“ 51, der in der Richtung der X-Achse an beiden Enden des Zwischenkontaktflächenbereichs 130 angeordnet ist, direkt oder indirekt verbunden. Der Blind-Grabenabschnitt 30 im Zwischenkontaktflächenbereich 130 kann außerdem sich in einer Richtung parallel zum Gate-Grabenabschnitt 40 erstreckend angeordnet sein.
  • Es wird angegeben, dass der Gate-Grabenabschnitt 40 des aktiven Hauptabschnitts 120, der in der Richtung der Y-Achse dem Zwischenanschlussflächenbereich 130 zugewandt ist, mit dem dritten „Gate-Runner“ 48 verbunden sein kann, der zwischen dem Zwischenanschlussflächenbereich 130 und dem aktiven Hauptabschnitt 120 angeordnet ist. Der dritte „Gate-Runner“ 48 ist mit den zweiten „Gate-Runnern“ 51 verbunden, die in der Richtung der X-Achse an beiden Enden des Zwischenanschlussflächenbereichs 130 angeordnet sind. In Übereinstimmung mit der oben erwähnten Struktur kann jeder der Gate-Grabenabschnitte 40 auch mit dem „Gate-Runner“-Abschnitt verbunden sein.
  • 14 ist eine Zeichnung, die ein weiteres Anordnungsbeispiel der Gate-Grabenabschnitte 40 in dem aktiven Hauptabschnitt 120 und dem Zwischenanschlussflächenbereich 130 veranschaulicht. In diesem Beispiel ist der Gate-Grabenabschnitt 40 in dem Zwischenanschlussflächenbereich 130 von dem Gate-Grabenabschnitt 40 des aktiven Hauptabschnitts 120 getrennt. In diesem Beispiel ist der Gate-Grabenabschnitt 40 im Zwischenanschlussflächenbereich 130 sich in der Richtung der Y-Achse erstreckend angeordnet.
  • Der Gate-Grabenabschnitt 40 im Zwischenanschlussflächenbereich 130 kann mit dem ersten „Gate-Runner“ 50 verbunden sein. Der Gate-Grabenabschnitt 40 des aktiven Hauptabschnitts 120, der in der Richtung der Y-Achse dem Zwischenanschlussflächenbereich 130 zugewandt ist, kann mit dem dritten „Gate-Runner“ 48 verbunden sein, der zwischen dem Zwischenanschlussflächenbereich 130 und dem aktiven Hauptabschnitt 120 angeordnet ist. In Übereinstimmung mit der oben erwähnten Struktur kann jeder der Gate-Grabenabschnitte 40 auch mit dem „Gate-Runner“-Abschnitt verbunden sein.
  • Während die Ausführungsformen der vorliegenden Erfindung beschrieben worden sind, ist der technische Schutzumfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen eingeschränkt. Für die Fachleute auf dem Gebiet ist es offensichtlich, dass zu den oben beschriebenen Ausführungsformen verschiedene Änderungen und Verbesserungen hinzugefügt werden können. Aus dem Schutzumfang der Ansprüche ist es außerdem offensichtlich, dass die Ausführungsformen, zu denen derartige Änderungen oder Verbesserungen hinzugefügt sind, in den technischen Schutzumfang der Erfindung einbezogen werden können.
  • Die Operationen, Prozeduren, Schritte und Stufen jedes Prozesses, der durch eine Vorrichtung, ein System, ein Programm und ein Verfahren, die in den Ansprüchen, den Ausführungsformen oder den graphischen Darstellungen gezeigt sind, ausgeführt wird, können in irgendeiner Reihenfolge ausgeführt werden, solange wie die Reihenfolge nicht durch „vorher“, „vor“ oder dergleichen angegeben ist und solange wie die Ausgabe von einem vorhergehenden Prozess nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf in den Ansprüchen, Ausführungsformen oder graphischen Darstellungen unter Verwendung von Ausdrücken, wie z. B. „zuerst“ oder „als Nächstes“, beschrieben wird, bedeutet es nicht notwendigerweise, dass der Prozess in dieser Reihenfolge durchgeführt werden muss.
  • Bezugszeichenliste
    • 10
    Halbleitersubstrat,
    11
    Topfgebiet,
    12
    Emitterzone,
    14
    Basiszone,
    15
    Kontaktgebiet,
    16
    Anreicherungsgebiet,
    8
    Driftgebiet,
    20
    Pufferzone,
    21
    Oberseite,
    22
    Kollektorzone,
    23
    Unterseite,
    24
    Kollektorelektrode,
    25
    Verbindungsabschnitt,
    29
    linearer Abschnitt,
    30
    Blind-Grabenabschnitt,
    31
    Randabschnitt,
    32
    dielektrischer Blind-Film,
    34
    leitfähiger Blind-Abschnitt,
    38
    dielektrischer Zwischenschichtfilm,
    39
    linearer Abschnitt,
    40
    Gate-Grabenabschnitt,
    41
    Randabschnitt,
    42
    dielektrischer Gate-Film,
    44
    leitfähiger Gate-Abschnitt,
    48
    dritter „Gate-Runner“,
    49
    Kontaktloch,
    50
    erster „Gate-Runner“,
    51
    zweiter „Gate-Runner“,
    52
    Emitter-Elektrode,
    54
    Kontaktloch,
    56
    Kontaktloch,
    60
    60 ... Mesa-Abschnitt,
    70
    Transistorabschnitt,
    80
    Diodenabschnitt,
    82
    Katodengebiet,
    90
    Randabschlussstrukturabschnitt,
    92
    Schutzring,
    100
    Halbleitervorrichtung,
    110
    Temperaturabtastabschnitt,
    112
    Temperaturabtastverdrahtung,
    114
    Abtastanschlussfläche,
    115
    Emitteranschlussfläche,
    116
    Gate-Anschlussfläche,
    117
    Katodenanschlussfläche,
    118
    Anodenanschlussfläche,
    119
    Stromabtastvorrichtung,
    120
    aktiver Hauptabschnitt,
    130
    Zwischenanschlussflächenbereich,
    132
    erste Seite,
    134
    zweite Seite,
    140
    äußeres Umfangsende,
    142
    erste Stirnseite

Claims (10)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat, wobei die Halbleitervorrichtung Folgendes umfasst: einen Transistorabschnitt und einen Diodenabschnitt, die auf dem Halbleitersubstrat angeordnet sind; mehrere Anschlussflächen, die über einer Oberseite des Halbleitersubstrats angeordnet sind und in einer Anordnungsrichtung zwischen einem Bereich, in dem der Transistorabschnitt oder der Diodenabschnitt angeordnet ist, und einer ersten Stirnseite auf der Oberseite des Halbleitersubstrats angeordnet sind; und einen „Gate-Runner“-Abschnitt, der eine Gate-Spannung zu dem Transistorabschnitt überträgt, der Transistorabschnitt einen Gate-Grabenabschnitt enthält, der sich in einer Erstreckungsrichtung erstreckend angeordnet ist, die in der Draufsicht von der Anordnungsrichtung verschieden ist, der „Gate-Runner“-Abschnitt enthält: einen ersten „Gate-Runner“, der in der Draufsicht zwischen der ersten Stirnseite des Halbleitersubstrats und wenigstens einer der Anschlussflächen verlaufend angeordnet ist; und einen zweiten „Gate-Runner“, der in der Draufsicht zwischen wenigstens einer der Anschlussflächen und dem Transistorabschnitt verlaufend angeordnet ist, der Transistorabschnitt außerdem in wenigstens einem der Zwischenanschlussflächenbereiche angeordnet ist, die in der Draufsicht jeder durch zwei Anschlussflächen eingelegt sind, der Gate-Grabenabschnitt, der in dem wenigstens einen Zwischenanschlussflächenbereich angeordnet ist, mit dem ersten „Gate-Runner“ verbunden ist und der Gate-Grabenabschnitt, der angeordnet ist, so dass er in der Erstreckungsrichtung dem zweiten „Gate-Runner“ zugewandt ist, mit dem zweiten „Gate-Runner“ verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der zweite „Gate-Runner“ entlang wenigstens zwei Seiten wenigstens einer der Anschlussflächen angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Abstand in der Draufsicht zwischen jeder Anschlussfläche und dem zweiten „Gate-Runner“ 200 µm oder kürzer ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei: der Diodenabschnitt ein Katodengebiet eines ersten Leitfähigkeitstyps enthält, das auf einer Unterseite des Halbleitersubstrats freiliegend ist; und das Katodengebiet nicht in den Zwischenanschlussflächenbereichen angeordnet ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei: der Transistorabschnitt eine Emitterzone des ersten Leitfähigkeitstyps enthält, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet; die Halbleitervorrichtung eine Emitterelektrode umfasst, die über der Oberseite des Halbleitersubstrats angeordnet ist und mit der Emitterzone verbunden ist; der Diodenabschnitt Blind-Grabenabschnitte enthält, die sich in der Erstreckungsrichtung erstreckend angeordnet sind und mit der Emitterelektrode verbunden sind; und wenigstens einer der Blind-Grabenabschnitte, die so angeordnet sind, dass sie in der Erstreckungsrichtung den Zwischenanschlussflächenbereichen zugewandt sind, sich bis zu einem entsprechenden der Zwischenanschlussflächenbereiche erstreckend angeordnet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei: der Transistorabschnitt eine Emitterzone des ersten Leitfähigkeitstyps enthält, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet; die Halbleitervorrichtung eine Emitterelektrode umfasst, die über der Oberseite des Halbleitersubstrats angeordnet ist und mit der Emitterzone verbunden ist; der Diodenabschnitt enthält: ein Katodengebiet des ersten Leitfähigkeitstyps, das auf einer Unterseite des Halbleitersubstrats freiliegend ist; und einen Blind-Grabenabschnitt, der sich in der Erstreckungsrichtung erstreckend angeordnet ist und mit der Emitter-Elektrode verbunden ist, und das Katodengebiet und der Blind-Grabenabschnitt in wenigstens einem der Zwischenanschlussflächenbereiche angeordnet sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei: der Transistorabschnitt eine Emitterzone des ersten Leitfähigkeitstyps enthält, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet; und wenigstens der Gate-Grabenabschnitt, der der Nächste an einer der beiden Anschlussflächen im Zwischenanschlussflächenbereich ist, die Emitterzone, die mit dem Gate-Grabenabschnitt im Zwischenanschlussflächenbereich in Kontakt angeordnet ist, nicht aufweist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der Transistorabschnitt eine Emitterzone des ersten Leitfähigkeitstyps enthält, die auf der Oberseite des Halbleitersubstrats freiliegend ist und sich mit dem Gate-Grabenabschnitt in Kontakt befindet, die Halbleitervorrichtung umfasst: eine Emitterelektrode, die über der Oberseite des Halbleitersubstrats angeordnet ist und mit der Emitterzone verbunden ist; und einen dielektrischen Zwischenschichtfilm, der zwischen dem Halbleitersubstrat und der Emitterelektrode angeordnet ist, und ein Kontaktloch, das die Emitterelektrode mit dem Halbleitersubstrat verbindet, in dem dielektrischen Zwischenschichtfilm zwischen dem Gate-Grabenabschnitt, der der Nächste an einer der beiden Anschlussflächen im Zwischenanschlussflächenbereich ist, und der Anschlussfläche angeordnet ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei ein Blind-Grabenabschnitt, der mit der Emitterelektrode verbunden ist, zwischen dem Gate-Grabenabschnitt, der der Nächste an einer der beiden Anschlussflächen im Zwischenanschlussflächenbereich ist, und der Anschlussfläche angeordnet ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei jede der mehreren Anschlussflächen an einer derartigen Position angeordnet ist, dass die Anschlussfläche in der Erstreckungsrichtung dem Diodenabschnitt wenigstens teilweise zugewandt ist.
DE112019000095.0T 2018-03-15 2019-01-25 Halbleitervorrichtung Pending DE112019000095T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-047925 2018-03-15
JP2018047925 2018-03-15
PCT/JP2019/002590 WO2019176327A1 (ja) 2018-03-15 2019-01-25 半導体装置

Publications (1)

Publication Number Publication Date
DE112019000095T5 true DE112019000095T5 (de) 2020-09-24

Family

ID=67907133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019000095.0T Pending DE112019000095T5 (de) 2018-03-15 2019-01-25 Halbleitervorrichtung

Country Status (5)

Country Link
US (3) US11264495B2 (de)
JP (4) JP6984732B2 (de)
CN (1) CN111052394B (de)
DE (1) DE112019000095T5 (de)
WO (1) WO2019176327A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054327A1 (ja) * 2020-09-11 2022-03-17 富士電機株式会社 半導体装置
CN114783999B (zh) * 2022-06-20 2022-09-30 深圳芯能半导体技术有限公司 一种内置温度传感器的igbt器件及其制备方法
JP2024083693A (ja) * 2022-12-12 2024-06-24 株式会社 日立パワーデバイス 半導体装置
WO2024166460A1 (ja) * 2023-02-06 2024-08-15 富士電機株式会社 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115888A (ja) * 2005-10-20 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置
JP4735237B2 (ja) 2005-12-20 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP2009038318A (ja) * 2007-08-03 2009-02-19 Toshiba Corp 半導体装置
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9312372B2 (en) 2013-02-13 2016-04-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
WO2016098199A1 (ja) 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
JP6604107B2 (ja) * 2015-07-16 2019-11-13 富士電機株式会社 半導体装置
JP6844138B2 (ja) * 2015-09-16 2021-03-17 富士電機株式会社 半導体装置および製造方法
JP6665457B2 (ja) 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
JP2017069412A (ja) 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
CN107086217B (zh) 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6878848B2 (ja) 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
JP6565815B2 (ja) * 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
DE112017000297T5 (de) 2016-08-12 2018-11-15 Fuji Electric Co., Ltd. Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
US10559663B2 (en) * 2016-10-14 2020-02-11 Fuji Electric Co., Ltd. Semiconductor device with improved current flow distribution
DE112017002382T5 (de) * 2016-12-16 2019-02-21 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren derselben

Also Published As

Publication number Publication date
JP2021166310A (ja) 2021-10-14
US20220173242A1 (en) 2022-06-02
US11817495B2 (en) 2023-11-14
US20200185520A1 (en) 2020-06-11
US20240072162A1 (en) 2024-02-29
JP7207463B2 (ja) 2023-01-18
CN111052394A (zh) 2020-04-21
JP2023040134A (ja) 2023-03-22
JP7521576B2 (ja) 2024-07-24
WO2019176327A1 (ja) 2019-09-19
US11264495B2 (en) 2022-03-01
CN111052394B (zh) 2024-01-16
JPWO2019176327A1 (ja) 2020-10-01
JP2024124563A (ja) 2024-09-12
JP6984732B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
DE102015221061B4 (de) Halbleitervorrichtung
DE112006003451B4 (de) Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung
DE112019000095T5 (de) Halbleitervorrichtung
DE10303335B4 (de) Halbleiterbauteil
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE112017000063T5 (de) Halbleitervorrichtung
DE102017203982B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102017104713B4 (de) Schaltvorrichtung
DE112015005547B4 (de) Halbleitereinrichtung und verfahren zur herstellung derselben
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE112018006404T5 (de) Halbleitervorrichtung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112015006812B4 (de) Halbleitervorrichtung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102019215127A1 (de) Halbleitervorrichtung
DE112018001627B4 (de) Halbleitervorrichtung
DE102021116586A1 (de) Halbleitervorrichtung
DE112015006006T5 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102016113923B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102022111103A1 (de) Halbleitervorrichtung
DE112019000096T5 (de) Halbleitervorrichtung
DE102016015475B3 (de) IGBT Halbleiterstruktur
DE112021002612T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed