DE102022111103A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102022111103A1
DE102022111103A1 DE102022111103.2A DE102022111103A DE102022111103A1 DE 102022111103 A1 DE102022111103 A1 DE 102022111103A1 DE 102022111103 A DE102022111103 A DE 102022111103A DE 102022111103 A1 DE102022111103 A1 DE 102022111103A1
Authority
DE
Germany
Prior art keywords
trench
layer
gate
type
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022111103.2A
Other languages
English (en)
Inventor
Shinya SONEDA
Kazuya KONISHI
Akihiko Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022111103A1 publication Critical patent/DE102022111103A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung weist einen Kapazitätseinstellungsbereich auf. Der Kapazitätseinstellungsbereich weist eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps und eine Vielzahl von Gates von Steuerungs-Gräben auf. Die erste Halbleiterschicht ist als Oberflächenschicht an einer oberen Oberfläche des Halbleitersubstrats angeordnet. Die zweite Halbleiterschicht ist selektiv an einer oberen Oberfläche der ersten Halbleiterschicht angeordnet. Die zweite Halbleiterschicht berührt eine seitliche Oberfläche von jedem der Gates von Steuerungs-Gräben. Die erste Halbleiterschicht und die zweite Halbleiterschicht sind mit einer Emitterelektrode eines Transistors elektrisch verbunden. Eine Elektrode eines Steuerungs-Grabens von zumindest einem Gate eines Steuerungs-Grabens ist mit einer Gate-Elektrode des Transistors elektrisch verbunden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • In einem Bipolartransistor mit isoliertem Gate (IGBT), der durch ein Gate mit einer Metall-Oxid-Halbleiter-(MOS-)Struktur vom Graben-Typ angesteuert wird, werden während einer Ansteuerung des IGBT eine Eingangskapazität und eine Rückkopplungskapazität bei einem Graben-Gate ausgebildet. Die Eingangskapazität entspricht der Summe (Cge + Cgc) einer Gate-Emitter-Kapazität (Cge) und einer Gate-Kollektor-Kapazität (Cgc). Die Rückkopplungskapazität entspricht der Gate-Kollektor-Kapazität (Cgc). Um den Schaltverlust im IGBT zu reduzieren, wird ein Verhältnis zwischen dieser Eingangskapazität und Rückkopplungskapazität je nach Anwendungszweck des IGBT eingestellt.
  • Die offengelegte japanische Patentanmeldung Nr. 2013-201266 schlägt eine Leistungs-Halbleitervorrichtung vor, in der ein Graben, ein Leiter und ein Isolierfilm in einer Halbleiterschicht vom p-Typ angeordnet sind. In dieser Leistungs-Halbleitervorrichtung ist eine eingebaute Gate-Emitter-Kapazität erhöht.
  • In einer Konfiguration wie jener, die in der offengelegten japanischen Patentanmeldung Nr. 2013-201266 offenbart ist, ist es aufgrund eines schlechten Frequenzgangs einer hinzuzufügenden eingebauten Kapazität unmöglich, die eingebaute Kapazität auf solche Weise zu erzeugen, dass sie der Schaltgeschwindigkeit des IGBT folgt.
  • ZUSAMMENFASSUNG
  • Um das oben beschriebene Problem zu lösen, soll die vorliegende Offenbarung eine Halbleitervorrichtung bereitstellen, die den Frequenzgang einer Eingangskapazität und jenen einer Rückkopplungskapazität verbessert.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist ein Halbleitersubstrat, einen Transistorbereich und einen Kapazitätseinstellungsbereich auf. Der Transistorbereich ist in dem Halbleitersubstrat angeordnet und weist einen Transistor auf. Der Kapazitätseinstellungsbereich ist im Halbleitersubstrat angeordnet. Der Kapazitätseinstellungsbereich weist auf: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps und eine Vielzahl von Gates von Steuerungs-Gräben. Die erste Halbleiterschicht ist als Oberflächenschicht an einer oberen Oberfläche des Halbleitersubstrats angeordnet. Die zweite Halbleiterschicht als die Oberflächenschicht des Halbleitersubstrats ist selektiv an der oberen Oberfläche der ersten Halbleiterschicht angeordnet. Jedes der Gates von Steuerungs-Gräben weist einen Isolierfilm eines Steuerungs-Grabens und eine Elektrode eines Steuerungs-Grabens auf. Der Isolierfilm eines Steuerungs-Grabens ist auf einer Innenwand eines Grabens ausgebildet, der die zweite Halbleiterschicht von der oberen Oberfläche des Halbleitersubstrats aus durchdringt und eine in der ersten Halbleiterschicht gelegene Spitze aufweist. Die Elektrode eines Steuerungs-Grabens ist innerhalb des Grabens über den Isolierfilm eines Steuerungs-Grabens ausgebildet. Die zweite Halbleiterschicht berührt eine seitliche Oberfläche von jedem der Gates von Steuerungs-Gräben. Die erste Halbleiterschicht und die zweite Halbleiterschicht sind mit einer Emitterelektrode des Transistors elektrisch verbunden. Die Elektrode eines Steuerungs-Grabens von zumindest einem Gate eines Steuerungs-Grabens der Gates von Steuerungs-Gräben ist mit einer Gate-Elektrode des Transistors elektrisch verbunden.
  • Eine Halbleitervorrichtung, die den Frequenzgang einer Eingangskapazität und jenen einer Rückkopplungskapazität verbessert, wird bereitgestellt.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 und 2 sind Draufsichten, die jeweilige Beispiele der Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform darstellen;
    • 3 ist eine teilweise vergrößerte Draufsicht, die die Konfiguration eines IGBT-Bereichs in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellt;
    • 4 und 5 sind Schnittansichten, die jeweils die Konfiguration des IGBT-Bereichs in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellen;
    • 6 ist eine teilweise vergrößerte Draufsicht, die die Konfiguration eines Diodenbereichs in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellt;
    • 7 und 8 sind Schnittansichten, die jeweils die Konfiguration des Diodenbereichs in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellen;
    • 9 ist eine Schnittansicht, die die Konfiguration eines Grenzgebiets zwischen dem IGBT-Bereich und dem Diodenbereich darstellt;
    • 10 ist eine Schnittansicht, die die Konfiguration eines Grenzgebiets zwischen dem IGBT-Bereich und einem Abschlussbereich darstellt;
    • 11 ist eine Schnittansicht, die die Konfiguration eines Grenzgebiets zwischen dem Diodenbereich und dem Abschlussbereich darstellt;
    • 12 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellt;
    • 13 ist eine Schnittansicht, die die Konfiguration des Kapazitätseinstellungsbereichs in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform darstellt;
    • 14 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer vierten Modifikation der ersten bevorzugten Ausführungsform darstellt;
    • 15 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer fünften Modifikation der ersten bevorzugten Ausführungsform darstellt;
    • 16 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer zweiten bevorzugten Ausführungsform darstellt;
    • 17 zeigt eine Beziehung zwischen einer an eine Elektrode eines Steuerungs-Grabens anzulegenden Spannung und einer additiven Kapazität;
    • 18 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer ersten Modifikation der zweiten bevorzugten Ausführungsform darstellt;
    • 19 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer zweiten Modifikation der zweiten bevorzugten Ausführungsform darstellt;
    • 20 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer dritten bevorzugten Ausführungsform darstellt;
    • 21 ist eine Schnittansicht, die die Konfiguration des Kapazitätseinstellungsbereichs gemäß der dritten bevorzugten Ausführungsform darstellt;
    • 22 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer ersten Modifikation der dritten bevorzugten Ausführungsform darstellt;
    • 23 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer zweiten Modifikation der dritten bevorzugten Ausführungsform darstellt; und
    • 24 ist eine Draufsicht, die die Konfiguration eines Kapazitätseinstellungsbereichs gemäß einer dritten Modifikation der dritten bevorzugten Ausführungsform darstellt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Erste bevorzugte Ausführungsform>
  • In der folgenden Beschreibung stellen n und p Leitfähigkeitstypen eines Halbleiters dar. Ein Zeichen n- meint eine niedrigere Störstellenkonzentration als n. Ein Zeichen n+ meint eine höhere Störstellenkonzentration als n. Desgleichen meint ein Zeichen p- eine niedrigere Störstellenkonzentration als p. Ein Zeichen p+ meint eine höhere Störstellenkonzentration als p. Der p-Typ und der n-Typ in unten beschriebenen entsprechenden Schichten können gegeneinander vertauscht werden.
  • (1) Allgemeine planare Konfiguration einer Halbleitervorrichtung
  • 1 ist eine Draufsicht, die ein Beispiel der Konfiguration einer Halbleitervorrichtung 100 gemäß einer ersten bevorzugten Ausführungsform darstellt. Die Halbleitervorrichtung 100 weist einen Bereich 10 eines Bipolartransistors mit isoliertem Gate (IGBT) und einen Diodenbereich 20 auf, die in einem Halbleitersubstrat angeordnet sind. Der Diodenbereich 20 ist dem IGBT-Bereich 10 benachbart. Der IGBT-Bereich 10 enthält eine Vielzahl von darin ausgebildeten IGBT-Zellenstrukturen (IGBT-Zellen). Der Diodenbereich 20 enthält eine Vielzahl von darin ausgebildeten Freilaufdioden-Zellenstrukturen (Diodenzellen). Die Zellenstruktur ist eine Struktur, die einer minimalen Einheit eines Elements entspricht. Ein den IGBT-Bereich 10 und den Diodenbereich 20 umfassender Bereich wird als Zellenbereich bezeichnet. Die Halbleitervorrichtung 100 der ersten bevorzugten Ausführungsform ist ein rückwärts leitender IGBT (RC-IGBT). Das Halbleitersubstrat besteht beispielsweise aus einem Halbleiter wie etwa Si oder besteht aus einem sogenannten Halbleiter mit breiter Bandlücke wie etwa SiC, GaN oder Galliumoxid.
  • Der IGBT-Bereich 10 und der Diodenbereich 20 weisen jeweils eine planare Form eines Streifenmusters auf. Der IGBT-Bereich 10 und der Diodenbereich 20 erstrecken sich jeweils in einer Richtung in der Ebene des Halbleitersubstrats. Der IGBT-Bereich 10 und der Diodenbereich 20 sind in einer Richtung senkrecht zu den Richtungen, in denen sich der IGBT-Bereich 10 und der Diodenbereich 20 erstrecken, abwechselnd nebeneinander angeordnet. Die Halbleitervorrichtung 100 wird als Vorrichtung mit „Streifenmuster“ bezeichnet.
  • 2 ist eine Draufsicht, die ein Beispiel der Konfiguration einer Halbleitervorrichtung 101 gemäß der ersten bevorzugten Ausführungsform darstellt. Wie die Halbleitervorrichtung 100 ist die Halbleitervorrichtung 101 ein RC-IGBT, der den IGBT-Bereich 10 und den Diodenbereich 20 aufweist, die in einem Halbleitersubstrat angeordnet sind.
  • Der Diodenbereich 20 hat eine planare Form eines Inselmusters. Der Diodenbereich 20 umfasst hier eine Vielzahl von Diodenbereichen 20, die in einer vertikalen Richtung und einer lateralen Richtung innerhalb der Ebene des Halbleitersubstrats angeordnet sind. Der IGBT-Bereich 10 umgibt jeden der Diodenbereiche 20. Diese Halbleitervorrichtung 101 wird als Vorrichtung mit „Inselmuster“ bezeichnet.
  • Die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 weisen zusätzlich zu dem IGBT-Bereich 10 und dem Diodenbereich 20 jeweils einen Abschlussbereich 30, einen Pad-Bereich 40 und einen Kapazitätseinstellungsbereich 50 auf.
  • Der Pad-Bereich 40 ist außerhalb des Zellenbereichs, nämlich außerhalb des IGBT-Bereichs 10 und des Diodenbereichs 20, angeordnet. Der Pad-Bereich 40 ist hier dem IGBT-Bereich 10 benachbart angeordnet. Der Pad-Bereich 40 ist ein Bereich, in dem ein Steuerungs-Pad 41 zum Steuern der Halbleitervorrichtung angeordnet ist. Mit anderen Worten ist das Steuerungs-Pad 41 ein Signal-Pad, um einen Zustand des Halbleitersubstrats zu detektieren oder zu steuern. Das Steuerungs-Pad 41 umfasst beispielsweise ein Stromerfassungs-Pad 41a, ein Kelvin-Emitter-Pad 41b, ein Gate-Pad 41c und ein Pad 41 d für eine Temperaturerfassungsdiode und ein Pad 41e für eine Temperaturerfassungsdiode.
  • Das Stromerfassungs-Pad 41a ist ein Steuerungs-Pad, um einen im Zellenbereich fließenden Strom zu erfassen. Das Stromerfassungs-Pad 41a ist mit einigen der IGBT-Zellen oder Diodenzellen im Zellenbereich auf solche Weise elektrisch verbunden, um einen Strom im Stromerfassungs-Pad 41a in einem Bereich von einem Bruchteil eines im Zellenbereich insgesamt fließenden Stroms bis einige Zehntausendstel des Stroms fließen zu lassen.
  • Das Kelvin-Emitter-Pad 41b und das Gate-Pad 41c sind Steuerungs-Pads, an die eine Gate-Ansteuerspannung zum Steuern des Ein-Aus-Schaltens der Halbleitervorrichtung angelegt werden soll. Das Kelvin-Emitter-Pad 41b ist mit einer Basisschicht vom p-Typ und mit einer Source-Schicht vom n+-Typ (in den Zeichnungen nicht dargestellt) der IGBT-Zelle elektrisch verbunden. Das Kelvin-Emitter-Pad 41b und die Basisschicht vom p-Typ können durch eine (in den Zeichnungen nicht dargestellte) Kontaktschicht vom p+-Typ elektrisch miteinander verbunden sein. Das Gate-Pad 41c ist mit einer (in den Zeichnungen nicht dargestellten) Elektrode eines Gate-Grabens der IGBT-Zelle elektrisch verbunden.
  • Die Pads 41d und 41e für eine Temperaturerfassungsdiode sind Steuerungs-Pads, die mit einer Anode bzw. einer Kathode einer (in den Zeichnungen nicht dargestellten) Temperaturerfassungsdiode elektrisch verbunden sind, die im Zellenbereich angeordnet ist. Die Pads 41d und 41e für eine Temperaturerfassungsdiode messen die Temperatur der Halbleitervorrichtung, indem eine Spannung zwischen der Anode und der Kathode der Temperaturerfassungsdiode gemessen wird.
  • Der Kapazitätseinstellungsbereich 50 hat die Funktion, eine zwischen dem Gate und dem Emitter oder zwischen dem Gate und dem Kollektor des IGBT anzulegende Kapazität zu bilden. In 1 und 2 ist der Kapazitätseinstellungsbereich 50 im Pad-Bereich 40 angeordnet. Solange der Kapazitätseinstellungsbereich 50 innerhalb eines vom Abschlussbereich 30 umgebenen Bereichs liegt, kann er in einem anderen Bereich wie etwa einem Endteilbereich des IGBT-Bereichs 10 angeordnet sein.
  • Der Abschlussbereich (engl.: terminal region) 30 ist auf solch eine Weise vorgesehen, dass er einen den Zellenbereich und den Pad-Bereich 40 abdeckenden Bereich umgibt. Der Abschlussbereich 30 hat eine Struktur, um die Durchbruchspannung der Halbleitervorrichtung zu bewahren bzw. beizubehalten. Verschiedene Strukturen werden für die eine Durchbruchspannung beibehaltende Struktur geeignet ausgewählt. Beispielsweise ist die eine Durchbruchspannung beibehaltende Struktur ein feldbegrenzender Ring (FLR) oder eine Variation einer lateralen Dotierung (VLD), der oder die in einer Oberflächenschicht an einer ersten Hauptoberfläche (oberen Oberfläche) des Halbleitersubstrats ausgebildet ist. Der FLR umfasst eine (in den Zeichnungen nicht dargestellte) Abschluss-Wannenschicht vom p-Typ, die auf solch eine Weise angeordnet ist, dass sie den Zellenbereich umgibt. Die VLD umfasst eine (in den Zeichnungen nicht dargestellte) Wannenschicht vom p-Typ, die auf solch eine Weise angeordnet ist, dass sie den Zellenbereich umgibt, und einen Konzentrationsgradienten aufweist. Die Anzahl ringartiger Abschluss-Wannenschichten 31 vom p-Typ, die den FLR bilden, und eine Konzentrationsverteilung in der Wannenschicht vom p-Typ, die die VLD bildet, werden beim Auslegen der Durchbruchspannung der Halbleitervorrichtung geeignet ausgewählt. Der Pad-Bereich 40 kann mit einer Abschluss-Wannenschicht vom p-Typ versehen sein, die sich im Wesentlichen ganz über den Pad-Bereich 40 erstreckt. In einem anderen Fall kann der Pad-Bereich 40 mit einer IGBT-Zelle oder einer Diodenzelle vorgesehen sein.
  • 1 stellt drei IGBT-Bereiche 10 und zwei Diodenbereiche 20 dar. Jedoch sind die Anzahl der IGBT-Bereiche 10 und jene der Diodenbereiche 20 nicht auf diese beschränkt. Die Anzahl der IGBT-Bereiche 10 kann vier oder mehr oder zwei oder weniger betragen. Die Anzahl der Diodenbereiche 20 kann drei oder mehr oder eins betragen. In 1 ist ein Diodenbereich 20 sandwichartig zwischen zwei IGBT-Bereichen 10 angeordnet. Jedoch sind die Anordnungen des IGBT-Bereichs 10 und des Diodenbereichs 20 nicht auf diese beschränkt. Die Halbleitervorrichtung 100 kann eine Konfiguration aufweisen, in der die Anordnungen des IGBT-Bereichs 10 und des Diodenbereichs 20, die in 1 dargestellt sind, gegeneinander vertauscht sind. Konkret kann ein IGBT-Bereich 10 sandwichartig zwischen zwei Diodenbereichen 20 angeordnet sein. Alternativ dazu können die IGBT-Bereiche 10 und die Diodenbereiche 20 der gleichen Anzahl einander benachbart angeordnet werden.
  • In 2 sind die Diodenbereiche 20 in einer Matrix mit vier Spalten in der Rechts-Links-Richtung und zwei Reihen in der Oben-Unten-Richtung angeordnet. Jedoch sind die Anzahl und Anordnung der Diodenbereiche 20 nicht auf diese beschränkt. Die Halbleitervorrichtung 101 kann eine Konfiguration aufweisen, in der zumindest ein Diodenbereich 20 wie ein Punkt im IGBT-Bereich 10 angeordnet ist. Der Diodenbereich 20 muss nur auf solch eine Weise angeordnet sein, dass die Peripherie des Diodenbereichs 20 vom IGBT-Bereich 10 umgeben ist.
  • (2) Konfiguration des IGBT-Bereichs 10
  • 3 ist eine teilweise vergrößerte Draufsicht, die die Konfiguration des IGBT-Bereichs 10 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 3 stellt einen in der Halbleitervorrichtung 100 in 1 oder in der Halbleitervorrichtung 101 in 2 definierten Bereich 82 vergrößert dar.
  • Die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 weisen jeweils ein Gate 11 eines Aktiv-Grabens und ein Gate 12 eines Dummy-Grabens auf, die im IGBT-Bereich 10 angeordnet sind.
  • In der Halbleitervorrichtung 100 erstrecken sich das Gate 11 eines Aktiv-Grabens und das Gate 12 eines Dummy-Grabens jeweils in einer Längsrichtung des IGBT-Bereichs 10. Mit anderen Worten haben das Gate 11 eines Aktiv-Grabens und das Gate 12 eines Dummy-Grabens in der Halbleitervorrichtung 100 jeweils eine Länge, die in einer Richtung definiert ist, in der sich der IGBT-Bereich 10 erstreckt. Die Längsrichtung des IGBT-Bereichs 10 entspricht der Rechts-Links-Richtung in 3.
  • In der Halbleitervorrichtung 101 erstrecken sich das Gate 11 eines Aktiv-Grabens und das Gate 12 eines Dummy-Grabens jeweils in einer Richtung. Beispielsweise erstrecken sich das Gate 11 eines Aktiv-Grabens und das Gate 12 eines Dummy-Grabens jeweils in der Oben-Unten-Richtung oder der Rechts-Links-Richtung in 2.
  • Das Gate 11 eines Aktiv-Grabens umfasst einen Isolierfilm 11b eines Gate-Grabens und eine Elektrode 11a eines Gate-Grabens. Obwohl eine Schnittstruktur des Gates 11 eines Aktiv-Grabens später im Detail beschrieben wird, ist der Isolierfilm 11 b eines Gate-Grabens entlang einer Innenwand eines Grabens ausgebildet, der von einer ersten Hauptoberfläche (oberen Oberfläche) des Halbleitersubstrats aus in einer Tiefenrichtung ausgebildet ist. Die Elektrode 11a eines Gate-Grabens ist im Innern des Grabens über den Isolierfilm 11b eines Gate-Grabens ausgebildet. Die Elektrode 11a eines Gate-Grabens ist mit dem (in den Zeichnungen nicht dargestellten) Gate-Pad 41c elektrisch verbunden.
  • Das Gate 12 eines Dummy-Grabens umfasst einen Isolierfilm 12b eines Dummy-Grabens und eine Elektrode 12a eines Dummy-Grabens. Obwohl die Schnittstruktur des Gates 12 eines Dummy-Grabens später im Detail beschrieben wird, ist der Isolierfilm 12b eines Dummy-Grabens entlang einer Innenwand eines Grabens ausgebildet, der sich von der ersten Hauptoberfläche des Halbleitersubstrats aus in der Tiefenrichtung erstreckt. Die Elektrode 12a eines Dummy-Grabens ist im Innern des Grabens über den Isolierfilm 12b eines Dummy-Grabens ausgebildet. Die Elektrode 12a eines Dummy-Grabens ist mit einer (in 3 nicht dargestellten, siehe 4) Emitter-Elektrode 6 elektrisch verbunden, die über einer ersten Hauptoberfläche der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 angeordnet ist.
  • In einem Teil des IGBT-Bereichs 10, wo das Gate 11 eines Aktiv-Grabens angeordnet ist, sind eine Sourceschicht 13 vom n+-Typ und eine Kontaktschicht 14 vom p+-Typ selektiv als Oberflächenschicht an der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet. In der ersten bevorzugten Ausführungsform sind die Sourceschicht 13 vom n+-Typ und die Kontaktschicht 14 vom p+-Typ in einer Richtung, in der sich das Gate 11 eines Aktiv-Grabens erstreckt, (dessen Längsrichtung) abwechselnd angeordnet. Das Gate 11 eines Aktiv-Grabens ist auf solch eine Weise angeordnet, dass es diese Sourceschicht 13 vom n+-Typ und Kontaktschicht 14 vom p+-Typ kreuzt. Auf beiden Seiten des Gates 11 eines Aktiv-Grabens (wie in einer Richtung senkrecht zu der Richtung betrachtet, in der sich das Gate 11 eines Aktiv-Grabens erstreckt) berührt die Sourceschicht 13 vom n+-Typ den Isolierfilm 11b eines Gate-Grabens. Die Sourceschicht 13 vom n+-Typ und die Kontaktschicht 14 vom p+-Typ werden später im Detail beschrieben.
  • In einem Teil des IGBT-Bereichs 10, wo das Gate 12 eines Dummy-Grabens angeordnet ist, ist die Kontaktschicht 14 vom p+-Typ als Oberflächenschicht an der ersten Hauptoberfläche des Halbleitersubstrats angeordnet. Die Kontaktschicht 14 vom p+-Typ ist zwischen zwei, einander benachbarten Gates 12 von Dummy-Gräben angeordnet.
  • In 3 sind drei Gates 12 von Dummy-Gräben neben drei Gates 11 von Aktiv-Gräben angeordnet. Weitere drei Gates 11 von Aktiv-Gräben sind neben diesen drei Gates 12 von Dummy-Gräben angeordnet (in 3 ist das unterste der drei Gates 11 von Aktiv-Gräben weggelassen). Konkret sind eine Gruppe von Gates von Aktiv-Gräben, die drei Gates 11 von Aktiv-Gräben als Satz enthält, und eine Gruppe von Gates von Dummy-Gräben, die drei Gates 12 von Dummy-Gräben als Satz enthält, abwechselnd angeordnet. Die Anzahl der Gates 11 von Aktiv-Gräben, die zu einer Gruppe von Gates von Aktiv-Gräben gehören, ist nicht auf drei beschränkt, sondern kann eins oder mehr sein. Die Anzahl der Gates 12 von Dummy-Gräben, die zu einer Gruppe von Gates von Dummy-Gräben gehören, ist nicht auf drei beschränkt, sondern kann eins oder mehr sein. In der Halbleitervorrichtung 100 und der Halbleitervorrichtung 101 ist das Gate 12 eines Dummy-Grabens nicht unverzichtbar. Konkret können alle Graben-Gates im IGBT-Bereich 10 die Gates 11 von Aktiv-Gräben sein.
  • 4 ist eine Schnittansicht, die die Konfiguration des IGBT-Bereichs 10 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 4 stellt einen entlang einem Liniensegment A-A in 3 genommenen Schnitt dar.
  • Im IGBT-Bereich 10 weisen die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 jeweils die Sourceschicht 13 vom n+-Typ, die Kontaktschicht 14 vom p+-Typ, eine Basisschicht 15 vom p-Typ, eine Ladungsträgerakkumulationsschicht 2 vom n-Typ, eine Driftschicht 1 vom n--Typ, eine Pufferschicht 3 vom n-Typ, eine Kollektorschicht 16 vom p-Typ, das Gate 11 eines Aktiv-Grabens, das Gate 12 eines Dummy-Grabens, einen Zwischenschicht-Isolierfilm 4, ein Barrierenmetall 5, die Emitterelektrode 6, und die Kollektorelektrode 7 auf.
  • Eine IGBT-Zelle entspricht beispielsweise einem Bereich, der auf der Basis jedes Gates 11 eines Aktiv-Grabens definiert ist. Die IGBT-Zelle weist die Sourceschicht 13 vom n+-Typ, die Basisschicht 15 vom p-Typ, die Ladungsträgerakkumulationsschicht 2 vom n-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, die Kollektorschicht 16 vom p-Typ, das Gate 11 eines Aktiv-Grabens, den Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7 auf.
  • Im IGBT-Bereich 10 entspricht die erste Hauptoberfläche des Halbleitersubstrats einer Oberfläche (oberen Oberfläche) der Sourceschicht 13 vom n+-Typ und jener der Kontaktschicht 14 vom p+-Typ. Im IGBT-Bereich 10 entspricht eine zweite Hauptoberfläche des Halbleitersubstrats einer Oberfläche (unteren Oberfläche) der Kollektorschicht 16 vom p-Typ. Die erste Hauptoberfläche ist die obere Oberfläche des Halbleitersubstrats. Die zweite Hauptoberfläche ist eine Oberfläche auf der entgegengesetzten Seite der ersten Hauptoberfläche und ist die untere Oberfläche des Halbleitersubstrats. Mit anderen Worten entspricht in 4 das Halbleitersubstrat einem Bereich von der oberen Oberfläche der Sourceschicht 13 vom n+-Typ und jener der Kontaktschicht 14 vom p+-Typ bis zur unteren Oberfläche der Kollektorschicht 16 vom p-Typ. Die erste Hauptoberfläche und die zweite Hauptoberfläche entsprechen Seiten, die als Vorderseite bzw. Rückseite bezeichnet werden.
  • Die Driftschicht 1 vom n--Typ ist als eine innere Schicht des Halbleitersubstrats ausgebildet. Die Driftschicht 1 vom n--Typ ist eine Halbleiterschicht, die beispielsweise Arsen (As) oder Phosphor (P) als Störstelle vom n-Typ enthält. Vorzugsweise liegt die Konzentration dieser Störstelle vom n-Typ zwischen 1.0E+12 bis 1,0E+15/cm3. Die Driftschicht 1 vom n--Typ leitet sich aus der Konfiguration des Substrats ab, bevor Strukturen näher zu der ersten Hauptoberfläche und der zweiten Hauptoberfläche des Halbleitersubstrats ausgebildet werden.
  • Die Ladungsträgerakkumulationsschicht 2 vom n-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ angeordnet. Die Ladungsträgerakkumulationsschicht 2 vom n-Typ ist eine Halbleiterschicht, die beispielsweise Arsen oder Phosphor als Störstelle vom n-Typ enthält. Die Störstelle vom n-Typ in der Ladungsträgerakkumulationsschicht 2 vom n-Typ hat eine höhere Konzentration als jene in der Driftschicht 1 vom n--Typ. Vorzugsweise liegt die Konzentration dieser Störstelle vom n-Typ zwischen 1.0E+13 bis 1,0E+17/cm3. Die Ladungsträgerakkumulationsschicht 2 vom n-Typ reduziert den Leitungsverlust, der während eines Stromflusses im IGBT-Bereich 10 auftritt.
  • Die Basisschicht 15 vom p-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Ladungsträgerakkumulationsschicht 2 vom n-Typ angeordnet. Die Basisschicht 15 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor (B) oder Aluminium (Al) als Störstelle vom p-Typ enthält. Die Konzentration dieser Störstelle vom p-Typ liegt vorzugsweise zwischen 1.0E+12 bis 1,0E+19/cm3. Die Basisschicht 15 vom p-Typ berührt den Isolierfilm 11b eines Gate-Grabens des Gates 11 eines Aktiv-Grabens. Wenn eine Gate-Ansteuerspannung an die Elektrode 11a eines Gate-Grabens angelegt wird, wird in der Basisschicht 15 vom p-Typ ein Kanal ausgebildet.
  • Die Sourceschicht 13 vom n+-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Basisschicht 15 vom p-Typ angeordnet. Die Sourceschicht 13 vom n+-Typ als Oberflächenschicht des Halbleitersubstrats ist an der oberen Oberfläche der Basisschicht 15 vom p-Typ selektiv angeordnet. Eine Oberfläche (obere Oberfläche) der Sourceschicht 13 vom n+-Typ bildet die erste Hauptoberfläche des Halbleitersubstrats im IGBT-Bereich 10. Die Sourceschicht 13 vom n+-Typ ist eine Halbleiterschicht, die beispielsweise Arsen oder Phosphor als Störstelle vom n-Typ enthält. Vorzugweise liegt die Konzentration dieser Störstelle vom n-Typ zwischen 1.0E+17 bis 1,0E+20/cm3. Die Sourceschicht 13 vom n+-Typ kann als Emitterschicht vom n+-Typ bezeichnet werden.
  • Die Kontaktschicht 14 vom p+-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Basisschicht 15 vom p-Typ angeordnet. Die Kontaktschicht 14 vom p+-Typ als Oberflächenschicht des Halbleitersubstrats ist an der oberen Oberfläche der Basisschicht 15 vom p-Typ selektiv angeordnet. Die Kontaktschicht 14 vom p+-Typ ist in einem Bereich an der oberen Oberfläche der Basisschicht 15 vom p-Typ angeordnet, wo die Sourceschicht 13 vom n+-Typ nicht angeordnet ist. Eine Oberfläche (obere Oberfläche) der Kontaktschicht 14 vom p+-Typ bildet die erste Hauptoberfläche des Halbleitersubstrats im IGBT-Bereich 10. Die Kontaktschicht 14 vom p+-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstelle vom p-Typ enthält. Die Störstelle vom p-Typ in der Kontaktschicht 14 vom p+-Typ hat eine höhere Konzentration als die Störstelle vom p-Typ in der Basisschicht 15 vom p-Typ. Vorzugsweise liegt die Konzentration dieser Störstelle vom p-Typ zwischen 1.0E+15 und 1,0E+20/cm3.
  • Die Pufferschicht 3 vom n-Typ ist näher zur zweiten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ angeordnet. Die Pufferschicht 3 vom n-Typ ist eine Halbleiterschicht, die beispielsweise Phosphor oder Protonen (H+) als Störstelle vom n-Typ enthält. Die Störstelle vom n-Typ in der Pufferschicht 3 vom n-Typ hat eine höhere Konzentration als jene in der Driftschicht 1 vom n--Typ. Vorzugsweise liegt die Konzentration dieser Störstelle vom n-Typ zwischen 1.0E+12 und 1,0E+18/cm3. Die Pufferschicht 3 vom n-Typ reduziert einen Durchgriff bzw. Punch-Through, der hervorgerufen wird, falls sich eine Verarmungsschicht von der Basisschicht 15 vom p-Typ hin zur zweiten Hauptoberfläche erstreckt, während die Halbleitervorrichtung 100 in einem Aus-Zustand ist.
  • Die Kollektorschicht 16 vom p-Typ ist näher zur zweiten Hauptoberfläche des Halbleitersubstrats als die Pufferschicht 3 vom n-Typ angeordnet. Eine Oberfläche (untere Oberfläche) der Kollektorschicht 16 vom p-Typ bildet die zweite Hauptoberfläche des Halbleitersubstrats. Die Kollektorschicht 16 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstelle vom p-Typ enthält. Vorzugsweise liegt die Konzentration dieser Störstelle vom p-Typ zwischen 1.0E+16 und 1,0E+20/cm3.
  • Das Gate 11 eines Aktiv-Grabens durchdringt die Sourceschicht 13 vom n+-Typ, die Basisschicht 15 vom p-Typ und die Ladungsträgerakkumulationsschicht 2 vom n-Typ von der ersten Hauptoberfläche des Halbleitersubstrats aus und erreicht die Driftschicht 1 vom n--Typ.
  • Der Isolierfilm 11b eines Gate-Grabens ist entlang einer Innenwand eines Grabens ausgebildet, der von der ersten Hauptoberfläche des Halbleitersubstrats aus in der Tiefenrichtung ausgebildet ist. Der Isolierfilm 11b eines Gate-Grabens berührt die Sourceschicht 13 vom n+-Typ und die Basisschicht 15 vom p-Typ. Der Isolierfilm 11b eines Gate-Grabens ist beispielsweise ein Oxidfilm.
  • Die Elektrode 11a eines Gate-Grabens ist innerhalb des Grabens über den Isolierfilm 11b eines Gate-Grabens ausgebildet. Die Elektrode 11a eines Gate-Grabens weist einen Boden auf, der über den Isolierfilm 11b des Gate-Grabens der Driftschicht 1 vom n--Typ gegenüberliegt. Die Elektrode 11a eines Gate-Grabens besteht beispielsweise aus leitfähigem Polysilizium. Wenn eine Gate-Ansteuerspannung an die Elektrode 11a eines Gate-Grabens angelegt wird, wird ein Kanal in der Basisschicht 15 vom p-Typ den Isolierfilm 11b eines Gate-Grabens berührend ausgebildet.
  • Das Gate 12 eines Dummy-Grabens durchdringt die Kontaktschicht 14 vom p+-Typ, die Basisschicht 15 vom p-Typ und die Ladungsträgerakkumulationsschicht 2 vom n-Typ von der ersten Hauptoberfläche des Halbleitersubstrats aus und erreicht die Driftschicht 1 vom n--Typ.
  • Der Isolierfilm 12b eines Dummy-Grabens ist entlang einer Innenwand eines Grabens ausgebildet, der von der ersten Hauptoberfläche des Halbleitersubstrats aus in der Tiefenrichtung ausgebildet ist. Der Isolierfilm 12b eines Dummy-Grabens ist beispielsweise ein Oxidfilm.
  • Die Elektrode 12a eines Dummy-Grabens ist innerhalb des Grabens über den Isolierfilm 12b eines Dummy-Grabens ausgebildet. Die Elektrode 12a eines Dummy-Grabens weist einen Boden auf, der über den Isolierfilm 12b eines Dummy-Grabens der Driftschicht 1 vom n--Typ gegenüberliegt. Von den auf den beiden Seiten der Elektrode 12a eines Dummy-Grabens gelegenen Isolierfilmen 12b eines Dummy-Grabens berührt zumindest einer dieser Isolierfilme 12b eines Dummy-Grabens nicht die Sourceschicht 13 vom n+-Typ. Die Elektrode 12a eines Dummy-Grabens besteht beispielsweise aus leitfähigem Polysilizium.
  • Der Zwischenschicht-Isolierfilm 4 ist auf der Elektrode 11a eines Gate-Grabens des Gates 11 eines Aktiv-Grabens angeordnet.
  • Das Barrierenmetall 5 ist auf einem Bereich der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet, wo der Zwischenschicht-Isolierfilm 4 nicht angeordnet ist, und ist auf dem Zwischenschicht-Isolierfilm 4 ausgebildet. Das Barrierenmetall 5 besteht zum Beispiel aus einem Titan enthaltenen Metall wie etwa Ti, TiN oder TiSi. Ein Titan enthaltender Leiter ist beispielsweise Titannitrid oder TiSi. TiSi ist eine Legierung aus Titan und Silizium (Si). Das Barrierenmetall 5 ist in ohmschem Kontakt mit der Sourceschicht 13 vom n+-Typ, der Kontaktschicht 14 vom p+-Typ und der Elektrode 12a eines Dummy-Grabens. Das Barrierenmetall 5 ist mit der Sourceschicht 13 vom n+-Typ, der Kontaktschicht 14 vom p+-Typ und der Elektrode 12a eines Dummy-Grabens elektrisch verbunden.
  • Auf dem Barrierenmetall 5 ist die Emitterelektrode 6 angeordnet. Vorzugsweise besteht die Emitterelektrode 6 beispielsweise aus einer Aluminiumlegierung, die Aluminium und Silizium enthält (AI-Si-basierte Legierung). Die Emitterelektrode 6 ist durch das Barrierenmetall 5 mit der Sourceschicht 13 vom n+-Typ, der Kontaktschicht 14 vom p+-Typ und der Elektrode 12a eines Dummy-Grabens elektrisch verbunden.
  • Die Kollektorelektrode 7 ist auf der Kollektorschicht 16 vom p-Typ angeordnet. Wie die Emitterelektrode 6 besteht die Kollektorelektrode 7 vorzugsweise aus einer Aluminiumlegierung. Die Kollektorelektrode 7 ist in ohmschem Kontakt mit der Kollektorschicht 16 vom p-Typ und ist mit der Kollektorschicht 16 vom p-Typ elektrisch verbunden.
  • 5 ist eine Schnittansicht, die die Konfiguration des IGBT-Bereichs 10 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 5 zeigt einen entlang einem Liniensegment B-B in 3 genommenen Schnitt.
  • Der in 5 dargestellte Schnitt unterscheidet sich von dem in 4 gezeigten Schnitt dadurch, dass die Sourceschicht 13 vom n+-Typ nicht als Oberflächenschicht an der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist. Wie in 3 dargestellt ist, ist die Sourceschicht 13 vom n+-Typ an der oberen Oberfläche der Basisschicht 15 vom p-Typ selektiv angeordnet.
  • Obwohl oben die Konfiguration des IGBT-Bereichs 10 beschrieben wurde, ist die Konfiguration des IGBT-Bereichs 10 nicht auf die oben beschriebene beschränkt. Beispielsweise können die Kontaktschicht 14 vom p+-Typ und die Basisschicht 15 vom p-Typ kombiniert und als eine Basisschicht vom p-Typ definiert werden.
  • Die Ladungsträgerakkumulationsschicht2 vom n-Typ und die Driftschicht 1 vom n--Typ können kombiniert und als eine Driftschicht vom n-Typ definiert werden. Die Ladungsträgerakkumulationsschicht 2 vom n-Typ ist nicht unverzichtbar. Die Driftschicht 1 vom n--Typ kann an der Stelle der Ladungsträgerakkumulationsschicht 2 vom n-Typ angeordnet werden.
  • Die Pufferschicht 3 vom n-Typ und die Driftschicht 1 vom n--Typ können kombiniert und als eine Driftschicht vom n-Typ definiert werden. Darüber hinaus können die Ladungsträgerakkumulationsschicht 2 vom n-Typ, die Pufferschicht 3 vom n-Typ und die Driftschicht 1 vom n--Typ kombiniert und als eine Driftschicht vom n-Typ definiert werden. Die Pufferschicht 3 vom n-Typ ist nicht unverzichtbar. Die Driftschicht 1 vom n--Typ kann an der Stelle der Pufferschicht 3 vom n-Typ angeordnet werden.
  • Das Barrierenmetall 5 ist nicht unverzichtbar. Ist das Barrierenmetall 5 nicht vorhanden, ist die Emitterelektrode 6 auf der Sourceschicht 13 vom n+-Typ, auf der Kontaktschicht 14 vom p+-Typ und auf der Elektrode 12a eines Dummy-Grabens angeordnet und ist in ohmschem Kontakt mit diesen Strukturen. In einem anderen Fall kann das Barrierenmetall 5 nur auf einer Halbleiterschicht vom n-Typ wie etwa der Sourceschicht 13 vom n+-Typ vorgesehen werden. Das Barrierenmetall 5 und die Emitterelektrode 6 können kombiniert und als eine Emitterelektrode definiert werden. Der Zwischenschicht-Isolierfilm 4 kann auf einem partiellen Bereich der Elektrode 12a eines Dummy-Grabens angeordnet werden. In diesem Fall ist die Emitterelektrode 6 in irgendeinem Bereich auf dieser Elektrode 12a eines Dummy-Grabens mit der Elektrode 12a eines Dummy-Grabens elektrisch verbunden.
  • Die Emitterelektrode 6 kann aus einer Vielzahl von Metallfilmen bestehen, die einen Aluminiumlegierungsfilm und einen anderen Metallfilm umfassen. Beispielsweise kann die Emitterelektrode 6 aus einem Aluminiumlegierungsfilm und einem plattierten Film bestehen. Der plattierte Film wird beispielsweise mittels stromloser Plattierung oder elektrolytischer Plattierung gebildet. Der plattierte Film ist beispielsweise ein Nickel-(Ni-)Film. Ein Wolframfilm kann in einem feinen Bereich wie etwa einem Bereich zwischen den einander benachbarten Zwischenschicht-Isolierfilmen 4 ausgebildet werden. Die Emitterelektrode 6 ist so ausgebildet, dass sie den Wolframfilm bedeckt. Der Wolframfilm weist eine vorteilhaftere Einbettungseffizienz als der plattierte auf, um eine Ausbildung der vorteilhaften Emitterelektrode 6 zu erreichen.
  • Die Kollektorelektrode 7 kann aus einer Aluminiumlegierung und einem plattierten Film geschaffen sein. Die Kollektorelektrode 7 kann eine von der Emitterelektrode 6 verschiedene Konfiguration aufweisen.
  • (3) Konfiguration des Diodenbereichs 20
  • 6 ist eine teilweise vergrößerte Draufsicht, die die Konfiguration des Diodenbereichs 20 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 6 stellt einen in der Halbleitervorrichtung 100 in 1 oder in der Halbleitervorrichtung 101 in 2 definierten Bereich 83 vergrößert dar.
  • Die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 weisen jeweils ein im Diodenbereich 20 angeordnetes Gate 21 eines Dioden-Grabens auf.
  • Das Gate 21 eines Dioden-Grabens erstreckt sich in einer Richtung. Das Gate 21 eines Dioden-Grabens der ersten bevorzugten Ausführungsform erstreckt sich in der gleichen Richtung wie das Gate 11 eines Aktiv-Grabens und das Gate 12 eines Dummy-Grabens.
  • Das Gate 21 eines Dioden-Grabens weist einen Isolierfilm 21b eines Dioden-Grabens und eine Elektrode 21a eines Dioden-Grabens auf. Obgleich eine Schnittstruktur des Gates 21 eines Dioden-Grabens später im Detail beschrieben wird, ist der Isolierfilm 21b eines Dioden-Grabens entlang einer Innenwand eines Grabens ausgebildet, der von der ersten Hauptoberfläche des Halbleitersubstrats aus in der Tiefenrichtung ausgebildet ist. Die Elektrode 21a eines Dioden-Grabens ist innerhalb des Grabens über den Isolierfilm 21b eines Dioden-Grabens ausgebildet.
  • Im Diodenbereich 20 sind eine Kontaktschicht 24 vom p+-Typ und eine Anodenschicht 25 vom p-Typ selektiv als Oberflächenschicht an der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet. In der ersten bevorzugten Ausführungsform sind die Kontaktschicht 24 vom p+-Typ und die Anodenschicht 25 vom p-Typ in einer Richtung, in der sich das Gate 21 eines Dioden-Grabens erstreckt, (dessen Längsrichtung) abwechselnd angeordnet. Das Gate 21 eines Dioden-Grabens ist so angeordnet, dass es diese Kontaktschicht 24 vom p+-Typ und Anodenschicht 25 vom p-Typ kreuzt. Die Kontaktschicht 24 vom p+-Typ und die Anodenschicht 25 vom p-Typ sind zwischen zwei, einander benachbarten Gates 21 von Dioden-Gräben angeordnet. Die Kontaktschicht 24 vom p+-Typ und die Anodenschicht 25 vom p-Typ werden später im Detail beschrieben.
  • 7 ist eine Schnittansicht, die die Konfiguration des Diodenbereichs 20 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 7 ist ein entlang einem Liniensegment C-C in 6 genommener Schnitt.
  • Im Diodenbereich 20 weisen die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 jeweils die Kontaktschicht 24 vom p+-Typ, die Anodenschicht 25 vom p-Typ, die Ladungsträgerakkumulationsschicht 2 vom n-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, eine Kathodenschicht 26 vom n+-Typ, das Gate 21 eines Dioden-Grabens, das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7 auf.
  • Eine Diodenzelle entspricht beispielsweise einem Bereich, der auf der Basis jedes Gates 21 eines Dioden-Grabens definiert ist. Die Diodenzelle umfasst die Kontaktschicht 24 vom p+-Typ, die Anodenschicht 25 vom p-Typ, die Ladungsträgerakkumulationsschicht 2 vom n-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, die Kathodenschicht 26 vom n+-Typ, das Gate 21 eines Dioden-Grabens, das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7.
  • Im Diodenbereich 20 entspricht die erste Hauptoberfläche des Halbleitersubstrats einer Oberfläche (oberen Oberfläche) der Kontaktschicht 24 vom p+-Typ. Diese erste Hauptoberfläche im Diodenbereich 20 erstreckt sich durchgehend von der ersten Hauptoberfläche im IGBT-Bereich 10. Im Diodenbereich 20 entspricht die zweite Hauptoberfläche einer Oberfläche (unteren Oberfläche) der Kathodenschicht 26 vom n+-Typ. Die zweite Hauptoberfläche des Halbleitersubstrats im Diodenbereich 20 erstreckt sich durchgehend von der zweiten Hauptoberfläche im IGBT-Bereich 10. In 7 entspricht das Halbleitersubstrat einem Bereich von der oberen Oberfläche der Kontaktschicht 24 vom p+-Typ bis zur unteren Oberfläche der Kathodenschicht 26 vom n+-Typ.
  • Die Driftschicht 1 vom n--Typ ist als eine innere Schicht des Halbleitersubstrats ausgebildet. Wie die Driftschicht 1 vom n--Typ im IGBT-Bereich 10 ist die Driftschicht 1 vom n--Typ im Diodenbereich 20 zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Wie die Driftschicht 1 vom n--Typ im IGBT-Bereich 10 kann die Driftschicht 1 vom n--Typ im Diodenbereich 20 aus der Konfiguration des Substrats abgeleitet werden, bevor Strukturen näher zur ersten Hauptoberfläche und zur zweiten Hauptoberfläche des Halbleitersubstrats ausgebildet werden. Konkret sind die Driftschicht 1 vom n--Typ im Diodenbereich 20 und jene im IGBT-Bereich 10 durchgehend und integral miteinander ausgebildet. Mit anderen Worten sind die Driftschicht 1 vom n--Typ im Diodenbereich 20 und jene im IGBT-Bereich 10 in demselben Halbleitersubstrat ausgebildet.
  • Die Ladungsträgerakkumulationsschicht 2 vom n-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ angeordnet. Die Ladungsträgerakkumulationsschicht 2 vom n-Typ im Diodenbereich 20 erstreckt sich in der gleichen Ebene wie die Ladungsträgerakkumulationsschicht 2 vom n-Typ im IGBT-Bereich 10. Beispielsweise sind die Dicke der und eine Störstellenkonzentration in der Ladungsträgerakkumulationsschicht 2 vom n-Typ im Diodenbereich 20 gleich jenen der Ladungsträgerakkumulationsschicht 2 vom n-Typ vom IGBT-Bereich 10.
  • Die Anodenschicht 25 vom p-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Ladungsträgerakkumulationsschicht 2 vom n-Typ angeordnet. Die Anodenschicht 25 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstelle vom p-Typ enthält. Vorzugsweise liegt die Konzentration dieser Störstelle vom p-Typ zwischen 1.0E+12 und 1,0E+19/cm3. Die Konzentration der Störstelle vom p-Typ in der Anodenschicht 25 vom p-Typ ist beispielsweise gleich der Konzentration der Störstelle vom p-Typ in der Basisschicht 15 vom p-Typ im IGBT-Bereich 10. Falls beispielsweise diese Schichten so ausgebildet werden, dass sie die gleiche Konzentration der Störstelle vom p-Typ aufweisen, wird die Anodenschicht 25 vom p-Typ gleichzeitig mit der Basisschicht 15 vom p-Typ gebildet. Als ein weiteres Beispiel kann die Konzentration der Störstelle vom p-Typ in der Anodenschicht 25 vom p-Typ niedriger als die Konzentration der Störstelle vom p-Typ in der Basisschicht 15 vom p-Typ im IGBT-Bereich 10 sein. Falls die Anodenschicht 25 vom p-Typ eine niedrigere Konzentration der Störstelle vom p-Typ aufweist, wird die Menge an in den Diodenbereich 20 zu injizierenden Löchern während des Betriebs einer Diode reduziert. Dies reduziert einen Erholungsverlust, der während des Betriebs der Diode auftritt.
  • Die Kontaktschicht 24 vom p+-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Anodenschicht 25 vom p-Typ angeordnet. Wie in 6 und 8, auf die später verwiesen wird, dargestellt ist, ist die Kontaktschicht 24 vom p+-Typ selektiv an der oberen Oberfläche der Anodenschicht 25 vom p-Typ ausgebildet. In dem in 7 dargestellten Querschnitt entlang C-C bedeckt jedoch die Kontaktschicht 24 vom p+-Typ die Anodenschicht 25 vom p-Typ ganz. Mit anderen Worten ist im Diodenbereich 20 die Kontaktschicht 24 vom p+-Typ als Oberflächenschicht an der ersten Hauptoberfläche des Halbleitersubstrats selektiv an der oberen Oberfläche der Anodenschicht 25 vom p-Typ angeordnet. Die Kontaktschicht 24 vom p+-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstelle vom p-Typ enthält. Die Konzentration der Störstelle vom p-Typ in der Kontaktschicht 24 vom p+-Typ ist höher als die Konzentration der Störstelle vom p-Typ in der Anodenschicht 25 vom p-Typ. Vorzugsweise liegt die Konzentration dieser Störstelle vom p-Typ zwischen 1.0E+15 und 1,0E+20/cm3.
  • Die Pufferschicht 3 vom n-Typ ist näher zur zweiten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ angeordnet. Die Pufferschicht 3 vom n-Typ im Diodenbereich 20 erstreckt sich in der gleichen Ebene wie die Pufferschicht 3 vom n-Typ im IGBT-Bereich 10. Beispielsweise sind die Dicke der und eine Störstellenkonzentration in der Pufferschicht 3 vom n-Typ im Diodenbereich 20 gleich jenen der Pufferschicht 3 vom n-Typ im IGBT-Bereich 10.
  • Die Kathodenschicht 26 vom n+-Typ ist näher zur zweiten Hauptoberfläche des Halbleitersubstrats als die Pufferschicht 3 vom n-Typ angeordnet. Eine Oberfläche (untere Oberfläche) der Kathodenschicht 26 vom n+-Typ bildet die zweite Hauptoberfläche des Halbleitersubstrats. Die Kathodenschicht 26 vom n+-Typ ist eine Halbleiterschicht, die beispielsweise Arsen oder Phosphor als Störstelle vom n-Typ enthält. Die Konzentration dieser Störstelle vom n-Typ liegt vorzugsweise zwischen 1.0E+16 und 1,0E+21/cm3.
  • Das Gate 21 eines Dioden-Grabens durchdringt die Kontaktschicht 24 vom p+-Typ, die Anodenschicht 25 vom p-Typ und die Ladungsträgerakkumulationsschicht 2 vom n-Typ von der ersten Hauptoberfläche des Halbleitersubstrats aus und erreicht die Driftschicht 1 vom n--Typ.
  • Der Isolierfilm 21b eines Dioden-Grabens ist entlang einer Innenwand eines Grabens ausgebildet, der von der ersten Hauptoberfläche des Halbleitersubstrats aus in der Tiefenrichtung ausgebildet ist. Der Isolierfilm 21b eines Dioden-Grabens ist beispielsweise ein Oxidfilm.
  • Die Elektrode 21a eines Dioden-Grabens ist innerhalb des Grabens über den Isolierfilm 21b eines Dioden-Grabens ausgebildet. Die Elektrode 21a eines Dioden-Grabens weist einen Boden auf, der über den Isolierfilm 21b eines Dioden-Grabens der Driftschicht 1 vom n--Typ gegenüberliegt. Die Elektrode 21a eines Dioden-Grabens besteht beispielsweise aus leitfähigem Polysilizium.
  • Das Barrierenmetall 5 ist auf der Kontaktschicht 24 vom p+-Typ und auf der Elektrode 21a eines Dioden-Grabens angeordnet. Wie das Barrierenmetall 5 im IGBT-Bereich 10 besteht das Barrierenmetall 5 beispielsweise aus einem Titan enthaltenden Metall wie etwa Ti, TiN oder TiSi. Das Barrierenmetall 5 ist in ohmschem Kontakt mit der Kontaktschicht 24 vom p+-Typ und der Elektrode 21a eines Dioden-Grabens.
  • Auf dem Barrierenmetall 5 ist die Emitterelektrode 6 angeordnet. Wie die Emitterelektrode 6 im IGBT-Bereich 10 besteht die Emitterelektrode 6 beispielsweise vorzugsweise aus einer Aluminiumlegierung (AI-Si-basierten Legierung). Die Emitterelektrode 6 ist durch das Barrierenmetall 5 mit der Elektrode 21a eines Dioden-Grabens und der Kontaktschicht 24 vom p+-Typ elektrisch verbunden.
  • Die Kollektorelektrode 7 ist auf der Kathodenschicht 26 vom n+-Typ angeordnet. Wie die Kollektorelektrode 7 im IGBT-Bereich 10 besteht die Kollektorelektrode 7 vorzugsweise aus einer Aluminiumlegierung. Die Kollektorelektrode 7 ist in ohmschem Kontakt mit der Kathodenschicht 26 vom n+-Typ.
  • 8 ist eine Schnittansicht, die die Konfiguration des Diodenbereichs 20 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 8 ist ein entlang einem Liniensegment D-D in 6 genommener Schnitt.
  • Der in 8 dargestellte Schnitt unterscheidet sich von dem in 7 dargestellten Schnitt dadurch, dass die Kontaktschicht 24 vom p+-Typ nicht an der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist. Wie in 6 dargestellt ist, ist die Kontaktschicht 24 vom p+-Typ selektiv an der oberen Oberfläche der Anodenschicht 25 vom p-Typ angeordnet. In einem Teil des Diodenbereichs 20, wo die Kontaktschicht 24 vom p+-Typ nicht angeordnet ist, entspricht die erste Hauptoberfläche des Halbleitersubstrats einer Oberfläche (oberen Oberfläche) der Anodenschicht 25 vom p-Typ. In dem in 8 dargestellten Schnitt umfasst eine Diodenzelle die Anodenschicht 25 vom p-Typ, die Ladungsträgerakkumulationsschicht 2 vom n-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, die Kathodenschicht 26 vom n+-Typ, das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7.
  • Wenngleich oben die Konfiguration des Diodenbereichs 20 beschrieben wurde, ist die Konfiguration des Diodenbereichs 20 nicht auf die oben beschriebene beschränkt. Beispielsweise können die Kathodenschicht 24 vom p+-Typ und die Anodenschicht 25 vom p-Typ kombiniert und als eine Anodenschicht vom p-Typ definiert werden. Die Konzentration der Störstelle vom p-Typ in der Kontaktschicht 24 vom p+-Typ kann gleich der Konzentration der Störstelle vom p-Typ in der Kontaktschicht 14 vom p+-Typ im IGBT-Bereich 10 oder von dieser verschieden sein.
  • Die Ladungsträgerakkumulationsschicht 2 vom n-Typ und die Driftschicht 1 vom n--Typ können kombiniert und als eine Driftschicht vom n-Typ definiert werden. Die Ladungsträgerakkumulationsschicht 2 vom n-Typ im Diodenbereich 20 ist nicht unverzichtbar. Die Driftschicht 1 vom n--Typ kann an der Stelle der Ladungsträgerakkumulationsschicht 2 vom n-Typ vorgesehen werden. Wenngleich die Ladungsträgerakkumulationsschicht 2 vom n-Typ im IGBT-Bereich 10 angeordnet ist, muss die Ladungsträgerakkumulationsschicht 2 vom n-Typ nicht im Diodenbereich 20 vorgesehen sein.
  • Die Pufferschicht 3 vom n-Typ und die Driftschicht 1 vom n--Typ können kombiniert und als eine Driftschicht vom n-Typ definiert werden. Darüber hinaus können die Ladungsträgerakkumulationsschicht 2 vom n-Typ, die Pufferschicht 3 vom n-Typ und die Driftschicht 1 vom n--Typ kombiniert und als eine Driftschicht vom n-Typ definiert werden. Die Pufferschicht 3 vom n-Typ ist nicht unverzichtbar. Die Driftschicht 1 vom n--Typ kann an der Stelle der Pufferschicht 3 vom n-Typ vorgesehen werden.
  • Die Kathodenschicht 26 vom n+-Typ kann in einem gesamten Gebiet oder einem Teilgebiet des Diodenbereichs 20 angeordnet sein. Wenngleich in den Zeichnungen nicht dargestellt können die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 jeweils eine Halbleiterschicht mit der Kathodenschicht 26 vom n+-Typ und einer Kathodenschicht vom p+-Typ, die abwechselnd angeordnet sind, als eine Halbleiterschicht aufweisen, die die zweite Hauptoberfläche des Halbleitersubstrats im Diodenbereich 20 bildet. Solch eine Konfiguration wird beispielsweise gebildet durch den Schritt, bei dem eine Störstelle vom p-Typ selektiv in einen Teil eines Bereichs implantiert wird, wo die Kathodenschicht 26 vom n+-Typ ausgebildet ist. Eine Diode, die die Halbleiterschicht mit der Kathodenschicht 26 vom n+-Typ und der Kathodenschicht vom p+-Typ, die abwechselnd angeordnet sind, aufweist, wird als Diode mit entspanntem Kathodenfeld (RFC) bezeichnet.
  • Das Barrierenmetall 5 ist nicht unverzichtbar. Ist das Barrierenmetall 5 nicht vorhanden, ist die Emitterelektrode 6 auf der Anodenschicht 25 vom p-Typ, auf der Kontaktschicht 24 vom p+-Typ und auf der Elektrode 21a eines Dioden-Grabens angeordnet und in ohmschem Kontakt mit diesen Strukturen. Der Zwischenschicht-Isolierfilm 4 kann auf einem partiellen Bereich der Elektrode 21a eines Dioden-Grabens angeordnet sein. In diesem Fall ist die Emitterelektrode 6 in irgendeinem Bereich auf dieser Elektrode 21a eines Dioden-Grabens mit der Elektrode 21a eines Dioden-Grabens elektrisch verbunden.
  • (4) Konfiguration eines Grenzgebiets zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20
  • 9 ist eine Schnittansicht, die die Konfiguration eines Grenzgebiets zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 darstellt. 9 stellt einen entlang einem Liniensegment E-E in 1 oder 2 genommenen Schnitt dar.
  • Die an der zweiten Hauptoberfläche im IGBT-Bereich 10 angeordnete Kollektorschicht 16 vom p-Typ ragt von einer Grenze zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 um einen Abstand U1 in den Diodenbereich 20 vor. Dies vergrößert einen Abstand zwischen der Kathodenschicht 26 vom n+-Typ und dem Gate 11 eines Aktiv-Grabens im Vergleich mit einer Konfiguration, bei der die Kollektorschicht 16 vom p-Typ nicht in den Diodenbereich 20 vorragt. Selbst wenn eine Gate-Ansteuerspannung während eines Betriebs einer Freilaufdiode an die Elektrode 11a eines Gate-Grabens angelegt wird, reduziert diese Konfiguration noch einen Stromfluss von einem dem Gate 11 eines Aktiv-Grabens benachbart ausgebildeten Kanal in die Kathodenschicht 26 vom n+-Typ. Der Abstand U1 beträgt beispielsweise 100 µm. Je nach Verwendungszweck der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 kann jedoch der Abstand U1 0 µm oder weniger als 100 µm betragen.
  • (5) Konfiguration des Abschlussbereichs 30
  • 10 ist eine Schnittansicht, die die Konfiguration eines Grenzgebiets zwischen dem IGBT-Bereich 10 und dem Abschlussbereich 30 darstellt. 10 zeigt einen entlang einem Liniensegment F-F in 1 oder 2 genommenen Schnitt. 11 ist eine Schnittansicht, die die Konfiguration eines Grenzgebiets zwischen dem Diodenbereich 20 und dem Abschlussbereich 30 darstellt. 11 stellt einen entlang einem Liniensegment G-G in 1 genommenen Schnitt dar.
  • Im Abschlussbereich 30 weisen die Halbleitervorrichtungen 100 und 101 jeweils eine Abschluss-Wannenschicht 31 vom p-Typ, eine Kanalstoppschicht 32 vom n+-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, die Abschluss-Kollektorschicht 16a vom p-Typ, den Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6, eine Abschlusselektrode 6a, einen halbleitenden Film 33, einen Abschluss-Schutzfilm 34 und die Kollektorelektrode 7 auf.
  • Von den oben beschriebenen Strukturen sind die Abschluss-Wannenschicht 31 vom p-Typ, die Kanalstoppschicht 32 vom n+-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ und die Abschluss-Kollektorschicht 16a vom p-Typ zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet.
  • Im Abschlussbereich 30 entspricht die erste Hauptoberfläche des Halbleitersubstrats einer Oberfläche (oberen Oberfläche) der Driftschicht 1 vom n--Typ, jener der Abschluss-Wannenschicht 31 vom p-Typ und jener der Kanalstoppschicht 32 vom n+-Typ. Diese erste Hauptoberfläche im Abschlussbereich 30 erstreckt sich durchgehend von der ersten Hauptoberfläche im IGBT-Bereich 10 oder im Diodenbereich 20. Im Abschlussbereich 30 entspricht die zweite Hauptoberfläche des Halbleitersubstrats einer Oberfläche (unteren Oberfläche) der Abschluss-Kollektorschicht 16a vom p-Typ. Diese zweite Hauptoberfläche im Abschlussbereich 30 erstreckt sich durchgehend von der zweiten Hauptoberfläche im IGBT-Bereich 10 oder im Diodenbereich 20.
  • Wie die Driftschicht 1 vom n--Typ in sowohl dem IGBT-Bereich 10 als auch dem Diodenbereich 20 ist die Driftschicht 1 vom n--Typ zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Auf der anderen Seite liegt die Driftschicht 1 vom n--Typ im Abschlussbereich 30 als Oberflächenschicht des Halbleitersubstrats teilweise frei, so dass sie die erste Hauptoberfläche bildet. Wie die Driftschicht 1 vom n--Typ in sowohl dem IGBT-Bereich 10 als auch dem Diodenbereich 20 kann die Driftschicht 1 vom n--Typ im Abschlussbereich 30 aus der Konfiguration des Substrats abgeleitet werden, bevor Strukturen näher zur ersten Hauptoberfläche oder zur zweiten Hauptoberfläche des Halbleitersubstrats ausgebildet werden. Konkret sind die Driftschicht 1 vom n--Typ im Abschlussbereich 30, jene im IGBT-Bereich 10 und jene im Diodenbereich 20 durchgehend und integral miteinander ausgebildet. Mit anderen Worten sind die Driftschicht 1 vom n--Typ im Abschlussbereich 30, jene im IGBT-Bereich 10 und jene im Diodenbereich 20 in demselben Halbleitersubstrat ausgebildet.
  • Die Abschluss-Wannenschicht 31 vom p-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ ausgebildet. In Draufsicht ist die Abschluss-Wannenschicht 31 vom p-Typ so angeordnet, dass sie den Zellenbereich umgibt. In der ersten bevorzugten Ausführungsform bilden drei Abschluss-Wannenschichten 31 vom p-Typ in Draufsicht einen dreifachen Ring und umgeben den Zellenbereich. Diese drei Abschluss-Wannenschichten 31 vom p-Typ bilden einen FLR. Die Anzahl der Abschluss-Wannenschichten 31 vom p-Typ ist nicht auf drei begrenzt. Die Anzahl der Abschluss-Wannenschichten 31 vom p-Typ wird beim Auslegen der Durchbruchspannung der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 geeignet ausgewählt. Die Abschluss-Wannenschicht 31 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstelle vom p-Typ enthält. Die Konzentration dieser Störstelle vom p-Typ liegt zwischen 1.0E+14 und 1,0E+19/cm3.
  • Die Kanalstoppschicht 32 vom n+-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ angeordnet. In Draufsicht ist die Kanalstoppschicht 32 vom n+-Typ noch außerhalb der Abschluss-Wannenschicht 31 vom p-Typ angeordnet. Die Kanalstoppschicht 32 vom n+-Typ ist auf solch eine Weise angeordnet, dass sie die Abschluss-Wannenschicht 31 vom p-Typ umgibt.
  • Die Pufferschicht 3 vom n-Typ ist näher zur zweiten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ angeordnet. Die Pufferschicht 3 vom n-Typ im Abschlussbereich 30 hat eine Konfiguration ähnlich jener der Pufferschicht 3 vom n-Typ im IGBT-Bereich 10 oder im Diodenbereich 20. Die Pufferschicht 3 vom n-Typ im Abschlussbereich 30 ist durchgehend und integral mit der Pufferschicht 3 vom n-Typ in dem IGBT-Bereich 10 oder in dem Diodenbereich 20 ausgebildet. Die Pufferschicht 3 vom n-Typ und die Driftschicht 1 vom n--Typ können kombiniert und als eine Driftschicht vom n-Typ definiert werden. Die Pufferschicht 3 vom n-Typ ist nicht unverzichtbar. Die Driftschicht 1 vom n--Typ kann an der Stelle der Pufferschicht 3 vom n-Typ vorgesehen werden.
  • Die Abschluss-Kollektorschicht 16a vom p-Typ ist näher zur zweiten Hauptoberfläche des Halbleitersubstrats als die Pufferschicht 3 vom n-Typ angeordnet. Die Abschluss-Kollektorschicht 16a vom p-Typ hat eine Konfiguration ähnlich jener der Kollektorschicht 16 vom p-Typ im IGBT-Bereich 10. Die Abschluss-Kollektorschicht 16a vom p-Typ ist durchgehend und integral mit der Kollektorschicht 16 vom p-Typ im IGBT-Bereich 10 ausgebildet. Die Abschluss-Kollektorschicht 16a vom p-Typ im Abschlussbereich 30 und die Kollektorschicht 16 vom p-Typ im IGBT-Bereich 10 können kombiniert und als eine Kollektorschicht vom p-Typ definiert werden.
  • Wie in 11 dargestellt ist, ragt die Abschluss-Kollektorschicht 16a vom p-Typ von einer Grenze zwischen dem Diodenbereich 20 und dem Abschlussbereich 30 um einen Abstand U2 in den Diodenbereich 20 vor. Dies vergrößert einen Abstand zwischen der Kathodenschicht 26 vom n+-Typ und der Abschluss-Wannenschicht 31 vom p-Typ im Vergleich mit einer Konfiguration, bei der die Abschluss-Kollektorschicht 16a vom p-Typ nicht in den Diodenbereich 20 vorragt. Diese Konfiguration verhindert, dass die Abschluss-Wannenschicht 31 vom p-Typ als Anode einer Freilaufdiode arbeitet. Der Abstand U2 beträgt beispielsweise 100 µm.
  • Der Zwischenschicht-Isolierfilm 4 ist auf der ersten Hauptoberfläche des Halbleitersubstrats angeordnet. Der Zwischenschicht-Isolierfilm 4 weist Kontaktlöcher auf. Die Kontaktlöcher sind an Positionen ausgebildet, die jenen der Abschluss-Wannenschicht 31 vom p-Typ und der Kanalstoppschicht 32 vom n+-Typ entsprechen. Eine Oberfläche der Abschluss-Wannenschicht 31 vom p-Typ oder jene der Kanalstoppschicht 32 vom n+-Typ liegen durch das Kontaktloch frei.
  • Das Barrierenmetall 5 ist auf der Abschluss-Wannenschicht 31 vom p-Typ und auf der Kanalstoppschicht 32 vom n+-Typ angeordnet.
  • Die Emitterelektrode 6 ist auf solch eine Weise angeordnet, dass sie durch das Barrierenmetall 5 mit der Abschluss-Wannenschicht 31 vom p-Typ nahe dem IGBT-Bereich 10 oder dem Diodenbereich 20 elektrisch verbunden ist. Die Emitterelektrode 6 im Abschlussbereich 30 ist durchgehend und integral mit der Emitterelektrode 6 im IGBT-Bereich 10 oder im Diodenbereich 20 ausgebildet.
  • Die Abschlusselektrode 6a ist von der Emitterelektrode 6 getrennt und außerhalb der Emitterelektrode 6 angeordnet. Die Abschlusselektrode 6a ist durch das Barrierenmetall 5 in den Kontaktlöchern mit der Abschluss-Wannenschicht 31 vom p-Typ und der Kanalstoppschicht 32 vom n+-Typ elektrisch verbunden.
  • Der halbisolierende Film 33 ist auf solch eine Weise angeordnet, dass er die Emitterelektrode 6 und die Abschlusselektrode 6a miteinander elektrisch verbindet. Der halbisolierende Film 33 ist beispielsweise ein halbisolierender Siliziumnitridfilm (sin SiN).
  • Der Abschluss-Schutzfilm 34 bedeckt die Emitterelektrode 6, die Abschlusselektrode 6a und den halbisolierenden Film 33. Der Abschluss-Schutzfilm 34 besteht beispielsweise aus Polyimid.
  • Die Kollektorelektrode 7 ist auf der Abschluss-Kollektorschicht 16a vom p-Typ, nämlich auf der zweiten Hauptoberfläche des Halbleitersubstrats, angeordnet. Die Kollektorelektrode 7 im Abschlussbereich 30 ist durchgehend und integral mit der Kollektorelektrode 7 im IGBT-Bereich 10 und im Diodenbereich 20 ausgebildet.
  • (6) Konfiguration des Kapazitätseinstellungsbereichs 50
  • 12 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 12 zeigt eine Anordnung der Halbleiterschichten etc., die die erste Hauptoberfläche des Halbleitersubstrats bilden, und stellt einen Zustand dar, in dem der Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und eine Gate-Leitung 42 auf der ersten Hauptoberfläche des Halbleitersubstrats durchsichtig sind.
  • Die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 weisen jeweils ein Gate 51 eines Steuerungs-Grabens im Kapazitätseinstellungsbereich 50 auf.
  • Das Gate 51 eines Steuerungs-Kanals erstreckt sich in einer Richtung. In der ersten bevorzugten Ausführungsform erstreckt sich das Gate 51 eines Steuerungs-Grabens in der gleichen Richtung wie das Gate 11 eines Aktiv-Grabens und das Gate 12 eines Dummy-Grabens. Jedoch ist die Richtung, in der sich das Gate 51 eines Steuerungs-Pads erstreckt, nicht auf diese beschränkt.
  • Das Gate 51 eines Steuerungs-Grabens weist einen Isolierfilm 51b eines Steuerungs-Grabens und eine Elektrode 51a eines Steuerungs-Grabens auf. Obgleich eine Schnittstruktur des Gates 51 eines Steuerungs-Grabens später im Detail beschrieben wird, ist der Isolierfilm 51b eines Steuerungs-Grabens entlang einer Innenwand eines Grabens ausgebildet, der sich von der ersten Hauptoberfläche des Halbleitersubstrats in der Tiefenrichtung erstreckt. Die Elektrode 51a eines Steuerungs-Grabens ist innerhalb des Grabens über den Isolierfilm 51b eines Steuerungs-Grabens ausgebildet.
  • Im Kapazitätseinstellungsbereich 50 ist eine Halbleiterschicht 55 vom p-Typ als Oberflächenschicht an der ersten Hauptoberfläche des Halbleitersubstrats angeordnet. Eine Sourceschicht 53 vom n+-Typ ist ferner selektiv auf der Halbleiterschicht 55 vom p-Typ angeordnet. Die Sourceschicht 53 vom n+-Typ berührt beide seitliche Oberflächen des Gates 51 eines Steuerungs-Grabens und erstreckt sich entlang diesen beiden seitlichen Oberflächen.
  • Der Zwischenschicht-Isolierfilm 4 weist eine Vielzahl von Kontaktlöchern 4a und 4b auf. In 12 bedeckt der Zwischenschicht-Isolierfilm 4 einen Bereich mit Ausnahme der Kontaktlöcher 4a und 4b. Das Kontaktloch 4a ist auf der Elektrode 51a eines Steuerungs-Grabens an einem Endteilbereich des Gates 51 eines Steuerungs-Grabens angeordnet. Die Elektrode 51a eines Steuerungs-Grabens liegt durch das Kontaktloch 4a frei. Das Kontaktloch 4b ist zwischen zwei, einander benachbarten Gates 51 von Steuerungs-Gräben angeordnet. Die Sourceschicht 53 vom n+-Typ und die Halbleiterschicht 55 vom p-Typ liegen durch das Kontaktloch 4b frei.
  • Die Gate-Leitung 42 bedeckt einen Endteilbereich des Gates 51 eines Steuerungs-Grabens. Die Gate-Leitung 42 ist durch das Kontaktloch 4a mit der Elektrode 51a eines Steuerungs-Grabens elektrisch verbunden. Wenngleich in den Zeichnungen nicht dargestellt ist die Gate-Leitung 42 mit dem Gate-Pad 41c und der Elektrode 11a eines Gate-Grabens elektrisch verbunden. Somit liegt die Elektrode 51a eines Steuerungs-Grabens bei im Wesentlichen dem gleichen Potential wie jenem der Elektrode 11a eines Gate-Grabens.
  • Nicht all die Elektroden 51a von Steuerungs-Gräben müssen mit der Gate-Leitung 42 verbunden sein; jedoch kann zumindest eine Elektrode 51a eines Steuerungs-Grabens mit der Gate-Leitung 42 elektrisch verbunden sein. Die Elektrode 51a eines Steuerungs-Grabens kann direkt ohne Zwischenschaltung der Gate-Leitung 42 mit dem Gate-Pad 41c elektrisch verbunden sein.
  • Die Emitterelektrode 6 bedeckt einen Bereich innerhalb beider Enden des Gates eines Steuerungs-Grabens. Wenngleich in den Zeichnungen nicht dargestellt erstreckt sich die Emitterelektrode 6 vom IGBT-Bereich 10 in den Kapazitätseinstellungsbereich 50. Die Emitterelektrode 6 im Kapazitätseinstellungsbereich 50 ist nämlich mit der Emitterelektrode 6 im IGBT-Bereich 10 elektrisch verbunden. Die Emitterelektrode 6 ist in ohmschem Kontakt mit der Sourceschicht 53 vom n+-Typ und der Halbleiterschicht 55 vom p-Typ durch das Kontaktloch 4b.
  • 13 ist eine Schnittansicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 in der Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform darstellt. 13 zeigt einen entlang einem Liniensegment H-H in 12 genommenen Schnitt.
  • Im Kapazitätseinstellungsbereich 50 weisen die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 jeweils die Sourceschicht 53 vom n+-Typ, die Halbleiterschicht 55 vom p-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, die Kollektorschicht 16 vom p-Typ, das Gate 51 eines Steuerungs-Grabens, den Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7 auf.
  • Eine Kapazitätseinstellungszelle entspricht beispielsweise einem auf der Basis jedes Gates 51 eines Steuerungs-Grabens definierten Bereich. Die Kapazitätseinstellungszelle weist die Sourceschicht 53 vom n+-Typ, die Halbleiterschicht 55 vom p-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, die Kollektorschicht 16 vom p-Typ, das Gate 51 eines Steuerungs-Grabens, den Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7 auf.
  • Im Kapazitätseinstellungsbereich 50 entspricht die erste Hauptoberfläche des Halbleitersubstrats einer Oberfläche (oberen Oberfläche) der Sourceschicht 53 vom n+-Typ und jener der Halbleiterschicht 55 vom p-Typ. Im Kapazitätseinstellungsbereich 50 entspricht die zweite Hauptoberfläche des Halbleitersubstrats einer Oberfläche (unteren Oberfläche) der Kollektorschicht 16 vom p-Typ. Mit anderen Worten entspricht in 13 das Halbleitersubstrat einem Bereich von der oberen Oberfläche der Sourceschicht 53 vom n+-Typ und jener der Halbleiterschicht 55 vom p-Typ bis zur unteren Oberfläche der Kollektorschicht 16 vom p-Typ.
  • Die Driftschicht 1 vom n--Typ ist als eine innere Schicht des Halbleitersubstrats ausgebildet. Die Driftschicht 1 vom n--Typ im Kapazitätseinstellungsbereich 50 hat eine Konfiguration ähnlich jener der Driftschicht 1 vom n--Typ im IGBT-Bereich 10. Die Driftschicht 1 vom n--Typ im Kapazitätseinstellungsbereich 50 und jene im IGBT-Bereich 10 sind durchgehend und integral miteinander ausgebildet.
  • Die Halbleiterschicht 55 vom p-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Driftschicht 1 vom n--Typ ausgebildet. Die Halbleiterschicht 55 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstelle vom p-Typ enthält. Die Konzentration dieser Störstelle vom p-Typ liegt zwischen 1.0E+14 und 1,0E+19/cm3. Beispielsweise wird die Halbleiterschicht 55 vom p-Typ gleichzeitig mit der Abschluss-Wannenschicht 31 vom p-Typ im Abschlussbereich 30 ausgebildet. Die Halbleiterschicht 55 vom p-Typ ist eine Diffusionsschicht, die beispielsweise durch Ionenimplantation der Störstelle vom p-Typ und thermische Behandlung gebildet wird.
  • Die Sourceschicht 53 vom n+-Typ ist näher zur ersten Hauptoberfläche des Halbleitersubstrats als die Halbleiterschicht 55 vom p-Typ angeordnet. Die Sourceschicht 53 vom n+-Typ als Oberflächenschicht des Halbleitersubstrats ist an der oberen Oberfläche der Halbleiterschicht 55 vom p-Typ selektiv angeordnet. Die Sourceschicht 53 vom n+-Typ ist eine Halbleiterschicht, die beispielsweise Arsen oder Phosphor als Störstelle vom n-Typ enthält. Vorzugsweise liegt die Konzentration dieser Störstelle vom n-Typ zwischen 1.0E+17 und 1,0E+20/cm3. Die Sourceschicht 53 vom n+-Typ im Kapazitätseinstellungsbereich 50 kann beispielsweise gleichzeitig mit der Sourceschicht 13 vom n+-Typ im IGBT-Bereich 10 gebildet werden.
  • Die Pufferschicht 3 vom n-Typ und die Kollektorschicht 16 vom p-Typ im Kapazitätseinstellungsbereich 50 weisen Konfigurationen ähnlich jenen der Pufferschicht 3 vom n-Typ bzw. der Kollektorschicht 16 vom p-Typ im IGBT-Bereich 10 auf.
  • Das Gate 51 eines Steuerungs-Grabens durchdringt die Sourceschicht 53 vom n+-Typ von der ersten Hauptoberfläche des Halbleitersubstrats aus. Eine Spitze des Grabens liegt in der Halbleiterschicht 55 vom p-Typ und erreicht die Driftschicht 1 vom n--Typ nicht.
  • Der Isolierfilm 51b eines Steuerungs-Grabens ist entlang einer Innenwand des Grabens ausgebildet. Der Isolierfilm 51b eines Steuerungs-Grabens berührt die Sourceschicht 53 vom n+-Typ und die Halbleiterschicht 55 vom p-Typ. Der Isolierfilm 51b eines Steuerungs-Grabens ist beispielsweise ein Oxidfilm. Der Isolierfilm 51b eines Steuerungs-Grabens hat beispielsweise eine Konfiguration ähnlich jener des Isolierfilms 11b eines Gate-Grabens.
  • Die Elektrode 51a eines Steuerungs-Grabens ist innerhalb des Grabens über den Isolierfilm 51b eines Steuerungs-Grabens ausgebildet. Die Elektrode 51a eines Steuerungs-Grabens weist einen Boden auf, der über den Isolierfilm 51b eines Steuerungs-Grabens der Halbleiterschicht 55 vom p-Typ gegenüberliegt. Die Elektrode 51a eines Steuerungs-Grabens besteht beispielsweise aus leitfähigem Polysilizium. Die Elektrode 51 eines Steuerungs-Grabens hat beispielsweise eine Konfiguration ähnlich jener der Elektrode 11a eines Gate-Grabens.
  • Wie in 12 dargestellt ist, bedeckt der Zwischenschicht-Isolierfilm 4 einen Bereich mit Ausnahme der Kontaktlöcher 4a und 4b. Mit anderen Worten ist der Zwischenschicht-Isolierfilm 4 in 13 auf der Elektrode 51a eines Steuerungs-Grabens angeordnet.
  • Das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7 im Kapazitätseinstellungsbereich 50 weisen Konfigurationen ähnlich jenen des Barrierenmetalls 5, der Emitterelektrode 6 bzw. der Kollektorelektrode 7 im IGBT-Bereich 10 auf.
  • Die vorhergehende Beschreibung wird wie folgt zusammengefasst. Die Halbleitervorrichtung 100 oder 101 gemäß der ersten bevorzugten Ausführungsform weist das Halbleitersubstrat, den IGBT-Bereich 10 und den Kapazitätseinstellungsbereich 50 auf. Der IGBT-Bereich 10 und der Kapazitätseinstellungsbereich 50 sind im Halbleitersubstrat angeordnet. Der IGBT-Bereich 10 enthält einen IGBT.
  • Der Kapazitätseinstellungsbereich 50 weist die Halbleiterschicht 55 vom p-Typ, die Sourceschicht 53 vom n+-Typ und die Gates 51 von Steuerungs-Gräben auf. Die Halbleiterschicht 55 vom p-Typ ist als Oberflächenschicht an der oberen Oberfläche des Halbleitersubstrats angeordnet. Die Sourceschicht 53 vom n+-Typ als Oberflächenschicht des Halbleitersubstrats ist selektiv an der oberen Oberfläche der Halbleiterschicht 55 vom p-Typ angeordnet. Jedes der Gates 51 von Steuerungs-Gräben weist den Isolierfilm 51b eines Steuerungs-Grabens und die Elektrode 51a eines Steuerungs-Grabens auf. Der Isolierfilm 51b eines Steuerungs-Grabens ist auf einer Innenwand eines Grabens ausgebildet. Der Graben durchdringt die Sourceschicht 53 vom n+-Typ von der oberen Oberfläche des Halbleitersubstrats aus und weist eine in der Halbleiterschicht 55 vom p-Typ gelegene Spitze auf. Die Elektrode 51a eines Steuerungs-Grabens ist innerhalb des Grabens über den Isolierfilm 51b eines Steuerungs-Grabens ausgebildet.
  • Die Sourceschicht 53 vom n+-Typ berührt eine seitliche Oberfläche von jedem der Gates 51 von Steuerungs-Gräben. Die Halbleiterschicht 55 vom p-Typ und die Sourceschicht 53 vom n+-Typ sind mit der Emitterelektrode 6 des IGBT elektrisch verbunden. Die Elektrode 51a eines Steuerungs-Grabens von zumindest einem Gate 51 eines Steuerungs-Grabens der Gates 51 von Steuerungs-Gräben ist mit der Elektrode 11a eines Gate-Grabens des IGBT elektrisch verbunden.
  • In der oben beschriebenen Halbleitervorrichtung 100 oder 101 liegt die Elektrode 51a eines Steuerungs-Grabens bei im Wesentlichen dem gleichen Potential wie jenen der Elektrode 11a eines Gate-Grabens und des Gate-Pads 41c. Die Halbleiterschicht 55 vom p-Typ ist in ohmschem Kontakt mit der Emitterelektrode 6. Zwischen der Elektrode 51a eines Steuerungs-Grabens und der Halbleiterschicht 55 vom p-Typ ist eine Kapazität ausgebildet, und diese Kapazität fungiert als additive Kapazität (Cge') zwischen dem Gate und dem Emitter.
  • Falls die Konfigurationen des Gates 11 eines Aktiv-Grabens und von dessen Umgebung im IGBT-Bereich 10 geändert werden, um ein Verhältnis zwischen einer Eingangskapazität (Cge + Cgc) und einer Rückkopplungskapazität (Cgc) einzustellen, werden sowohl die Eingangskapazität (Cge + Cgc) als auch die Rückkopplungskapazität (Cgc) geändert. Dies engt einen Bereich ein, in dem das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) frei eingestellt werden kann. Auf der anderen Seite wird in der Halbleitervorrichtung 100 oder 101 das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) unter Verwendung der im Kapazitätseinstellungsbereich 50 ausgebildeten additiven Kapazität (Cge') eingestellt. Konkret wird ein Bereich, in dem dieses Verhältnis einstellbar ist, erweitert.
  • Da die Sourceschicht 53 vom n+-Typ auf solch eine Weise angeordnet ist, dass sie das Gate 51 eines Steuerungs-Grabens berührt und mit der Emitterelektrode 6 elektrisch verbunden ist, wird darüber hinaus der Frequenzgang der im Kapazitätseinstellungsbereich 50 ausgebildeten additiven Kapazität (Cge') verbessert. Überdies ist die additive Kapazität (Cge') in Bezug auf eine Schaltbetriebsgeschwindigkeit des IGBT stabil ausgebildet. Die Halbleitervorrichtung 100 oder 101 ermöglicht, dass das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) optimiert wird, um einen Schaltverlust zu reduzieren, ohne die Konfiguration des IGBT-Bereichs 10 zu ändern.
  • Die Halbleitervorrichtung 100 oder 101 ist ein RC-lGBT in dem in der ersten bevorzugten Ausführungsform beschriebenen Beispiel. Selbst wenn der Diodenbereich 20 aus der Halbleitervorrichtung 100 oder 101 weggelassen wird, wird jedoch immer noch ein mit dem oben beschriebenen vergleichbarer Effekt erzielt.
  • (Erste Modifikation der ersten bevorzugten Ausführungsform)
  • Vorzugsweise ist ein Pitch bzw. Abstand von Mitte zu Mitte der Gates 51 von Steuerungs-Gräben enger als ein Abstand von Mitte zu Mitte der Gates 11 von Aktiv-Gräben. Dies erhöht die additive Kapazität (Cge') pro Flächeneinheit, die im Kapazitätseinstellungsbereich 50 ausgebildet werden kann. Infolgedessen wird ein Bereich erweitert, in dem das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) einstellbar ist.
  • (Zweite Modifikation der ersten bevorzugten Ausführungsform)
  • Vorzugweise ist der Isolierfilm 51b eines Steuerungs-Grabens dünner als der Isolierfilm 11b eines Gate-Grabens. Dies erhöht die additive Kapazität (Cge') pro Flächeneinheit, die im Kapazitätseinstellungsbereich 50 ausgebildet werden kann. Infolgedessen wird ein Bereich erweitert, in dem das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) einstellbar ist.
  • (Dritte Modifikation der ersten bevorzugten Ausführungsform)
  • Das Gate 51 eines Steuerungs-Grabens hat beispielsweise eine Tiefe von der oberen Oberfläche des Halbleitersubstrats, die größer als jene des Gates 11 eines Aktiv-Grabens von der oberen Oberfläche des Halbleitersubstrats ist. Dies erhöht die additive Kapazität (Cge') pro Flächeneinheit, die im Kapazitätseinstellungsbereich 50 ausgebildet werden kann. Infolgedessen wird ein Bereich erweitert, in dem das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) einstellbar ist.
  • (Vierte Modifikation der ersten bevorzugten Ausführungsform)
  • 14 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 gemäß einer vierten Modifikation der ersten bevorzugten Ausführungsform darstellt. Wie 12 stellt 14 einen Zustand dar, in dem der Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und die Gate-Leitung 42 durchsichtig sind.
  • Die Breite des in 14 dargestellten Kontaktlochs 4b ist geringer als jene des in 12 dargestellten Kontaktlochs 4b. Die Sourceschicht 53 vom n+-Typ liegt mit Unterbrechungen durch das Kontaktloch 4b in einer Richtung frei, in der sich das Kontaktloch 4b erstreckt. Diese Konfiguration erzielt immer noch den oben beschriebenen Effekt.
  • (Fünfte Modifikation der ersten bevorzugten Ausführungsform)
  • 15 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 gemäß einer fünften Modifikation der ersten bevorzugten Ausführungsform darstellt. Wie 12 stellt 15 einen Zustand dar, in dem der Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und die Gate-Leitung 42 durchsichtig sind.
  • In Draufsicht kann die Sourceschicht 53 vom n+-Typ auf solch eine Weise angeordnet sein, dass sie beide seitlichen Oberflächen des Gates 51 eines Steuerungs-Grabens partiell berührt. Diese Konfiguration erzielt immer noch den oben beschriebenen Effekt.
  • <Zweite bevorzugte Ausführungsform>
  • Eine Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform wird beschrieben. Die zweite bevorzugte Ausführungsform ist ein untergeordnetes Konzept der ersten bevorzugten Ausführungsform. Einem Bestandteilelement, das jenem der ersten bevorzugten Ausführungsform entspricht, ist in der zweiten bevorzugten Ausführungsform das gleiche Bezugszeichen zugeordnet, und es wird nicht im Detail beschrieben.
  • 16 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 in der Halbleitervorrichtung 100 oder 101 gemäß der zweiten bevorzugten Ausführungsform darstellt. 16 zeigt einen Zustand, in dem der Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6, die Gate-Leitung 42 und das Steuerungs-Pad 41 durchsichtig sind.
  • Die Emitterelektrode 6 erstreckt sich vom IGBT-Bereich 10 in den Kapazitätseinstellungsbereich 50 und ist in Draufsicht zwischen dem Steuerungs-Pad 41 und der Gate-Leitung 52 angeordnet.
  • Das Gate 51 eines Steuerungs-Grabens erstreckt sich in einer Richtung, während es direkt unter dem Steuerungs-Pad 41 hindurchgeht. Mit anderen Worten ist das Gate 51 eines Steuerungs-Grabens zumindest teilweise mit dem Steuerungs-Pad 41 bedeckt. Wenngleich das Steuerungs-Pad 41 beispielsweise irgendeines des Stromerfassungs-Pads 41a, des Kelvin-Emitter-Pads 41b, des Gate-Pads 41c und der Pads 41d und 41e für eine Temperaturerfassungsdiode ist, ist es nicht auf diese Pads beschränkt.
  • Ein Endteilbereich des Gates 51 eines Steuerungs-Grabens ist nicht mit dem Steuerungs-Pad 41 bedeckt, sondern ist mit der Gate-Leitung 42 bedeckt. Das Kontaktloch 4a, um die Elektrode 51a eines Steuerungs-Grabens und die Gate-Leitung 42 miteinander zu verbinden, ist nur bei einem Endteilbereich des Gates 51 eines Steuerungs-Grabens ausgebildet. Die Elektrode 51a eines Steuerungs-Grabens ist durch das Kontaktloch 4a nur beim Endteilbereich des Gates 51 eines Steuerungs-Grabens mit der Gate-Leitung 42 elektrisch verbunden.
  • Das Kontaktloch 4b, um die Halbleiterschicht 55 vom p-Typ und die Sourceschicht 53 vom n+-Typ mit der Emitterelektrode 6 zu verbinden, ist nur in einem Bereich zwischen dem Steuerungs-Pad 41 und der Gate-Leitung 42 ausgebildet. Das Kontaktloch 4b ist hier in der Richtung betrachtet, in der sich das Gate 51 eines Steuerungs-Grabens erstreckt, an einer Position näher zum Endteilbereich als ein zentraler Teilbereich des Gates 51 eines Steuerungs-Grabens angeordnet. Die Halbleiterschicht 55 vom p-Typ und die Sourceschicht 53 vom n+-Typ sind durch das Kontaktloch 4b nur in dem Bereich zwischen dem Steuerungs-Pad 41 und der Gate-Leitung 42 mit der Emitterelektrode 6 elektrisch verbunden.
  • Da ein Teil der Kapazitätseinstellungszelle ferner direkt unter dem Steuerungs-Pad 41 ausgebildet ist, wird die Chip-Fläche der Halbleitervorrichtung 100 oder 101 reduziert. Selbst wenn die Chip-Fläche beibehalten wird, wird die Fläche des Kapazitätseinstellungsbereichs 50 vergrößert, um einen Bereich zu erweitern, in dem das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) einstellbar ist.
  • 17 zeigt eine Beziehung zwischen einer an die Elektrode 51a eines Steuerungs-Grabens anzulegenden Spannung und der additiven Kapazität (Cge'). 17 zeigt Simulationsergebnisse, die mittels 3D-Technologie-CAD (TCAD) erhalten wurden. 17 zeigt zwei Ergebnisse, die in einer Konfiguration mit der Sourceschicht 53 vom n+-Typ und in einer Konfiguration ohne die Sourceschicht 53 vom n+-Typ basierend auf der in 16 dargestellten Konfiguration erhalten wurden.
  • In Bezug auf die Elektrode 51a eines Steuerungs-Grabens, die mit der Elektrode 11a eines Gate-Grabens und dem Gate-Pad 41c verbunden ist, entspricht eine an diese Elektrode 51a eines Steuerungs-Grabens angelegte Spannung einer Gate-Ansteuerspannung im IGBT.
  • Ist die Sourceschicht 53 vom n+-Typ nicht vorhanden, ist die additive Kapazität (Cge') in einem Bereich reduziert, in dem die Spannung an der Elektrode 51a eines Steuerungs-Grabens hoch (zum Beispiel gleich oder größer als 10 V) ist. Konkret ist die additive Kapazität (Cge') in einem in 17 dargestellten Spannungsbereich nicht stabil. Dieses Phänomen ist eine allgemeine Frequenzabhängigkeit, die hervorgerufen wird, weil eine Inversionsschicht, die um die Elektrode 51a eines Steuerungs-Grabens, nämlich um die MOS-Struktur, herum ausgebildet wird, einer Hochfrequenz-Spannungsfluktuation nicht folgen kann. Hier ist das Kontaktloch 4b, um die Halbleiterschicht 55 vom p-Typ und die Emitterelektrode 6 miteinander zu verbinden, näher zum Endteilbereich als zum zentralen Teilbereich des Gates 51 eines Steuerungs-Grabens angeordnet. Ein Abstand zwischen der in der Nähe des zentralen Teilbereichs des Gates 51 eines Steuerungs-Grabens ausgebildeten Inversionsschicht und dem Kontaktloch 4b in 16 ist größer als in der in 12 oder 15 dargestellten Konfiguration. Falls der Abstand zwischen der Inversionsschicht und einem Kontaktbereich groß ist, wird die oben beschriebene Instabilität merklich.
  • Auf der anderen Seite wird bei Vorhandensein der Sourceschicht 53 vom n+-Typ die additive Kapazität (Cge') nicht reduziert, sondern ist sie sogar in einem Bereich stabil, in dem eine Spannung an der Elektrode 51a eines Steuerungs-Grabens hoch ist. Der Grund dafür ist, dass sich die Sourceschicht 53 vom n+-Typ vom Kontaktloch 4b zum zentralen Teilbereich des Gates 51 eines Steuerungs-Grabens erstreckt. Konkret verbindet die Sourceschicht 53 vom n+-Typ die Inversionsschicht und ihre Umgebung beim zentralen Teilbereich des Gates 51 eines Steuerungs-Grabens und den Kontaktbereich miteinander, um die additive Kapazität (Cge') zu stabilisieren.
  • (Erste Modifikation der zweiten bevorzugten Ausführungsform)
  • 18 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 gemäß einer ersten Modifikation der zweiten bevorzugten Ausführungsform darstellt. Wie 16 stellt 18 einen Zustand dar, in dem der Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6, die Gate-Leitung 42 und das Steuerungs-Pad 41 durchsichtig sind.
  • Die Gates 51 von Steuerungs-Gräben weisen ein Gate 151 eines Steuerungs-Grabens und ein Gate 251 eines Steuerungs-Grabens auf.
  • Der Zwischenschicht-Isolierfilm 4 weist zusätzlich zu den Kontaktlöchern 4a und 4b ein Kontaktloch 4c auf. Das Kontaktloch 4a ist auf der Elektrode 51a eines Steuerungs-Grabens an einem Endteilbereich des Gates 151 eines Steuerungs-Grabens angeordnet. Das Kontaktloch 4c ist zwischen dem Steuerungs-Pad 41 und der Gate-Leitung 42 und auf der Elektrode 51a eines Steuerungs-Grabens des Gates 251 eines Steuerungs-Grabens angeordnet. Die Elektrode 51a eines Steuerungs-Grabens liegt durch das Kontaktloch 4c frei.
  • Die Elektrode 51a eines Steuerungs-Grabens des Gates 151 eines Steuerungs-Grabens ist durch das Kontaktloch 4a mit der Gate-Leitung 42 elektrisch verbunden.
  • Die Elektrode 51a eines Steuerungs-Grabens des Gates 251 eines Steuerungs-Grabens ist durch das Kontaktloch 4c mit der Emitterelektrode 6 elektrisch verbunden und mit der Gate-Leitung 42 nicht verbunden.
  • Wie in der zweiten bevorzugten Ausführungsform sind die Halbleiterschicht 55 vom p-Typ und die Sourceschicht 53 vom n+-Typ durch das Kontaktloch 4b mit der Emitterelektrode 6 elektrisch verbunden.
  • In dieser Konfiguration wird die additive Kapazität (Cge') im Kapazitätseinstellungsbereich 50 eingestellt, indem die Anzahl an mit der Gate-Leitung 42 zu verbindenden Gates 51 von Steuerungs-Gräben eingestellt wird, nämlich indem die Anordnung der Kontaktlöcher 4a und 4c geändert wird. Das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) wird als Reaktion auf verschiedene Nutzungsbedingungen optimiert, um einen Schaltverlust in der Halbleitervorrichtung 100 oder 101 zu reduzieren.
  • (Zweite Modifikation der zweiten bevorzugten Ausführungsform)
  • 19 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 gemäß einer zweiten Modifikation der zweiten bevorzugten Ausführungsform darstellt. Wie 16 stellt 19 einen Zustand dar, in dem der Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6, die Gate-Leitung 42 und das Steuerungs-Pad 41 durchsichtig sind.
  • Die Gates 51 von Steuerungs-Gräben weisen ein erstes Gate 351 eines Steuerungs-Grabens und ein zweites Gate 451 eines Steuerungs-Grabens auf.
  • Die Gate-Leitung 42 umfasst eine erste Gate-Leitungsstruktur 142 und eine zweite Gate-Leitungsstruktur 242. Die erste Gate-Leitungsstruktur 142 und die zweite Gate-Leitungsstruktur 242 sind beispielsweise Metallstrukturen.
  • Die erste Gate-Leitungsstruktur 142 ist durch das Kontaktloch 4a mit der Elektrode 51a eines Steuerungs-Grabens des ersten Gates 351 eines Steuerungs-Grabens elektrisch verbunden. Mit anderen Worten ist die Elektrode 51a eines Steuerungs-Grabens des ersten Gates 351 eines Steuerungs-Grabens durch die erste Gate-Leitungsstruktur 142 mit der Elektrode 11a eines Gate-Grabens verbunden.
  • Die zweite Gate-Leitungsstruktur 242 ist durch das Kontaktloch 4a mit der Elektrode 51a eines Steuerungs-Grabens des zweiten Gates 451 eines Steuerungs-Grabens elektrisch verbunden. Die zweite Gate-Leitungsstruktur 242 ist getrennt bzw. unterbrochen. Die Elektrode 51a eines Steuerungs-Grabens des zweiten Gates 451 eines Steuerungs-Grabens ist somit von der Elektrode 11a eines Gate-Grabens und dem Gate-Pad 41c isoliert.
  • Die zweite Gate-Leitungsstruktur 242 wird gebildet, indem die erste Gate-Leitungsstruktur 142 zum Beispiel mit einem Laser geschnitten wird. Während des Laserschneidens liegt die obere Oberfläche der ersten Gate-Leitungsstruktur 142 vorzugsweise frei. Eine seitliche Oberfläche eines getrennten bzw. unterbrochenen Teils der zweiten Gate-Leitungsstruktur 242 weist beispielsweise eine Oberfläche mit Unregelmäßigkeiten auf, die als sich aus dem Laserschneiden ergebende Markierungen zufällig erzeugt werden. Die Unregelmäßigkeiten an der seitlichen Oberfläche des unterbrochenen Teils der zweiten Gate-Leitungsstruktur 242 sind größer als Unregelmäßigkeiten an einer seitlichen Oberfläche der zweiten Gate-Leitungsstruktur 242 an einem anderen Teil als dem unterbrochenen Teil.
  • Als Folge der Ausbildung der zweiten Gate-Leitungsstruktur 242, konkret als Ergebnis des Schneidens der ersten Gate-Leitungsstruktur 142, wird die additive Kapazität (Cge') eingestellt. Mit anderen Worten ermöglicht diese Konfiguration die Einstellung der additiven Kapazität (Cge'), nachdem die Ausbildung des Chips der Halbleitervorrichtung 100 oder 101 beendet ist. Das Verhältnis zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) wird als Reaktion auf verschiedene Nutzungsbedingungen optimiert, um einen Schaltverlust in der Halbleitervorrichtung 100 oder 101 zu reduzieren.
  • <Dritte bevorzugte Ausführungsform>
  • Eine Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform wird beschrieben. In der dritten bevorzugten Ausführungsform wird einem Bestandteilelement, das jenem der ersten oder zweiten bevorzugten Ausführungsform entspricht, das gleiche Bezugszeichen zugeordnet und wird dieses nicht im Detail beschrieben.
  • 20 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 in der Halbleitervorrichtung 100 oder 101 gemäß der dritten bevorzugten Ausführungsform darstellt. 20 stellt einen Zustand dar, in dem der Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und die Gate-Leitung 42 durchsichtig sind.
  • 21 ist eine Schnittansicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 in der Halbleitervorrichtung 100 oder 101 gemäß der dritten bevorzugten Ausführungsform darstellt. 21 stellt einen entlang einem Liniensegment J-J in 20 genommenen Schnitt dar. 21 stellt die Konfiguration einer Kapazitätseinstellungszelle dar. Wenngleich nur ein Gate 51 eines Steuerungs-Grabens in dieser Kapazitätseinstellungszelle dargestellt ist, weist die Halbleitervorrichtung 100 oder 101 die Gates 51 von Steuerungs-Gräben wie in der ersten oder zweiten bevorzugten Ausführungsform auf.
  • Im Kapazitätseinstellungsbereich 50 weisen die Halbleitervorrichtung 100 und die Halbleitervorrichtung 101 jeweils die Halbleiterschicht 55 vom p-Typ, die Driftschicht 1 vom n--Typ, die Pufferschicht 3 vom n-Typ, die Kollektorschicht 16 vom p-Typ, das Gate 51 eines Steuerungs-Grabens, den Zwischenschicht-Isolierfilm 4, das Barrierenmetall 5, die Emitterelektrode 6 und die Kollektorelektrode 7 auf.
  • Die Halbleiterschicht 55 vom p-Typ ist selektiv als Oberflächenschicht an der oberen Oberfläche des Halbleitersubstrats angeordnet. Die Halbleiterschicht 55 vom p-Typ ist mit der Emitterelektrode 6 elektrisch verbunden.
  • Die Driftschicht 1 vom n--Typ ist zwischen der Halbleiterschicht 55 vom p-Typ und der unteren Oberfläche des Halbleitersubstrats angeordnet. Die Driftschicht 1 vom n--Typ hat eine Konfiguration ähnlich jener der Driftschicht 1 vom n--Typ im IGBT-Bereich 10. In der dritten bevorzugten Ausführungsform liegt jedoch die Driftschicht 1 vom n--Typ durch einen Bereich, in dem die Halbleiterschicht 55 vom p-Typ nicht vorhanden ist, frei. Konkret liegt die Driftschicht 1 vom n--Typ als Oberflächenschicht des Halbleitersubstrats über einen Bereich zwischen einer Vielzahl von Bereichen, in denen die Halbleiterschicht 55 vom p-Typ vorhanden ist, frei.
  • Die Pufferschicht 3 vom n-Typ und die Kollektorschicht 16 vom p-Typ im Kapazitätseinstellungsbereich 50 weisen Konfigurationen ähnlich jenen der Pufferschicht 3 vom n-Typ bzw. der Kollektorschicht 16 vom p-Typ im IGBT-Bereich 10 auf.
  • Das Gate 51 eines Steuerungs-Grabens ist in der Driftschicht 1 vom n--Typ angeordnet, die zwischen zwei Bereichen der Halbleiterschicht 55 vom p-Typ sandwichartig angeordnet ist. Jedoch muss in einer Richtung, in der sich das Gate 51 eines Steuerungs-Grabens erstreckt, das Gate 51 eines Steuerungs-Grabens in der Driftschicht 1 vom n--Typ nicht ganz ausgebildet sein. Wie in 20 dargestellt ist, kann in der Richtung, in der sich das Gate 51 eines Steuerungs-Grabens erstreckt, das Gate 51 eines Steuerungs-Grabens einen die Halbleiterschicht 55 vom p-Typ berührenden Teil und einen die Halbleiterschicht 55 vom p-Typ nicht berührenden Teil aufweisen. Konkret muss das Gate 51 eines Steuerungs-Grabens nur zumindest teilweise in der zwischen den Halbleiterschichten 55 vom p-Typ sandwichartig angeordneten Driftschicht 1 vom n--Typ ausgebildet sein.
  • Eine Spitze des Gates 51 eines Steuerungs-Grabens liegt in der Driftschicht 1 vom n--Typ. Mit anderen Worten hat die Elektrode 51a eines Steuerungs-Grabens einen Boden, der über den Isolierfilm 51b eines Steuerungs-Grabens der Driftschicht 1 vom n--Typ gegenüberliegt. Eine Tiefe von der ersten Hauptoberfläche des Halbleitersubstrats bis zur unteren Oberfläche der Halbleiterschicht 55 vom p-Typ ist größer als eine Tiefe von der ersten Hauptoberfläche des Halbleitersubstrats bis zum Boden der Elektrode 51a eines Steuerungs-Grabens. Die untere Oberfläche der Halbleiterschicht 55 vom p-Typ entspricht beispielsweise einer Oberfläche eines Bonding zwischen der Halbleiterschicht 55 vom p-Typ und der Driftschicht 1 vom n--Typ.
  • Der Zwischenschicht-Isolierfilm 4 bedeckt die obere Oberfläche des Gates 51 eines Steuerungs-Grabens und die obere Oberfläche der Driftschicht 1 vom n--Typ. Der Zwischenschicht-Isolierfilm 4 enthält eine Vielzahl von Kontaktlöchern 4a und 4b. Die Elektrode 51a eines Steuerungs-Grabens liegt durch das Kontaktloch 4a frei. Die Halbleiterschicht 55 vom p-Typ liegt durch das Kontaktloch 4b frei.
  • Die Gate-Leitung 42 ist durch das Kontaktloch 4a mit der Elektrode 51a eines Steuerungs-Grabens elektrisch verbunden. Die Elektrode 51a eines Steuerungs-Grabens ist durch die Gate-Leitung 42 mit der Elektrode 11a eines Gate-Grabens im IGBT-Bereich 10 elektrisch verbunden. Die Elektrode 51a eines Steuerungs-Grabens ist ferner durch die Gate-Leitung 42 beispielsweise mit dem Gate-Pad 41c elektrisch verbunden.
  • Die Emitterelektrode 6 erstreckt sich vom IGBT-Bereich 10 in den Kapazitätseinstellungsbereich 50. Konkret ist die Emitterelektrode 6 im Kapazitätseinstellungsbereich 50 durch das Kontaktloch 4b in ohmschem Kontakt mit der Halbleiterschicht 55 vom p-Typ.
  • Nicht all die Elektroden 51a von Steuerungs-Gräben im Kapazitätseinstellungsbereich 50 müssen mit der Gate-Leitung 42 verbunden sein; aber zumindest eine Elektrode 51a eines Steuerungs-Grabens kann mit der Gate-Leitung 42 elektrisch verbunden sein.
  • In der oben beschriebenen Konfiguration ist eine Kapazität zwischen der Elektrode 51a eines Steuerungs-Grabens und der Halbleiterschicht 55 vom p-Typ am Boden des Gates 51 eines Steuerungs-Grabens ausgebildet, und diese Kapazität fungiert als additive Kapazität (C",.) zwischen dem Gate und dem Kollektor. Die in 18 oder 19 dargestellte Konfiguration ist ferner verwendbar für die Halbleitervorrichtung 100 oder 101 gemäß der dritten bevorzugten Ausführungsform. Dies realisiert eine Einstellung der Anzahl der Gates 51 von Steuerungs-Gräben, die mit der Elektrode 11a eines Gate-Grabens elektrisch zu verbinden sind. Die Halbleitervorrichtung 100 oder 101 ermöglicht eine Optimierung des Verhältnisses zwischen der Eingangskapazität (Cge + Cgc) und der Rückkopplungskapazität (Cgc) ohne Ändern der Konfiguration des IGBT-Bereichs 10, um einen Schaltverlust zu reduzieren.
  • Da das Gate 51 eines Steuerungs-Grabens zwischen den Halbleiterschichten 55 vom p-Typ über die Driftschicht 1 vom n--Typ sandwichartig angeordnet ist, wird eine Durchbruchspannung selbst in einem Zustand, in dem eine Spannung zwischen dem Emitter und dem Kollektor angelegt ist, noch beibehalten.
  • In der dritten bevorzugten Ausführungsform kann ein Abstand von Mitte zu Mitte der Gates 51 von Steuerungs-Gräben auch enger als ein Abstand von Mitte zu Mitte der Gates 11 von Aktiv-Gräben sein. Der Isolierfilm 51b eines Steuerungs-Grabens kann dünner als der Isolierfilm 11b eines Gate-Grabens sein. Das Gate 51 eines Steuerungs-Grabens kann tiefer als das Gate 11 eines Aktiv-Grabens sein.
  • (Erste Modifikation der dritten bevorzugten Ausführungsform)
  • 22 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 gemäß einer ersten Modifikation der dritten bevorzugten Ausführungsform darstellt. Das Gate 51 eines Steuerungs-Grabens kann sich in einer Richtung erstrecken, während es direkt unter dem Steuerungs-Pad 41 hindurchgeht. Die Elektrode 51a eines Steuerungs-Grabens ist durch das Kontaktloch 4a nur an einem Endteilbereich des Gates 51 eines Steuerungs-Grabens mit der Gate-Leitung 42 elektrisch verbunden. Die Halbleiterschicht 55 vom p-Typ ist durch das Kontaktloch 4b nur in einem Bereich zwischen dem Steuerungs-Pad 41 und der Gate-Leitung 42 mit der Emitterelektrode 6 elektrisch verbunden.
  • (Zweite Modifikation der dritten bevorzugten Ausführungsform)
  • 23 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 gemäß einer zweiten Modifikation der dritten bevorzugten Ausführungsform darstellt. Die Gates 51 von Steuerungs-Gräben weisen ein mit der Gate-Leitung 42 verbundenes Gate 151 eines Steuerungs-Grabens und ein mit der Gate-Leitung 42 nicht verbundenes Gate 251 eines Steuerungs-Grabens auf. Die Elektrode 51a eines Steuerungs-Grabens des Gates 251 eines Steuerungs-Grabens ist durch das Kontaktloch 4c mit der Emitterelektrode 6 elektrisch verbunden.
  • (Dritte Modifikation der dritten bevorzugten Ausführungsform)
  • 24 ist eine Draufsicht, die die Konfiguration des Kapazitätseinstellungsbereichs 50 gemäß einer dritten Modifikation der dritten bevorzugten Ausführungsform darstellt. Die erste Gate-Leitungsstruktur 142 ist mit der Elektrode 51a eines Steuerungs-Grabens des ersten Gates 351 eines Steuerungs-Grabens an einem Endteilbereich des ersten Gates 351 eines Steuerungs-Grabens elektrisch verbunden. Die zweite Gate-Leitungsstruktur 242 ist mit der Elektrode 51a eines Steuerungs-Grabens des zweiten Gates 451 eines Steuerungs-Grabens an einem Endteilbereich des zweiten Gates 451 eines Steuerungs-Grabens elektrisch verbunden. Die zweite Gate-Leitungsstruktur 242 ist unterbrochen.
  • Wie oben beschrieben wurde, können die Anordnung des Gates 51 eines Steuerungs-Grabens und die Anordnung der Kontaktlöcher 4a, 4b und 4c in der dritten bevorzugten Ausführungsform jenen in irgendeiner der ersten bevorzugten Ausführungsform, der zweiten bevorzugten Ausführungsform und der Modifikationen von jeder dieser bevorzugten Ausführungsformen ähnlich sein.
  • Die vorliegende Offenbarung kann frei kombiniert werden, und jede bevorzugte Ausführungsform kann, wo jeweils geeignet, innerhalb des Umfangs der Offenbarung modifiziert oder weggelassen werden.
  • Wenngleich die Offenbarung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Varianten konzipiert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013201266 [0003, 0004]

Claims (9)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat; einen Transistorbereich (10), der in dem Halbleitersubstrat angeordnet ist und einen Transistor aufweist; und einen Kapazitätseinstellungsbereich (50), der im Halbleitersubstrat angeordnet ist, wobei der Kapazitätseinstellungsbereich (50) aufweist: eine erste Halbleiterschicht (55) eines ersten Leitfähigkeitstyps, die als Oberflächenschicht an einer oberen Oberfläche des Halbleitersubstrats angeordnet ist; eine zweite Halbleiterschicht (53) eines zweiten Leitfähigkeitstyps als die Oberflächenschicht des Halbleitersubstrats, die an einer oberen Oberfläche der ersten Halbleiterschicht (55) selektiv angeordnet ist; und eine Vielzahl von Gates (51) von Steuerungs-Gräben, die jeweils aufweisen: einen Isolierfilm (51b) eines Steuerungs-Grabens, der auf einer Innenwand eines Grabens ausgebildet ist, der die zweite Halbleiterschicht (53) von der oberen Oberfläche des Halbleitersubstrats aus durchdringt und eine in der ersten Halbleiterschicht (55) gelegene Spitze aufweist; und eine Elektrode (51a) eines Steuerungs-Grabens, die innerhalb des Grabens über den Isolierfilm (51b) eines Steuerungs-Grabens ausgebildet ist, wobei die zweite Halbleiterschicht (53) eine seitliche Oberfläche von jedem der Gates (51) von Steuerungs-Gräben berührt, die erste Halbleiterschicht (55) und die zweite Halbleiterschicht (53) mit einer Emitterelektrode (6) des Transistors elektrisch verbunden sind und die Elektrode (51a) eines Steuerungs-Grabens von zumindest einem Gate (51) eines Steuerungs-Grabens der Gates (51) von Steuerungs-Gräben mit einer Gate-Elektrode (11a) des Transistors elektrisch verbunden ist.
  2. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat; einen Transistorbereich, der im Halbleitersubstrat angeordnet ist und einen Transistor aufweist; und einen Kapazitätseinstellungsbereich (50), der im Halbleitersubstrat angeordnet ist, wobei der Kapazitätseinstellungsbereich (50) aufweist: eine erste Halbleiterschicht (55) eines ersten Leitfähigkeitstyps, die als Oberflächenschicht an einer oberen Oberfläche des Halbleitersubstrats selektiv angeordnet ist; eine zweite Halbleiterschicht (53) eines zweiten Leitfähigkeitstyps, die zwischen der ersten Halbleiterschicht (55) und einer unteren Oberfläche des Halbleitersubstrats angeordnet ist und als die Oberflächenschicht des Halbleitersubstrats durch einen Bereich, in dem die erste Halbleiterschicht (55) nicht vorhanden ist, als die Oberflächenschicht an der oberen Oberfläche des Halbleitersubstrats freiliegt; und eine Vielzahl von Gates (51) von Steuerungs-Gräben, die jeweils aufweisen: einen Isolierfilm (51b) eines Steuerungs-Grabens, der auf einer Innenwand eines Grabens mit einer in der zweiten Halbleiterschicht (53) gelegenen Spitze ausgebildet ist; und eine Elektrode (51a) eines Steuerungs-Grabens, die innerhalb des Grabens über den Isolierfilm (51b) eines Steuerungs-Grabens ausgebildet ist, wobei zumindest ein Teil von jedem der Gates (51) von Steuerungs-Gräben sandwichartig zwischen einer Vielzahl von Bereichen der ersten Halbleiterschicht (55) angeordnet und in der zweiten Halbleiterschicht (53) angeordnet ist, die als die Oberflächenschicht des Halbleitersubstrats freiliegt, die erste Halbleiterschicht (55) mit einer Emitterelektrode (6) des Transistors elektrisch verbunden ist und die Elektrode (51a) eines Steuerungs-Grabens von zumindest einem Gate (51) eines Steuerungs-Grabens der Gates (51) von Steuerungs-Gräben mit einer Gate-Elektrode (11a) des Transistors elektrisch verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Transistor aufweist: eine Driftschicht (1) des zweiten Leitfähigkeitstyps, die zwischen der oberen Oberfläche und einer unteren Oberfläche des Halbleitersubstrats angeordnet ist; eine Basisschicht (15) des ersten Leitfähigkeitstyps, die über der Driftschicht (1) angeordnet ist; eine Sourceschicht (13) des ersten Leitfähigkeitstyps als die Oberflächenschicht an der oberen Oberfläche des Halbleitersubstrats, die über der Basisschicht (15) selektiv angeordnet ist; eine Vielzahl von Graben-Gates (11), die jeweils aufweisen: einen Isolierfilm (11b) eines Gate-Grabens, der auf einer Innenwand eines Grabens ausgebildet ist, der die Sourceschicht (13) und die Basisschicht (15) von der oberen Oberfläche des Halbleitersubstrats aus durchdringt und eine in der Driftschicht (1) gelegene Spitze aufweist; und eine Elektrode (11a) eines Gate-Grabens als die Gate-Elektrode (11a), die innerhalb des Grabens über den Isolierfilm (11b) eines Gate-Grabens ausgebildet ist; und die Emitterelektrode (6), die mit der Sourceschicht (13) elektrisch verbunden und von der Elektrode (11a) eines Gate-Grabens isoliert ist, wobei die Elektrode (11a) eines Gate-Grabens von zumindest einem Graben-Gate (11) der Graben-Gates (11) mit der Elektrode (51a) eines Steuerungs-Grabens des zumindest einen Gates (51) eines Steuerungs-Grabens elektrisch verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei ein Abstand von Mitte zu Mitte der Gates (51) von Steuerungs-Gräben größer ist als ein Abstand von Mitte zu Mitte der Graben-Gates (11).
  5. Halbleitervorrichtung nach Anspruch 3 oder 4, wobei der Isolierfilm (51b) eines Steuerungs-Grabens dünner ist als der Isolierfilm (11b) eines Gate-Grabens.
  6. Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, wobei die Gates (51) von Steuerungs-Gräben jeweils eine Tiefe von der oberen Oberfläche des Halbleitersubstrats aus aufweisen, die größer als jene von jedem der Graben-Gates (11) von der oberen Oberfläche des Halbleitersubstrats aus ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner aufweisend: ein Signal-Pad (41), um einen Zustand des Halbleitersubstrats zu detektieren oder zu steuern; und eine Gate-Leitung (42), die die Elektrode (51a) eines Steuerungs-Grabens im Kapazitätseinstellungsbereich (50) und die Gate-Elektrode (11a) im Transistorbereich miteinander elektrisch verbindet, wobei sich die Emitterelektrode (6) vom Transistorbereich in den Kapazitätseinstellungsbereich (50) erstreckt und in Draufsicht zwischen dem Signal-Pad (41) und der Gate-Leitung (42) angeordnet ist, sich die Gates (51) von Steuerungs-Gräben in einer Richtung an der oberen Oberfläche des Halbleitersubstrats erstrecken, während sie direkt unter dem Signal-Pad (41) hindurchgehen, ein Endteilbereich von jedem der Gates (51) von Steuerungs-Gräben mit der Gate-Leitung (42) bedeckt ist, die Elektrode (51a) eines Steuerungs-Grabens mit der Gate-Leitung (42) nur am Endteilbereich des zumindest einen Gates (51) eines Steuerungs-Grabens elektrisch verbunden ist und die erste Halbleiterschicht (55) nur in einem Bereich zwischen dem Signal-Pad (41) und der Gate-Leitung (42) mit der Emitterelektrode (6) elektrisch verbunden ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die Gates (51) von Steuerungs-Gräben ein nicht mit der Gate-Leitung (42) verbundenes Gate (51) eines Steuerungs-Grabens aufweisen und die Elektrode (51a) eines Steuerungs-Grabens des nicht mit der Gate-Leitung (42) verbundenen Gates (51) eines Steuerungs-Grabens mit der Emitterelektrode (6) in dem Bereich zwischen dem Signal-Pad (41) und der Gate-Leitung (42) elektrisch verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei die Gates (51) von Steuerungs-Gräben ein erstes Gate (351) eines Steuerungs-Grabens und ein zweites Gate (451) eines Steuerungs-Grabens aufweisen, die Gate-Leitung (42) aufweist: eine erste Gate-Leitungsstruktur (142), die mit der Elektrode (51a) eines Steuerungs-Grabens des ersten Gates (351) eines Steuerungs-Grabens am Endteilbereich des ersten Gates (351) eines Steuerungs-Grabens elektrisch verbunden ist; und eine zweite Gate-Leitungsstruktur (242), die mit der Elektrode (51a) eines Steuerungs-Grabens des zweiten Gates (451) eines Steuerungs-Grabens am Endteilbereich des zweiten Gates (451) eines Steuerungs-Grabens elektrisch verbunden ist und die zweite Gate-Leitungsstruktur (242) unterbrochen ist.
DE102022111103.2A 2021-06-25 2022-05-05 Halbleitervorrichtung Pending DE102022111103A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-105553 2021-06-25
JP2021105553A JP7527248B2 (ja) 2021-06-25 2021-06-25 半導体装置

Publications (1)

Publication Number Publication Date
DE102022111103A1 true DE102022111103A1 (de) 2022-12-29

Family

ID=84388700

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022111103.2A Pending DE102022111103A1 (de) 2021-06-25 2022-05-05 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20220416064A1 (de)
JP (1) JP7527248B2 (de)
CN (1) CN115528025A (de)
DE (1) DE102022111103A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116632035A (zh) * 2023-04-25 2023-08-22 海信家电集团股份有限公司 半导体装置及其制作方法
CN117637827B (zh) * 2023-11-20 2024-08-16 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201266A (ja) 2012-03-23 2013-10-03 Toshiba Corp 電力用半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP7139861B2 (ja) 2017-12-12 2022-09-21 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP7355526B2 (ja) 2019-05-28 2023-10-03 ローム株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201266A (ja) 2012-03-23 2013-10-03 Toshiba Corp 電力用半導体装置

Also Published As

Publication number Publication date
JP2023004072A (ja) 2023-01-17
JP7527248B2 (ja) 2024-08-02
US20220416064A1 (en) 2022-12-29
CN115528025A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112004003046B4 (de) Leistungshalbleitervorrichtungen
DE69329242T2 (de) Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte.
DE102016116564B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102015121563B4 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102022111103A1 (de) Halbleitervorrichtung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102021117405A1 (de) Halbleitervorrichtung
DE102021123451A1 (de) Halbleitervorrichtung
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE112021004603T5 (de) Halbleitervorrichtung
DE102021123446A1 (de) Halbleitervorrichtung
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102021117663B4 (de) Halbleitervorrichtung
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE102014116625A1 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE102020200060A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed