DE102020200060A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020200060A1
DE102020200060A1 DE102020200060.3A DE102020200060A DE102020200060A1 DE 102020200060 A1 DE102020200060 A1 DE 102020200060A1 DE 102020200060 A DE102020200060 A DE 102020200060A DE 102020200060 A1 DE102020200060 A1 DE 102020200060A1
Authority
DE
Germany
Prior art keywords
wire connection
connection area
semiconductor device
transistor
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020200060.3A
Other languages
English (en)
Inventor
Shunsuke SAKAMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020200060A1 publication Critical patent/DE102020200060A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, welche eingerichtet ist, den Wärmewert im mittleren Abschnitt eines Drahtverbindungsbereichs zu unterdrücken. Eine Halbleitervorrichtung (100) umfasst eine Mehrzahl von IGBT-Zellen in einem Zellbereich (101). Eine Emitterelektrode (10) dient als Strompfad, wenn sich eine Mehrzahl von IGBT-Zellen in einem leitenden Zustand befindet, und ist derart ausgebildet, dass sie eine Mehrzahl von IGBT-Zellen überdeckt. Ein Draht (10a) ist mit der Emitterelektrode (10) verbunden. Eine Dummy-Zelle, welche den Bipolarbetrieb nicht ausführt, ist wenigstens unterhalb eines mittleren Abschnitts eines Drahtverbindungsbereichs ausgebildet, welcher ein Bereich ist, in dem der Draht (10a) und die Emitterelektrode (10) verbunden sind.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, und insbesondere eine Halbleitervorrichtung für eine Leistungssteuerung.
  • Beschreibung des Standes der Technik
  • In einem Leistungsmodul, in welchem eine Halbleitervorrichtung (Leistungshalbleitervorrichtung) zur Leistungssteuerung vorgesehen ist, wie ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) oder ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), wird eine Verbindung zwischen einer auf der Oberfläche der Halbleitervorrichtung ausgebildeten Elektrode (nachfolgend als „Oberflächenelektrode“ bezeichnet) und einer Elektrode einer Verpackung eines Moduls, allgemein mittels eines Drahtes hergestellt, welcher aus einem Metall wie Aluminium hergestellt ist.
  • Der Bereich, in welchem der Draht mit der Oberflächenelektrode der Halbleitervorrichtung verbunden werden kann und die Anzahl von Drähten, welche mit der Oberflächenelektrode der Halbleitervorrichtung verbunden werden kann, sind durch die Einschränkungen oder dergleichen einer Fertigungsanlage beschränkt; daher ist der Bereich, in welchem der Draht mit der Oberflächenelektrode verbunden wird (nachfolgend als „Drahtverbindungsbereich“ bezeichnet) lokal. Dementsprechend fließt ein Strom, welcher durch unterhalb des Drahtverbindungsbereichs liegende Zellen fließt, direkt in den Draht; jedoch fließt ein Strom, welcher durch außerhalb des Drahtverbindungsbereichs liegende Zellen fließt, seitlich durch die Oberflächenelektrode und fließt in den Draht. Daher konzentriert sich der Strom zwangsläufig in der Nähe des Drahtverbindungsbereichs, und der Wärmewert dieses Abschnittes wird in der Ebene des Chips der Halbleitervorrichtung maximiert. Daher ist die Temperatur des Drahtverbindungsbereichs ein Faktor, welcher den kurzschlusssicheren Betriebsbereich (SCSOA) der Halbleitervorrichtung bestimmt.
  • Die folgende Japanische Patentanmeldungsoffenlegungs-Nr. 2010-004003 offenbart eine Methode, in welcher die Strombelastbarkeit der Zellen, welche sich unmittelbar unterhalb des Drahtverbindungsbereichs befinden, stärker verringert wird, als die Strombelastbarkeit der anderen Zellen, welche sich nicht direkt unterhalb des Drahtverbindungsbereichs befinden; dadurch wird der Wärmewert im Drahtverbindungsbereich reduziert und ein Ablösen und ein Brechen eines Drahtes aufgrund einer Temperaturänderung wird unterdrückt, um die Lebensdauer der Halbleitervorrichtung zu verbessern.
  • In der Methode der Japanischen Patentanmeldungsoffenlegungs-Nr. 2010-004003 kann der Wärmewert im Drahtverbindungsbereich unterdrückt werden, was zu einer Verbesserung des SCSOA beiträgt. Der durch die Halbleitervorrichtung fließende Strom tendiert jedoch dazu, sich insbesondere im mittleren Abschnitt des Drahtverbindungsbereichs zu konzentrieren; daher ist für eine weiteren SCSOA Verbesserung eine Methode zum Unterdrücken des Wärmewertes am mittleren Abschnitt des Drahtverbindungsbereichs wünschenswert.
  • Zusammenfassung
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung bereitzustellen, welche eingerichtet ist, den Wärmewert im mittleren Abschnitt eines Drahtverbindungsbereichs zu unterdrücken.
  • Die Halbleitervorrichtung umfasst eine Mehrzahl von Transistorzellen, welche in einer Halbleiterschicht ausgebildet sind. Eine Stromelektrode, welche als Strompfad dient, wenn sich die Mehrzahl von Transistorzellen in einem leitenden Zustand befindet, wird ausgebildet, um die Mehrzahl von Transistorzellen zu überdecken und ein Draht wird mit der Stromelektrode verbunden. In der Halbleiterschicht wird eine Dummy-Zelle, welche keinen Bipolarbetrieb ausführt, wenigstens unterhalb eines mittleren Abschnitts eines Drahtverbindungsbereichs ausgebildet, welcher ein Bereich ist, in dem der Draht und die Stromelektrode verbunden sind.
  • Gemäß der vorliegenden Erfindung kann der Wärmewert des Drahtverbindungsbereichs unterdrückt werden, da die Zellen unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs den Bipolarbetrieb nicht ausführen.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Figuren deutlicher.
  • Figurenliste
    • 1 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht;
    • 2A bis 2C sind Querschnittsansichten, welche einen Zellbereich der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulichen;
    • 3A bis 3C sind Draufsichten, welche den Zellbereich der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulichen;
    • 4A bis 4C sind Querschnittsansichten, welche einen Zellbereich einer Halbleitervorrichtung gemäß Ausführungsform 2 veranschaulichen;
    • 5A bis 5C sind Querschnittsansichten, welche einen Zellbereich einer Halbleitervorrichtung gemäß Ausführungsform 3 veranschaulichen;
    • 6 ist eine Darstellung, welche Parameter zum Festlegen der Strombelastbarkeit einer IGBT-Zelle in Ausführungsform 4 veranschaulicht;
    • 7 ist eine Darstellung, welche die Parameter zum Festlegen der Strombelastbarkeit der IGBT-Zelle in Ausführungsform 4 veranschaulicht; und
    • 8 ist ein Diagramm, welches ein Beispiel eines Zusammenhangs zwischen einem Abstand von der Mitte eines Drahtverbindungsbereichs und der MOSFET-Strombelastbarkeit in der Halbleitervorrichtung gemäß Ausführungsform 5 veranschaulicht.
  • Beschreibung der bevorzugten Ausführungsformen
  • Nachfolgend wird eine Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung beschrieben. In jeder Ausführungsform ist ein Trench-Gate-Typ IGBT als ein Beispiel der Halbleitervorrichtung gezeigt. Die Halbleitervorrichtung ist jedoch nicht auf den IGBT beschränkt und kann zum Beispiel ein MOSFET, ein rückwärtsleitender IGBT (RC-IGBT), in welchem eine Freilaufdiode (FWD) in einem IGBT eingebaut ist, oder dergleichen sein. Des Weiteren ist die Struktur einer Gate-Elektrode der Halbleitervorrichtung nicht auf den Trench-Gate-Typ beschränkt, und kann beispielsweise ein Plane-Gate-Typ sein. Darüber hinaus können Materialien der Halbleitervorrichtung zusätzlich zum allgemein verwendeten Si (Silizium) beispielsweise einen Halbleiter mit einer breiten Bandlücke, welcher aus SiC (Siliziumkarbid), GaN (Galliumnitrid) oder dergleichen hergestellt ist, umfassen. Obwohl der erste Leitfähigkeitstyp als N-Typ beschrieben ist und der zweite Leitfähigkeitstyp als P-Typ beschrieben ist, kann der erste Leitfähigkeitstyp in jeder Ausführungsform auch als P-Typ beschrieben sein und der zweite Leitfähigkeitstyp als N-Typ beschrieben sein.
  • <Ausführungsform 1 >
  • 1 ist eine Draufsicht eines IGBT-Chips, welcher eine Halbleitervorrichtung 100 gemäß Ausführungsform 1 ist. Wie in 1 veranschaulicht, umfasst die Halbleitervorrichtung 100 einen Zellbereich 101, in welchem eine Mehrzahl von IGBT-Zellen als Transistorzellen ausgebildet ist und einen Anschlussbereich 102, welcher derart bereitgestellt ist, dass er die Zellregion 101 umgibt und in welchem eine Abschlussstruktur wie ein Schutzring, eine Übergangsabschlusserweiterung (JTE), oder dergleichen ausgebildet ist. Auf der oberen Fläche der Halbleitervorrichtung 100 sind eine Emitterelektrode 10, welche auf der gesamten Fläche der Zellregion 101 ausgebildet ist und ein Gate-Pad 20, welches auf einem Teil des Anschlussbereichs 102 ausgebildet ist, als Oberflächenelektroden ausgebildet.
  • Die Emitterelektrode 10 ist derart ausgebildet, dass sie eine Mehrzahl von IGBT-Zellen in der Zellregion 101 überdeckt, und sie ist eine Stromelektrode, welche als Strompfad fungiert, wenn sich die Mehrzahl von IGBT-Zellen im leitenden Zustand befindet. Das Gate-Pad 20 ist mit Gate-Elektroden einer Mehrzahl von IGBT-Zellen in der Zellregion 101 verbunden, und es ist eine Steuerelektrode zum Einspeisen eines Steuersignals zum Einschalten (leitend) und Ausschalten (nichtleitend) der Mehrzahl von IGBT-Zellen.
  • Drähte 10A sind mit der Emitterelektrode 10 verbunden, und die Emitterelektrode 10 ist über die Drähte 10A mit einer externen Elektrode (zum Beispiel eine Elektrode einer Verpackung eines Leistungsmoduls) verbunden. Des Weiteren ist ein Draht 20a mit dem Gate-Pad 20 verbunden, und das Gate-Pad 20 ist über den Draht 20a mit einer externen Elektrode verbunden. Die Drähte 10a, welche mit der Emitterelektrode 10 verbunden sind, dienen als Strompfad, wenn sich die Mehrzahl von IGBT-Zellen im leitenden Zustand befindet. Nachfolgend wird ein Bereich 30 eines bestimmten Bereichs, welcher eine Verbindung des Drahtes 10a in der Emitterelektrode 10 umfasst, als „Drahtverbindungsbereich“ bezeichnet. In Ausführungsform 1 ist ein Bereich innerhalb eines Rechtecks, welcher die Verbindung der Emitterelektrode 10 und des Drahtes 10a umgibt, als der Drahtverbindungsbereich 30 definiert.
  • 2A bis 2C sind Querschnittsansichten, welche den Zellbereich 101 der Halbleitervorrichtung 100 veranschaulichen. 3A bis 3C sind Draufsichten, welche den Zellbereich 101 der Halbleitervorrichtung 100 veranschaulichen. In den 3A bis 3C sind die auf der Halbleiterschicht ausgebildeten Komponenten (wie die in 1 gezeigte Emitterelektrode 10) nicht veranschaulicht.
  • Die 2A und 3A veranschaulichen die Struktur des Zellbereichs 101 außerhalb des Drahtverbindungsbereichs 30, und 2A korrespondiert mit dem Querschnitt entlang der Linie A-A in 3A. Die 2B und 3B veranschaulichen die Struktur des Zellbereichs 101 innerhalb des Drahtverbindungsbereichs 30, das heißt, unterhalb des Drahtverbindungsbereichs 30, und 2B korrespondiert mit dem Querschnitt entlang der B-B Linie in 3B. Es sei darauf hingewiesen, dass 2B und 3B den mittleren Abschnitt des Drahtverbindungsbereichs 30 nicht umfassen. Die 2C und 3C veranschaulichen die Struktur des Zellbereichs 101 unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30, und 2C korrespondiert mit dem Querschnitt entlang der C-C Linie in 3C.
  • Wie in den 2A und 3A veranschaulicht, ist eine Mehrzahl von IGBT-Zellen außerhalb des Drahtverbindungsbereichs 30 ausgebildet. Eine IGBT-Zelle wird unter Verwendung eines Halbleitersubstrats 1 ausgebildet, welches ein N-Typ Halbleiter ist. Hier sind eine Fläche auf der oberen Seite (Emitterseite) und eine Fläche auf der unteren Seite (Kollektorseite) des Halbleitersubstrats 1 in jeder Querschnittsansicht jeweils als die „obere Fläche“ und die „untere Fläche“ definiert.
  • Eine P-Typ Basisschicht 2 ist in dem Flächenabschnitt auf der Seite der oberen Fläche des Halbleitersubstrats 1 ausgebildet. Des Weiteren sind auf dem Oberflächenabschnitt der Basisschicht 2, eine N+-Typ Emitterschicht 3, welche eine höhere Störstellen-Spitzenkonzentration aufweist, als jene des Halbleitersubstrats 1 und eine P+-Typ Kontaktschicht 4 (im Querschnitt in 2A nicht veranschaulicht), welche eine höhere Störstellen-Spitzenkonzentration aufweist, als jene der Basisschicht 2, ausgebildet. Darüber hinaus ist eine N-Typ Speicherschicht 5 unterhalb der Basisschicht 2 ausgebildet. Hier wird die unterhalb der Ladungsspeicherschicht 5 im Halbleitersubstrat 1 verbleibende N-Typ Region als „Drift-Schicht 15“ bezeichnet.
  • Eine Mehrzahl von Gräben ist in regelmäßigen Abständen auf der Seite der oberen Fläche des Halbleitersubstrats 1 ausgebildet, und eine Gate-Isolierschicht 6, welche zum Beispiel aus Siliziumoxid hergestellt ist, ist auf dem Halbleitersubstrat 1 ausgebildet, umfassend die innere Wand jedes Grabens. Eine Gate-Elektrode 7 ist derart auf der Gate-Isolierschicht 6 ausgebildet, dass sie jeden Graben füllt. Das heißt, die Gate-Isolierschicht 6 isoliert zwischen der Gate-Elektrode 7 und dem Halbleitersubstrat 1.
  • Die Gate-Elektrode 7 grenzt über die Gate-Isolierschicht 6 an die Basisschicht 2, die Emitterschicht 3 und die Ladungsspeicherschicht 5 an. Außerdem erreicht der Boden der Gate-Elektrode 7 in Ausführungsform 1 die Drift-Schicht 15.
  • Eine Zwischenschichtisolierschicht 8 ist derart auf der oberen Fläche des Halbleitersubstrats 1 ausgebildet, dass sie die Gate-Elektrode 7 überdeckt. Die in 1 veranschaulichte Emitterelektrode 10 ist auf der Zwischenschichtisolierschicht 8 ausgebildet. In der Zwischenschichtisolierschicht 8 sind Kontaktlöcher 9, welche die Emitterschicht 3 erreichen und die Kontaktschicht 4 ausgebildet, und die Emitterelektrode 10 ist mit der Emitterschicht 3 und der Kontaktschicht 4 durch die Kontaktlöcher 9 verbunden. Das heißt, die Kontaktlöcher 9 sind eine Kontaktstruktur zum Verbinden der Emitterschicht 3 und der Emitterelektrode 10. Das in 1 veranschaulichte Gate-Pad 20 ist mit der Gate-Elektrode 7 in einer nicht gezeigten Region verbunden.
  • Eine P+-Typ Kollektorschicht 12 ist im Oberflächenabschnitt auf der Seite der unteren Fläche des Halbleitersubstrats 1 ausgebildet. Oberhalb der Kollektorschicht 12, das heißt, zwischen der Drift-Schicht 15 und der Kollektorschicht 12, ist eine N+-Typ Pufferschicht 11 ausgebildet, welche eine höhere Störstellen-Spitzenkonzentration aufweist, als jene der Drift-Schicht 15. Eine mit der Kollektorschicht 12 verbundene Kollektorelektrode 13 ist auf der unteren Fläche des Halbleitersubstrats 1 ausgebildet.
  • Wenn eine Spannung, welche höher als eine Schwellenspannung ist, an der Gate-Elektrode 7 in einem Zustand anliegt, in welchem eine Vorwärtsvorspannung zwischen der Kollektorelektrode 13 und der Emitterelektrode 10 anliegt, wird ein Kanal in einem Abschnitt der Basisschicht 2 ausgebildet, welcher an die Gate-Elektrode 7 angrenzt, und die IGBT-Zelle wird in den leitenden Zustand (Ein-Zustand) versetzt. Zum Zeitpunkt des Leitens der IGBT-Zelle fließt der von der Kollektorelektrode 13 zur IGBT-Zelle fließende Strom durch die Kontaktschicht 12, die Pufferschicht 11, die Drift-Schicht 15, die Ladungsspeicherschicht 5, den in der Basisschicht 2 ausgebildeten Kanal, die Emitterschicht 3, und die Kontaktlöcher 9 zur Emitterelektrode 10. Das heißt, die Emitterschicht 3 ist eine erste Störstellendiffusionsschicht des ersten Leitfähigkeitstyps (N-Typ), welche auf dem Flächenabschnitt der Halbleiterschicht ausgebildet ist und welche als Strompfad fungiert, wenn die IGBT-Zelle leitend ist. Und die Basisschicht 2 ist eine zweite Störstellendiffusionsschicht des zweiten Leitfähigkeitstyps (P-Typ), in welcher ein als Strompfad fungierender Kanal über die Gate-Isolierschicht 6 neben der Gate-Elektrode 7 ausgebildet wird und wenn die IGBT-Zelle leitend ist.
  • Wie in den 2B und 3B veranschaulicht, ist eine Mehrzahl von IGBT-Zellen auch unterhalb des Drahtverbindungsbereichs 30 ausgebildet, wobei der mittlere Abschnitt des Drahtverbindungsbereichs 30 ausgenommen ist. Die Struktur der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 ist grundsätzlich identisch zur IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30. Wie jedoch aus einem Vergleich von 3A mit 3B ersichtlich wird, ist die Breite der Emitterschicht 3 (erste Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 in einer Draufsicht schmaler, als die Breite der Emitterschicht 3 der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30. Daher ist die Strombelastbarkeit der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 niedriger, als die Strombelastbarkeit der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
  • Es sei darauf hingewiesen, dass in der vorliegenden Spezifikation die „Strombelastbarkeit der IGBT-Zelle“ für die Strombelastbarkeit pro Flächeneinheit steht. Die Strombelastbarkeit pro Flächeneinheit ist ein Konzept, welches mit der Stromdichte der IGBT-Zelle korrespondiert. Während in Ausführungsform 1 der Abstand der IGBT-Zellen konstant gehalten wird, wird die Strombelastbarkeit der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 durch Verschmälern der Breite der Emitterschicht 3 jeder IGBT-Zelle verringert, welche sich unterhalb des Drahtverbindungsbereichs 30 befindet, um die Strombelastbarkeit zu verringern. Jedoch wird zum Beispiel eine Strombelastbarkeit der IGBT-Zellen unterhalb des Drahtverbindungsbereichs 30 selbst dann verringert (die später beschriebene Ausführungsform 2 korrespondiert hiermit), wenn der Abstand der IGBT-Zellen unterhalb des Drahtverbindungsbereichs 30 vergrößert wird, während die Strombelastbarkeit jeder der IGBT-Zellen konstant gehalten wird.
  • Wie in 2C und 3C veranschaulicht, wird unterdessen die Emitterschicht 3, welche als Strompfad dient, nicht in einer Zelle unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 ausgebildet. Dementsprechend sind die Zellen unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 Zellen, welche den Bipolarbetrieb nicht ausführen (nachfolgend als „Dummy-Zelle“ bezeichnet).
  • Ein allgemeiner IGBT setzt sich aus einem N-Kanal-MOSFET und einem PNP-Transistor (oder einem P-Kanal-MOSFET und einem NPN-Transistor) zusammen. Zum Beispiel umfasst die in 3A veranschaulichte IGBT-Zelle einen N-Kanal-MOSFET, welcher sich aus der Gate-Elektrode 7, der Emitterelektrode 3, und der Basisschicht 2 zusammensetzt, und einen PNP-Transistor, welcher sich aus der Basisschicht 2, der Drift-Schicht 15 und der Kollektorschicht 12 zusammensetzt.
  • Wenn eine positive Vorspannung an der Gate-Elektrode 7 der IGBT-Zelle in 3A anliegt, wird ein N-Kanal in der Basisschicht 2 ausgebildet und der N-Kanal-MOSFET wird eingeschaltet. Infolgedessen wird der Bipolarbetrieb, in welchem ein Strom, dessen Ladungsträger ein Elektron ist, durch den N-Kanal von der Emitterschicht 3 zur Drift-Schicht 15 fließt, in welchem sich eine Ladung in der Basis (die Drift-Schicht 15) des PNP-Transistors ansammelt, und in welchem ein Strom, dessen Ladungsträger ein Loch ist, von der Kollektorschicht 12 fließt, ausgeführt.
  • Unterdessen umfasst die Dummy-Zelle in 3 nicht die Emitterschicht 3 und umfasst nicht den N-Kanal-MOSFET. Daher wird der oben beschriebene Bipolarbetrieb in der Dummy-Zelle nicht ausgeführt, und ein Strom unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 wird unterdrückt.
  • In der Halbleitervorrichtung 100 gemäß Ausführungsform 1 kann der Wärmewert im mittleren Abschnitt des Drahtverbindungsbereichs 30 unterdrückt werden, da die Dummy-Zellen unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 in der Zellregion 101 vorgesehen sind, wodurch sie zur Verbesserung des SCSOA beitragen.
  • Durch das Vorsehen der IGBT-Zellen, welche die niedrige Strombelastbarkeit unterhalb des Drahtverbindungsbereichs 30 mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs 30 aufweisen, wird darüber hinaus nicht nur der Wärmewert im mittleren Abschnitt des Drahtverbindungsbereichs 30, sondern auch in dessen Randbereich unterdrückt. Da die Dummy-Zellen und die IGBT-Zellen, welche die niedrige Strombelastbarkeit aufweisen, im Drahtverbindungsbereich 30 vorgesehen sind, sei darauf hingewiesen, dass der Drahtverbindungsbereich 30 ein Abschnitt wird, welcher die niedrige Strombelastbarkeit lokal aufweist, aber das Bereitstellen der IGBT-Zellen, welche die hohe Strombelastbarkeit außerhalb des Drahtverbindungsbereichs 30 aufweisen, kompensiert dies, und die Abnahme der Strombelastbarkeit der gesamten Halbleitervorrichtung 100 wird unterdrückt.
  • <Ausführungsform 2>
  • 4A bis 4C sind Querschnittsansichten, welche den Zellbereich 101 der Halbleitervorrichtung 100 gemäß Ausführungsform 2 veranschaulichen. 4A veranschaulicht einen Querschnitt des Zellbereichs 101 außerhalb des Drahtverbindungsbereichs 30, 4B veranschaulicht den Zellbereich 101 unterhalb des Drahtverbindungsbereichs 30, wobei der mittlere Abschnitt des Drahtverbindungsbereichs 30 ausgenommen ist, und 4C veranschaulicht einen Querschnitt des Zellbereichs 101 unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30.
  • Wie in den 4A und 4B veranschaulicht, ist eine Mehrzahl von IGBT-Zellen außerhalb des Drahtverbindungsbereichs 30 und unterhalb des Drahtverbindungsbereichs 30 mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs 30 ausgebildet. Wie aus dem Vergleich von 4A mit 4B ersichtlich wird, ist der Abstand der Gate-Elektrode 7 in der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 jedoch länger, als der Abstand der Gate-Elektrode 7 in der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30. Daher ist die Strombelastbarkeit der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 niedriger, als die Strombelastbarkeit der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
  • Wie in 4C veranschaulicht, ist die Gate-Elektrode 7 unterdessen nicht in einer Zelle unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 ausgebildet; daher umfasst die Zelle keinen N-Kanal-MOSFET. Daher wird ein als Strompfad fungierender Kanal in der Basisschicht 2 der Zelle unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 nicht ausgebildet. Dementsprechend ist die Zelle unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 eine Dummy-Zelle, welche den Bipolarbetrieb nicht ausführt.
  • Da die Dummy-Zellen unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 im Zellbereich 101 vorgesehen sind, kann der Wärmewert in der Halbleitervorrichtung 100 gemäß Ausführungsform 2 identisch zur Ausführungsform 1 im mittleren Abschnitt des Drahtverbindungsbereichs 30 unterdrückt werden, wodurch zur Verbesserung des SCSOA beigetragen wird.
  • Durch das Vorsehen der IGBT-Zellen, welche die niedrige Strombelastbarkeit unterhalb des Drahtverbindungsbereichs 30 mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs 30 aufweisen, wird darüber hinaus nicht nur der Wärmewert im mittleren Abschnitt des Drahtverbindungsbereichs 30, sondern auch in dessen Randbereich unterdrückt. Da die Dummy-Zellen und die IGBT-Zellen, welche die niedrige Strombelastbarkeit aufweisen, im Drahtverbindungsbereich 30 vorgesehen sind, sei darauf hingewiesen, dass der Drahtverbindungsbereich 30 ein Abschnitt wird, welcher die niedrige Strombelastbarkeit lokal aufweist, aber das Bereitstellen der IGBT-Zellen, welche die hohe Strombelastbarkeit außerhalb des Drahtverbindungsbereichs 30 aufweisen, kompensiert dies, und die Abnahme der Strombelastbarkeit der gesamten Halbleitervorrichtung 100 wird unterdrückt.
  • <Ausführungsform 3>
  • 5A bis 5C sind Querschnittsansichten, welche den Zellbereich 101 der Halbleitervorrichtung 100 gemäß Ausführungsform 3 veranschaulichen. 5A veranschaulicht einen Querschnitt des Zellbereichs 101 außerhalb des Drahtverbindungsbereichs 30, 5B veranschaulicht den Zellbereich 101 unterhalb des Drahtverbindungsbereichs 30, wobei der mittlere Abschnitt des Drahtverbindungsbereichs 30 ausgenommen ist, und 5C veranschaulicht einen Querschnitt des Zellbereichs 101 unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30.
  • Wie in den 5A und 5B veranschaulicht, ist eine Mehrzahl von IGBT-Zellen außerhalb des Drahtverbindungsbereichs 30 und unterhalb des Drahtverbindungsbereichs 30 mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs 30 ausgebildet. Wie aus dem Vergleich von 5A mit 5B hervorgeht, ist die Breite des Kontaktlochs 9 (Kontaktstruktur) in der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 schmaler, als die Breite des Kontaktlochs 9 in der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30. Konkret ist der Verbindungsbereich zwischen dem Kontaktloch 9 und der Emitterelektrode 10 in der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 kleiner, als der Verbindungsbereich zwischen dem Kontaktloch 9 und der Emitterelektrode 10 in der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30. Daher ist die Strombelastbarkeit der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 niedriger, als die Strombelastbarkeit der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
  • Unterdessen, wie in 5C veranschaulicht, wird das Kontaktloch 9 nicht in der Zelle unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 ausgebildet. Daher fließt durch die Zelle unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 kein Strom. Dementsprechend sind die Zellen unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 die Dummy-Zellen, welche den Bipolarbetrieb nicht ausführen. Insbesondere fließt in Ausführungsform 2, da die Dummy-Zelle und die Emitterelektrode 10 nicht verbunden sind, auch kein Strom von der Dummy-Zelle zur Emitterelektrode 10.
  • Da die Dummy-Zellen unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 im Zellbereich 101 vorgesehen sind, kann der Wärmewert in der Halbleitervorrichtung 100 gemäß Ausführungsform 3 identisch zur Ausführungsform 1 im mittleren Abschnitt des Drahtverbindungsbereichs 30 unterdrückt werden, wodurch zur Verbesserung des SCSOA beigetragen wird.
  • Durch das Vorsehen der IGBT-Zellen, welche die niedrige Strombelastbarkeit unterhalb des Drahtverbindungsbereichs 30 mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs 30 aufweisen, wird darüber hinaus nicht nur der Wärmewert im mittleren Abschnitt des Drahtverbindungsbereichs 30, sondern auch in dessen Randbereich unterdrückt. Da die Dummy-Zellen und die IGBT-Zellen, welche die niedrige Strombelastbarkeit aufweisen, im Drahtverbindungsbereich 30 vorgesehen sind, sei darauf hingewiesen, dass der Drahtverbindungsbereich 30 ein Abschnitt wird, welcher die niedrige Strombelastbarkeit lokal aufweist, aber das Bereitstellen der IGBT-Zellen, welche die hohe Strombelastbarkeit außerhalb des Drahtverbindungsbereichs 30 aufweisen, kompensiert dies, und die Abnahme der Strombelastbarkeit der gesamten Halbleitervorrichtung 100 wird unterdrückt.
  • <Ausführungsform 4>
  • 6 und 7 sind Darstellungen, welche unterschiedliche Parameter zum Festlegen der Strombelastbarkeit der IGBT-Zelle veranschaulichen. 6 ist eine Querschnittsansicht der IGBT-Zelle, und 7 ist eine Draufsicht der Halbleiterschicht der IGBT-Zelle.
  • In den Ausführungsformen 1 bis 3 werden nachfolgende Verfahren (a) bis (c) angewendet, um die Strombelastbarkeit der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 zu verringern.
    1. (a) Die Breite W3 der Emitterschicht 3 (erste Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 schmaler ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
    2. (b) Den Abstand P7 der Gate-Elektrode 7 der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 länger ausgestalten, als jenen der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
    3. (c) Die Breite W9 des Kontaktlochs 9 der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 schmaler ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
  • Das Verfahren zur Reduzierung der Strombelastbarkeit der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 ist jedoch nicht auf die oben beschriebenen Verfahren beschränkt, und zum Beispiel können die nachfolgenden Verfahren übernommen werden.
    • (d) Die Spitzenkonzentration C3 der Störstelle in der Emitterschicht 3 (erste Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 niedriger ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
    • (e) Die Spitzenkonzentration C2 der Störstelle in der Basisschicht 2 (zweite Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 höher ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
    • (f) Die Dicke W6 der Gate-Isolierschicht der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 dicker ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
    • (g) Die Tiefe D3 der Emitterschicht 3 (erste Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 weniger tief ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
    • (h) Die Tiefe D7 des Grabens der Gate-Elektrode 7 der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 weniger tief ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30.
    • (i) Die Spitzenkonzentration C5 der Störstelle der Ladungsspeicherschicht 5 der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 geringer ausgestalten, als jene der IGBT-Zelle außerhalb des Drahtverbindungsbereichs 30. Darüber hinaus ist ein weiteres Verfahren wie folgt.
    • (j) Verteilen der Dummy-Zellen unterhalb des Drahtverbindungsbereichs 30 (das heißt, die IGBT-Zellen unterhalb des Drahtverbindungsbereichs 30 dünner ausgestalten), um die Strombelastbarkeit pro Flächeneinheit der IGBT-Zellen unterhalb des Drahtverbindungsbereichs 30 zu verringern. Die Struktur der unterhalb des Drahtverbindungsbereichs 30 verteilten Dummy-Zellen kann eine beliebige Struktur der in den Ausführungsformen 1 bis 3 beschriebenen sein.
  • Dieselben Auswirkungen wie in den Ausführungsformen 1 bis 3 können durch jedes der obigen Verfahren erhalten werden.
  • <Ausführungsform 5>
  • Es bestehen zum Beispiel Bedenken, dass in dem Fall, in dem das Verhältnis der Fläche des Drahtverbindungsbereichs 30 zum Zellbereich 101 der Halbleitervorrichtung 100 groß ist, das Anordnen von Dummy-Zellen und IGBT-Zellen mit der geringen Strombelastbarkeit unterhalb des Drahtverbindungsbereichs 30 möglicherweise die Strombelastbarkeit der gesamten Halbleitervorrichtung 100 reduziert.
  • Daher wird in Ausführungsform 5, wie im Diagramm von 8, durch das nicht Bereitstellen eines MOSFET, welcher die Strombelastbarkeit in der Zelle (Dummy-Zelle) im mittleren Abschnitt des Drahtverbindungsbereichs 30 aufweist, der Bipolarbetrieb der Zelle nicht ausgeführt, ferner wird durch das graduelle Erhöhen der Strombelastbarkeit des MOSFET in der IGBT-Zelle ausgehend von der Mitte des Drahtverbindungsbereichs 30 bis zur Außenseite, die Strombelastbarkeit der IGBT-Zelle von der Mitte des Drahtverbindungsbereichs 30 bis zur Außenseite graduell erhöht. Dadurch kann die Stromdichte des Drahtverbindungsbereichs 30 abgestuft werden, so dass die Dichte des Stroms graduell von der Mitte des Drahtverbindungsbereichs 30 nach außen zunimmt. Infolgedessen kann die Abnahme der Strombelastbarkeit der gesamten Halbleitervorrichtung 100 unterbunden werden, während der Wärmewert in der Nähe des mittleren Abschnitts des Drahtverbindungsbereichs 30 unterdrückt wird.
  • In Ausführungsform 5 sind Dummy-Zellen unterhalb des mittleren Abschnitts des Drahtverbindungsbereichs 30 angeordnet, so dass die Stromverteilung der Strombelastbarkeit des MOSFET, wie in 8 veranschaulicht, in den Zellen unterhalb des Drahtverbindungsbereichs 30 realisiert wird, und die Strombelastbarkeit des MOSFET der IGBT-Zellen unterhalb des Drahtverbindungsbereichs 30 wird höher ausgelegt, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
  • Die Strombelastbarkeit des MOSFET der IGBT-Zelle kann in der Ausführungsform 4 unter Verwendung der in 6 und 7 veranschaulichten Parameter festgelegt werden. Das heißt, die nachfolgenden Methoden können angewendet werden, um die Strombelastbarkeit des MOSFET der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 höher auszugestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    1. (a) Die Breite W3 der Emitterschicht 3 (erste Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 breiter ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    2. (b) Den Abstand P7 der Gate-Elektrode 7 der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 kürzer ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    3. (c) Die Breite W9 des Kontaktlochs 9 (Kontaktstruktur) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 breiter ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    4. (d) Die Spitzenkonzentration C2 der Störstelle in der Emitterschicht 3 (erste Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 höher ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    5. (e) Die Spitzenkonzentration der Störstelle in der Basisschicht 2 (zweite Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 niedriger ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    6. (f) Die Dicke W6 der Gate-Isolierschicht der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 dünner ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    7. (g) Die Tiefe D3 der Emitterschicht 3 (erste Störstellendiffusionsschicht) der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 tiefer ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    8. (h) Die Tiefe D7 des Grabens der Gate-Elektrode 7 der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 tiefer ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden.
    9. (i) Die Spitzenkonzentration C5 der Störstelle der Ladungsspeicherschicht 5 der IGBT-Zelle unterhalb des Drahtverbindungsbereichs 30 höher ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden. Darüber hinaus ist ein weiteres Verfahren wie folgt.
    10. (j) Die Dummy-Zellen unterhalb des Drahtverbindungsbereichs 30 verteilen und das Verhältnis der Dummy-Zellen zu den IGBT-Zellen unterhalb des Drahtverbindungsbereichs 30 niedriger ausgestalten, wenn sich die Zellen näher am äußeren Randbereich des Drahtverbindungsbereichs 30 befinden (das heißt, das Ausdünnungsverhältnis der IGBT-Zellen wird verringert, wenn sich die Zellen näher am äußeren Randbereich des Drahtbondbereichs 30 befinden).
  • Die Struktur der unterhalb des Drahtverbindungsbereichs 30 verteilten Dummy-Zellen kann eine beliebige Struktur der in den Ausführungsformen 1 bis 3 beschriebenen sein.
  • Gemäß der Halbleitervorrichtung 100 der Ausführungsform 5, kann die Abnahme der Strombelastbarkeit der gesamten Halbleitervorrichtung 100 unterbunden werden, während der Wärmewert in der Nähe des mittleren Abschnitts des Drahtverbindungsbereichs 30 unterdrückt wird. Es ist besonders effektiv, wenn das Verhältnis des Drahtverbindungsbereichs 30 zum Zellbereich 101 der Halbleitervorrichtung 100 groß ist.
  • Es sei darauf hingewiesen, dass die Ausführungsformen der vorliegenden Erfindung beliebig kombiniert werden können und geeignet modifiziert oder ausgelassen werden können, ohne den Geltungsbereich der Erfindung zu verlassen.
  • Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehenden Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen erdacht werden können, ohne den Geltungsbereich der Erfindung zu verlassen.

Claims (24)

  1. Halbleitervorrichtung umfassend: • eine Mehrzahl von Transistorzellen, welche in einer Halbleiterschicht (1) ausgebildet ist; • eine Stromelektrode (10), welche ausgebildet ist, um die Mehrzahl von Transistorzellen zu überdecken und welche als ein Strompfad fungiert, wenn sich die Mehrzahl von Transistorzellen in einem leitenden Zustand befindet; • einen Draht (10a), welcher mit der Stromelektrode (10) verbunden ist; und • Dummy-Zellen, die keinen Bipolarbetrieb ausführen, welche wenigstens unterhalb eines mittleren Abschnitts eines Drahtverbindungsbereichs (30) ausgebildet sind, der ein Bereich ist, in welchem der Draht (10a) und die Stromelektrode (10) in der Halbleiterschicht (1) verbunden sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • die Strombelastbarkeit der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) geringer ist, als die Strombelastbarkeit der Transistorzellen außerhalb des Drahtverbindungsbereichs (30).
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Transistorzellen, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befinden, eine höhere Strombelastbarkeit aufweisen.
  4. Halbleitervorrichtung nach Anspruch 1, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • die Mehrzahl von Dummy-Zellen unterhalb des Drahtverbindungsbereichs (30) verteilt ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei ein Verhältnis der Dummy-Zellen zu den Transistorzellen unterhalb des Drahtverbindungsbereichs (30) an einer Position, welche sich näher am äußeren Randbereich des Drahtverbindungsbereichs (30) befindet, geringer ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei jede der Mehrzahl von Transistorzellen umfasst: • eine Gate-Isolierschicht (6), welche auf der Halbleiterschicht (1) ausgebildet ist, • eine Gate-Elektrode (7), welche auf der Gate-Isolierschicht (6) ausgebildet ist, • eine erste Störstellendiffusionsschicht (3) eines ersten Leitfähigkeitstyps, welche auf einem Oberflächenabschnitt der Halbleiterschicht (1) ausgebildet ist und welche als der Strompfad fungiert, wenn sich die Transistorzellen in einem leitenden Zustand befinden, • eine zweite Störstellendiffusionsschicht (2) eines zweiten Leitfähigkeitstyps, welche über die Gate-Isolierschicht (6) an die Gate-Elektrode (7) angrenzt und in welcher ein Kanal als der Strompfad fungiert, wenn sich die Transistorzellen in einem leitenden Zustand befinden, und • eine Kontaktstruktur (9), durch welche die erste Störstellendiffusionsschicht (3) und die Stromelektrode (10) verbunden sind, und wobei • jede der Dummy-Zellen wenigstens ein Element aus der ersten Störstellendiffusionsschicht (3), der Gate-Elektrode (7), und der Kontaktstruktur (9) nicht enthält.
  7. Halbleitervorrichtung nach Anspruch 6, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Breite der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) schmaler ist, als eine Breite der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  8. Halbleitervorrichtung nach Anspruch 7, wobei eine Breite der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, breiter ist.
  9. Halbleitervorrichtung nach Anspruch 6, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • ein Abstand der Gate-Elektrode (7) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) länger ist, als ein Abstand der Gate-Elektrode (7) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  10. Halbleitervorrichtung nach Anspruch 9, wobei der Abstand der Gate-Elektrode (7) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, kürzer ist.
  11. Halbleitervorrichtung nach Anspruch 6, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Breite der Kontaktstruktur (9) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) schmaler ist, als eine Breite der Kontaktstruktur (9) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  12. Halbleitervorrichtung nach Anspruch 11, wobei die Breite der Kontaktstruktur (9) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, breiter ist.
  13. Halbleitervorrichtung nach Anspruch 6, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Spitzenkonzentration einer Störstelle der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) niedriger ist, als eine Spitzenkonzentration einer Störstelle der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  14. Halbleitervorrichtung nach Anspruch 13, wobei die Spitzenkonzentration der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, höher ist.
  15. Halbleitervorrichtung nach Anspruch 6, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Spitzenkonzentration einer Störstelle der zweiten Störstellendiffusionsschicht (2) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) höher ist, als eine Spitzenkonzentration einer Störstelle der zweiten Störstellendiffusionsschicht (2) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  16. Halbleitervorrichtung nach Anspruch 15, wobei eine Spitzenkonzentration einer Störstelle der zweiten Störstellendiffusionsschicht (2) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, niedriger ist.
  17. Halbleitervorrichtung nach Anspruch 6, wobei • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Dicke der Gate-Elektrode (6) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) größer ist, als eine Dicke der Gate-Elektrode (6) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  18. Halbleitervorrichtung nach Anspruch 17, wobei die Dicke der Gate-Isolierschicht (6) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, dünner ist.
  19. Halbleitervorrichtung nach Anspruch 6, wobei • in jeder der Mehrzahl von Transistorzellen die Gate-Elektrode (7) in einen in der Halbleiterschicht (1) ausgebildeten Graben gefüllt ist, • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Tiefe der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) weniger tief ist, als eine Tiefe der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  20. Halbleitervorrichtung nach Anspruch 19, wobei die Tiefe der ersten Störstellendiffusionsschicht (3) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, tiefer ist.
  21. Halbleitervorrichtung nach Anspruch 6, wobei • in jeder der Mehrzahl von Transistorzellen die Gate-Elektrode (7) in einen in der Halbleiterschicht (1) ausgebildeten Graben gefüllt ist, • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Tiefe des Grabens der Gate-Elektrode (7) jeder Transistorzelle unterhalb des Drahtverbindungsbereichs (30) weniger tief ist, als eine Tiefe des Grabens der Gate-Elektrode (7) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  22. Halbleitervorrichtung nach Anspruch 21, wobei die Tiefe des Grabens der Gate-Elektrode (7) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, tiefer ist.
  23. Halbleitervorrichtung nach Anspruch 6, wobei • jede der Mehrzahl von Transistorzellen darüber hinaus eine Ladungsspeicherschicht (5) eines ersten Leitfähigkeitstyps unterhalb der zweiten Störstellendiffusionsschicht (2) umfasst, • einige der Mehrzahl von Transistorzellen unterhalb des Drahtverbindungsbereichs (30) mit Ausnahme des mittleren Abschnitts des Drahtverbindungsbereichs (30) ausgebildet sind, und • eine Spitzenkonzentration einer Störstelle der Ladungsspeicherschicht (5) jeder Transistorzelle unterhalb der des Drahtverbindungsbereichs (30) geringer ist, als eine Spitzenkonzentration einer Störstelle der Ladungsspeicherschicht (5) jeder Transistorzelle außerhalb des Drahtverbindungsbereichs (30).
  24. Halbleitervorrichtung nach Anspruch 23, wobei die Spitzenkonzentration der Störstelle der Ladungsspeicherschicht (5) jeder Transistorzelle, welche sich näher an einem äußeren Randbereich des Drahtverbindungsbereichs (30) der Transistorzellen unterhalb des Drahtverbindungsbereichs (30) befindet, höher ist.
DE102020200060.3A 2019-01-16 2020-01-07 Halbleitervorrichtung Pending DE102020200060A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-005029 2019-01-16
JP2019005029A JP7076387B2 (ja) 2019-01-16 2019-01-16 半導体装置

Publications (1)

Publication Number Publication Date
DE102020200060A1 true DE102020200060A1 (de) 2020-07-16

Family

ID=71132447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020200060.3A Pending DE102020200060A1 (de) 2019-01-16 2020-01-07 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11322586B2 (de)
JP (1) JP7076387B2 (de)
CN (1) CN111446244A (de)
DE (1) DE102020200060A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327222B1 (ja) 2008-03-31 2009-09-09 株式会社 テツゲン セメントボンド塊成鉱の製造方法
CN110808235A (zh) * 2018-08-06 2020-02-18 珠海格力电器股份有限公司 一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022322A (ja) * 1996-06-28 1998-01-23 Denso Corp 半導体装置
JP2004363327A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP5561922B2 (ja) 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
US8530953B2 (en) * 2008-11-27 2013-09-10 Freescale Semiconductor, Inc. Power MOS transistor device and switch apparatus comprising the same
JP5407808B2 (ja) 2009-11-26 2014-02-05 トヨタ自動車株式会社 電力制御装置
JP2011193016A (ja) * 2011-05-16 2011-09-29 Renesas Electronics Corp トレンチゲート型半導体装置
JP6289635B2 (ja) 2014-06-26 2018-03-07 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200227521A1 (en) 2020-07-16
JP7076387B2 (ja) 2022-05-27
JP2020113691A (ja) 2020-07-27
US11322586B2 (en) 2022-05-03
CN111446244A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014006895B4 (de) Halbleiteranordnung
DE102011077841B4 (de) Leistungshalbleitervorrichtungen
DE112006003451B4 (de) Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE202012013723U1 (de) Halbleiterbauteil
DE102008005872A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112014006692B4 (de) Halbleiteranordnung
DE102007030805A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE19830332A1 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102015118524B4 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
DE102019215127A1 (de) Halbleitervorrichtung
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE112019000291T5 (de) Halbleiterbauteil und Leistungsmodul
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102020200060A1 (de) Halbleitervorrichtung
DE102022111103A1 (de) Halbleitervorrichtung
DE102019216131A1 (de) Halbleitervorrichtung
DE102021116586A1 (de) Halbleitervorrichtung
DE102021110549A1 (de) Halbleitervorrichtung
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence