DE102019216131A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102019216131A1
DE102019216131A1 DE102019216131.6A DE102019216131A DE102019216131A1 DE 102019216131 A1 DE102019216131 A1 DE 102019216131A1 DE 102019216131 A DE102019216131 A DE 102019216131A DE 102019216131 A1 DE102019216131 A1 DE 102019216131A1
Authority
DE
Germany
Prior art keywords
layer
region
type
channel
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019216131.6A
Other languages
English (en)
Inventor
Tetsuo Takahashi
Mitsuru Kaneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019216131A1 publication Critical patent/DE102019216131A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Eine Halbleitervorrichtung (100) umfasst einen IGBT als ein Schaltelement, und eine Diode. Der IGBT umfasst: eine p-Typ kanaldotierte Schicht (2), welche in einem Teil einer Oberflächenschicht auf einer Vorderseite eines Halbleitersubstrats ausgebildet ist; eine p+-Typ Diffusionsschicht (4) und eine n+-Typ Source-Schicht (3), welche einzeln selektiv in einem Teil einer Oberflächenschicht der p-Typ kanaldotierten Schicht (2) ausgebildet sind; und eine Emitter-Elektrode (11), welche mit der n+-Typ Source-Schicht (3) und der p+-Typ Diffusionsschicht (4) verbunden ist. Ein Teil der p-Typ kanaldotierten Schicht (2) erreicht eine Vorderseitenfläche des Halbleitersubstrats und ist mit der Emitter-Elektrode (11) verbunden. Auf der Vorderseitenfläche des Halbleitersubstrats ist die p+-Typ Diffusionsschicht (4) zwischen der p-Typ kanaldotierten Schicht (2) und einer n+-Typ Source-Schicht (3) eingefügt, und die p-Typ kanaldotierte Schicht (2) und die n+-Typ Source-Schicht (3) liegen nicht nebeneinander.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung umfassend ein Schaltelement und eine Diode, wie ein rückwärtsleitender IGBT.
  • Beschreibung des Standes der Technik
  • Allgemein weisen Halbleitervorrichtungen (Leistungsvorrichtungen) zur Leistungssteuerung unterschiedliche Anforderungen auf, wie eine Durchbruchspannungshaltefähigkeit und ein Garantieren eines sicheren Arbeitsbereichs (Strom- / Spannungsbereich für ein Element, welches in einem Betrieb nicht zerstört werden soll), und eine dieser Anforderungen ist eine Verlustreduzierung. Die Verlustreduzierung von Leistungsvorrichtungen bewirkt eine Verringerung der Größe und des Gewichts der Vorrichtung und führt dementsprechend zu einer Berücksichtigung der globalen Umwelt durch eine Verringerung des Energieverbrauchs. Darüber hinaus besteht ein Bedarf zur Realisierung solcher Charakteristiken zu niedrigstmöglichen Kosten. Als ein Mittel, um auf eine solche Anforderung zu reagieren, wurde ein rückwärtsleitender Bipolartransistor mit isoliertem Gate (RC-IGBT) vorgeschlagen, der Eigenschaften eines IGBT und Eigenschaften einer als Freilaufdiode (FWD) arbeitenden Diode in einem Chip realisiert.
  • Der rückwärtsleitende IGBT weist mehrere technische Probleme auf, und eines dieser Probleme ist ein großer Erholungsverlust im Diodenbetrieb. Im Diodenbetrieb besteht eine Kompromissbeziehung zwischen einem Teil von Charakteristiken im IGBT-Betrieb und einem Teil von Charakteristiken im Diodenbetrieb, was ein solches Problem verursacht, dass eine Übernahme einer Struktur zur Reduzierung eines Erholungsverlustes eine Verschlechterung anderer Charakteristiken verursacht.
  • Es wurden unterschiedliche Methoden zur Lösung dieses Problems vorgeschlagen. Zum Beispiel schlägt die Japanische Patentanmeldungsoffenlegungs-Nr. 3-238871 (1991) eine Methode zum Reduzieren eines Erholungsstroms einer Diode durch Reduzierung einer Tiefe einer Anodenregion der Diode und durch Reduzierung einer Störstellenkonzentration in einem rückwärtsleitenden IGBT vor. Diese Methode erfordert jedoch einen zusätzlichen Prozess zum Ausbilden der Anodenregion, was ein Problem hinsichtlich erhöhter Herstellungskosten verursacht. Da die Anodenregion der Diode und eine kanaldotierte Region des IGBT gemeinsam genutzt werden, besteht ein Problem wie eine Verschlechterung eines Reverse-Bias-höchstzulässigen-sichereren-Arbeitsbereichs (RBSOA) des IGBT.
  • Ferner schlägt beispielsweise die Japanische Patentanmeldungsoffenlegungs-Nr. 2008-192737 eine Methode zum Reduzieren eines Erholungsstroms einer Diode durch Bereitstellen einer Schadensschicht (Lebensdauersteuerschicht) in einer Diodenregion vor. Selbst mit dieser Methode ist es erforderlich, einen Prozess zum Ausbilden einer Schadensschicht hinzuzufügen, was ein Problem hinsichtlich erhöhter Herstellungskosten verursacht. Darüber hinaus besteht auch das Problem, dass die Auswirkung der Schadensschicht aufgrund eines Stromflusses von einer IGBT-Region, in welcher die Schadensschicht nicht ausgebildet ist, nicht ausreichend funktioniert.
  • Wie oben beschrieben, können die rückwärtsleitenden IGBTs der Japanischen Patentanmeldungsoffenlegungs-Nr. 3-238871 (1991) und der Japanischen Patentanmeldungsoffenlegungs-Nr. 2008-192737 einen Erholungsverlust in einem Diodenbetrieb reduzieren, aber im Gegenzug dazu entstehen Probleme wie eine verminderte Toleranz (wie eine RBSOA-Toleranz) und ein erhöhter Erholungsverlust aufgrund eines Einflusses eines Stroms von der IGBT-Region.
  • Zusammenfassung
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Erholungsverlust in einem Diodenbetrieb in einer Halbleitervorrichtung zu reduzieren, welche ein Schaltelement und eine Diode umfasst, während eine Reduzierung einer Toleranz des Schaltelements unterdrückt wird.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Schaltelement und eine Diode. Das Schaltelement umfasst: eine kanaldotierte Schicht eines ersten Leitfähigkeitstyps, welche in einem Teil einer Oberflächenschicht einer Vorderseite eines Halbleitersubstrats ausgebildet ist; eine erste Diffusionsschicht eines ersten Leitfähigkeitstyps, welche selektiv in einem Teil einer Oberflächenschicht der kanaldotierten Schicht ausgebildet ist und eine höhere Störstellenkonzentration aufweist, als jene der kanaldotierten Schicht; eine Source-Schicht eines zweiten Leitfähigkeitstyps, welche selektiv in einem Teil einer Oberflächenschicht der kanaldotierten Schicht ausgebildet ist; und eine Elektrode, welche auf einer Vorderseitenfläche des Halbleitersubstrats ausgebildet und mit der Source-Schicht und der ersten Diffusionsschicht verbunden ist. Die Diode ist zwischen der ersten Diffusionsschicht und einer zweiten Diffusionsschicht eines zweiten Leitfähigkeitstyps ausgebildet, welche in einem Teil einer Oberflächenschicht auf einer Rückseite des Halbleitersubstrats ausgebildet ist. Ein Teil der kanaldotierten Schicht erreicht eine Vorderseitenfläche des Halbleitersubstrats und ist mit der Elektrode verbunden. Auf einer Vorderseitenfläche des Halbleitersubstrats ist die erste Diffusionsschicht zwischen der kanaldotierten Schicht und der Source-Schicht eingefügt, und die kanaldotierte Schicht und die Source-Schicht liegen nicht nebeneinander.
  • Da eine Fläche der ersten Diffusionsschicht verringert wird, wenn die kanaldotierte Schicht ausgebildet wird, welche eine Fläche des Halbleitersubstrats erreicht, und ein von der ersten Diffusionsschicht in die Diode fließender Strom unterdrückt wird, wird gemäß der vorliegenden Erfindung ein Erholungsverlust der Diode reduziert. Ferner wird auf der Fläche des Halbleitersubstrats der Betrieb eines parasitären Thyristors unterdrückt und eine Verringerung der RBSOA-Toleranz des Schaltelements wird unterdrückt, da die kanaldotierte Schicht und die Source-Schicht nicht nebeneinanderliegen.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit der begleitenden Figuren deutlicher.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform;
    • 2 ist eine Draufsicht einer Zellregion der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform;
    • 3 bis 5 sind jeweils Querschnittsansichten der Zellregion der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform;
    • 6 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform;
    • 7 ist eine Draufsicht einer Zellregion der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform;
    • 8 bis 10 sind jeweils Querschnittsansichten der Zellregion der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform;
    • 11 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform;
    • 12 ist eine Draufsicht einer Zellregion der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform;
    • 13 bis 15 sind jeweils Querschnittsansichten der Zellregion der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform;
    • 16 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform;
    • 17 ist eine Draufsicht einer Zellregion der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform;
    • 18 ist eine Querschnittsansicht der Zellregion der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform;
    • 19 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform;
    • 20 ist eine Draufsicht einer Zellregion der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform;
    • 21 ist eine Querschnittsansicht der Zellregion der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform;
    • 22 bis 24 sind jeweils Querschnittsansichten einer Zellregion einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform; und
    • 25 bis 27 sind jeweils Querschnittsansichten einer Zellregion einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform.
  • Beschreibung der bevorzugten Ausführungsformen
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Draufsicht eines Halbleiter-Chips eines rückwärtsleitenden IGBT, welcher eine Halbleitervorrichtung 100 gemäß einer ersten bevorzugten Ausführungsform ist. Wie in 1 gezeigt, umfasst die Halbleitervorrichtung 100: eine Hauptelektrodenregion 101, welche mit einer Hauptelektrode 17 des rückwärtsleitenden IGBT ausgebildet ist; eine Gate-Pad-Region 102, welche mit einem Gate-Pad 18 ausgebildet ist, das eine Steuerelektrode des rückwärtsleitenden IGBT ist; und eine Randregion 103, welche mit einer Abschlussstruktur (zum Beispiel einem Schutzring oder dergleichen) der Halbleitervorrichtung 100 ausgebildet ist.
  • Unter der Hauptelektrode 17 sind eine Zelle des IGBT und eine Zelle der Diode ausgebildet, welche den rückwärtsleitenden IGBT bilden. Das heißt, die Hauptelektrodenregion 101 ist eine Zellregion, welche mit der IGBT-Zelle und der Diodenzelle ausgebildet wird (nachfolgend kann die Hauptelektrodenregion 101 auch als eine „Zellregion“ bezeichnet werden).
  • Wie in 1 gezeigt, ist die Hauptelektrodenregion 101 unterteilt in eine IGBT-Region 101a, welche eine Ausbildungsregion einer IGBT-Zelle ist, und in eine Diodenregion 101b, welche eine Ausbildungsregion einer Diodenzelle ist. Das heißt, die IGBT-Region 101a und die Diodenregion 101b sind blockförmige Regionen, welche in einer Draufsicht voneinander getrennt sind.
  • 2 ist eine vergrößerte Draufsicht eines Grenzabschnittes zwischen der IGBT-Region 101a und der Diodenregion 101b in der Zellregion (Hauptelektrodenregion 101) der Halbleitervorrichtung 100, und zeigt einen Aufbau einer Fläche des Halbleitersubstrats. Das heißt, in 2 sind die Hauptelektrode 17 und dergleichen, welche auf dem Halbleitersubstrat ausgebildet sind, nicht veranschaulicht. Des Weiteren sind die 3 bis 5 Querschnittsansichten der Zellregion der Halbleitervorrichtung 100, in welchen 3 mit dem Querschnitt entlang der Linie A1-A2 in 2 korrespondiert, 4 mit dem Querschnitt entlang der Linie B1-B2 in 2 korrespondiert, und 5 mit dem Querschnitt entlang der Linie C1-C2 in 2 korrespondiert.
  • Wie in den 3 bis 5 gezeigt, umfasst die Halbleitervorrichtung 100 eine n--Drift-Schicht 1 eines zweiten Leitfähigkeitstyps (n-Typ), welche im Halbleitersubstrat ausgebildet ist, und eine p-Typ kanaldotierte Schicht 2 eines ersten Leitfähigkeitstyps (p-Typ), welche in einem Teil einer Oberflächenschicht auf einer Vorderseite (obere Seite in den 3 bis 5) des Halbleitersubstrats ausgebildet ist. Die n--Typ Drift-Schicht 1 und die p-Typ kanaldotierte Schicht 2 sind über der IGBT-Region 101a und der Diodenregion 101b ausgebildet, und die n--Typ Drift-Schicht 1 ist unterhalb der p-Typ kanaldotierten Schicht 2 ausgebildet.
  • In einem Teil einer Oberflächenschicht der p-Typ kanaldotierten Schicht 2 existieren einzeln selektiv ausgebildet eine n+-Typ Source-Schicht 3 eines zweiten Leitfähigkeitstyps, welche eine höhere Störstellenkonzentration aufweist, als jene der n--Typ Drift-Schicht 1, und eine p+-Typ Diffusionsschicht 4, welche eine erste Diffusionsschicht eines ersten Leitfähigkeitstyps ist, welche eine höhere Störstellenkonzentration aufweist, als jene der p-Typ kanaldotierten Schicht 2.
  • Die n+-Typ Source-Schicht 3 ist in der IGBT-Region 101a ausgebildet, und die p+-Typ Diffusionsschicht 4 ist sowohl in der IGBT-Region 101a, als auch in der Diodenregion 101b ausgebildet. Wie in 5 gezeigt, existiert in der IGBT-Region 101a ferner ein Abschnitt, in welchem weder die n+-Typ Source-Schicht 3, noch die p+-Typ Diffusionsschicht 4 ausgebildet ist, und in diesem Abschnitt erreicht die p-Typ kanaldotierte Schicht 2 die Vorderseitenfläche des Halbleitersubstrats. Wie in 2 gezeigt, ist hier die p+-Typ Diffusionsschicht 4 auf der Vorderseitenfläche des Halbleitersubstrats zwischen der p-Typ kanaldotierten Schicht 2 und der n+-Typ Source-Schicht 3 eingefügt, und die p-Typ kanaldotierte Schicht 2 und die n+-Typ Source-Schicht 3 sind derart ausgebildet, dass sie nicht nebeneinanderliegen.
  • Auf der Vorderseite des Halbleitersubstrats wird ein Graben ausgebildet, welcher die n--Typ Drift-Schicht 1 erreicht. Auf einer inneren Wand und einem Boden des Grabens ist eine Gate-Isolierschicht 5 ausgebildet, und eine im Graben vergrabene Gate-Elektrode 6 ist auf der Gate-Isolierschicht 5 ausgebildet. Des Weiteren ist auf der Gate-Isolierschicht 5 eine Kappenisolierschicht 7 ausgebildet.
  • Wie in 3 gezeigt, ist in der IGBT-Region 101a der Graben, in welchem die Gate-Isolierschicht 5 vergraben ist, neben der n+-Typ Source-Schicht 3 und der p-Typ kanaldotierten Schicht 2 unter der n+-Typ Source-Schicht 3 angeordnet. Das heißt, die n+-Typ Source-Schicht 3 und die p-Typ kanaldotierte Schicht 2 unter der n+-Typ Source-Schicht 3 liegen über die Gate-Isolierschicht 5 neben der Gate-Elektrode 6. In einem EIN-Betrieb des IGBT wird in einem Abschnitt der p-Typ kanaldotierten Schicht 2 neben der Gate-Elektrode 6 ein Kanal ausgebildet, welcher als Strompfad zwischen der n--Typ Drift-Schicht 1 und der n+-Typ Source-Schicht 3 dient.
  • Wie in 2 gezeigt, sind die Gate-Elektroden 6 in einer Streifenform angeordnet. Das heißt, eine Mehrzahl von Gate-Elektroden 6 wird bereitgestellt, und sie erstrecken sich in eine Richtung und sind parallel zueinander angeordnet. Die IGBT-Region 101a ist durch die Mehrzahl von Gate-Elektroden 6 in eine Mehrzahl von IGBT-Zellen unterteilt.
  • Es sei darauf hingewiesen, dass in der ersten bevorzugten Ausführungsform eine vergrabene isolierende Schicht 15 und eine vergrabene Elektrode 16, welche einen ähnlichen Aufbau zu jenen der Gate-Isolierschicht 5 und der Gate-Elektrode 6 aufweisen, ebenfalls in der Diodenregion 101b ausgebildet sind. Die Diodenregion 101b ist durch die vergrabene Elektrode 16 in eine Mehrzahl von Diodenzellen unterteilt. Da die vergrabene Elektrode 16 nicht neben der n+-Source-Schicht 3 liegt, fungiert die vergrabene Elektrode 16 nicht als Gate-Elektrode zum EIN/AUS-Steuern des IGBT.
  • Wobei unter der n--Typ Drift-Schicht 1 eine n-Typ Pufferschicht 8 eines zweiten Leitfähigkeitstyps über die IGBT-Region 101a und die Diodenregion 101b ausgebildet ist.
  • In einem Teil einer Rückseite (untere Seite in den 3 bis 5) des Halbleitersubstrats, das heißt, im Teil der Oberflächenschicht der n-Typ Pufferschicht 8, ist darüber hinaus eine p+-Typ Kollektorschicht 9 eines ersten Leitfähigkeitstyps in der IGBT-Region 101a ausgebildet, und eine n+-Typ Kathodenschicht 10, welche eine Diffusionsschicht eines zweiten Leitfähigkeitstyps ist, ist in der Diodenregion 101b ausgebildet.
  • Durch die n--Typ Drift-Schicht 1, die p-Typ kanaldotierte Schicht 2, die n+-Typ Source-Schicht 3, die p+-Typ Diffusionsschicht 4, die Gate-Isolierschicht 5, die Gate-Elektrode 6, die n-Typ Pufferschicht 8, und die p+-Typ Kollektor-Schicht 9, welche in der IGBT-Region 101a ausgebildet sind, ist der IGBT als Schaltelement ausgestaltet. Durch die n--Typ Drift-Schicht 1, die p-Typ kanaldotierte Schicht 2, die p+-Typ Diffusionsschicht 4, die n-Typ Pufferschicht 8, und die n+-Typ Kathodenschicht 10, welche in der Diodenregion 101b ausgebildet sind, ist zusätzlich die Diode ausgestaltet. Das heißt, die Diode ist zwischen der p+-Typ Diffusionsschicht 4, welche als Anodenschicht fungiert, und der n+-Typ Kathodenschicht 10 ausgebildet.
  • Auf der Vorderseitenfläche des Halbleitersubstrats ist eine Emitter-Elektrode 11 des IGBT ausgebildet. Die Emitter-Elektrode 11 ist über der IGBT-Region 101a und der Diodenregion 101b ausgebildet, und nicht nur mit der n+-Typ Source-Schicht 3 und der p+-Typ Diffusionsschicht 4 der IGBT-Region 101a verbunden, sondern auch mit der p+-Typ Diffusionsschicht 4 der Diodenregion 101b. Folglich fungiert die Emitter-Elektrode 11 auch als eine Anoden-Elektrode der Diode. Wie oben beschrieben, erreicht ein Abschnitt der p-Typ kanaldotierten Schicht 2 der IGBT-Region 101a die Vorderseitenfläche des Halbleitersubstrats, und wie in 5 gezeigt, ist der Abschnitt der p-Typ kanaldotierten Schicht 2, welcher das Halbleitersubstrat erreicht, mit der Emitter-Elektrode 11 verbunden.
  • Auf einer Fläche einer Rückseite des Halbleitersubstrats ist eine Kollektor-Elektrode 12 des IGBT ausgebildet. Die Kollektor-Elektrode 12 ist über der IGBT-Region 101a und der Diodenregion 101b ausgebildet, und nicht nur mit der p+-Typ Kollektorschicht 9 der IGBT-Region 101a verbunden, sondern auch mit der n+-Typ Kathodenschicht 10 der Diodenregion 101b. Folglich fungiert die Kollektor-Elektrode 12 auch als eine Kathoden-Elektrode der Diode.
  • Es sei darauf hingewiesen, dass die Emitter-Elektrode 11 die in 1 gezeigte Hauptelektrode 17 ist. Des Weiteren ist die Gate-Elektrode 6 mit dem in 1 gezeigten Gate-Pad 18 in einer nicht gezeigten Region verbunden.
  • Wenn die Halbleitervorrichtung 100 als IGBT arbeitet (nachfolgend als „im IGBT-Betrieb“ bezeichnet), wird in der IGBT-Region 101a ein Kanal in der p-Typ kanaldotierten Schicht 2 neben der Gate-Elektrode 6 ausgebildet, und es wird eine elektrische Leitung zwischen der n--Typ Drift-Schicht 1 und der n+-Typ Source-Schicht 3 hergestellt. Daher fließt ein Strom von der Kollektor-Elektrode 12 zur Emitter-Elektrode 11 über die p+-Typ Kollektor-Schicht 9, die n-Typ Pufferschicht 8, die n--Typ Drift-Schicht 1, die p-Typ kanaldotierte Schicht 2 (Kanalregion), und die n+-Typ Source-Schicht 3.
  • Wenn die Halbleitervorrichtung 100 als Diode arbeitet (nachfolgend als „im Diodenbetrieb“ bezeichnet), fungieren die p-Typ kanaldotierte Schicht 2 und die p+-Typ Diffusionsschicht 4 der Diodenregion 101b ferner als eine Anode der Diode, und ein Strom fließt von der Emitter-Elektrode 11 zur Kollektor-Elektrode 12 über die p+-Diffusionsschicht 4, die p-Typ kanaldotierte Schicht 2, die n--Typ Drift-Schicht 1, die n-Typ Pufferschicht 8, und die n+-Typ Kathodenschicht 10.
  • Folglich fungiert die Halbleitervorrichtung 100 als rückwärtsleitender IGBT, welcher in der Lage ist, sowohl den Betrieb als IGBT, als auch den Betrieb als Diode, welche antiparallel zum IGBT verschaltet ist, zu realisieren.
  • Es sei darauf hingewiesen, dass in der vorliegenden bevorzugten Ausführungsform das Halbleitersubstrat aus Silizium (Si) ausgebildet ist, die Gate-Isolierschicht 5 und die Kappenisolierschicht 7 aus einer Siliziumoxidschicht (SiO2) ausgebildet sind, die Gate-Elektrode 6 und die vergrabene Elektrode 16 aus einem N-Typ Polysilizium ausgebildet sind, und die Emitter-Elektrode 11 und die Kollektor-Elektrode 12 aus einem Metall umfassend Aluminium ausgebildet sind.
  • Als Nächstes werden Merkmale der Halbleitervorrichtung 100 gemäß der ersten bevorzugten Ausführungsform und damit erzielte Auswirkungen beschrieben. In der nachfolgenden Beschreibung wird ein Verbindungsabschnitt zwischen der Emitter-Elektrode 11 und dem Halbleitersubstrat, das heißt, ein Abschnitt, welcher in Kontakt mit der Emitter-Elektrode 11 auf der Fläche des Halbleitersubstrats steht, als ein „Kontaktteil“ bezeichnet. Ein in den 3 bis 5 gezeigter Kontaktteil 13 weist auf den gesamten Verbindungsabschnitt zwischen der Emitter-Elektrode 11 und dem Halbleitersubstrat hin. Das heißt, der Kontaktteil 13 umfasst sowohl einen Verbindungsabschnitt zwischen der Elektrode 11 und dem Halbleitersubstrat der IGBT-Region 101a, als auch einen Verbindungsabschnitt zwischen der Emitter-Elektrode 11 und dem Halbleitersubstrat der Diodenregion 101b. Des Weiteren umfasst der Kontaktteil 13 eines der folgenden Elemente: einen Verbindungsabschnitt zwischen der Emitter-Elektrode 11 und der p-Typ kanaldotierten Schicht 2; einen Verbindungsabschnitt zwischen der Emitter-Elektrode 11 und der n+-Typ Source-Schicht 3; und einen Verbindungsabschnitt zwischen der Emitter-Elektrode 11 und der p+-Typ Diffusionsschicht 4.
  • In der Halbleitervorrichtung 100 gemäß der ersten bevorzugten Ausführungsform erreicht in der IGBT-Region 101a ein Teil der p-Typ kanaldotierten Schicht 2 den Kontaktteil 13, wie in 5 gezeigt, und im Kontaktteil 13 ist, wie in 2 gezeigt, die p+-Typ Diffusionsschicht 4 derart zwischen der p-Typ kanaldotierten Schicht 2 und der n+-Typ Source-Schicht 3 eingefügt, dass die p-Typ kanaldotierte Schicht 2 und die n+-Typ Source-Schicht 3 nicht nebeneinanderliegen. Ferner umfasst die p+-Typ Diffusionsschicht 4 im Kontaktteil 13, welche zwischen der p-Typ kanaldotierten Schicht 2 und der n+-Typ Source-Schicht 3 eingefügt ist, einen Abschnitt, welcher die höchste Störstellenkonzentration eines ersten Leitfähigkeitstyps (p-Typ) aufweist.
  • Des Weiteren sind eine Dicke (eine Tiefe von der Vorderseitenfläche des Halbleitersubstrats) und eine Störstellenkonzentration der p-Typ kanaldotierten Schicht 2 einheitlich über der IGBT-Region 101a und der Diodenregion 101b, und ferner sind eine Dicke und eine Störstellenkonzentration der p+-Typ Diffusionsschicht 4 ebenfalls einheitlich über der IGBT-Region 101a und der Diodenregion 101b.
  • Solch eine Struktur kann ausgebildet werden, indem eine Muster einer Transfermaske zum Ausbilden der n+-Typ Source-Schicht 3 oder p+-Typ Diffusionsschicht 4 in einem Herstellungsverfahren eines allgemeinen rückwärtsleitenden IGBT verändert wird (eine Struktur, in welcher die n+-Typ Source-Schicht 3 oder die p+-Typ Diffusionsschicht 4 auf dem gesamten Teil der Oberflächenschicht der p-Typ kanaldotierten Schicht 2 ausgebildet ist, und in welcher die p-Typ kanaldotierte Schicht 2 den Kontaktteil 13 nicht erreicht). Das heißt, der rückwärtsleitende IGBT gemäß der ersten bevorzugten Ausführungsform kann ausgebildet werden, ohne einen neuen Schritt zu einem Herstellungsverfahren eines allgemeinen rückwärtsleitenden IGBT hinzuzufügen, und eine Zunahme der Herstellungskosten kann unterbunden werden.
  • Im Diodenbetrieb der Halbleitervorrichtung 100 fließt ein Hauptstrom durch Injektion eines positiven Lochs von der p+-Typ Diffusionsschicht 4 der Diodenregion 101b. Wenn jedoch eine große Anzahl der positiven Löcher auch von einer parasitären Diode, welche durch die p+-Typ Diffusionsschicht 4 der IGBT-Region 101a, welche in der Nähe davon liegt, injiziert werden, verursacht dies eine Zunahme des Erholungsverlustes. In der Halbleitervorrichtung 100 gemäß der ersten bevorzugten Ausführungsform ist, da die p-Typ kanaldotierte Schicht 2, welche die Fläche des Halbleitersubstrats erreicht, in der IGBT-Region 101a ausgebildet ist, ein Bereich der p+-Typ Diffusionsschicht 4, welcher in der IGBT-Region 101a ausgebildet ist, klein im Vergleich zu jenem eines allgemeinen rückwärtsleitenden IGBT. Dadurch wird der Einfluss einer parasitären Diode unterdrückt und ein Erholungsverlust reduziert.
  • Ferner ist in der Halbleitervorrichtung 100 der ersten bevorzugten Ausführungsform die p-Typ kanaldotierte Schicht 2, welche eine geringere Störstellenkonzentration aufweist, als jene der p+-Typ Diffusionsschicht 4, mit der Emitter-Elektrode 11 in einem Teil der IGBT-Region 101a verbunden. Zum Beispiel entsteht in einem Fall, in dem ein Kontaktwiderstand zwischen der p-Typ Region der IGBT-Region 101a und der Emitter-Elektrode 11 hoch ist, ein Problem, dass ein steuerbarer Strom des IGBT aufgrund eines Betriebs eines parasitären Thyristors abnimmt, welcher durch die n+-Typ Source-Schicht 3, die p-Typ kanaldotierte Schicht 2, die n--Typ Drift-Schicht 1, und die p+-Typ Kollektor-Schicht 9 im IGBT-Betrieb der Halbleitervorrichtung 100 ausgebildet wird, und der RBSOA nimmt ab (die RBSOA-Toleranz nimmt ab). In der Halbleitervorrichtung der ersten bevorzugten Ausführungsform ist die p+-Typ Diffusionsschicht 4, welche eine hohe Störstellenkonzentration aufweist, im Kontaktteil 13 unmittelbar neben der n+-Typ Source-Schicht 3 angeordnet, und die p-Typ kanaldotierte Schicht 2, welche einen relativ hohen Kontaktwiderstand mit der Emitter-Elektrode 11 aufweist, ist derart ausgestaltet, dass sie nicht neben der n+-Typ Source-Schicht 3 liegt. Mit diesem Aufbau ist es möglich, einen Betrieb des parasitären Thyristors zu hemmen und eine Reduzierung in der RBSOA-Toleranz zu unterdrücken.
  • Währenddessen wird eine Breite der p+-Typ Diffusionsschicht 4 vorzugsweise unter Berücksichtigung einer Diffusionsdistanz von Störstellen festgelegt. Die p+-Typ Diffusionsschicht 4 wird durch selektives Implantieren von p-Typ Störstellen in das Halbleitersubstrat ausgebildet mittels Ionenimplantation unter Verwendung einer Maske, welche durch eine photolithographische Methode ausgebildet wird, und durch zusätzliches Ausführen einer Wärmebehandlung, um die Störstellen bis in eine erforderliche Tiefe zu verbreiten. In einem Endteil der störstellenimplantierten Region, verbreitet sich die Störstelle nicht nur in einer Tiefenrichtung, sondern auch in einer seitlichen Richtung. Gewöhnlich entspricht die Diffusionsdistanz in der seitlichen Richtung ungefähr 0,7 bis 0,8-mal der Diffusionsdistanz in der Tiefenrichtung. Um eine Breite der p+-Typ Diffusionsschicht 4 in geeigneter Weise auszubilden, ist es daher wünschenswert, die Breite der p+-Typ Diffusionsschicht 4 derart auszulegen, dass sie 70 % oder mehr einer Übergangstiefe der p+-Typ Diffusionsschicht 4 entspricht.
  • Entsprechend der Halbleitervorrichtung 100 gemäß der ersten bevorzugten Ausführungsform, ist es wie oben beschrieben möglich, den Erholungsverlust im Diodenbetrieb zu reduzieren, während eine Reduzierung der Toleranz des IGBT und die Zunahme der Anzahl von Herstellungsschritten unterdrückt werden kann.
  • <Zweite bevorzugte Ausführungsform>
  • 6 ist eine Draufsicht eines Halbleiter-Chips eines rückwärtsleitenden IGBT, welche eine Halbleitervorrichtung 100 gemäß einer zweiten bevorzugten Ausführungsform ist. 7 ist eine vergrößerte Draufsicht eines Grenzabschnittes zwischen einer IGBT-Region 101a und einer Diodenregion 101b in einer Zellregion (Hauptelektrodenregion 101) der Halbleitervorrichtung 100 gemäß der zweiten bevorzugten Ausführungsform, und zeigt einen Aufbau einer Fläche eines Halbleitersubstrats. Des Weiteren sind die 8 bis 10 Querschnittsansichten der Zellregion der Halbleitervorrichtung 100 gemäß der zweiten bevorzugten Ausführungsform, in welcher 8 mit dem Querschnitt entlang der Linie D1-D2 in 7 korrespondiert, 9 mit dem Querschnitt entlang der Linie E1-E2 in 7 korrespondiert, und 10 mit dem Querschnitt entlang der Linie F1-F2 in 7 korrespondiert. Es sei darauf hingewiesen, dass in den 6 bis 10 Elemente, welche ähnliche Funktionen aufweisen, wie jene der Elemente, die in den 1 bis 5 gezeigt sind, mittels derselben Bezugszeichen gekennzeichnet sind, und deren detaillierte Beschreibung hier ausgelassen wird.
  • Ebenfalls in der Halbleitervorrichtung 100 der zweiten bevorzugten Ausführungsform erreicht ein Teil einer p-Typ kanaldotierten Schicht 2, ähnlich wie in der ersten bevorzugten Ausführungsform, eine Vorderseitenfläche (Kontaktteil 13) des Halbleitersubstrats und ist mit einer Emitter-Elektrode 11 verbunden. Ferner ist im Kontaktteil 13 eine p+-Typ Diffusionsschicht 4 zwischen der p-Typ kanaldotierten Schicht 2 und einer n+-Typ Source-Schicht 3 eingefügt, und die p-Typ kanaldotierte Schicht 2 und die n+-Typ Source-Schicht 3 liegen nicht nebeneinander.
  • In der zweiten bevorzugten Ausführungsform ist ein Abschnitt der p-Typ kanaldotierten Schicht 2 im IGBT 101a, welcher mit der Emitter-Elektrode 11 verbunden ist (ein Abschnitt, der den Kontaktteil 13 erreicht), nicht in allen IGBT-Zellen ausgebildet, sondern ist exklusiv in einigen der IGBT-Zellen ausgebildet. Konkreter wird in der IGBT-Region 101a der Abschnitt der p-Typ kanaldotierten Schicht 2, welche mit der Emitter-Elektrode 11 verbunden ist, wenigstens in der neben der Diodenregion 101b liegenden IGBT-Zelle ausgebildet. Im Beispiel der 7 bis 10 ist der Abschnitt der p-Typ kanaldotierten Schicht 2, welcher mit der Emitter-Elektrode 11 verbunden ist, exklusiv in der IGBT-Zelle ausgebildet, welche neben der Diodenregion 101b liegt.
  • Folglich ist es selbst in einem Aufbau, in welchem die p-Typ kanaldotierte Schicht 2 ausschließlich in einigen der IGBT-Zellen mit der Emitter-Elektrode 11 verbunden ist, möglich, eine Auswirkung einer Reduzierung eines Betriebs der parasitären Diode und des Erholungsverlustes im Diodenbetrieb ähnlich zur ersten bevorzugten Ausführungsform zu erhalten, da eine Fläche der p+-Typ Diffusionsschicht 4 in der IGBT-Region 101a reduziert wird. Ferner ist die p+-Typ Diffusionsschicht 4, welche eine hohe Störstellenkonzentration aufweist, im Kontaktteil 13 der IGBT-Region 101a unmittelbar neben der n+-Typ Source-Schicht 3 angeordnet, und die p-Typ kanaldotierte Schicht 2 ist derart ausgestaltet, dass sie nicht neben der n+-Typ Source-Schicht 3 liegt, sodass es möglich ist, einen Betrieb des parasitären Thyristors zu hemmen und eine Reduzierung der RBSOA-Toleranz im IGBT-Betrieb zu unterbinden.
  • Im Beispiel der 7 bis 10 ist der Abschnitt der p-Typ kanaldotierten Schicht 2, welcher mit der Emitter-Elektrode 11 verbunden ist, exklusiv in einer Reihe der IGBT-Zellen neben der Diodenregion 101b ausgebildet, aber kann in einer Mehrzahl von Reihen von IGBT-Zellen von einer Seite nahe der Diodenregion 101b ausgebildet sein. Ein Bereich in welchem der Abschnitt der p-Typ kanaldotierten Schicht 2, welcher mit der Emitter-Elektrode 11 verbunden ist, angeordnet ist, umfasst eine Region mit einer identischen Distanz wie eine Dicke des Halbleitersubstrats oder eine Distanz von ungefähr zweimal der Dicke von einer Grenze zwischen der IGBT-Region 101a und der Diodenregion 101b in Richtung der IGBT-Region 101a. Indem so verfahren wird, kann der oben erwähnte Bereich die Region überdecken, in welcher sich Träger ausbreiten, wenn die Halbleitervorrichtung 100 bestromt wird, und ein Betrieb der parasitären Diode kann effektiv unterdrückt werden.
  • Ferner kann im Hinblick auf ein Herstellungsverfahren eines allgemeinen rückwärtsleitenden IGBT die Zunahme von Herstellungskosten unterbunden werden, da die Halbleitervorrichtung 100 der zweiten bevorzugten Ausführungsform auch durch Änderung eines Musters einer Transfermaske zum Ausbilden der n+-Typ Source-Schicht 3 oder der p+-Typ Diffusionsschicht 4 ausgebildet werden kann, und es nicht notwendig ist, die Anzahl von Herstellungsschritten zu erhöhen.
  • <Dritte bevorzugte Ausführungsform>
  • 11 ist eine Draufsicht eines Halbleiter-Chips eines rückwärtsleitenden IGBT, welcher eine Halbleitervorrichtung 100 gemäß einer dritten bevorzugten Ausführungsform ist. 12 ist eine vergrößerte Draufsicht eines Grenzabschnittes zwischen einer IGBT-Region 101a und einer Diodenregion 101b in einer Zellregion (Hauptelektrodenregion 101) der Halbleitervorrichtung 100 gemäß der dritten bevorzugten Ausführungsform, und zeigt einen Aufbau einer Fläche eines Halbleitersubstrats. Des Weiteren sind die 13 bis 15 Querschnittsansichten der Zellregion der Halbleitervorrichtung 100 gemäß der dritten bevorzugten Ausführungsform, in welchen 13 mit dem Querschnitt entlang der Linie G1-G2 in 12 korrespondiert, 14 mit dem Querschnitt entlang der Linie H1-H2 in 12 korrespondiert, und 15 mit dem Querschnitt entlang der Linie 11-12 in 12 korrespondiert. Es sei darauf hingewiesen, dass in den 11 bis 15 Elemente, welche ähnliche Funktionen aufweisen, wie jene der Elemente, die in den 1 bis 5 gezeigt sind, mittels derselben Bezugszeichen gekennzeichnet sind, und deren detaillierte Beschreibung hier ausgelassen wird.
  • Ebenfalls in der Halbleitervorrichtung 100 der dritten bevorzugten Ausführungsform, ähnlich zur ersten bevorzugten Ausführungsform, erreicht ein Teil einer p-Typ kanaldotierten Schicht 2 eine Vorderseitenfläche (Kontaktteil 13) des Halbleitersubstrats und ist mit einer Emitter-Elektrode 11 verbunden. Ferner ist im Kontaktteil 13 eine p+-Typ Diffusionsschicht 4 zwischen der p-Typ kanaldotierten Schicht 2 und einer n+-Typ Source-Schicht 3 eingefügt, und die p-Typ kanaldotierte Schicht 2 und die n+-Typ Source-Schicht 3 liegen nicht nebeneinander.
  • In der dritten bevorzugten Ausführungsform ist auch in der Diodenregion 101b ein Abschnitt vorgesehen, in welchem die p+-Typ Diffusionsschicht 4 nicht ausgebildet ist, und die p-Typ kanaldotierte Schicht 2 erreicht eine Fläche des Halbleitersubstrats und ist mit der Emitter-Elektrode 11 verbunden. In den in den 12 bis 15 gezeigten Beispielen ist die p+-Typ Diffusionsschicht 4 in einem schachbrettartigen Muster (Zickzack) in der Diodenregion 101b ausgebildet, und der Abschnitt der p-Typ kanaldotierten Schicht 2, welcher mit der Emitter-Elektrode 11 verbunden ist, ist ebenfalls in einem schachbrettartigen Muster ausgebildet.
  • Gemäß der Halbleitervorrichtung 100 der dritten bevorzugten Ausführungsform kann eine ähnliche Auswirkung erzielt werden, wie jene der ersten bevorzugten Ausführungsform, da die IGBT-Region 101a einen ähnlichen Aufbau wie jenen der ersten bevorzugten Ausführungsform aufweist. Da die p-Typ kanaldotierte Schicht 2 in der Diodenregion 101b ferner in einem Teil des Kontaktteils 13 ausgebildet ist, wird eine substantielle Störstellenkonzentration in einer Anodenregion der Diode verringert, und wodurch die Auswirkung einer Reduzierung eines Erholungsverlustes in einem Diodenbetrieb erzielt werden kann.
  • Allgemein besteht eine Kompromissbeziehung zwischen einer Durchlassspannung (Vf) und einem Erholungsverlust (Err) in einer Diodencharakteristik. Es ist effektiv eine p-Typ Störstellenkonzentration der Anode zu verringern, um den Erholungsverlust zu reduzieren, und es ist effektiv die p-Typ Störstellenkonzentration der Anode zu erhöhen, um die Durchlassspannung zu reduzieren. Daher wird ein Bereich eines Abschnittes der p-Typ kanaldotierten Schicht 2, welche mit der Emitter-Elektrode 11 in der Diodenregion 101b verbunden ist, vorzugsweise in Übereinstimmung mit den erforderlichen Charakteristiken der Diode festgelegt.
  • Ferner ist in der dritten bevorzugten Ausführungsform die p+-Typ Diffusionsschicht 4 der Diodenregion 101b in einem einheitlichen Schachbrettmuster angeordnet. Dadurch wird erreicht, dass ein durch die Diodenregion 101b im Diodenbetrieb fließender Strom zweidimensional so einheitlich wie möglich ist.
  • Während dies zum Beispiel in der Diodenregion 101b angewendet wird, durch Verringern einer Dichte (Flächenverhältnis) der p+-Typ Diffusionsschicht 4, je näher diese an der IGBT-Region 101a liegt (mit anderen Worten, durch Erhöhen eines Flächenverhältnisses des Abschnitts der p-Typ kanaldotierten Schicht 2, welche mit der Emitter-Elektrode 11 verbunden ist, wenn die Region näher an der IGBT-Region 101a liegt), ist es möglich, die substantielle p-Typ Störstellenkonzentration der Anode in der Nähe der Grenze zwischen der IGBT-Region 101a und der Diodenregion 101b zu reduzieren. In einem solchen Aufbau wird eine Leitfähigkeitsmodulation an der Grenze zwischen dem IGBT und der Diode zum Zeitpunkt des Leitens reduziert, und die Auswirkung der Reduzierung des parasitären Betriebs des IGBT auf die Diode kann erhalten werden.
  • Wenn eine Mehrzahl von Diodenzellen wie in der vorliegenden bevorzugten Ausführungsform in der Diodenregion 101b bereitgestellt wird, ist das Flächenverhältnis der p+-Typ Diffusionsschicht 4 in der Diodenzelle, welche neben der IGBT-Region 101a liegt, vorzugsweise höher, als das Flächenverhältnis der p+-Typ Diffusionsschicht 4 in der Diodenzelle, welche nicht neben der IGBT-Region 101a liegt.
  • <Vierte bevorzugte Ausführungsform>
  • 16 ist eine Draufsicht eines Halbleiter-Chips eines rückwärtsleitenden IGBT, welcher eine Halbleitervorrichtung 100 gemäß einer vierten bevorzugten Ausführungsform ist. 17 ist eine vergrößerte Draufsicht eines Grenzabschnittes zwischen einer IGBT-Region 101a und einer Diodenregion 101b in einer Zellregion (Hauptelektrodenregion 101) der Halbleitervorrichtung 100 gemäß der vierten bevorzugten Ausführungsform, und zeigt einen Aufbau einer Fläche eines Halbleitersubstrats. Des Weiteren ist 18 eine Querschnittsansicht der Zellregion der Halbleitervorrichtung 100 gemäß der vierten bevorzugten Ausführungsform, und korrespondiert mit dem Querschnitt entlang der Linie J1-J2 in 17.Es sei darauf hingewiesen, dass in den 16 bis 18 Elemente, welche ähnliche Funktionen aufweisen, wie jene der Elemente, die in den 1 bis 5 gezeigt sind, mittels derselben Bezugszeichen gekennzeichnet sind, und deren detaillierte Beschreibung hier ausgelassen wird.
  • In der Halbleitervorrichtung 100 der vierten bevorzugten Ausführungsform ist eine Mehrzahl von IGBT-Zellen in der IGBT-Region 101a in einer Streifenform unterteilt. Das heißt, eine n+-Typ Source-Schicht 3 erstreckt sich entlang eines Grabens in einer Gate-Elektrode 6 in einer Streifenform. Des Weiteren erreicht ein Teil einer p-Typ kanaldotierten Schicht 2, ähnlich wie in der ersten bevorzugten Ausführungsform, eine Vorderseitenfläche (Kontaktteil 13) des Halbleitersubstrats und ist mit der Emitter-Elektrode 11 verbunden. Ferner ist eine p+-Typ Diffusionsschicht 4 im Kontaktteil 13 zwischen der p-Typ kanaldotierten Schicht 2 und der n+-Typ Source-Schicht 3 eingefügt, und die p-Typ kanaldotierte Schicht 2 und die n+-Typ Source-Schicht 3 liegen nicht nebeneinander. Infolgedessen, da wie in 17 gezeigt, auf der Vorderseitenfläche des Halbleitersubstrats der IGBT-Region 101a der Abschnitt der p-Typ kanaldotierten Schicht 2, welcher mit der Emitter-Elektrode 11 verbunden ist, durch die p+-Typ Diffusionsschichten 4 eingefasst ist, liegt der Abschnitt alleine neben der p+-Typ Diffusionsschicht 4.
  • Ebenfalls in der Halbleitervorrichtung 100 der vierten bevorzugten Ausführungsform, kann eine Auswirkung ähnlich zu jener der ersten bevorzugten Ausführungsform erhalten werden, da die p-Typ kanaldotierte Schicht 2, die n+-Typ Source-Schicht 3, und die p+-Typ Diffusionsschicht 4 im Kontaktteil 13 der IGBT-Region 101a die obigen Merkmale aufweist, welche ähnlich sind zu jenen der ersten bevorzugten Ausführungsform.
  • Des Weiteren ist in der vierten bevorzugten Ausführungsform die p+-Typ Diffusionsschicht 4 tiefer ausgebildet, als die n+-Typ Source-Schicht 3, und ein Teil der p+-Typ Diffusionsschicht 4 ist bis unter die n+-Typ Source-Schicht 3 erweitert, in einem Abschnitt, in welchem die p+-Typ Diffusionsschicht 4 und die n+-Typ Source-Schicht 3 nebeneinanderliegen. Da die p-Typ Störstellenkonzentration direkt unterhalb der n+-Typ Source-Schicht 3 in einer Region hoch ist, welche einen MOS-Kanalabschnitt nicht beeinflusst (eine Region, welche von der Gate-Isolierschicht 5 getrennt ist), können mit diesem Aufbau Auswirkungen einer Unterdrückung eines Betriebs des parasitären Thyristors, einer Verbesserung des steuerbaren Stroms, und eines erweiterten RBSOA erzielt werden.
  • Darüber hinaus kann auch in der Halbleitervorrichtung 100 gemäß weiterer bevorzugter Ausführungsformen, eine ähnliche Auswirkung erzielt werden, indem die p+-Typ Diffusionsschicht 4 tiefer als die n+-Typ Source-Schicht 3 ausgebildet wird, und durch Erweitern eines Teils der p+-Typ Diffusionsschicht 4 unter der n+-Typ Source-Schicht 3 in einer Region, welche den MOS-Kanalabschnitt nicht beeinflusst.
  • <Fünfte bevorzugte Ausführungsform>
  • 19 ist eine Draufsicht eines Halbleiter-Chips eines rückwärtsleitenden IGBT, welcher eine Halbleitervorrichtung 100 gemäß einer fünften bevorzugten Ausführungsform ist. 20 ist eine vergrößerte Draufsicht eines Grenzabschnittes zwischen einer IGBT-Region 101a und einer Diodenregion 101b in einer Zellregion (Hauptelektrodenregion 101) der Halbleitervorrichtung 100 gemäß der fünften bevorzugten Ausführungsform, und zeigt einen Aufbau einer Fläche eines Halbleitersubstrats. Ferner ist 21 eine Querschnittsansicht der Zellregion der Halbleitervorrichtung 100 gemäß der fünften bevorzugten Ausführungsform, und korrespondiert mit dem Querschnitt entlang der Linie K1-K2 in 20.Es sei darauf hingewiesen, dass in den 19 bis 21 Elemente, welche ähnliche Funktionen aufweisen, wie jene der Elemente, die in den 1 bis 5 gezeigt sind, mittels derselben Bezugszeichen gekennzeichnet sind, und deren detaillierte Beschreibung hier ausgelassen wird.
  • In der Halbleitervorrichtung 100 der fünften bevorzugten Ausführungsform ist eine Mehrzahl von IGBT-Zellen in einer Gitterform in der IGBT-Region 101a unterteilt. Das heißt, eine n+-Typ Source-Schicht 3 ist in einer Rahmenform entlang eines Grabens einer gitterförmigen Gate-Elektrode 6 ausgebildet. Des Weiteren erreicht ein Teil einer p-Typ kanaldotierten Schicht 2, ähnlich wie in der ersten bevorzugten Ausführungsform, eine Vorderseitenfläche (Kontaktteil 13) des Halbleitersubstrats und ist mit der Emitter-Elektrode 11 verbunden. Ferner ist eine p+-Typ Diffusionsschicht 4 im Kontaktteil 13 zwischen der p-Typ kanaldotierten Schicht 2 und der n+-Typ Source-Schicht 3 eingefügt, und die p-Typ kanaldotierte Schicht 2 und die n+-Typ Source-Schicht 3 liegen nicht nebeneinander. Da der Abschnitt der p-Typ kanaldotierten Schicht 2, welcher mit der Emitter-Elektrode 11 verbunden ist, näher am Zentrum jeder IGBT-Zelle liegt und durch die p+-Typ Diffusionsschicht 4 umgeben ist, liegt der Abschnitt auf einer Vorderseitenfläche des Halbleitersubstrats infolgedessen ausschließlich neben der p+-Typ Diffusionsschicht 4.
  • Da die p-Typ kanaldotierte Schicht 2, die n+-Typ Source-Schicht 3, und die p+-Typ Diffusionsschicht 4 im Kontaktteil 13 der IGBT-Region 101a über ähnliche Merkmale verfügen, wie jene in der ersten bevorzugten Ausführungsform, kann auch in der Halbleitervorrichtung 100 der fünften bevorzugten Ausführungsform eine Auswirkung ähnlich zu jener der ersten bevorzugten Ausführungsform erzielt werden.
  • <Sechste bevorzugte Ausführungsform>
  • In einer sechsten bevorzugten Ausführungsform ist in einer Diodenregion 101b der Halbleitervorrichtung 100 eine Schadensschicht zum Fördern einer Rekombination überschüssiger Ladungsträger auf einer p+-Typ Diffusionsschicht 4 vorgesehen, um eine Anodenschicht und eine n--Typ Drift-Schicht 1 unter einer p-Typ kanaldotierten Schicht 2 zu sein.
  • 22 bis 24 sind Querschnittsansichten einer Zellregion der Halbleitervorrichtung 100 gemäß der sechsten bevorzugten Ausführungsform. Hier ist ein Beispiel gezeigt, in welchem eine Schadensschicht 14 in der Diodenregion 101b der Halbleitervorrichtung 100 der ersten bevorzugten Ausführungsform ausgebildet ist. Das heißt, 22 korrespondiert mit dem Querschnitt entlang der Linie A1-A2 in 2, 23 korrespondiert mit dem Querschnitt entlang der Linie B1-B2 in 2, und 24 korrespondiert mit dem Querschnitt entlang der Linie C1-C2 in 2.
  • In der Halbleitervorrichtung 100 der sechsten bevorzugten Ausführungsform kann, da eine IGBT-Region 101a über einen ähnlichen Aufbau verfügt, wie jener der ersten bevorzugten Ausführungsform, eine ähnliche Auswirkung wie jene der ersten bevorzugten Ausführungsform erzielt werden. Die Schadensschicht 14 zum Fördern einer Rekombination überschüssiger Ladungsträger ist ferner in der Diodenregion 101b vorgesehen, und wodurch die Auswirkung zum Reduzieren des Erholungsverlustes im Diodenbetrieb verbessert werden können.
  • Es sei darauf hingewiesen, dass wenn ein Strom von der IGBT-Region 101a, welche nicht mit der Schadensschicht 14 ausgebildet wurde, groß ist, die Auswirkung der Schadensschicht 14 reduziert sein kann. In der vorliegenden bevorzugten Ausführungsform ist jedoch ein Bereich der p+-Typ Diffusionsschicht 4, welcher in der IGBT-Region 101a ausgebildet ist, klein, da die p-Typ kanaldotierte Schicht 2, welche die Fläche des Halbleitersubstrats erreicht, in der IGBT-Region 101a ausgebildet ist. Daher wird der Strom von der IGBT-Region 101a unterdrückt, und womit die Auswirkung einer Reduzierung der Schadensschicht 14 gehemmt werden kann.
  • Zur Herstellung der Halbleitervorrichtung 100 gemäß der sechsten bevorzugten Ausführungsform ist jedoch ein Ausbildungsprozess der Schadensschicht 14 erforderlich. Der Ausbildungsprozess der Schadensschicht 14 kann zum Beispiel im nachfolgenden Verfahren ausgeführt werden.
  • Nach dem Überdecken einer von der Diodenregion 101b abweichenden Region, dem Überdecken des Halbleitersubstrats mit einer Maske (zum Beispiel eine Metallmaske oder dergleichen), welche eine bestimmte Dicke aufweist, in welcher eine Ausbildungsregion der Schadensschicht 14 geöffnet wird, werden zunächst geladene Teilchen wie Protonen (H+) eingestrahlt. Infolgedessen ist es möglich, eine Kristallfehlerschicht in einer spezifischen Tiefe der Diodenregion 101b auszubilden, während das Einleiten geladener Teilchen in die IGBT-Region 101a unterdrückt wird. Anschließend wird eine Wärmebehandlung auf dem Halbleitersubstrat ausgeführt, um die Schadensschicht 14 auszubilden, in welcher ein Ausmaß einer Rekombination derart angepasst wird, dass gewünschte elektrische Charakteristiken erhalten werden.
  • In der vorliegenden bevorzugten Ausführungsform ist ein Beispiel gezeigt, in welchem die Schadensschicht 14 lokal in einer Tiefe nahe der Anodenschicht (die p+-Typ Diffusionsschicht 4 und die p-Typ kanaldotierte Schicht 2) ausgebildet ist, aber es ist auch möglich, die Schadensschicht 14 über der gesamten Diodenregion 101b auszubilden. Die Tiefe, in welcher die Schadensschicht 14 ausgebildet ist, kann in Übereinstimmung mit einer Energie der geladenen Teilchen bestimmt werden, und kann in Übereinstimmung mit den gewünschten Charakteristiken angepasst werden.
  • Obwohl hier die Struktur, in welcher die Schadensschicht 14 in der Halbleitervorrichtung 100 der ersten bevorzugten Ausführungsform bereitgestellt ist, gezeigt wurde, ist die Schadensschicht 14 der sechsten bevorzugten Ausführungsform aber auch anwendbar auf die von der ersten bevorzugten Ausführungsform abweichende Halbleitervorrichtung 100.
  • <Siebte bevorzugte Ausführungsform>
  • In einer siebten bevorzugten Ausführungsform ist eine in einer Diodenregion 101b einer Halbleitervorrichtung 100 vorgesehene vergrabene Elektrode 16 mit einer Emitter-Elektrode 11 verbunden.
  • 25 bis 27 sind Querschnittsansichten einer Zellregion der Halbleitervorrichtung 100 gemäß der siebten bevorzugten Ausführungsform. Hier ist ein Beispiel gezeigt, in welchem bezüglich der Halbleitervorrichtung 100 der ersten bevorzugten Ausführungsform eine Kappenisolierschicht 7 auf einer vergrabenen isolierenden Schicht 15 der Diodenregion 101b ausgelassen wird, und die vergrabene isolierende Schicht 15 ist mit der Emitter-Elektrode 11 verbunden. Das heißt, 25 korrespondiert mit dem Querschnitt entlang der Linie A1-A2 in 2, 26 korrespondiert mit dem Querschnitt entlang der Linie B1-B2 in 2, und 27 korrespondiert mit dem Querschnitt entlang der Linie C1-C2 in 2.
  • In der Halbleitervorrichtung 100 der sechsten bevorzugten Ausführungsform kann, da eine IGBT-Region 101a über einen ähnlichen Aufbau verfügt, wie jener der ersten bevorzugten Ausführungsform, eine ähnliche Auswirkung wie jene der ersten bevorzugten Ausführungsform erzielt werden. Durch das Festlegen der vergrabenen isolierenden Schicht 15 der Diodenregion 101b auf ein Emitter-Potential, wird ferner eine Gate-Kapazität des gesamten Halbleiter-Chips verringert, und ein Erholungsverlust im Diodenbetrieb kann reduziert werden.
  • Bezüglich des Herstellungsverfahrens der ersten bevorzugten Ausführungsform ist es in der sechsten bevorzugten Ausführungsform außerdem ausreichend, ausschließlich ein Muster eines Grabens, in welchem die vergrabene isolierende Schicht 15 und die vergrabene Elektrode 16 ausgebildet sind und ein Muster der Kappenisolierschicht 7 zu ändern, so dass es nicht notwendig ist, einen Herstellungsprozess hinzuzufügen.
  • Hier ist ein Aufbau gezeigt, in welchem eine vergrabene isolierende Schicht 15 mit der Emitter-Elektrode 11 in der Halbleitervorrichtung 100 der ersten bevorzugten Ausführungsform verbunden ist. Die siebte bevorzugte Ausführungsform ist jedoch auch auf eine von der ersten bevorzugten Ausführungsform abweichende Halbleitervorrichtung 100 anwendbar.
  • <Modifikation>
  • In jeder vorstehend bevorzugten Ausführungsform ist der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ. Umgekehrt kann jedoch der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ sein.
  • In jeder bevorzugten Ausführungsform ist der rückwärtsleitende IGBT umfassend den IGBT und die Diode als ein Beispiel der Halbleitervorrichtung gezeigt, aber die Halbleitervorrichtung kann zum Beispiel ein Schaltelement mit einer darin enthaltenen Diodenstruktur sein, wie ein MOSFET. Ferner ist die Struktur der Gate-Elektrode nicht auf den Graben-Typ beschränkt, und kann ein flacher Typ (ebener Typ) sein.
  • Darüber hinaus ist es selbst in einer Struktur, in welcher eine n-Typ Trägerspeicherschicht mit einer höheren Störstellenkonzentration als jene der n--Typ Drift-Schicht 1 direkt unterhalb der p-Typ kanaldotierten Schicht 2 ausgebildet ist, möglich, eine ähnliche Auswirkung zu erzielen, wie jene in jeder bislang beschriebenen bevorzugten Ausführungsform.
  • Darüber hinaus sind Materialien des Halbleitersubstrats, der isolierenden Schicht (die Gate-Isolierschicht 5 und die Kappenisolierschicht 7), und der Elektrode (die Emitter-Elektrode 11 und die Kollektor-Elektrode 12) nicht auf jene beschränkt, die oben beispielhaft beschrieben sind. Zum Beispiel kann das Material des Halbleitersubstrats ein Halbleiter mit einer breiten Bandlücke wie SiC, ein Galliumnitrid-basiertes Material, oder Diamant sein. Ferner kann die Elektrode durch eine Kombination einer Mehrzahl von Materialien aufgebaut sein.
  • Es sei darauf hingewiesen, dass die vorliegende Erfindung jede bevorzugte Ausführungsform innerhalb des Geltungsbereichs der Erfindung frei kombinieren kann, und jede bevorzugte Ausführungsform in geeigneter Weise verändern oder auslassen kann.
  • Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen erdacht werden können, ohne den Geltungsbereich der Erfindung zu verlassen.

Claims (11)

  1. Halbleitervorrichtung umfassend: • ein Schaltelement umfassend: ◯ eine kanaldotierte Schicht (2) eines ersten Leitfähigkeitstyps, welche in einem Teil einer Oberflächenschicht auf einer Vorderseite eines Halbleitersubstrats ausgebildet ist, ◯ eine erste Diffusionsschicht (4) eines ersten Leitfähigkeitstyps, welche selektiv in einem Teil einer Oberflächenschicht der kanaldotierten Schicht (2) ausgebildet ist und eine höhere Störstellenkonzentration aufweist, als jene der kanaldotierten Schicht (2), ◯ eine Source-Schicht (3) eines zweiten Leitfähigkeitstyps, welche selektiv in einem Teil einer Oberflächenschicht der kanaldotierten Schicht (2) ausgebildet ist, und ◯ eine Elektrode (11), welche auf einer Vorderseitenfläche des Halbleitersubstrats ausgebildet und mit der Source-Schicht (3) und der ersten Diffusionsschicht (4) verbunden ist; und • eine Diode, welche zwischen der ersten Diffusionsschicht (4) und einer zweiten Diffusionsschicht (10) eines zweiten Leitfähigkeitstyps in einem Teil einer Oberflächenschicht auf einer Rückseite des Halbleitersubstrats ausgebildet ist, wobei • ein Teil der kanaldotierten Schicht (2) eine Vorderseitenfläche des Halbleitersubstrats erreicht und mit der Elektrode (11) verbunden ist, und • auf einer Vorderseitenfläche des Halbleitersubstrats die erste Diffusionsschicht (4) zwischen der kanaldotierten Schicht (2) und der Source-Schicht (3) eingefügt ist, und wobei die kanaldotierte Schicht (2) und die Source-Schicht (3) nicht nebeneinanderliegen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei • auf einer Vorderseitenfläche des Halbleitersubstrats die erste Diffusionsschicht (4) zwischen der kanaldotierten Schicht (2) und der Source-Schicht (3) ein Abschnitt ist, in welchem eine Störstellenkonzentration eines ersten Leitfähigkeitstyps am höchsten ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei • die erste Diffusionsschicht (4) tiefer ausgebildet ist, als die Source-Schicht (3), und sich die erste Diffusionsschicht (4) in einem neben der Source-Schicht (3) liegenden Abschnitt bis unter die Source-Schicht (3) erstreckt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei • das Schaltelement ein IGBT ist, welcher eine Kollektor-Schicht (9) eines ersten Leitfähigkeitstyps umfasst, welche in einem Teil einer Oberflächenschicht auf einer Rückseite des Halbleitersubstrats ausgebildet ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei • im Halbleitersubstrat eine IGBT-Region (101a), welche mit dem IGBT ausgebildet ist und eine Diodenregion (101b), welche mit der Diode ausgebildet ist, derart angeordnet sind, dass sie in einer Draufsicht voneinander getrennt sind, und • ein Abschnitt der kanaldotierten Schicht (2), welcher mit der Elektrode (11) verbunden ist, wenigstens in der IGBT-Region (101a) ausgebildet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei • in der IGBT-Region (101a) Zellen einer Mehrzahl von IGBTs in einer Streifenform unterteilt sind, und • auf einer Vorderseitenfläche des Halbleitersubstrats der IGBT-Region (101a) ein Abschnitt der kanaldotierten Schicht (2), welcher mit der Elektrode (11) verbunden ist, exklusiv neben der ersten Diffusionsschicht (4) liegt.
  7. Halbleitervorrichtung nach Anspruch 5, wobei • in der IGBT-Region (101a) Zellen einer Mehrzahl von IGBTs in einer Gitterform unterteilt sind, und • auf einer Vorderseitenfläche des Halbleitersubstrats der IGBT-Region (101a) ein Abschnitt der kanaldotierten Schicht (2), welcher mit der Elektrode (11) verbunden ist, exklusiv neben der ersten Diffusionsschicht (4) liegt.
  8. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, wobei • ein Abschnitt der kanaldotierten Schicht (2), welcher mit der Elektrode (11) verbunden ist, wenigstens in einer Zelle des neben der Diodenregion (101b) liegenden IGBT ausgebildet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 5 bis 8, wobei • auch in der Diodenregion (101b) ein Teil der kanaldotierten Schicht (2) eine Vorderseitenfläche des Halbleitersubstrats erreicht und mit der Elektrode (11) verbunden ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei • in der Diodenregion (101b) ein Flächenverhältnis eines Abschnittes der kanaldotierten Schicht (2), welcher mit der Elektrode (11) verbunden ist, erhöht wird, wenn eine Region näher an der IGBT-Region (101a) liegt.
  11. Halbleitervorrichtung nach einem der Ansprüche 5 bis 10, weiter umfassend • eine Drift-Schicht (1) eines zweiten Leitfähigkeitstyps, welche unter der kanaldotierten Schicht (2) der IGBT-Region (101a) und der Diodenregion (101b) ausgebildet ist; und • eine Schadensschicht (14), welche auf der Drift-Schicht (1) der Diodenregion (101b) ausgebildet ist.
DE102019216131.6A 2018-10-30 2019-10-21 Halbleitervorrichtung Pending DE102019216131A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-203792 2018-10-30
JP2018203792A JP7101593B2 (ja) 2018-10-30 2018-10-30 半導体装置

Publications (1)

Publication Number Publication Date
DE102019216131A1 true DE102019216131A1 (de) 2020-04-30

Family

ID=70327696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019216131.6A Pending DE102019216131A1 (de) 2018-10-30 2019-10-21 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11158630B2 (de)
JP (1) JP7101593B2 (de)
CN (1) CN111129135B (de)
DE (1) DE102019216131A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7390984B2 (ja) * 2020-06-03 2023-12-04 三菱電機株式会社 半導体装置
JP7475251B2 (ja) 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置
JP7370309B2 (ja) * 2020-10-21 2023-10-27 三菱電機株式会社 逆導通型半導体装置および逆導通型半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238871A (ja) 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3524395B2 (ja) 1998-09-02 2004-05-10 株式会社ルネサステクノロジ 半導体スイッチング素子
JP2004146626A (ja) * 2002-10-25 2004-05-20 Toshiba Corp 半導体装置
JP2007115943A (ja) 2005-10-21 2007-05-10 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008192737A (ja) 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP4492735B2 (ja) * 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP2013161918A (ja) 2012-02-03 2013-08-19 Toyota Motor Corp 半導体装置
JP6320808B2 (ja) * 2014-03-19 2018-05-09 富士電機株式会社 トレンチｍｏｓ型半導体装置
JP6319057B2 (ja) 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP6126150B2 (ja) 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6274154B2 (ja) * 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP6213522B2 (ja) 2015-06-03 2017-10-18 トヨタ自動車株式会社 半導体装置
JP6676988B2 (ja) * 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
JP7325167B2 (ja) 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
JP2019145708A (ja) * 2018-02-22 2019-08-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20200135717A1 (en) 2020-04-30
JP2020072137A (ja) 2020-05-07
CN111129135A (zh) 2020-05-08
CN111129135B (zh) 2023-09-29
JP7101593B2 (ja) 2022-07-15
US11158630B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE112013007772B3 (de) Halbleitervorrichtung
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102018104581A1 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015221466A1 (de) Leistungshalbleitervorrichtung
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015101124A1 (de) Halbleitervorrichtung mit unduliertem Profil der Nettodotierung einer Driftzone
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102018203693A1 (de) Halbleitervorrichtung
DE102019216131A1 (de) Halbleitervorrichtung
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE112021002169T5 (de) Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence