DE102012108302A1 - Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Download PDF

Info

Publication number
DE102012108302A1
DE102012108302A1 DE201210108302 DE102012108302A DE102012108302A1 DE 102012108302 A1 DE102012108302 A1 DE 102012108302A1 DE 201210108302 DE201210108302 DE 201210108302 DE 102012108302 A DE102012108302 A DE 102012108302A DE 102012108302 A1 DE102012108302 A1 DE 102012108302A1
Authority
DE
Germany
Prior art keywords
region
type
semiconductor
trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210108302
Other languages
English (en)
Inventor
Hans Peter Felsl
Hans-Joachim Schulze
Franz Hirler
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012108302A1 publication Critical patent/DE102012108302A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

Eine Halbleitervorrichtung weist eine Halbleiterdiode (100) auf. Die Halbleiterdiode (100) weist ein Driftgebiet (107) und ein erstes Halbleitergebiet (101) von einem ersten Leitfähigkeitstyp auf, das in oder auf dem Driftgebiet (107) ausgebildet ist. Das erste Halbleitergebiet (101) ist über eine erste Oberfläche (103) eines Halbleiterkörpers (130) elektrisch mit einem ersten Anschluss (102) gekoppelt. Die Halbleiterdiode (100) weist ein Kanalgebiet (104) von einem zweiten Leitfähigkeittyp auf, welches elektrisch mit dem ersten Anschluss (102) gekoppelt ist, wobei eine Unterseite (105) des Kanalgebiets (104) an das erste Halbleitergebiet (101) angrenzt. Eine erste Seite (106) des Kanalgebiets (104) grenzt an das erste Halbleitergebiet (101) an.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen wie zum Beispiel Feldeffekttransistoren (FETs) oder Dioden werden in verschiedene Anwendungen verwendet. Von diesen Halbleitervorrichtungen wird typischerweise verlangt, dass sie bestimmte Anforderungen an Kenngrößen erfüllen, wie zum Beispiel die Fähigkeit Stoßströme zu tragen und sanft zu schalten.
  • Da Eigenschaften wie die Stoßstromfestigkeit und das Schaltverhalten durch eine Überschussladungsträgerverteilung der Elektronen und Löcher innerhalb der Vorrichtung beeinflusst werden, ist es erstrebenswert, die Überschussladungsträgerverteilung verschiedenen Betriebsarten der Vorrichtung besser anzupassen, und so Eigenschaften wie die Stoßstromfestigkeit und das sanfte Schaltverhalten zu verbessern.
  • Es ist eine Aufgabe der Erfindung, eine solche Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung anzugeben.
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung eine Halbleiterdiode auf. Die Halbleiterdiode weist ein Driftgebiet und ein erstes Halbleitergebiet auf, das in oder auf dem Driftgebiet ausgebildet ist. Das erste Halbleitergebiet ist über eine erste Oberfläche eines Halbleiterkörpers elektrisch mit einem ersten Anschluss gekoppelt. Die Halbleiterdiode weist des Weiteren ein Kanalgebiet eines zweiten Leitfähigkeittyps auf, welches elektrisch mit dem ersten Anschluss gekoppelt ist. Eine Unterseite des Kanalgebiets grenzt an das erste Halbleitergebiet an. Eine erste Seite des Kanalgebiets grenzt an das erste Halbleitergebiet an.
  • Gemäß einer weiteren Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung ein Driftgebiet und ein erstes Halbleitergebiet in oder auf dem Driftgebiet auf. Das erste Halbleitergebiet ist über eine Oberfläche eines Halbleiterkörpers elektrisch mit einem ersten Anschluss gekoppelt. Die Halbleitervorrichtung weist des Weiteren einen ersten Graben auf, der sich von der ersten Seite in das erste Halbleitergebiet erstreckt. Der erste Graben weist eine Elektrode auf, die elektrisch mit dem ersten Halbleitergebiet gekoppelt ist, und weist des Weiteren eine dielektrische Schicht zwischen der Elektrode und dem ersten Halbleitergebiet auf. Eine Unterseite des ersten Grabens grenzt an das erste Halbleitergebiet an.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung weist das Verfahren das Ausbilden einer Halbleiterdiode durch Ausbilden eines Driftgebiets auf. Das Verfahren weist des Weiteren auf, ein erstes Halbleitergebiet in oder auf dem Driftgebiet auszubilden und das erste Halbleitergebiet über eine erste Oberfläche eines Halbleiterkörpers mit einem ersten Anschluss elektrisch zu koppeln. Das Verfahren weist des Weiteren auf, einen Graben in den Halbleiterkörper zu ätzen. Das Verfahren weist des Weiteren auf, ein Kanalgebiet eines zweiten Leitfähigkeitstyps in dem Graben auszubilden und das Kanalgebiet über die erste Oberfläche des Halbleiterkörpers mit dem ersten Anschluss elektrisch zu koppeln, wobei eine erste Seite des Kanalgebiets an das erste Halbleitergebiet angrenzt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen wurden aufgenommen, um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen. Sie liegen dieser Patentanmeldung bei und sind ein Teil von ihr. Die Zeichnungen stellen Ausführungsformen der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und viele beabsichtigte Vorteile der vorliegenden Erfindung werden dadurch leicht zu verstehen sein, insbesondere durch Rückgriff auf die folgende genaue Beschreibung. Die in den nachfolgenden Abbildungen gezeigten Elemente sind nicht maßstabsgetreu dargestellt. Ähnliche Bezugskennzeichen kennzeichnen sich entsprechende oder ähnelnde Teile. Die Merkmale der verschiedenen Ausführungsformen lassen sich kombinieren, sofern sie sich nicht gegenseitig ausschließen.
  • Die Ausführungsformen sind in den Zeichnungen dargestellt und in der folgenden Beschreibung einzeln erläutert.
  • 1 ist eine schematische Darstellung eines vertikalen Querschnitts durch einen Teil einer Halbleiterdiode, die eine erste Kontaktfläche aufweist, welche elektrisch mit einem p-Typ Anodengebiet und einem n-Typ Kanalgebiet gekoppelt ist.
  • 2A bis 2C stellen Ausführungsformen des n-Kanalgebiets von 1 dar.
  • 3 ist eine schematische Darstellung von n-Typ Fremdstoffprofilen des n-Typ Kanalgebiets entlang der Linie AA' von 2C.
  • 4A bis 4C stellen Oberflächenansichten von Anordnungen des in 1 dargestellten n-Typ Kanalgebiets dar.
  • 5 ist eine vereinfachte Darstellung eines Verfahrens zur Herstellung einer Halbleiterdiode gemäß einer Ausführungsform.
  • 6A bis 6C sind schematische Querschnitte durch einen Teil eines Halbleiterkörpers während einer Ausführungsform eines Verfahrens zur Herstellung der Halbleiterdiode von 1.
  • 7A und 7B sind schematische Querschnitte durch einen Teil eines Halbleiterkörpers, die Ausführungsformen darstellen, das n-Typ Kanalgebiet anders als in 5B dargestellt, herzustellen.
  • 8 ist eine schematische Darstellung eines Querschnitts durch einen Teil einer Halbleiterdiode, die ein p-Typ Anodengebiet und einen Graben aufweist, wobei der Graben eine Elektrode und ein Dielektrikum, welches an das p-Typ Anodengebiet angrenzt, aufweist.
  • 9 ist eine schematische Darstellung eines Querschnitts durch einen Teil einer Halbleiterdiode, die ein p-Typ Anodengebiet und einen V-förmigen Graben aufweist, wobei der Graben eine Elektrode und ein Dielektrium, welches an das p-Typ Anodengebiet angrenzt, aufweist.
  • 10 ist eine schematische Darstellung eines vertikalen Querschnitts durch einen Teil eines n-Typ Kanal FETs, der einen Graben und ein p-Typ Gebiet, welches eine Unterseite des Grabens umfasst, aufweist.
  • DETAILBESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die Zeichnungen Bezug genommen, die einen Teil dieser Beschreibung bilden und in denen durch Abbildungen bestimmte Ausführungsformen gezeigt werden, in denen die Erfindung betrieben werden kann. Richtungsweisende Ausdrücke wie zum Beispiel "oben", "unten", "vorne", "hinten", "vorangehend", "nachfolgend", "darüber", "oberhalb", "unterhalb" und so weiter werden mit Bezugnahme auf die Orientierung der beschriebenen Figur(en) benutzt. Da Bestandteile der Ausführungsformen in verschiedenen Orientierungen angeordnet werden können, werden die richtungsbezogenen Ausdrücke nur zur besseren Erläuterung benutzt und sind in keiner Weise als beschränkend zu verstehen. Im Rahmen der vorliegenden Erfindung können auch andere Ausführungsformen benutzt werden und strukturelle oder logische Änderungen können vorgenommen werden. Zum Beispiel können Eigenschaften, die als Teil einer Ausführungsform dargestellt oder beschrieben werden, in Verbindung mit anderen Ausführungsformen benutzt werden, um eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen beinhalten. Die Beispiele werden mit einer spezifischen Sprache beschrieben, die den Geltungsrahmen der beigefügten Patentansprüche nicht beschränken soll. Die Zeichnungen sind nicht maßstabsgetreu und nur zur Erläuterung gedacht. Zur besseren Verständlichkeit wurden gleichen Elementen oder Herstellungsprozessen das gleiche Bezugszeichen in verschiedenen Zeichnungen zugewiesen, wenn es nicht anders vermerkt ist.
  • Die Ausdrücke "lateral" und "horizontal", die in dieser Patentanmeldung benutzt werden, zielen darauf ab, eine im Wesentlichen zu einer ersten Oberfläche eines Halbleitersubstrats oder Halbleiterkörper parallele Ausrichtung zu beschreiben. Dabei kann es sich zum Beispiel um die Oberfläche eines Wafers oder eines Chips handeln.
  • Der Ausdruck "vertikal", der in dieser Patentanmeldung benutzt wird, zielt darauf ab eine Ausrichtung zu beschreiben, die im Wesentlichen senkrecht zur ersten Oberfläche des Halbleitersubstrats oder des Halbleiterkörpers steht.
  • Die hierin verwendeten Ausdrücke "gekoppelt" und/oder "elektrisch gekoppelt" erfordern keine direkte Kopplung, sondern lassen Elemente zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen zu.
  • Die Ausdrücke p-Typ oder p-dotiert können in dieser Patentanmeldung benutzt werden, um einen ersten Leitfähigkeitstyp anzugeben, während n-Typ oder n-dotiert dazu benutzt werden kann, um einen zweiten Leitfähigkeitstyp anzugeben. Es ergibt sich von selbst, dass die Halbleitervorrichtung mit entgegengesetzten Dotierstoffrelationen ausgebildet sein kann, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert ist. Des Weiteren stellen einige Figuren relative Dotierstoffkonzentrationen dar, indem sie "–" oder "+" neben der Art der Dotierung angeben. Zum Beispiel bedeutet "n–" eine kleinere Dotierstoffkonzentration als die Dotierstoffkonzentration in einem "n"-Dotierungsgebiet, während ein "n+"-Dotierungsgebiet eine größere Dotierstoffkonzentration als das "n"-Dotierungsgebiet hat. Die Angabe der relativen Dotierstoffkonzentration bedeutet deshalb aber nicht, dass Dotierungsgebiete mit der gleichen relativen Dotierstoffkonzentration die gleiche absolute Dotierstoffkonzentration haben, außer es ist anders angegeben. Zum Beispiel können zwei verschiedene n+-Gebiete verschiedene absolute Dotierstoffkonzentrationen haben. Das Gleiche gilt zum Beispiel auch für ein n+ und ein p+-Gebiet.
  • Zudem dienen die Ausdrücke „erste“, „zweite“ und dergleichen zur Beschreibung verschiedener Elemente, Gebiete, Abschnitte, und sind ebenso nicht beschränkend. Ähnliche Begriffe dienen der Beschreibung ähnlicher Elemente in dieser Beschreibung.
  • Begriffe wie „umfassen“, „enthalten“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, d.h. neben den „umfassten“ Elementen können weitere Elemente vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular oder auch im Plural vorliegen, sofern nicht ausdrücklich anders gekennzeichnet.
  • 1 stellt eine Halbleiterdiode 100 gemäß einer Ausführungsform dar. Die Halbleiterdiode 100 weist ein p-Typ Anodengebiet 101 auf, das über eine erste Oberfläche 103 eines Halbleiterkörpers 130 mit einer Kontaktfläche 102 elektrisch gekoppelt ist. Eine laterale Richtung x erstreckt sich parallel zur ersten Oberfläche 103 und eine vertikale Richtung y erstreckt sich senkrecht zur ersten Oberfläche 103.
  • Ein n-Typ Kanalgebiet 104 ist elektrisch mit der ersten Kontaktfläche 102 gekoppelt. Eine Unterseite 105 des n-Typ Kanalgebiets 104 grenzt an das p-Typ Anodengebiet 101 an. Eine laterale Fläche 106 des n-Typ Kanalgebiets 104 grenzt an das p-Typ Anodengebiet 101 an. Eine Unterseite des p-Typ Anodengebiets 101 grenzt an eine Oberfläche eines n–-Typ Driftgebiets 107 an. Eine Unterseite des n–-Typ Driftgebiets 107 grenzt an eine n-Typ Feldstoppzone 108 an. Eine Unterseite der n-Typ Feldstoppzone 108 grenzt an eine Oberseite eines n+-Typ Kathodengebiets 109 an. Die n-Typ Feldstoppzone 108 kann in anderen Ausführungsformen weggelassen werden.
  • In der in 1 dargestellten Ausführungsform ist das Driftgebiet 107 vom n–-Typ. Gemäß einer anderen Ausführungsform ist das Driftgebiet 107 intrinsisch. Gemäß einer weiteren Ausführungsform ist das Driftgebiet 107 vom p–-Typ. Ein Übergang zwischen dem Driftgebiet 107 und dem p-Typ Anodengebiet 101 findet in einer Tiefe yi entlang der vertikalen Richtung y statt, unabhängig davon, ob das Driftgebiet 107 intrinsisch, vom n–-Typ, oder vom p–-Typ ist, wobei yi die Tiefe ist, in der ein p-Typ Fremdstoffprofil des p-Typ Anodengebiets 101 ein n-Typ oder p-Typ Fremdstoffprofil des Driftgebiets 107 schneidet, oder in der das p-Typ Fremdstoffprofil des p-Typ Anodengebiets 101 an das intrinsische Profil des Driftgebiets 107 angrenzt.
  • Gemäß einer Ausführungsform erfüllt eine maximale Breite w1 des Kanalgebiets 104 entlang der lateralen Richtung x die Ungleichung 50 nm < w1 < 500 nm.
  • Gemäß einer weiteren Ausführungsform ist eine Dicke t1 eines Teils 111 des p-Typ Anodengebiets 101, das zwischen der Unterseite 105 des n-Typ Kanalgebiets 104 und einer Oberseite des n–-Typ Driftgebiets 107 liegt, so gewählt, dass eine Raumladung pro Fläche, die sich in dem Teil 111 sammelt, kleiner ist als eine Durchbruchsladung pro Fläche zwischen dem Anodengebiet 101 und dem Kathodengebiet 109. Zum Beispiel könnte für die Durchbruchsladung qbr die Ungleichung 5 × 1011 cm–2 < qbr/e < 4 × 1012 cm–2 gelten. Insbesondere soll gelten 1 × 1012 cm–2 < qbr/e < 2 × 1012 cm–2.
  • Das n-Typ Kanalgebiet 104 kann einen Strompfad zwischen dem ersten Kontaktgebiet 102 und dem Kathodengebiet 109 ausbilden, der parallel zu einem vom p-Typ Anodengebiet 101 in das n–-Typ Driftgebiet 107 injizierten Löcherstrom ist. Mit anderen Worten: Elektronen können aus dem n–-Typ Driftgebiet 107 über das n-Typ Kanalgebiet 104 zur ersten Kontaktfläche 102 an der ersten Oberfläche 103 fließen.
  • Ein Anstieg eines vertikalen Stromflusses entlang des n-Typ Kanalgebiets 104 führt zu einem erhöhten Spannungsabfall entlang der vertikalen Richtung y des n-Typ Kanalgebiets 104. Durch diesen Spannungsabfall bildet sich eine Raumladungszone zwischen dem n-Typ Kanalgebiet 104 und dem umgebenden p-Typ Anodengebiet 101 aus. Die Ausdehnung der Raumladungszone in das n-Typ Kanalgebiet 104 ist in einem unteren Teil des n-Typ Kanalgebiets 104 größer als in einem oberen Teil. Grund dafür ist der von der Unterseite zur Oberseite des n-Typ Kanalgebiets abnehmende Spannungsabfall. Die Raumladungszone erstreckt sich in lateraler Richtung von gegenüberliegenden Seitenwänden aus in das n-Typ Kanalgebiet 104. Ein Abstand zwischen den Enden zweier gegenüberliegender Raumladungszonen, die sich in ein n-Typ Kanalgebiet 104 ausdehnen, gibt die Breite des Kanals an, in dem es möglich ist, einen Elektronenstrom vom n–-Typ Driftgebiet 107 zur ersten Kontaktfläche 102 zu leiten. Eine Erhöhung der Stromdichte zwischen der ersten Kontaktfläche 102 und dem Kathodengebiet 109 führt deshalb zu einer Abnahme der Kanalbreite des Kanals im n-Typ Kanalgebiet 104, in dem allein es möglich ist den Elektronenstrom zu führen. Als Konsequenz daraus werden mehr Löcher vom p-Typ Anodengebiet 101 ins n–-Typ Driftgebiet 107 injiziert. Mit anderen Worten führt eine Erhöhung der Stromdichte zwischen Anode und Kathode zu einer erhöhten Emittereffizienz des p-Typ Anodengebiets 101. Bei einer festgelegten Stromdichte innerhalb der Vorrichtung erlaubt deshalb eine vergleichsweise niedrige Anodenemittereffizienz eine günstige Schaltcharakteristik und Schaltfestigkeit, während die vergleichsweise hohe Anodenemittereffizienz bei hohen Stromdichten innerhalb der Vorrichtung, wie sie zum Beispiel bei einer relativ starken Überflutung mit Ladungsträgern gegeben ist, erlaubt, die Stoßstromfestigkeit zu verbessern.
  • Deshalb kann die Überschussladungsträgerverteilung verschiedenen Betriebsarten der Halbleiterdiode angepasst werden und so Eigenschaften wie die Stoßstromfestigkeit und das sanfte Schaltverhalten verbessert werden.
  • 2A bis 2C stellen Ausführungsformen des Aufbaus des n-Typ Kanalgebiets 104 dar.
  • In 2A weist das n-Typ Kanalgebiet 104 eine äußere n-Typ Schicht 104a und eine innere n+-Typ Schicht 104b auf. Die äußere n-Typ Schicht 104a grenzt an das umgebende p-Typ Anodengebiet 101 an einer Unterseite und an lateralen Flächen des n-Typ Kanalgebiets 104 an. Während eines Stromflusses entlang des Kanalgebiets 104 ist in der in 2A dargestellten Ausführungsform eine laterale Ausdehnung von zwei Raumladungszonen in das n-Typ Kanalgebiet 104 ausgehend von den lateralen Flächen 106 und 106' an einer Unterseite der äußeren n-Typ Schicht 104a am größten. Nachdem ein Elektrodenstrom die Unterseite der äußeren n-Typ Schicht 104a passiert hat, wird er vom n–-Typ Driftgebiet 107 über die niederohmige innere n+-Typ Schicht 104b zur ersten Kontaktfläche 102, das heißt zu einer Anodenkontaktfläche, geleitet.
  • In 2B weist das n-Typ Kanalgebiet 104 eine äußere n-Typ Schicht 104a auf, die an das p-Typ Anodengebiet 101 an einer Unterseite und an lateralen Seiten angrenzt. Eine dielektrische Schicht 115, z.B. ein Oxid oder ein Nitrid, liegt auf der äußeren n-Typ Schicht 104a. Die äußere n-Typ Schicht 104 ist deshalb zwischen der dielektrischen Schicht 115 und dem p-Typ Anodengebiet 101 eingeschlossen. Die in 2B dargestellte Ausführungsform unterscheidet sich von der in 2A dargestellten Ausführungsform darin, dass ein Kanal, der Elektronen vom n–-Typ Driftgebiet 107 zum ersten Kontaktgebiet 102 leitet, lateral von einer Raumladungszone und einer dielektrischen Schicht 115 begrenzt ist. In der in 2A dargestellten Ausführungsform wird die laterale Begrenzung des Kanals durch die laterale Ausdehnung von zwei gegenüberliegenden Raumladungszonen in das n-Typ Kanalgebiet 104 erreicht. In der in 2B dargestellten Ausführungsform können das n-Typ Kanalgebiet 104 und die dielektrische Schicht 115 in einem Graben ausgebildet sein. Da die Breite des n-Typ Kanalgebiets 104 kleiner ist als die Breite eines vorher ausgebildeten Grabens, sind Anforderungen an lithographische Masken, die zur Herstellung des in 2B dargestellten n-Typ Kanalgebiets 104 benötigt werden, geringer als im Falle der in 2A dargestellten Ausführungsform. Eine Breite w2 der äußeren n-Typ Schicht 104a kann zum Beispiel durch epitaktisches Wachstum an lateralen Flächen und an der Unterseite des Grabens innerhalb des p-Typ Anodengebiets 101 genau eingestellt werden.
  • In 2C ist das n-Typ Kanalgebiet 104 eine zusammenhängende Schicht, die zum Beispiel eine im Wesentlichen konstante n-Typ Fremdstoffkonzentration oder eine von der ersten Oberfläche 103 entlang der vertikalen Richtung y zum n–-Typ Driftgebiet 107 abnehmende Verteilung von n-Typ Fremdstoffen aufweist.
  • In jeder der in 2A bis 2C dargestellten Ausführungsformen kann ein n+-Typ Kontaktgebiet zwischen dem n-Typ Kanalgebiet 104 und dem ersten Kontaktgebiet 102 an der ersten Oberfläche 103 ausgebildet sein, um einen ohmschen Kontakt zwischen dem n-Typ Kanalgebiet 104 und der ersten Kontaktfläche 102 herzustellen (nicht in 2A bis 2C gezeigt).
  • In 3 sind n-Typ Fremdstoffprofile des n-Typ Kanalgebiets 104 entlang der in vertikaler Richtung y zeigenden Linie AA' von 2C dargestellt.
  • Eine Kurve N1 stellt ein n-Typ Fremdstoffprofil dar, das vom Punkt A entlang einer vertikalen Richtung y von der ersten Oberfläche 103 zum Punkt A' an einer Unterseite des n-Typ Kanalgebiets 104 abnimmt. Das n-Typ Fremdstoffprofil N1 kann durch Diffusion oder durch Ionenimplantation der n-Typ Fremdstoffe ausgebildet sein. Eine Spitzenkonzentration von N1 am Punkt A an der ersten Oberfläche 103 kann groß genug sein, um einen ohmschen Kontakt zur ersten Kontaktfläche 102 auszubilden. In diesem Fall ist ein zusätzliches n+-Typ Kontaktgebiet überflüssig.
  • Die mit N2 bezeichnete Kurve weist ein erstes Teilprofil auf, das im Punkt A an die Oberfläche 103 angrenzt. Dieses erste Teilprofil weist eine Spitzenkonzentration von n-Typ Fremdstoffen auf, die groß genug ist, um einem ohmschen Kontakt am Punkt A an der ersten Kontaktfläche 102 an der ersten Oberfläche 103 auszubilden. Das erste Teilprofil von N2 kann zum Beispiel durch Ionenimplantation oder Diffusion von n-Typ Fremdstoffen ausgebildet sein. Ein zweites Teilprofil von N2 weist eine im Wesentlichen konstante Konzentration von n-Typ Fremdstoffen auf. Das zweite Teilprofil kann zum Beispiel durch in situ Dotierung des korrespondierenden Teils des n-Typ Kanalgebiets 104 während epitaktischem Wachstum ausgebildet sein.
  • Die mit N3 bezeichnete Kurve weist an der ersten Oberfläche 103 am Punkt A ebenfalls ein erstes Teilprofil auf. Das erste Teilprofil von N3 bildet einen ohmschen Kontakt zur ersten Kontaktfläche aus. Des Weiteren weist die mit N3 bezeichnete Kurve ein zweites Teilprofil auf, das eine n-Typ Fremdstoffkonzentration aufweist, die entlang der vertikalen Richtung y zum Punkt A' an einer Unterseite des n-Typ Kanalgebiets 104 abnimmt. Das zweite Teilprofil kann durch Diffusion oder Ionenimplantation der n-Typ Fremdstoffe ausgebildet sein.
  • Gemäß verschiedener Ausführungsformen stellen 4A bis 4C Oberflächenansichten von Anordnungen des n-Typ Kanalgebiets dar.
  • In der schematischen Draufsicht von 4A ist das n-Typ Kanalgebiet 104 in der Form von Streifen ausgebildet, die parallel zueinander verlaufen.
  • In der schematischen Draufsicht von 4B ist das n-Typ Kanalgebiet 104 in der Form von Kreisen ausgebildet, die in einem geordneten Muster angeordnet sind.
  • In 4C ist das n-Typ Kanalgebiet 104 als ineinandergeschachtelte geschlossene Schleifen rechteckiger Form ausgebildet.
  • Gemäß anderer Ausführungsformen können andere Anordnungen und/oder andere geordnete Muster des n-Typ Kanalgebiets 104 benutzt werden, z.B. ineinandergeschachtelte kreisförmige Schleifen oder hexagonale Muster.
  • 5 ist eine vereinfachte Darstellung eines Verfahrens zur Herstellung einer Halbleiterdiode gemäß einer Ausführungsform.
  • Bei S100 wird ein Driftgebiet ausgebildet.
  • Bei S110 wird ein erstes Halbleitergebiet in oder auf dem Driftgebiet ausgebildet, wobei das erste Halbleitergebiet über eine erste Oberfläche eines Halbleiterkörpers mit einem ersten Anschluss elektrisch gekoppelt wird.
  • Bei S120 wird ein Graben in den Halbleiterkörper geätzt.
  • Bei S130 wird ein Kanalgebiet eines zweiten Leitfähigkeitstyps in dem Graben ausgebildet und über die erste Oberfläche des Halbleiterkörpers mit dem ersten Anschluss elektrisch gekoppelt, wobei eine erste Seite des Kanalgebiets an das erste Halbleitergebiet angrenzt.
  • Die obigen Merkmale S100, S110, S120 und S130 können in einer Reihenfolge ausgeführt werden, die sich von der oben beschriebenen Reihenfolge unterscheidet.
  • 6A bis 6C stellen schematische Querschnitte eines Teils eines Halbleiterkörpers während der Herstellung einer Halbleiterdiode gemäß einer Ausführungsform dar.
  • In 6A wird ein p-Typ Anodengebiet 101 auf einem n–-Typ Driftgebiet 107 eines Halbleiterkörpers 130 ausgebildet. Der n-Typ Halbleiterkörper 130 weist des Weiteren eine optionale n-Typ Feldstoppzone 108 und ein n+-Typ Kathodengebiet 109 auf.
  • Das p-Typ Anodengebiet 101 kann zum Beispiel durch Implantation von p-Typ Fremdstoffen wie zum Beispiel Bor in den n-Typ Halbleiterkörper 130 ausgebildet werden. Ein thermischer Ausheilprozess kann folgen oder in einem späteren Prozessschritt ausgeführt werden.
  • In 6B wird ein Maskenmuster 135, wie zum Beispiel ein Hartmaskenmuster oder ein Fotolackmaskenmuster, auf dem p-Typ Anodengebiet 101 ausgebildet. Das Maskenmuster 135 kann zum Beispiel durch Lithographie ausgebildet sein. Ein Material des Maskenmusters 135 kann geeignet gewählt sein, um als Ätzmaske in einem folgenden Ätzschritt von Gräben in das p-Typ Anodengebiet 101 von der ersten Oberfläche 103 aus genutzt zu werden. In der in 6B dargestellten Ausführungsform wird das Ätzen der Gräben 137 beendet, bevor die Gräben 137 in das p- Typ Anodengebiet 101 eindringen und in das n–-Typ Driftgebiet 107 eindringen.
  • In 6C werden die Gräben 137 mit einer n-Typ Halbleiterschicht aufgefüllt, die das n-Typ Kanalgebiet 104 darstellt. Das Füllen der Gräben 137 kann zum Beispiel durch epitaktisches Wachstum an der Unterseite und den Seitenflächen der Gräben 137 oder durch Ablagerung eines Materials wie zum Beispiel n+-Typ Polysilizium in den Gräben 137 ausgeführt werden. Ein Fremdstoffprofil des n-Typ Kanalgebiets 104 kann durch Ionenimplantation, die eine oder mehrere Implantationsdosen und/oder Implantationsenergien und/oder Fremdstofftypen benutzt, eingestellt werden.
  • Dann wird überschüssiges Material, das sich während dem Füllen der Gräben durch Ablagerung dieses Materials auf dem Maskenmuster 135 angesammelt hat, entfernt.
  • Optional kann ein n+-Kontaktgebiet im oberen Teil des n-Typ Kanalgebiets 104 ausgebildet werden, zum Beispiel durch Ionenimplantation durch die Öffnungen des Maskenmusters 135.
  • Weitere Prozessschritte folgen, die das Entfernen des Maskenmusters 135 und das Ausbilden der ersten Kontaktfläche 102, die in 1 dargestellt ist, beinhalten, um die Halbleiterdiode fertig zu stellen.
  • Die in 7A und 7B dargestellten schematischen Querschnitte des Halbleiterkörpers 130 stellen weitere Ausführungsformen zur Herstellung der Halbleiterdiode dar.
  • Der in 7A dargestellte Prozess unterscheidet sich von dem Prozess, der in 6B dargestellt ist, darin, dass das Ätzen der Gräben 137 beendet wird, bevor die Gräben 137 in das Driftgebiet reichen. Mit anderen Worten: die Gräben 137 werden in das p-Typ Anodengebiet 101 geätzt, bis sie an eine Oberseite des n–-Typ Driftgebiets 107 angrenzen, d.h. diese Gräben durchstoßen das p-Typ Anodengebiet 101 und enden an der Oberseite des n–-Typ Driftgebiets 107.
  • Der in 7B dargestellte Prozess unterscheidet sich von dem Prozess, der in 6B dargestellt ist, darin, dass das Ätzen der Gräben erst beendet wird, nachdem die Gräben 137 in das Driftgebiet geätzt wurden. Mit anderen Worten: die Gräben 137 werden durch das p-Typ Anodengebiet 101 und bis in das n–-Typ Driftgebiet 107 hinein geätzt.
  • 8 stellt eine Halbleiterdiode 200 gemäß einer Ausführungsform dar. Die Halbleiterdiode 200 weist ein p-Typ Gebiet 201 auf, das über eine erste Oberfläche 203 eines Halbleiterkörpers mit einer ersten Kontaktfläche 202, z.B. einer leitenden Fläche wie zum Beispiel einer Metallfläche elektrisch gekoppelt ist. Das p-Typ Gebiet 201 weist ein p-Typ Anodengebiet 201a, angrenzend an die erste Kontaktfläche 202, und eine p-Typ Feldstoppzone 201b, angrenzend an eine Unterseite des p-Typ Anodengebiets 201a, auf.
  • Die Halbleiterdiode weist des Weiteren einen Graben 237 auf, der sich durch das p-Typ Anodengebiet 201a und bis in die p-Typ Feldstoppzone 201b hinein erstreckt. Eine Unterseite des Grabens 237 grenzt an die p-Typ Feldstoppzone 201b an. Der Graben 237 weist eine Elektrode 240 auf, die ein leitfähiges Material wie ein dotiertes Halbleitermaterial aufweist, z.B. dotiertes Polysilizium und/oder ein Metall oder eine Kombination daraus. Über die Kontaktfläche 202 ist die Elektrode elektrisch mit dem p-Typ Gebiet 201 gekoppelt. Eine dielektrische Schicht 241 isoliert die Elektrode 240 und das p-Typ Gebiet 201 an einer Unterseite und an Seitenflächen des Grabens 237 elektrisch. Ein n+-Typ Sourcegebiet 243 grenzt an eine Seitenfläche der dielektrischen Schicht 241 des Grabens 237 an und ist elektrisch mit der ersten Kontaktfläche 202 gekoppelt.
  • Das p-Typ Gebiet 201 grenzt an ein n–-Typ Driftgebiet 207 an. Das n–-Typ Driftgebiet 207 grenzt an ein n+-Typ Kathodengebiet 209 an.
  • In der in 8 dargestellten Ausführungsform ist das Driftgebiet 207 vom n–-Typ. Gemäß einer weiteren Ausführungsform ist das Driftgebiet 207 intrinsisch. Gemäß einer weiteren Ausführungsform ist das Driftgebiet 207 vom p–-Typ. Unabhängig davon, ob das Driftgebiet 207 intrinsisch, vom n–-Typ, oder vom p–-Typ ist, erfolgt ein Übergang zwischen dem Driftgebiet 207 und dem p–-Typ Gebiet 201 in einer Tiefe yi entlang der vertikalen Richtung y, dort wo ein p-Typ Fremdstoffprofil des p-Typ Anodengebiets 201 ein n-Typ oder p-Typ Profil des Driftgebiets 207 schneidet, oder dort wo das p-Typ Fremdstoffprofil des p-Typ Anodengebiets 201 an das intrinsische Profil des Driftgebiets 207 angrenzt.
  • In der in 1 dargestellten Ausführungsform ermöglicht das Kanalgebiet 104 einen Elektronenstrompfad, der parallel zu einem Strompfad von aus dem p-Typ Anodengebiet 101 emittierten Löchern ist. Auf ähnliche Weise bildet sich in der in 8 dargestellten Ausführungsform ein Elektronenstrompfad aus, wenn die Stromdichte niedrig genug ist, um eine Injektion von Löchern aus der p-Typ Feldstoppzone 201 in das Driftgebiet 207 zu ermöglichen. Das heißt Elektronen diffundieren vom Driftgebiet 207 über die p-Typ Feldstoppzone 201b zu einer Seitenfläche oder einer Unterseite des Grabens 237 und fließen entlang eines Inversionskanals 273 an den Seitenflächen des Grabens 237 zum Sourcegebiet 243. Eine Leitfähigkeit im Inversionskanal 273 wird mittels einer Spannung der Elektrode 240 im Graben 237 über den Feldeffekt kontrolliert. Ein Material der Elektrode 240 kann ausgewählt werden, um eine Schwellenspannung von 0 V oder ungefähr 0 V zu ermöglichen. Zum Beispiel kann ein Material gewählt werden, das eine niedrigere Austrittsarbeit als n-Typ Polysilizium hat.
  • Eine Dicke t1 eines Teils 211 der p-Typ Feldstoppzone 201b, der zwischen einer Unterseite des Grabens 237 und einer Oberseite des n–-Typ Driftgebiets 207 liegt, wird gewählt, um eine Raumladung pro Fläche im Teil 211 anzusammeln, die kleiner ist als die Durchbruchsladung pro Fläche zwischen dem p-Typ Gebiet 201 und dem Kathodengebiet 209. Bei maximaler Sperrspannung der Vorrichtung erreicht deshalb ein elektrisches Feld in der Raumladungszone nicht den Boden des Grabens und ein Ansteigen eines Leckstroms kann vermieden werden.
  • Bei einer festgesetzten Stromdichte innerhalb der Vorrichtung erlaubt eine vergleichsweise niedrige Anodenemittereffizienz ein günstiges Schaltverhalten und eine günstige Spannungswechselfestigkeit zu erhalten, während die relativ hohe Anodenemittereffizienz bei hohen Stromdichten innerhalb der Vorrichtung, das heißt bei einer vergleichsweise starken Überflutung mit Ladungsträgern, erlaubt, die Stoßstromfestigkeit zu verbessern. Eine Erhöhung der Anodenemittereffizienz bei hohen Stromdichten lässt sich auf einen höheren Spannungsabfall entlang des Kanals zwischen dem Driftgebiet 207 und dem Sourcegebiet 243 zurückführen. Dies führt zwischen dem p-Typ Gebiet 201 und dem überfluteten Gebiet zu einem erhöhten Spannungsabfall in Vorwärtsrichtung über dem pn-Übergang, der zu einer erhöhten Überflutung der p-Typ Feldstoppzone 201b und des Driftgebiets 207 mit Elektronen und Löchern führt, die jeweils oberhalb eines Dotierungsniveaus der p-Typ Feldstoppzone 201b oder des Driftgebiets 207 liegt. Die höhere Überflutung führt zu einer verbesserten elektrischen Leitfähigkeit und auch zu einer verbesserten Stoßstromfestigkeit.
  • Deshalb kann die Überschussladungsträgerverteilung verschiedenen Betriebsarten der Halbleiterdiode angepasst werden, um Eigenschaften wie die Stoßstromfestigkeit und das sanfte Schaltverhalten zu verbessern.
  • 9 stellt eine Halbleiterdiode 200' dar, die sich von der in 8 dargestellten Ausführungsform durch die Form des Grabens 237' unterscheidet. Der Graben 237' in 9 ist V-förmig. Ein V-förmiger Graben kann zum Beispiel durch anisotropes Ätzen mit einer alkalischen Ätzlösung ausgebildet werden. Gemäß einer weiteren Ausbildungsform können die Gräben die Form eines Trapezoids haben.
  • 10 stellt einen FET 300 gemäß einer Ausführungsform dar. Der FET 300 weist ein p-Typ Bodygebiet 301a auf, das über ein p+-Typ Kontaktgebiet 301c an einer ersten Oberfläche 303 eines Halbleiterkörpers 330 mit einer Kontaktfläche 302, z.B. einer leitenden Fläche wie zum Beispiel einer Metallfläche, elektrisch gekoppelt ist.
  • Das p-Typ Bodygebiet 301a grenzt an ein n–-Typ Driftgebiet 307 an. Das n–-Typ Driftgebiet 307 grenzt an ein n+-Typ Gebiet 309 wie zum Beispiel ein n+-Typ Substrat an.
  • Der FET 300 weist des Weiteren einen ersten Graben 337 auf, der sich durch das p-Typ Bodygebiet 301a bis in das Driftgebiet 307 hinein erstreckt. Ein Teil des ersten Grabens 337, der sich in das Driftgebiet 307 erstreckt, ist von einer p-Typ Feldstoppzone 301b umgeben. Der erste Graben 337 weist eine erste Elektrode 340 auf, die ein leitfähiges Material aufweist, etwa ein dotiertes Halbleitermaterial, z.B. dotiertes Polysilizium und/oder ein Metall oder eine Kombination daraus. Eine Leitfähigkeit in einem Inversionskanal 373 wird mittels Feldeffekt über eine Spannung an der ersten Elektrode 340 im ersten Graben 337 gesteuert. Die erste Elektrode 340 ist über eine erste Kontaktfläche 302 oberhalb der ersten Oberfläche 303 mit dem p-Typ Bodygebiet 301a elektrisch gekoppelt. Eine erste dielektrische Schicht 341 isoliert die erste Elektrode 340 unterhalb der ersten Oberfläche 303 vom p-Typ Bodygebiet 301a und der p-Typ Feldstoppzone 301b. Ein erstes n+-Typ Sourcegebiet 343 grenzt an Seitenflächen der ersten dielektrischen Schicht 341 des ersten Grabens 337 an und ist elektrisch mit der ersten Kontaktfläche 302 gekoppelt.
  • Der FET 300 weist des Weiteren einen zweiten Graben 337' auf, der sich durch das p-Typ Bodygebiet 301a bis in das Driftgebiet 307 hinein erstreckt. Der zweite Graben 337' weist eine zweite Elektrode 340' auf, die leitfähiges Material aufweist wie zum Beispiel ein dotiertes Halbleitermaterial, z.B. dotiertes Polysilizium und/oder ein Metall oder eine Kombination daraus. Eine zweite dielektrische Schicht 341’ isoliert die erste Elektrode 340 vom p-Typ Bodygebiet 301a, dem Driftgebiet 307 und der ersten Kontaktfläche 302 elektrisch. Eine Leitfähigkeit in einem Inversionskanal 373' wird mittels Feldeffekt über eine Spannung an der zweiten Elektrode 340' im zweiten Graben 337' gesteuert. Ein zweites n+-Typ Sourcegebiet 343' grenzt an Seitenflächen der zweiten dielektrischen Schicht 341’ des zweiten Grabens 337’ an und ist elektrisch mit der ersten Kontaktfläche 302 gekoppelt.
  • In der Ausführungsform von 10 weisen aktive FET-Zellen den zweiten Graben 337' auf und Diodenzellen weisen den ersten Graben 337 auf. In den Diodenzellen kann die Überschussladungsträgerverteilung an verschiedene Betriebsarten der Diodenzellen angepasst werden, um Eigenschaften wie die Stoßstromfestigkeit und das sanfte Schaltverhalten zu verbessern.
  • In den oben beschriebenen Ausführungsformen sind die Elektroden 140, 240, 340 in den Gräben 137, 237, 337 in direktem Kontakt mit den Kontaktflächen 102, 202, 302 an den Oberflächen der Elektroden 140, 240, 340. Gemäß anderer Ausführungsformen verbleiben dielektrische Schichten auf zumindest einem Teil der Oberflächen der Elektroden 140, 240, 340 und die Elektroden 140, 240, 340 sind auf andere Weise wie zum Beispiel über Kontaktöffnungen in den dielektrischen Schichten mit den Kontaktflächen 102, 202, 302 elektrisch gekoppelt.
  • Gemäß einer Ausführungsform weist der FET 300 ein p-Typ Klemmgebiet 349 auf, das sich von der ersten Oberfläche 303 in den Halbleiterkörper 330 erstreckt. Eine Unterseite des p-Typ Klemmgebiets 349 kann oberhalb einer Unterseite des ersten und/oder zweiten Grabens 337, 337' liegen. Solche p-Typ Klemmgebiete unterstützen den elektrischen Durchbruch. Beim Kommutieren der Diodenzellen und der Bodydioden der FET-Zellen fließt ein Löcherstrom über das p-Typ Klemmgebiet 349 während die Ladungsträger aus der Diode ausgeräumt werden. Eine Vielzahl von p-Typ Klemmgebieten kann in einem Muster über die Zellenfläche des FET 300 verteilt sein. Die p-Typ Klemmgebiete 349 können auch in Dioden, die in 1, 8 und 9 dargestellt sind, vorhanden sein.
  • Obwohl an dieser Stelle ausgewählte Ausführungsformen dargestellt und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungen an die Stelle der ausgewählten Ausführungsformen, die gezeigt und beschrieben wurden, gesetzt werden könnten, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Diese Anmeldung soll jede Anpassung oder Variation der ausgewählten und hier diskutierten Ausführungsformen beinhalten. Diese Erfindung soll deshalb nur durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims (24)

  1. Eine Halbleitervorrichtung, aufweisend: eine Halbleiterdiode (100), aufweisend: ein Driftgebiet (107); ein erstes Halbleitergebiet (101) von einem ersten Leitfähigkeitstyp, das in oder auf dem Driftgebiet (107) ausgebildet ist, wobei das erste Halbleitergebiet (101) über eine erste Oberfläche (103) eines Halbleiterkörpers (130) mit einem ersten Anschluss (102) elektrisch gekoppelt ist; und ein Kanalgebiet (104) von einem zweiten Leitfähigkeitstyp, das elektrisch mit dem ersten Anschluss (102) gekoppelt ist, wobei eine Unterseite (105) des Kanalgebiets (104) an das erste Halbleitergebiet (101) angrenzt und eine erste Seite (106) des Kanalgebiets (104) an das erste Halbleitergebiet (101) angrenzt.
  2. Die Halbleitervorrichtung nach Anspruch 1, wobei das erste Halbleitergebiet (101) ein p-Typ Anodengebiet ist und das Kanalgebiet (104) ein n-Typ Kanalgebiet ist.
  3. Die Halbleitervorrichtung nach Anspruch 2, wobei ein Teil (111) des p-Typ Anodengebiets (101) zwischen der Unterseite (105) des n-Typ Kanalgebiets (104) und einer Oberseite des Driftgebiets (107) geeignet ist, eine Raumladung pro Fläche zu akkumulieren, und wobei die Raumladung pro Fläche kleiner ist als eine Durchbruchsladung pro Fläche zwischen dem p-Typ Anodengebiet (101) und einem n-Typ Kathodengebiet (109).
  4. Die Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine maximale Breite w1 des Kanalgebiets (104) entlang einer lateralen Richtung 50 nm < w1 < 500 nm erfüllt.
  5. Die Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine zweite Seite (106’) des Kanalgebiets (104) gegenüberliegend der ersten Seite (106) an das erste Halbleitergebiet (101) angrenzt.
  6. Die Halbleitervorrichtung nach Anspruch 5, wobei das Kanalgebiet (104) an der ersten Seite (106), an der zweiten Seite (106’) und an der Unterseite (105) einkristallines Silizium aufweist und das Kanalgebiet (104) des Weiteren polykristallines Silizium in einem Mittelteil (104b) zwischen dem einkristallinen Silizium aufweist, wobei das polykristalline Silizium eine höhere Dotierstoffkonzentration als das einkristalline Silizium aufweist.
  7. Die Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine zweite Seite des Kanalgebiets (104) gegenüberliegend der ersten Seite (106) an eine dielektrische Schicht (115) angrenzt.
  8. Die Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Dotierstoffkonzentration im Kanalgebiet (104) zwischen 10 % und 90 % der Ausdehnung von einer Oberseite zur Unterseite (105) des Kanalgebiets (104) um mindestens eine Größenordnung abnimmt.
  9. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei eine Dotierstoffkonzentration im Kanalgebiet (104) zwischen 10 % und 90 % der Ausdehnung von einer Oberseite zur Unterseite (105) des Kanalgebiets (104) konstant ist.
  10. Die Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Halbleiterdiode (100) Teil eines rückwärts leitenden IGBTs ist.
  11. Eine Halbleitervorrichtung, aufweisend: ein Driftgebiet (207); ein erstes Halbleitergebiet (201) von einem ersten Leitfähigkeitstyp, das in oder auf dem Driftgebiet (207) ausgebildet ist, wobei das erste Halbleitergebiet (201) über eine erste Oberfläche (203) eines Halbleiterkörpers mit einem ersten Anschluss (202) elektrisch gekoppelt ist; einen ersten Graben (237), der sich von der ersten Oberfläche (203) in das Halbleitergebiet (201) erstreckt, wobei der erste Graben (237) eine Elektrode (240) aufweist, die elektrisch mit dem ersten Halbleitergebiet (201) gekoppelt ist, und des Weiteren eine dielektrische Schicht (241) zwischen der Elektrode (240) und dem ersten Halbleitergebiet (201) aufweist; und wobei eine Unterseite des ersten Grabens (237) an das erste Halbleitergebiet (201) angrenzt.
  12. Die Halbleitervorrichtung nach Anspruch 11, wobei das erste Halbleitergebiet (201) ein p-Typ Anodengebiet ist; und ein Teil (211) des Halbleitergebiets (201) zwischen der Unterseite des ersten Grabens (237) und einer Oberseite des Driftgebiets (207) geeignet ist, eine Raumladung pro Fläche zu akkumulieren, und wobei die Raumladung pro Fläche kleiner ist als eine Durchbruchsladung zwischen dem ersten Halbleitergebiet (201) und einem Kathodengebiet (209).
  13. Die Halbleitervorrichtung nach Anspruch 11, wobei die Halbleitervorrichtung eine Halbleiterdiode (200) ist; das erste Halbleitergebiet (201) eine p-Typ Anodenzone (201a) und eine p-Typ Feldstoppzone (201b) aufweist, wobei die p-Typ Feldstoppzone (201b) eine maximale p-Typ Dotierstoffkonzentration kleiner als 5 × 1016 cm–3 aufweist; eine Oberseite der p-Typ Anodenzone (201a) an die erste Oberfläche (203) angrenzt und eine Oberseite der p-Typ Feldstoppzone (201b) an eine Unterseite der p-Typ Anodenzone (201a) angrenzt; und die Unterseite des ersten Grabens (237) an die p-Typ Feldstoppzone (201b) angrenzt.
  14. Die Halbleitervorrichtung nach Anspruch 13, des Weiteren eine erste n-Typ Sourcezone (243) aufweisend, die elektrisch mit dem ersten Anschluss (202) gekoppelt ist, wobei eine Unterseite der ersten n-Typ Sourcezone (243) an die p-Typ Anodenzone (201a) angrenzt und eine laterale Seite der ersten n-Typ Sourcezone (243) an den ersten Graben (237) angrenzt.
  15. Die Halbleitervorrichtung nach einem der Ansprüche 11 bis 14, wobei der erste Graben (237’) V-förmig ist und die Elektrode (240) ein Metall oder eine Metalllegierung aufweist.
  16. Die Halbleitervorrichtung nach einem der Ansprüche 11 bis 15, wobei die Halbleitervorrichtung ein Feldeffekttransistor (300) ist; das erste Halbleitergebiet ein p-Typ Bodygebiet (301a) aufweist, das an eine Seite des ersten Grabens (337) angrenzt, und das erste Halbleitergebiet eine p-Typ Feldstoppzone (301b) aufweist, die einen unteren Teil des ersten Grabens (337) umgibt; das p-Typ Bodygebiet (301a) an eine Seite eines zweiten Grabens (337’) angrenzt, der eine Gateelektrode (340’) und ein Gatedielektrikum (341’) aufweist, wobei die Gateelektrode (340’) mit einem dritten Anschluss, der elektrisch vom ersten Anschluss (302) isoliert ist, elektrisch gekoppelt ist; und ein unterer Teil des zweiten Grabens (337’) an das Driftgebiet (307) angrenzt.
  17. Die Halbleitervorrichtung nach Anspruch 16, wobei der Feldeffekttransistor (300) ein Leistungsfeldeffekttransistor ist, der eine Sperrspannungsfestigkeit von weniger als 350 V hat.
  18. Ein Verfahren zur Herstellung einer Halbleitervorrichtung, aufweisend: Ausbilden einer Halbleiterdiode (100), aufweisend: Ausbilden eines Driftgebiets (107); Ausbilden eines ersten Halbleitergebiets (101) von einem ersten Leitfähigkeitstyp, das in oder auf dem Driftgebiet (107) ausgebildet wird, und elektrisches Koppeln des ersten Halbleitergebiets (101) mit einem ersten Anschluss (102) über eine erste Oberfläche (103) eines Halbleiterkörpers (130); Ätzen eines Grabens in den Halbleiterkörper (130); und Ausbilden eines Kanalgebiets (104) von einem zweiten Leitfähigkeitstyp in dem Graben und elektrisches Koppeln des Kanalgebiets (104) mit dem ersten Anschluss (102) über die erste Oberfläche (103) des Halbleiterkörpers (130), wobei eine erste Seite (106) des Kanalgebiets (104) an das erste Halbleitergebiet (101) angrenzt.
  19. Das Verfahren nach Anspruch 18, wobei Ausbilden (S130) des Kanalgebiets (104) Ausbilden einer Siliziumschicht an Seitenwänden (106, 106’) und an einer Unterseite (105) des Grabens durch selektives epitaktisches Wachstum auf dem aus Silizium bestehenden Halbleiterkörper (130) aufweist.
  20. Das Verfahren nach Anspruch 19, des Weiteren Ausbilden einer Polysiliziumschicht auf der Siliziumschicht im Graben aufweisend.
  21. Das Verfahren nach Anspruch 19, des Weiteren Ausbilden einer dielektrischen Schicht (115) auf der Siliziumschicht im Graben aufweisend.
  22. Das Verfahren nach Anspruch 18, wobei das Ausbilden des Kanalgebiets (104) aufweist, Dotierstoffe in das n-Typ Kanalgebiet (104) zu implantieren.
  23. Das Verfahren nach Anspruch 18, wobei das Ätzen der Gräben vor dem Ätzen der Gräben ins Driftgebiet (107) hinein beendet wird.
  24. Das Verfahren nach Anspruch 18, wobei das Ätzen der Gräben nach dem Ätzen der Gräben ins Driftgebiet (107) hinein beendet wird.
DE201210108302 2011-09-07 2012-09-06 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Withdrawn DE102012108302A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/227,206 2011-09-07
US13/227,206 US8860025B2 (en) 2011-09-07 2011-09-07 Semiconductor device and method for manufacturing the semiconductor device

Publications (1)

Publication Number Publication Date
DE102012108302A1 true DE102012108302A1 (de) 2013-03-07

Family

ID=47710899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210108302 Withdrawn DE102012108302A1 (de) 2011-09-07 2012-09-06 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US8860025B2 (de)
CN (1) CN103000667B (de)
DE (1) DE102012108302A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
DE102015120210B4 (de) * 2015-11-23 2019-02-21 Infineon Technologies Ag Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
CN111628007B (zh) * 2020-04-29 2023-09-05 株洲中车时代半导体有限公司 功率二极管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979861B2 (en) 2002-05-30 2005-12-27 Apd Semiconductor, Inc. Power device having reduced reverse bias leakage current
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
US7282386B2 (en) * 2005-04-29 2007-10-16 Freescale Semiconductor, Inc. Schottky device and method of forming
DE102005041108B3 (de) 2005-08-30 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
US7598567B2 (en) * 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
DE102009047808B4 (de) 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
CN102157551A (zh) * 2011-03-10 2011-08-17 电子科技大学 一种具有载流子存储层和额外空穴通路的igbt

Also Published As

Publication number Publication date
CN103000667B (zh) 2015-11-18
US9048095B2 (en) 2015-06-02
US20130056731A1 (en) 2013-03-07
US8860025B2 (en) 2014-10-14
US20140370693A1 (en) 2014-12-18
CN103000667A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102011075601B4 (de) Halbleiterbauelement mit einem graben-randabschluss
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102007003812A1 (de) Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
DE102013212787A1 (de) Halbleiterbauelement und verfahren zum herstellen einer dotierten halbleiterschicht
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102011056956A1 (de) Halbleitervorrichtung mit Diode
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102014013947A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee