DE102007043341B4 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102007043341B4
DE102007043341B4 DE102007043341A DE102007043341A DE102007043341B4 DE 102007043341 B4 DE102007043341 B4 DE 102007043341B4 DE 102007043341 A DE102007043341 A DE 102007043341A DE 102007043341 A DE102007043341 A DE 102007043341A DE 102007043341 B4 DE102007043341 B4 DE 102007043341B4
Authority
DE
Germany
Prior art keywords
conductivity type
impurity
area
region
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007043341A
Other languages
English (en)
Other versions
DE102007043341A1 (de
Inventor
Shinji Aono
Hideki Takahashi
Yoshifumi Tomomatsu
Junichi Moritani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102007043341A1 publication Critical patent/DE102007043341A1/de
Application granted granted Critical
Publication of DE102007043341B4 publication Critical patent/DE102007043341B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (1) eines ersten Leitungstyps mit einer ersten Hauptoberfläche und mit einer zweiten Hauptoberfläche, die einander gegenüberliegen; ein erstes Störstellengebiet (3) des ersten Leitungstyps, das durch erste Störstellen des ersten Leitungstyps mit einer maximalen Störstellenkonzentration in einer ersten Tiefe von der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist, wobei das erste Störstellengebiet in einem Gebiet ausgebildet ist, das der ersten Tiefe entspricht und von der ersten Hauptoberfläche beabstandet ist; ein zweites Störstellengebiet (2) eines zweiten Leitungstyps, das durch zweite Störstellen des zweiten Leitungstyps mit einer maximalen Störstellenkonzentration in einer zweiten Tiefe von der ersten Hauptoberfläche des Halbleitersubstrats, die kleiner als die erste Tiefe ist, ausgebildet ist, wobei das zweite Störstellengebiet von einem Gebiet ausgebildet ist, das der zweiten Tiefe entspricht, sodass es das erste Störstellengebiet erreicht; ein drittes Störstellengebiet (4) des ersten Leitungstyps, das durch dritte Störstellen des ersten Leitungstyps mit einer maximalen Störstellenkonzentration bei der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist, wobei das dritte Störstellengebiet von der ersten Hauptoberfläche bis in eine vorgegebene Tiefe und von dem ersten Störstellengebiet beabstandet ausgebildet ist, wobei das zweite Störstellengebiet dazwischen liegt; einen Graben (1a), der sich durch das dritte Störstellengebiet (4), durch das zweite Störstellengebiet (2) und durch das erste Störstellengebiet (3) erstreckt und ein Gebiet des ersten Leitungstyps des Halbleitersubstrats (1) erreicht; eine Isolierlage (7), die auf einer Seitenwand des Grabens (1a) so ausgebildet ist, dass sie das dritte Störstellengebiet (4), das zweite Störstellengebiet (2) und das erste Störstellengebiet (3), die auf der Seitenwand frei liegen, ...

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und der Verfahren zu ihrer Herstellung und insbesondere eine Halbleitervorrichtung mit einem Isolierschichttransistor und ein Verfahren zu ihrer Herstellung.
  • In letzter Zeit werden z. B. auf den Gebieten der elektrischen Haushaltsgeräte und der Industrienetzgeräte Wechselrichtervorrichtungen genutzt. Als eine Wechselrichtervorrichtung wird üblicherweise eine kommerzielle Leistungsversorgung (Wechselstrom-Leistungsversorgung) verwendet. Somit ist die Wechselrichtervorrichtung so konfiguriert, dass sie eine Umsetzereinheit, die eine Vorwärtsumsetzung vornimmt, die eine Wechselspannung einmal von der Wechselspannungs-Leistungsversorgung in eine Gleichspannung umsetzt, eine Glättungsschaltung und eine Wechselrichtereinheit, die die umgekehrte Umsetzung der Gleichspannung in eine Wechselspannung vornimmt, enthält. Als ein Hauptleistungselement der Wechselrichtereinheit wird hauptsächlich ein Isolierschicht-Bipolartransistor (im Folgenden als IGBT bezeichnet) genutzt, der eine verhältnismäßig schnelle Schaltoperation ausführen kann.
  • Hinsichtlich einer für die elektrische Leistungssteuerung verwendeten Wechselrichtervorrichtung beträgt der Nennwert des elektrischen Stroms eines IGBT-Chips näherungsweise einige zehn bis einige einhundert Ampere (A) und der der Spannung näherungsweise einige einhundert bis einige eintausend Volt (V). In einer Schaltung, die einen IGBT als eine Ohmsche Last verwendet und aufeinanderfolgend die Gate-Spannung ändert, wird in dem IGBT elektrische Leistung, d. h. das Produkt aus dem elektrischen Strom und der Spannung, in Form von Wärme erzeugt. Somit erfordert die Wechselrichtervorrichtung einen großen Wärmestrahler, was zur Verschlechterung des Umsetzungswirkungsgrads der elektrischen Leistung führt. Ferner steigt je nach der Kombination aus Betriebsspannung und Betriebsstrom die Temperatur des IGBT selbst, was zur thermischen Zerstörung des IGBT führt. Somit wird eine Ohmsche Lastschaltung, die einen IGBT als eine Ohmsche Last verwendet, selten in der Wechselrichtervorrichtung verwendet.
  • In den meisten Wechselrichtervorrichtungen ist die Last eine elektrische Induktionsmaschine (ein Motor mit induktiver Last). Somit wird ein IGBT in der Wechselrichtervorrichtung üblicherweise als ein Schalter betrieben, der den AUS-Zustand und den EIN-Zustand so wiederholt, dass die elektrische Leistung gesteuert wird. Hinsichtlich des Schaltens der induktiven Last durch die Wechselrichterschaltung wird nach einem Einschaltprozess der EIN-Zustand hergestellt, während nach einem Ausschaltprozess der AUS-Zustand hergestellt wird. Der Einschaltprozess bezieht sich auf den Übergang IGBT aus dem AUS-Zustand in den EIN-Zustand und der Ausschaltprozess bezieht sich auf den Übergang des IGBT aus dem EIN-Zustand in den AUS-Zustand.
  • Die induktive Last ist mit einem Punkt auf einem Zwischenpotenzial zwischen einem oberen Zweigelement und einem unteren Zweigelement verbunden, wobei sowohl in die positive als auch in die negative Richtung ein elektrischer Strom in die induktive Last fließt. Somit ist eine Freilaufdiode notwendig, um den Strom in einem geschlossenen Stromkreis der induktiven Last und des Zweigelements umlaufen zu lassen, um zu ermöglichen, dass der durch die induktive Last fließende elektrische Strom von dem mit der Last verbundenen Abschnitt zu einer Leistungsversorgung auf höherem Potenzial zurückfließt oder von dem mit der Last verbundenen Abschnitt zur Masse fließt. In einigen Fällen wird für eine Wechselrichtervorrichtung mit einer verhältnismäßig kleinen Kapazität ein Feldeffekttransistor (MOSFET: Metalloxid-Halbleiter-Feldeffekttransistor) verwendet.
  • Eine Spannung, die an die Gate-Elektrode angelegt werden muss, um den IGBT einzuschalten, wird die EIN-Spannung (Vce (sat)) genannt. Eine Konfiguration zur Bereitstellung einer niedrigeren EIN-Spannung ist z. B. in JP 08-316 479 A und in JP 2002-353 456 A offenbart, die einen Ladungsträgerspeicher-IGBT offenbaren, der eine verbesserte Version des Graben-Gate-IGBT ist. In dem Ladungsträgerspeicher-IGBT ist auf einer Oberfläche eines N-Substrats eine n-Ladungsträgerspeicherschicht ausgebildet und ist auf der Ladungsträgerspeicherschicht ein p-Basisgebiet ausgebildet.
  • In einem vorgegebenen Gebiet einer Oberfläche des Basisgebiets ist ein Emittergebiet ausgebildet. In einem Gebiet mit Ausnahme des Emittergebiets der Oberfläche des Basisgebiets ist ein p+-Kontaktgebiet ausgebildet. Ferner ist eine Emitterelektrode ausgebildet, die mit dem Emittergebiet elektrisch verbunden ist. Durch das Emittergebiet, das Basisgebiet und die Ladungsträgerspeicherschicht ist eine Öffnung so ausgebildet, dass sie ein n-Gebiet des N-Substrats erreicht, und an der Innenwandoberfläche der Öffnung ist eine Gate-Elektrode ausgebildet, wobei eine Gate-Isolierlage dazwischen liegt.
  • Auf der anderen Oberfläche des Substrats ist eine n-Pufferschicht ausgebildet und auf der Pufferschicht ist eine p-Kollektorschicht ausgebildet. Auf einer Oberfläche der Kollektorschicht ist eine Kollektorelektrode ausgebildet, die mit der Kollektorschicht elektrisch verbunden ist. Der herkömmliche Ladungsträgerspeicher-IGBT ist auf diese Weise konfiguriert.
  • In diesem Ladungsträgerspeicher-IGBT wird an die Gate-Elektrode eine Spannung wenigstens von der Schwellenspannung (Vth) als eine Gate-Spannung angelegt, um ein n-Kanalgebiet auszubilden, das sich in dem p-Basisgebiet in der Nähe der Gate-Elektrode befindet. Dementsprechend werden vom Emittergebiet durch das n-Kanalgebiet Elektronen in das N-Substrat injiziert.
  • Es wird angenommen, dass in dem Zustand, in dem an die Gate-Elektrode eine Spannung wenigstens von der Schwellenspannung angelegt wird, eine Spannung (Kollektorspannung) an den Kollektor angelegt wird. Unter dieser Bedingung wird die Kollektorspannung wenigstens in dem Umfang angelegt, dass veranlasst wird, dass der pn-Übergang der Pufferschicht und der Kollektorschicht in Durchlassrichtung vorgespannt wird. Daraufhin werden aus der Kollektorelektrode Löcher in das N-Substrat injiziert. In dem N-Substrat findet eine Leitfähigkeitsmodulation statt, die veranlasst, dass der Widerstandswert des N-Substrats plötzlich abnimmt, sodass dementsprechend der elektrische Strom fließt und der elektrisch leitende EIN-Zustand hergestellt wird.
  • Somit speichert in dem Ladungsträgerspeicher-IGBT die unmittelbar unter dem p-Basisgebiet befindliche Ladungsträgerspeicherschicht Löcher und Elektronen. Somit besitzt der Ladungsträgerspeicher-IGBT im Vergleich zu dem Graben-Gate-IGBT ohne die Ladungsträgerspeicherschicht den Vorteil, dass das N-Substrat eine höhere Ladungsträgerdichte und dementsprechend einen niedrigeren spezifischen Widerstand besitzt und somit eine niedrigere EIN-Spannung erzielt wird.
  • Die Offenlegungsschrift DE 10 2005 014 714 A1 beschreibt eine Halbleitervorrichtung mit isoliertem Gate entsprechend dem Oberbegriff des Anspruchs 1. Eine Schwankung einer Schwellenspannung wird in dieser Halbleitervorrichtung dadurch vorgebeugt, dass eine CS-Schicht derart ausgebildet wird, dass eine Dotierungskonzentration eines ersten Trägerspeicherabschnitts, der gerade unter dem Bereich des Grabens (der Öffnung) liegt, geringer ist als eine Dotierungskonzentration eines zweiten Trägerspeicherschichtabschnitts, der anderswo als gerade unter dem Bereich der Öffnung liegt.
  • Die Offenlegungsschrift DE 101 61 129 A1 beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung. Dieses Verfahren beschreibt, dass eine Injektion der Störstellen im Wesentlichen an der Oberfläche geschieht, und sich die verschiedenen Störstellenschichten in den vorgesehenen Tiefen des Substrats jeweils erst durch thermische Diffusion der zuvor injizierten Störstellenatome ausbilden.
  • Zur Schaffung einer kompakteren und leichteren Wechselrichtervorrichtung ist in den letzten Jahren ein IGBT vorgeschlagen worden, der rückwärts leitender IGBT oder rückwärts leitender Ladungsträgerspeicher-IGBT genannt wird und der eine in der Konfiguration des IGBT oder des Ladungsträgerspeicher-IGBT ausgebildete Freilaufdiode besitzt und in beiden Richtungen im Wesentlichen die gleiche elektrische Leitfähigkeit aufweist.
  • Allerdings besitzt der herkömmliche Ladungsträgerspeicher-IGBT das folgende Problem: Das n-Emittergebiet, das p-Basisgebiet und die n-Ladungsträgerspeicherschicht des Ladungsträgerspeicher-IGBT werden jeweils dadurch ausgebildet, dass Störstellenionen eines vorgegebenen Leitfähigkeitstyps injiziert werden und veranlasst wird, dass die injizierten Störstellen thermisch diffundieren. In dem herkömmlichen Ladungsträgerspeicher-IGBT sind die jeweiligen Störstellenkonzentrationsprofile jeweils die Gauß-Verteilung, bei der sich die maximale Störstellenkonzentration wegen Beschränkungen der Herstellungsvorrichtung (Ioneninjektionsvorrichtung) in der Nähe der Oberfläche des N-Substrats befindet.
  • Das endgültige Störstellenkonzentrationsprofil des n-Emittergebiets, des p-Basisgebiets und der n-Ladungsträgerspeicherschicht ist ein Dreifachdiffusionsprofil, das die drei einander überlappenden Störstellenkonzentrationsprofile mit einer Gauß-Verteilung umfasst. Je nach dem relativen Verhältnis oder der Differenz zwischen den jeweiligen Anzahlen von Störstellenatomen besitzt das Dreifachdiffusionsprofil ein p-Störstellenkonzentrationsprofil oder ein n-Störstellenkonzentrationsprofil. Somit ändert sich die Schwellenspannung (Vth) des IGBT wahrscheinlich wie im Folgenden beschrieben.
  • Für einen für eine Wechselrichtervorrichtung verwendeten Ladungsträgerspeicher-IGBT wird die Schwellenspannung (Vth) auf näherungsweise 5 V eingestellt. Somit beträgt die maximale Konzentration der p-Störstellen in einem Gebiet, in dem entlang der Gate-Isolierlage in dem p-Basisgebiet der Kanal ausgebildet ist, näherungsweise 1·1017 cm–3 bis 1·1018 cm–3. Zum Beispiel beträgt in einem Gebiet, das dem p-Basisgebiet entspricht, die Akzeptor-Störstellenkonzentration wenigstens näherungsweise 1·1018 cm–3 und die Donator-Störstellenkonzentration näherungsweise 5·1017 cm–3.
  • Die Störstellenkonzentration (Störstellendichte) des Abschnitts, der sich in dem p-Basisgebiet befindet und in dem der n-Kanal ausgebildet ist, wird durch Subtraktion der Anzahl (Dichte) der Donatoratome von der Anzahl (Dichte) der Akzeptoratome bestimmt (die Anzahl der Akzeptoratome – die Anzahl der Donatoratome). In Silicium (Si) kann der Akzeptor z. B. Bor (B) oder Aluminium (Al) sein und kann der Donator z. B. Phosphor (P) oder Arsen (As) sein.
  • Falls die Akzeptor-Störstellenkonzentration und die Donator-Störstellenkonzentration jeweils in der oben beschriebenen Größenordnung liegen, beträgt die Störstellenkonzentration des schließlich ausgebildeten p-Störstellengebiets näherungsweise 1·1017 bis 2·1017 cm–3. Somit sind die Anzahl (Dichte) der Akzeptoratome und die Anzahl (Dichte) der Donatoratome des p-Basisgebiets größer (höher) als die Störstellenkonzentration (Störstellendichte) des p-Basisgebiets.
  • Falls somit im Prozess des Injizierens von Störstellenionen, die als Akzeptoren wirken, die Menge injizierter Störstellenionen schwankt, schwankt somit auch die Störstellenkonzentration des schließlich ausgebildeten p-Basisgebiets. Falls im Prozess des Injizierens von Störstellenionen, die als Donatoren wirken, die Menge injizierter Störstellenionen schwankt, schwankt die Störstellenkonzentration des p-Basisgebiets ebenfalls. Mit anderen Worten, die Störstellenkonzentration des p-Basisgebiets wird durch die Schwankung der Menge injizierter Störstellenionen, die als Akzeptoren wirken, und durch die Schwankung der Menge injizierter Störstellenionen, die als Donatoren wirken, beeinflusst.
  • Die Schwellenspannung des IGBT besitzt in Bezug auf die Mitte der Schwankung der Menge injizierter Störstellen einen bestimmten Bereich. Hinsichtlich des herkömmlichen IGBT ist die Standardabweichung groß, was zur Schwankung der Schwellenspannung führt. Falls die Schwellenspannung schwankt und der Spannungswert niedriger als eine vorgegebene Spannung ist, ergibt sich das Problem, dass die Halbleitervorrichtung in der Lastkurzschlussbetriebsart zerstört wird.
  • Die Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen. Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung mit verringerter Schwankung der Schwellenspannung sowie ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. durch ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Die Halbleitervorrichtung gemäß der Erfindung besitzt das erste Störstellengebiet, das zweite Störstellengebiet und das dritte Störstellengebiet, die jeweils Störstellenkonzentrationen aufweisen, die jeweils an einer Stelle (in einer Tiefe), die einem Gebiet entspricht, wo das entsprechende erste Störstellengebiet oder zweite Störstellengebiet oder dritte Störstellengebiet ausgebildet ist, maximal sind. Somit kann die Schwankung der an den Elektrodenabschnitt angelegten Schwellenspannung zum Ausbilden eines Kanalgebiets in dem zweiten Störstellengebiet wesentlich verringert werden.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der Erfindung enthält den ersten Injektionsschritt zum Injizieren der ersten Störstellen in der Weise, dass die ersten Störstellen an einer Stelle, an der das erste Störstellengebiet ausgebildet werden soll, eine maximale Störstellenkonzentration aufweisen, den zweiten Injektionsschritt zum Injizieren der zweiten Störstellen in der Weise, dass die zweiten Störstellen an einer Stelle, an der das zweite Störstellengebiet ausgebildet werden soll, eine maximale Störstellenkonzentration aufweisen und den dritten Injektionsschritt zum Injizieren der dritten Störstellen in der Weise, dass die dritten Störstellen an einer Stelle, an der das dritte Störstellengebiet ausgebildet werden soll, eine maximale Störstellenkonzentration aufweisen. Auf diese Weise kann die Schwankung der Schwellenspannung, die an die Elektrode angelegt wird, um in dem zweiten Störstellengebiet ein Kanalgebiet auszubilden, wesentlich verringert werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung;
  • 2 eine teilweise vergrößerte Querschnittsansicht einer Gate-Elektrode und ihres Nachbarabschnitts;
  • 3 eine Querschnittsansicht eines EIN-Zustands zur Veranschaulichung einer Operation der Halbleitervorrichtung in der ersten Ausführungsform;
  • 4 eine Querschnittsansicht eines AUS-Zustands zur Veranschaulichung einer Operation der Halbleitervorrichtung in der ersten Ausführungsform;
  • 5 eine beispielhafte Wechselrichterschaltung, die die Halbleitervorrichtung in der ersten Ausführungsform verwendet;
  • 6 schematische Störstellenkonzentrationsprofile entlang einer in 1 gezeigten Querschnittslinie VI-VI;
  • 711 jeweilige Störstellenkonzentrationsprofile in Simulationen, die auf einer ersten bis fünften Bedingung beruhen, gemäß der ersten Ausführungsform;
  • 12 eine graphische Darstellung einer Beziehung zwischen der Gate-Spannung und dem Kollektorstrom in jeder Simulation gemäß der ersten Ausführungsform;
  • 13 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel;
  • 14 schematische Störstellenkonzentrationsprofile entlang einer in 13 gezeigten Querschnittslinie XIV-XIV hinsichtlich der Halbleitervorrichtung des Vergleichsbeispiels;
  • 1519 jeweilige Störstellenkonzentrationsprofile in jeweiligen Simulationen, die auf einer ersten bis fünften Bedingung beruhen, hinsichtlich der Halbleitervorrichtung des Vergleichsbeispiels;
  • 20 eine graphische Darstellung einer Beziehung zwischen der Gate-Spannung und dem Kollektorstrom in jeder Simulation hinsichtlich der Halbleitervorrichtung des Vergleichsbeispiels;
  • 21 eine graphische Darstellung einer Beziehung zwischen dem Sättigungsstromwert und der Schwellenspannung in der ersten Ausführungsform;
  • 22 eine graphische Darstellung einer Beziehung zwischen dem Sättigungsstromwert und der Schwellenspannung sowie einer Beziehung zwischen der Kurzschlusstoleranz und der Schwellenspannung in der ersten Ausführungsform;
  • 23 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
  • 24 schematische Störstellenkonzentrationsprofile entlang einer in 23 gezeigten Querschnittslinie XXIV-XXIV in der zweiten Ausführungsform;
  • 25 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung;
  • 26 schematische Störstellenkonzentrationsprofile entlang einer in 25 gezeigten Querschnittslinie XXVI-XXVI in der dritten Ausführungsform;
  • 27 einen elektrischen Leitungszustand zur Veranschaulichung einer Operation der Halbleitervorrichtung in der dritten Ausführungsform;
  • 28 einen AUS-Zustand zur Veranschaulichung einer Operation der Halbleitervorrichtung in der dritten Ausführungsform;
  • 29 einen Rückwärtsleitungszustand zur Veranschaulichung einer Operation der Halbleitervorrichtung in der dritten Ausführungsform;
  • 30 eine Querschnittsansicht eines Schritts eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung;
  • 3140 Querschnittsansichten jeweiliger Schritte, die nach den in den 3039 gezeigten jeweiligen Schritten in der vierten Ausführungsform ausgeführt werden;
  • 41 eine Querschnittsansicht eines Schritts eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der Erfindung;
  • 4253 Querschnittsansichten jeweiliger Schritte, die nach den in den 4152 gezeigten jeweiligen Schritten ausgeführt werden;
  • 54 eine Querschnittsansicht eines Schritts eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung;
  • 5565 Querschnittsansichten jeweiliger Schritte, die nach den in den 5464 gezeigten jeweiligen Schritten ausgeführt werden;
  • 66 eine Querschnittsansicht eines Schritts eines Wärmebehandlungsprozesses gemäß einer Änderung der vierten bis sechsten Ausführungsform;
  • 6771 Querschnittsansichten jeweiliger Schritte, die nach den in den 6670 gezeigten jeweiligen Schritten ausgeführt werden.
  • Erste Ausführungsform
  • Es wird hier ein Durchgriff- und Ladungsträgerspeicher-IGBT beschrieben. Wie in den 1 und 2 gezeigt ist, ist in einem Gebiet in einer vorgegebenen Tiefe von einer Hauptoberfläche des N-Substrats (der N-Schicht) 1 eine n-Ladungsspeicherschicht 3 ausgebildet. Ferner ist in einem Gebiet in einer kleineren Tiefe von der einen Hauptoberfläche des N-Substrats 1 ein p-Basisgebiet 2 in der Weise ausgebildet, dass es die Ladungsträgerspeicherschicht 3 berührt. In einem vorgegebenen Gebiet einer Oberfläche des Basisgebiets 2 ist ein Emittergebiet 4 ausgebildet, das von der Ladungsträgerspeicherschicht 3 beabstandet ist, wobei das Basisgebiet 2 dazwischen liegt.
  • Darüber hinaus ist in einem Gebiet mit Ausnahme des Emittergebiets 4 der Oberfläche des Basisgebiets 2 ein p+-Kontaktgebiet 5 ausgebildet. Es ist eine Emitterelektrode 6 ausgebildet, die mit dem Emittergebiet 4 elektrisch verbunden ist. Durch das Emittergebiet 4, das Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 ist eine Öffnung 1a in der Weise ausgebildet, dass sie ein n-Gebiet des N-Substrats 1 erreicht. An der Innenwandoberfläche der Öffnung 1a ist eine Gate-Elektrode 8 ausgebildet, wobei eine Gate-Isolierlage 7 dazwischen liegt. Auf der Gate-Elektrode 8 ist eine Zwischenschichtisolierlage 9 in der Weise ausgebildet, dass sie die Gate-Elektrode 8 und die Gate-Isolierlage 7 bedeckt.
  • Auf der anderen Hauptoberfläche des N-Substrats 1 ist eine n-Pufferschicht 11 ausgebildet. Auf der Pufferschicht 11 ist eine p-Kollektorschicht 12 ausgebildet. Auf einer Oberfläche der Kollektorschicht 12 ist eine Kollektorelektrode 13 ausgebildet, die mit der Kollektorschicht 12 elektrisch verbunden ist. In diesem Ladungsträgerspeicher-IGBT sind auf dem p-Substrat, das als Kollektorschicht 12 wirkt, wie im Folgenden beschrieben wird, durch das Epitaxieverfahren eine Pufferschicht 11 und ein N-Substrat 1 ausgebildet worden. Somit hat die Kollektorschicht 12 ein Mehrfaches der Dicke der anderen Schichten (des Substrats).
  • Es wird eine Grundoperation des oben beschriebenen Ladungsträgerspeicher-IGBT beschrieben. An die Gate-Elektrode 8 wird eine positive Vorspannung von wenigstens einer Schwellenspannung angelegt, um im Basisgebiet 2 in der Nähe der Gate-Elektrode 8 ein Kanalgebiet auszubilden. An die Kollektorelektrode 13 wird eine Spannung angelegt, die höher als die an die Emitterelektrode 6 angelegte Spannung ist, um zwischen der Emitterelektrode 6 und der Kollektorelektrode 13 eine vorgegebene Spannung anzulegen. Wie in 3 gezeigt ist, fließen dementsprechend Elektronen ”e” vom Emittergebiet 4 durch das Kanalgebiet und durch die Ladungsträgerspeicherschicht 3 zum N-Substrat 1, während Löcher ”h” von der Kollektorschicht 12 zum N-Substrat 1 fließen. Somit leitet der Ladungsträgerspeicher-IGBT elektrisch in der Durchlassrichtung.
  • Im Gegensatz dazu wird an die Gate-Elektrode 8 eine negative Vorspannung angelegt. An die Kollektorelektrode 13 wird eine Spannung angelegt, die höher als eine an die Emitterelektrode 6 angelegte Spannung ist, um zwischen der Emitterelektrode 6 und der Kollektorelektrode 13 eine vorgegebene Spannung anzulegen. Wie in 4 gezeigt ist, erstreckt sich dementsprechend eine Verarmungsschicht (ein Verarmungsschichtende) 60 von der Grenzfläche zwischen dem Basisgebiet 2 und der Ladungsträgerspeicherschicht 3 des Ladungsträgerspeicher-IGBT bis zum N-Substrat 1, um eine hohe Spannungsfestigkeit des Ladungsträgerspeicher-IGBT sicherzustellen.
  • In 5 ist eine beispielhafte Wechselrichterschaltung gezeigt, die den Ladungsträgerspeicher-IGBT verwendet. Eine induktive Last 40 ist z. B. eine elektrische Induktionsmaschine. Die induktive Last 40 ist mit einem Punkt auf einem Zwischenpotenzial zwischen einem oberen Zweigelement 41 und einem unteren Zweigelement 42 verbunden. Sowohl in positiver als auch in negativer Richtung fließt ein elektrischer Strom zur induktiven Last 40. Um den über die induktive Last 40 von einem mit der Last verbundenen Abschnitt zu einer Leistungsversorgung auf hohem Potenzial fließenden Strom zurückfließen zu lassen oder um den Strom von dem mit der Last verbundenen Abschnitt zur Masse fließen zu lassen, ist somit eine Freilaufdiode 43 notwendig, um den Strom in einem geschlossenen Stromkreis der induktiven Last 40 und der Zweigelemente 41, 42 fließen zu lassen.
  • Es wird nun eine Beschreibung eines Störstellenkonzentrationsprofils des n-Emittergebiets 4, des p-Basisgebiets 2 und der n-Ladungsträgerspeicherschicht 3 des wie oben beschriebenen Ladungsträgerspeicher-IGBT gegeben. Das Emittergebiet 4 wird dadurch ausgebildet, dass z. B. Arsen (As) injiziert wird, und das Basisgebiet 2 wird dadurch ausgebildet, dass z. B. Bor (B) injiziert wird. Die Ladungsträgerspeicherschicht 3 wird z. B. durch Injizieren von Phosphor (P) ausgebildet.
  • Die jeweiligen Konzentrationsprofile der Störstellenelemente sind schematisch in 6 gezeigt. Die horizontale Achse repräsentiert die Entfernung (Tiefe), die sich von der Oberfläche des Emittergebiets 4 bis zum n-Gebiet des N-Substrats 1 erstreckt, und die vertikale Achse repräsentiert die (relative) Konzentration. Wie in 6 gezeigt ist, hat ein Störstellenkonzentrationsprofil 51 des Arsen einen Maximalwert (Spitzenwert) der Konzentration in der Nähe der Oberfläche des Emittergebiets 4. Ein Störstellenkonzentrationsprofil 52 von Bor hat einen Maximalwert der Konzentration an einer tieferen Stelle als Arsen. Ein Störstellenkonzentrationsprofil 53 von Phosphor hat einen Maximalwert der Konzentration an einer noch tieferen Stelle als Bor.
  • Das heißt, Arsen wird so injiziert, dass sich seine Maximalkonzentration in dem Gebiet befindet, in dem das Emittergebiet 4 ausgebildet werden soll. Bor wird so injiziert, dass sich seine Maximalkonzentration in dem Gebiet befindet, in dem unter dem Emittergebiet 4 das Basisgebiet 2 ausgebildet werden soll. Phosphor wird so injiziert, dass sich seine Maximalkonzentration in dem Gebiet befindet, in dem unter dem Basisgebiet 2 die Ladungsträgerspeicherschicht 3 ausgebildet werden soll. Das kombinierte Störstellenkonzentrationsprofil entspricht der relativen Beziehung oder der Differenz zwischen der Anzahl (Dichte) der Akzeptoratome und der Anzahl (Dichte) der Donatoratome.
  • Es wird nun eine Beziehung zwischen jedem Störstellenkonzentrationsprofil und der Schwellenspannung beschreiben, die auf Auswertungen von Simulationen beruht. Anhand der in 6 gezeigten Störstellenkonzentrationsprofile wird für eine Prozess/Vorrichtungs-Simulation eine Kombination von Injektionsbedingungen verwendet, die einen Schwellenwert Vth von näherungsweise 6,0 V sicherstellt. Die resultierenden Störstellenkonzentrationsprofile sind in 7 gezeigt. Die horizontale Achse repräsentiert die Entfernung (Tiefe: μm), die sich von der Oberfläche des Emittergebiets 4 bis zu dem n-Gebiet des N-Substrats 1 erstreckt, und die vertikale Achse repräsentiert die Konzentration (cm–3).
  • Wie in 7 gezeigt ist, entsprechen das Störstellenkonzentrationsprofil 51 des Arsen, das Störstellenkonzentrationsprofil 52 des Bors und das Störstellenkonzentrationsprofil 53 des Phosphors den jeweils in 6 gezeigten Störstellenkonzentrationsprofilen. Ein durch die Differenz der Störstellenatome bestimmtes kombiniertes (Netto-)Störstellenkonzentrationsprofil 50 besitzt in Tiefenrichtung drei relative Maximalwerte der Störstellenkonzentration, die den jeweiligen Maximalwerten der Störstellenkonzentration des Arsen, des Bors und des Phosphors entsprechen. Gemäß der Simulation unter diesen Bedingungen beträgt ein Schätzwert der Schwellenspannung Vth 5,96 V. Die Schwellenspannung Vth ist hier ein Zehntausendstel (1/10000) des Vorrichtungs-Stromdichtenennwerts.
  • Die Bedingungen (z. B. die Menge des injizierten Störstellenelements), unter denen das Störstellenkonzentrationsprofil erhalten wird, werden hier als Referenzbedingungen verwendet, wobei die jeweiligen Mengen der Störstellenelemente erhöht und verringert werden, um die wie im Folgenden beschriebenen Störstellenkonzentrationsprofile zu erhalten.
  • Zunächst wird in Bezug auf die Referenzbedingungen die Menge des injizierten Bors um 2% erhöht (Überdosis) und werden die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors jeweils um 2% verringert (Unterdosis) (Bedingung A). Das resultierende Störstellenkonzentrationsprofil ist in 8 gezeigt. In der Simulation unter diesen Bedingungen wird der Schwellenwert Vth auf 6,08 V geschätzt.
  • Daraufhin wird in Bezug auf die Referenzbedingungen die Menge des injizierten Bors um 2% verringert (Unterdosis) und werden die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors jeweils um 2% erhöht (Überdosis) (Bedingung B). Das resultierende Störstellenkonzentrationsprofil ist in 9 gezeigt. In der Simulation unter diesen Bedingungen wird der Schwellenwert Vth auf 5,84 V geschätzt.
  • Ferner wird in Bezug auf die Referenzbedingungen die Menge des injizierten Bors um 5% erhöht (Überdosis) und werden die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors jeweils um 5% verringert (Unterdosis) (Bedingung C). Das resultierende Störstellenkonzentrationsprofil ist in 10 gezeigt. In der Simulation unter diesen Bedingungen wird der Schwellenwert Vth auf 6,21 V geschätzt.
  • Darüber hinaus wird in Bezug auf die Referenzbedingungen die Menge des injizierten Bors um 5% verringert (Unterdosis) und werden die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors jeweils um 5% erhöht (Überdosis) (Bedingung D). Das resultierende Störstellenkonzentrationsprofil ist in 11 gezeigt. In der Simulation unter diesen Bedingungen wird der Schwellenwert Vth auf 5,73 V geschätzt.
  • Anhand der oben beschriebenen Referenzbedingungen und der Bedingungen A bis D wird die Beziehung zwischen dem Kollektorstrom und der Gate-Spannung wie in 12 gezeigt graphisch dargestellt. Die horizontale Achse repräsentiert die Gate-Spannung und die vertikale Achse repräsentiert den Kollektorstrom. In diesem Fall beträgt die Schwellenspannung Vth unter den Referenzbedingungen 5,96 V. Im Gegensatz dazu beträgt die Schwellenspannung Vth durch Erhöhen oder Verringern der Menge (Dosis) des injizierten Bors (Bedingungen A bis D) 5,73 V bis 6,21 V. Somit ist zu sehen, dass die Schwellenspannung in Bezug auf die Schwellenspannung unter den Referenzbedingungen im Bereich von –0,23 V bis +0,25 V schwankt.
  • Die Schwankung der Schwellenspannung wird in Verbindung mit einem Vergleichsbeispiel beschrieben. 13 zeigt einen Ladungsträgerspeicher-IGBT des Vergleichsbeispiels. Wie in 13 gezeigt ist, ist die Konfiguration des Ladungsträgerspeicher-IGBT des Vergleichsbeispiels abgesehen von den Störstellenkonzentrationsprofilen eines Emittergebiets 104, eines Basisgebiets 102 und einer Ladungsträgerspeicherschicht 103 ähnlich der des in 1 gezeigten Ladungsträgerspeicher-IGBT. Somit sind gleiche Komponenten mit den gleichen Bezugszeichen bezeichnet und wird ihre Beschreibung hier nicht wiederholt.
  • Wie in 14 gezeigt ist, sind die jeweiligen Störstellenkonzentrationsprofile des Emittergebiets 104, des Basisgebiets 102 und der Ladungsträgerspeicherschicht 103 in den Ladungsträgerspeicher-IGBT des Vergleichsbeispiels Gauß-Verteilungen, die die maximale Störstellenkonzentration jeweils in der Nähe der Oberfläche haben. Anhand der in 14 gezeigten Störstellenkonzentrationsprofile wird in einer Prozess/Vorrichtungs-Simulation eine Kombination von Injektionsbedingungen verwendet, die eine Schwellenspannung Vth von näherungsweise 6,0 V sicherstellen. Das resultierende Störstellenkonzentrationsprofil ist in 15 gezeigt. Die horizontale Achse repräsentiert die Entfernung (Tiefe: μm), die sich von der Oberfläche des Emittergebiets 104 bis in das n-Gebiet des N-Substrats 1 erstreckt, und die vertikale Achse repräsentiert die Störstellenkonzentration (Atome/cm3). Gemäß der Simulation unter diesen Bedingungen wird die Schwellenspannung Vth auf 6,10 V geschätzt.
  • Die Bedingungen (z. B. die Menge des injizierten Störstellenelements), unter denen das Störstellenkonzentrationsprofil erhalten wird, werden als Referenzbedingungen verwendet. Die Menge des injizierten Bors wird in Bezug auf die Referenzbedingungen um 2% erhöht (Überdosis) und die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors werden jeweils um 2% verringert (Unterdosis) (Bedingung E). Das resultierende Störstellenkonzentrationsprofil ist in 16 gezeigt. In der Simulation unter diesen Bedingungen wird die Schwellenspannung Vth auf 6,71 V geschätzt.
  • Ferner wird die Menge des injizierten Bors in Bezug auf die Referenzbedingungen um 2% verringert (Unterdosis) und werden die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors jeweils um 2% erhöht (Überdosis) (Bedingung F). Das resultierende Störstellenkonzentrationsprofil ist in 17 gezeigt. In der Simulation unter diesen Bedingungen wird die Schwellenspannung Vth auf 4,97 V geschätzt.
  • Darüber hinaus wird die Menge des injizierten Bors in Bezug auf die Referenzbedingungen um 5% erhöht (Überdosis) und werden die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors jeweils um 5% verringert (Unterdosis) (Bedingung G). Das resultierende Störstellenkonzentrationsprofil ist in 18 gezeigt. In der Simulation unter diesen Bedingungen wird die Schwellenspannung Vth auf 7,99 V geschätzt.
  • Außerdem wird die Menge des injizierten Bors in Bezug auf die Referenzbedingungen um 5% verringert (Unterdosis) und werden die jeweiligen Mengen des injizierten Arsens und des injizierten Phosphors jeweils um 5% erhöht (Überdosis) (Bedingung H). Das resultierende Störstellenkonzentrationsprofil ist in 19 gezeigt. In der Simulation unter diesen Bedingungen wird die Schwellenspannung Vth auf 3,96 V geschätzt.
  • Unter den oben beschriebenen Referenzbedingungen und Bedingungen E bis H ist die Beziehung zwischen dem Kollektorstrom und der Gate-Spannung wie in 20 graphisch dargestellt. Die horizontale Achse repräsentiert die Gate-Spannung und die vertikale Achse repräsentiert den Kollektorstrom. Unter den Referenzbedingungen ist die Schwellenspannung Vth 6,10 V. Im Gegensatz dazu ist die Schwellenspannung Vth 3,96 V bis 7,99 V, falls die Menge (Dosis) des injizierten Bors erhöht oder verringert wird (Bedingungen E bis H). Somit ist zu sehen, dass die Schwellenspannung in Bezug auf die Schwellenspannung unter den Referenzbedingungen im Bereich von –2,14 V bis +1,89 V schwankt.
  • Das Ergebnis der Auswertung zeigt, dass die Schwellenspannung des Ladungsträgerspeicher-IGBT des Vergleichsbeispiels in Bezug auf die Schwellenspannung unter den Referenzbedingungen im Bereich von –2,14 V bis +1,89 V schwankt, wenn die Menge des injizierten Störstellenelements im gleichen Umfang (mit der gleichen Schwankungsbreite) geändert wird, während die Schwellenspannung des Ladungsträgerspeicher-IGBT der vorliegenden Ausführungsform im Bereich von –0,23 V bis +0,25 V schwankt. Somit wird bestätigt, dass die Schwankung der Schwellenspannung wesentlich verringert ist.
  • Es werden die Gründe beschrieben, weshalb die oben beschriebenen Ergebnisse erhalten werden. Die Störstellenkonzentration ist durch die Differenz zwischen der Anzahl der Donatoratome und der Anzahl der Akzeptoratome in jedem Gebiet bestimmt. In dem Ladungsträgerspeicher-IGBT der vorliegenden Ausführungsform haben die jeweiligen Störstellenkonzentrationsprofile des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 jeweils eine Stelle (Tiefe) der maximalen Störstellenkonzentration, die in einem entsprechenden Gebiet oder an einer entsprechenden Stelle (Tiefe) eingestellt ist, an (in) der die Schicht ausgebildet ist.
  • Somit ist in dem Gebiet, in dem das Emittergebiet 4 ausgebildet wird, die Konzentration der Störstellen, die das Emittergebiet 4 bilden, ausreichend (einige Größenordnungen) höher als die jeweiligen Konzentrationen der Störstellen, die das Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 bilden. Somit sind die Einflüsse der Störstellen, die das Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 bilden, auf die Störstellenkonzentration des schließlich ausgebildeten Emittergebiets 4 wesentlich unterdrückt. Dies betrifft ebenfalls das verbleibende Basisgebiet 2 und die verbleibende Ladungsträgerspeicherschicht 3. Hinsichtlich des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 sind Einflüsse der jeweiligen Störstellen, die zwei der drei Gebiete (Schichten) bilden, auf die Störstellenkonzentration des verbleibenden einen Gebiets (der verbleibenden einen Schicht) unterdrückt.
  • Somit sind hinsichtlich des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 Einflüsse von Schwankungen jeweiliger Mengen der injizierten Störstellen, die zwei Gebiete (Schichten) bilden, auf die Störstellenkonzentration des verbleibenden einen Gebiets (einer verbleibenden Schicht) unterdrückt. Folglich kann die Schwankung der Schwellenspannung des Ladungsträgerspeicher-IGBT verringert werden.
  • Um die Schwankung der Schwellenspannung wirksam zu unterdrücken, ist es bevorzugt, dass der relative Maximalwert, der der maximalen Störstellenkonzentration von Phosphor entspricht, unter den drei relativen Maximalwerten des kombinierten Störstellenkonzentrationsprofils im Bereich von der maximalen Störstellenkonzentration von Phosphor bis zu einem Zehntel der maximalen Störstellenkonzentration liegt. Ferner liegt der relative Maximalwert, der der maximalen Störstellenkonzentration von Bor entspricht, vorzugsweise im Bereich von der maximalen Störstellenkonzentration von Bor bis zu einem Zehntel der maximalen Störstellenkonzentration. Der relative Maximalwert, der der maximalen Störstellenkonzentration von Arsen entspricht, liegt vorzugsweise im Bereich von der maximalen Störstellenkonzentration von Arsen bis zu einem Zehntel der maximalen Störstellenkonzentration.
  • Durch die Verringerung der Schwankung der Schwellenspannung des Ladungsträgerspeicher-IGBT werden die wie im Folgenden beschriebenen Wirkungen erhalten. Zwischen der Schwellenspannung und dem Sättigungsstrom (Isat) des Ladungsträgerspeicher-IGBT gibt es die wie in 21 gezeigte reziproke Beziehung. Genauer nimmt der Sättigungsstromwert allmählich zu, während die Schwellenspannung (Vth) abnimmt. Im Gegensatz dazu nimmt der Sättigungsstromwert allmählich ab, während die Schwellenspannung zunimmt.
  • Wegen der Anforderung, dass der Ladungsträgerspeicher-IGBT eine näherungsweise zehnmal so hohe elektrische Leitfähigkeit wie der Stromdichtenennwert haben sollte, ist der Sättigungsstrom in der tatsächlichen Verwendung dahingehend beschränkt, dass er nicht unter einen bestimmten Wert verringert werden kann. Somit kann die Schwellenspannung nicht auf einen unangemessen großen Wert eingestellt werden und muss der Ladungsträgerspeicher-IGBT eine Schwellenspannung haben, die höchstens eine bestimmte vorgegebene Spannung ist.
  • Wie in 22 gezeigt ist, gibt es ferner ebenfalls eine reziproke Beziehung zwischen dem Sättigungsstromwert (A/cm2) und der Lastkurzschlusstoleranzzeit (Tw). Während der Sättigungsstromwert abnimmt, wird die Lastkurzschlusstoleranzzeit länger. Im Gegensatz dazu wird die Lastkurzschlusstoleranzzeit kürzer, während der Sättigungsstromwert zunimmt. Somit hat ein Ladungsträgerspeicher-IGBT mit einer verhältnismäßig niedrigeren Schwellenspannung eine kürzere Lastkurzschlusstoleranzzeit. Ein Ladungsträgerspeicher-IGBT mit einer verhältnismäßig höheren Schwellenspannung hat eine längere Lastkurzschlusstoleranzzeit. Um eine Lastkurzschlusstoleranzzeit von einer bestimmten Dauer oder mehr zu haben, muss der Sättigungsstromwert einen bestimmten Wert oder weniger haben und muss die Schwellenspannung des Ladungsträgerspeicher-IGBT einen bestimmten vorgegebenen Wert oder mehr haben. Falls die Schwellenspannung unter den bestimmten Wert abnimmt, könnte die Halbleitervorrichtung im Lastkurzschlussbetrieb zerstört werden.
  • Wie oben beschrieben wurde, kann der Schwankungsbereich der Schwellenspannung hinsichtlich des Ladungsträgerspeicher-IGBT der vorliegenden Ausführungsform in Bezug auf eine Schwankung einer vorgegebenen Menge injizierter Störstellen (Referenzbedingungen) im Vergleich zu dem Ladungsträgerspeicher-IGBT des Vergleichsbeispiels wesentlich verringert werden. Somit kann die Schwankung des Sättigungsstromwerts des Ladungsträgerspeicher-IGBT verringert werden und kann die Schwankung der Kurzschlusstoleranz ebenfalls verringert werden. Ferner kommt es nicht vor, dass die Schwellenspannung so schwankt, dass sie kleiner als eine bestimmte vorgegebene Spannung wird, sodass die Zerstörung des Ladungsträgerspeicher-IGBT in der Lastkurzschlussbetriebsart verhindert werden kann.
  • Hinsichtlich des Störstellenkonzentrationsprofils des Ladungsträgerspeicher-IGBT wird die Stelle (Tiefe) der maximalen Störstellenkonzentration auf eine Stelle (Tiefe) eingestellt, an (in) der das entsprechende Gebiet oder die entsprechende Schicht ausgebildet werden soll. Somit kann die Menge injizierter Störstellen im Vergleich zu dem Fall, in dem die Störstellen von der Oberfläche diffundiert werden, wesentlich verringert werden. Ferner kann die Temperatur der Wärmebehandlung gesenkt werden und kann die Wärmebehandlungszeit verkürzt werden. Auf diese Weise kann der Durchsatz bei der Herstellung des Ladungsträgerspeicher-IGBT verbessert werden.
  • Zweite Ausführungsform
  • Es wird hier ein Ladungsträgerspeicher-IGBT mit leichtem Durchgriff beschrieben. Wie in 23 gezeigt ist, ist auf der anderen Hauptoberfläche des N-Substrats 1 eine n-Pufferschicht 14 ausgebildet. Auf der Pufferschicht 14 ist eine p-Kollektorschicht 15 ausgebildet. Auf einer Oberfläche der Kollektorschicht 15 ist eine Kollektorelektrode 13 ausgebildet, die mit der Kollektorschicht 15 elektrisch verbunden ist. Bezüglich des Typs mit leichtem Durchgriff sind die Pufferschicht 14 und die Kollektorschicht 15 so ausgebildet, dass sie eine kleinere Dicke als die Pufferschicht 11 und die Kollektorschicht 12 des Durchgriff- und Ladungsträgerspeicher-IGBT haben. Die weiteren Komponenten sind ähnlich jenen des in 1 gezeigten Ladungsträgerspeicher-IGBT. Somit sind gleiche Komponenten mit den gleichen Bezugszeichen bezeichnet und wird ihre Beschreibung nicht wiederholt.
  • Das n-Emittergebiet 4, das p-Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 haben die jeweiligen wie im Folgenden beschriebenen Störstellenkonzentrationsprofile. Die Störstellenkonzentrationsprofile sind ähnlich jenen des in 1 gezeigten Ladungsträgerspeicher-IGBT. 24 zeigt schematisch die Störstellenkonzentrationsprofile. Wie in 24 gezeigt ist, entspricht die Stelle (Tiefe) der maximalen Störstellenkonzentrationen der Stelle (Tiefe), an (in) der das entsprechende Gebiet oder die entsprechende Schicht ausgebildet werden soll.
  • Es wird eine Grundoperation des oben beschriebenen Ladungsträgerspeicher-IGBT beschrieben. Die Grundoperation ist ähnlich der des in 1 gezeigten Ladungsträgerspeicher-IGBT. An eine Gate-Elektrode 8 wird eine Spannung angelegt, die gleich der oder größer als die Schwellenspannung ist. Zwischen der Emitterelektrode 6 und der Kollektorelektrode 13 wird eine vorgegebene Spannung angelegt (an den Kollektor angelegte Spannung > an den Emitter angelegte Spannung). Dementsprechend fließen die Elektronen ”e” vom Emittergebiet 4 durch das Kanalgebiet und die Ladungsträgerspeicherschicht 3 zum N-Substrat 1, während die Löcher ”h” aus der Kollektorschicht 12 zum N-Substrat 1 fließen. Somit leitet der Ladungsträgerspeicher-IGBT elektrisch in Durchlassrichtung (siehe 3).
  • Im Gegensatz dazu wird an die Gate-Elektrode 8 eine negative Vorspannung angelegt und wird zwischen der Emitterelektrode 6 und der Kollektorelektrode 13 eine vorgegebene Spannung angelegt (an den Kollektor angelegte Spannung > an den Emitter angelegte Spannung). Dementsprechend erstreckt sich eine Verarmungsschicht von der Grenzfläche zwischen dem Basisgebiet 2 und der Ladungsträgerspeicherschicht 3 des Ladungsträgerspeicher-IGBT zu dem Gebiet des N-Substrats 1. Somit wird eine hohe Durchbruchspannung des Ladungsträgerspeicher-IGBT sichergestellt (siehe 4).
  • Hinsichtlich des oben beschriebenen Ladungsträgerspeicher-IGBT wird die Stelle (Tiefe) der maximalen Störstellenkonzentration, wie in Verbindung mit der ersten Ausführungsform beschrieben wurde, entsprechend der Stelle (Tiefe) vorgesehen, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerschicht 3 ausgebildet werden soll. Somit kann die Schwankung der Schwellenspannung selbst dann wesentlich verringert werden, wenn die Menge injizierter Störstellen gegenüber einer vorgegebenen Injektionsmenge schwankt. Somit kann die Schwankung des Sättigungsstroms des Ladungsträgerspeicher-IGBT verringert werden und kann die Schwankung der Kurzschlusstoleranz verringert werden. Ferner kommt es nicht vor, dass die Schwellenspannung schwankt und niedriger als eine vorgegebene Spannung wird, wobei eine Zerstörung des Ladungsträgerspeicher-IGBT im Lastkurschlussbetrieb verhindert werden kann.
  • Da die Stelle (Tiefe) der maximalen Störstellenkonzentration so vorgesehen ist, dass sie der Stelle (Tiefe) entspricht, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerspeicherschicht 3 ausgebildet werden soll, kann darüber hinaus die Menge injizierter Störstellen im Vergleich zu dem Fall, in dem veranlasst wird, dass die Störstellen von der Oberfläche diffundieren, wesentlich verringert werden. Ferner kann die Temperatur der Wärmebehandlung gesenkt werden und kann die Zeitdauer für die Wärmebehandlung verkürzt werden. Folglich kann der Durchsatz bei der Herstellung des Ladungsträgerspeicher-IGBT verbessert werden.
  • Dritte Ausführungsform
  • Es wird hier ein Rückwärtsleitungs- und Ladungsträgerspeicher-IGBT beschrieben. Wie in 25 gezeigt ist, sind auf der anderen Hauptoberfläche des N-Substrats 1 ein p-Kollektorgebiet 16 und ein n-Katodengebiet 17 ausgebildet. Auf der Oberfläche des Kollektorgebiets 16 und des Katodengebiets 17 ist in einem mit dem Kollektorgebiet 16 und mit dem Katodengebiet 17 verbundenen Zustand eine Kollektorelektrode 13 ausgebildet. Die weiteren Komponenten sind ähnlich jenen des in 1 gezeigten Ladungsträgerspeicher-IGBT. Somit sind gleiche Komponenten mit den gleichen Bezugszeichen bezeichnet und wird ihre Beschreibung nicht wiederholt.
  • Das n-Emittergebiet 4, das p-Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 haben die wie im Folgenden beschriebenen Störstellenkonzentrationsprofile. Die Störstellenkonzentrationsprofile sind ähnlich jenen des in 1 gezeigten Ladungsträgerspeicher-IGBT. Die Störstellenkonzentrationsprofile sind schematisch in 26 gezeigt. Wie in 26 gezeigt ist, ist die Stelle (Tiefe) der maximalen Störstellenkonzentration entsprechend der Stelle (Tiefe) eingestellt, an (in) der das entsprechende Gebiet oder die entsprechende Schicht ausgebildet werden sollte.
  • Es wird eine Grundoperation des oben beschriebenen Ladungsträgerspeicher-IGBT beschrieben. An eine Gate-Elektrode 8 wird eine positive Vorspannung gleich der oder größer als die Schwellenspannung angelegt. Zwischen der Emitterelektrode 6 und der Kollektorelektrode 13 wird eine vorgegebene Spannung angelegt (an den Emitter angelegte Spannung < an den Kollektor angelegte Spannung). Wie in 27 gezeigt ist, fließen dementsprechend Elektronen ”e” vom Emittergebiet 4 durch das Kanalgebiet und die Ladungsträgerspeicherschicht 3 zum N-Substrat 1, während Löcher ”h” vom Kollektorgebiet 16 zum N-Substrat 1 fließen. Somit leitet der Rückwärtsleitungs- und Ladungsträgerspeicher-IGBT elektrisch in der Durchlassrichtung.
  • Zwischen der Emitterelektrode 6 und der Kollektorelektrode 13 wird eine vorgegebene Spannung angelegt (an den Emitter angelegte Spannung < an den Kollektor angelegte Spannung). Wie in 28 gezeigt ist, erstreckt sich somit eine Verarmungsschicht (ein Verarmungsschichtende) 60 von der Grenzfläche zwischen dem Basisgebiet 2 und der Ladungsträgerspeicherschicht 3 bis zu dem Gebiet des N-Substrats 1. Auf diese Weise wird eine hohe Durchbruchspannung des Rückwärtsleitungs- und Ladungsträgerspeicher-IGBT sichergestellt.
  • An die Gate-Elektrode 8 wird eine Spannung angelegt, die gleich der oder kleiner als die Schwellenspannung ist. Zwischen der Emitterelektrode 6 und der Kollektorelektrode 13 wird eine vorgegebene Spannung angelegt (an den Emitter angelegte Spannung > an den Kollektor angelegte Spannung). Wie in 29 gezeigt ist, fließen somit Löcher ”h” vom p+-Kontaktgebiet 5 durch das Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 zum N-Substrat 1, während Elektronen ”e” vom Katodengebiet 17 zum N-Substrat 1 fließen. Somit leitet der Rückwärtsleitungs- und Ladungsträgerspeicher-IGBT elektrisch in Sperrrichtung.
  • Wie in Verbindung mit der ersten Ausführungsform beschrieben wurde, ist hinsichtlich des oben beschriebenen Ladungsträgerspeicher-IGBT die Stelle (Tiefe) der maximalen Störstellenkonzentration so vorgesehen, dass sie der Stelle (Tiefe) entspricht, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerspeicherschicht 3 ausgebildet werden soll. Somit kann die Schwankung der Schwellenspannung selbst dann wesentlich verringert werden, wenn die Menge injizierter Störstellen gegenüber einem vorgegebenen Injektionsbetrag schwankt.
  • Somit kann die Schwankung des Sättigungsstroms des Ladungsträgerspeicher-IGBT verringert werden und kann die Schwankung der Kurzschlussstromtoleranz verringert werden. Ferner kommt es nicht vor, dass die Schwellenspannung so variiert, dass sie kleiner als eine bestimmte vorgegebene Spannung wird, wobei die Zerstörung des Ladungsträgerspeicher-IGBT im Lastkurschlussbetrieb verhindert werden kann.
  • Da die Stelle (Tiefe) der maximalen Störstellenkonzentration entsprechend der Stelle (Tiefe) vorgesehen ist, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerspeicherschicht 3 ausgebildet werden soll, kann darüber hinaus die Menge injizierter Störstellen im Vergleich zu dem Fall, in dem veranlasst wird, dass die Störstellen von der Oberfläche aus diffundieren, wesentlich verringert werden. Ferner kann die Temperatur der Wärmebehandlung gesenkt werden und kann die Zeitdauer für die Wärmebehandlung verkürzt werden. Folglich kann der Durchsatz bei der Herstellung des Ladungsträgerspeicher-IGBT verbessert werden.
  • Vierte Ausführungsform
  • Es wird hier ein Verfahren zur Herstellung des in 1 gezeigten Ladungsträgerspeicher-IGBT beschrieben. Wie in 30 gezeigt ist, wird ein p-Substrat 20 mit einer Dicke von näherungsweise 500 μm vorbereitet, das als p-Kollektorschicht 12 verwendet werden soll. Wie in 31 gezeigt ist, wird daraufhin auf einer Hauptoberfläche des p-Substrats 20 durch das Epitaxieverfahren eine n-Pufferschicht 11 mit einer Dicke von näherungsweise 10 bis 60 μm ausgebildet. Ferner wird auf einer Oberfläche der Pufferschicht 11 durch das Epitaxieverfahren eine N-Schicht 24 mit einer Dicke von näherungsweise 30 bis 150 μm ausgebildet, die als N-Substrat 1 verwendet werden soll.
  • Wie in 32 gezeigt ist, wird daraufhin z. B. unter den Bedingungen, dass die Dosis 1·1011 cm–2 bis 1·1013 cm–2 und die Beschleunigungsenergie 500 keV bis 4 MeV ist, auf einer Hauptoberfläche des N-Substrats 1 selektiv Phosphor als n-Störstellen injiziert. Dementsprechend wird der Phosphor so injiziert, dass er die maximale Konzentration in einer vorgegebenen Tiefe D1 hat, die der Stelle entspricht, an der die Ladungsträgerspeicherschicht ausgebildet wird (siehe 6 oder 7). Wie in 33 gezeigt ist, wird daraufhin unter den Bedingungen, dass z. B. die Dosis 1·1012 cm–2 bis 1·1014 cm–2 und die Beschleunigungsenergie 200 keV bis 2 MeV ist, auf der Hauptoberfläche des N-Substrats 1 selektiv Bor als p-Störstellen injiziert. Dementsprechend wird das Bor so injiziert, dass sich die maximale Konzentration in einer vorgegebenen Tiefe D2 befindet, die der Stelle entspricht, an der das Basisgebiet ausgebildet wird (siehe 6 oder 7).
  • Wie in 34 gezeigt ist, wird daraufhin auf der Hauptoberfläche des N-Substrats 1 ein vorgegebenes Resistmuster 21 zum Ausbilden des Emittergebiets ausgebildet. Wie in 35 gezeigt ist, wird nachfolgend z. B. unter den Bedingungen, dass die Dosis 1·1013 cm–2 bis 5·1015 cm–2 und die Beschleunigungsenergie 30 keV bis 200 keV ist, unter Verwendung des Resistmusters 21 als eine Maske Arsen als n-Störstellen injiziert. Dementsprechend wird Arsen in der Weise injiziert, dass sich die maximale Konzentration in der oder in der Nähe der Oberfläche des N-Substrats 1 befindet, wo das Emittergebiet ausgebildet wird (siehe 6 oder 7). Danach wird das Resistmuster 21 entfernt.
  • Wie in 36 gezeigt ist, wird daraufhin näherungsweise 20 Minuten bis 2 Stunden z. B. bei einer Temperatur von näherungsweise 950°C bis 1150°C in einer Stickstoffumgebung (N2-Umgebung) oder Sauerstoffumgebung (O2-Umgebung) eine Wärmebehandlung ausgeführt. Somit wird veranlasst, dass der Phosphor, das Bor und das Arsen, die in das N-Substrat 1 injiziert worden sind, diffundieren, um jeweilige Gebiete zu bilden, die als p-Basisgebiet 2, als n-Ladungsträgerspeicherschicht 3 und als n-Emittergebiet 4 wirken sollen. Alternativ kann die Umgebung der Wärmebehandlung eine Umgebung eines Gemischs aus Stickstoff (N2) und Sauerstoff (O2) sein oder kann zu der Umgebung des Gemischs Wasserstoff (H2) hinzugefügt worden sein.
  • Wie in 37 gezeigt ist, wird nachfolgend durch die jeweiligen Gebiete, die als Emittergebiet 4, als Basisgebiet 2 und als Ladungsträgerspeicherschicht 3 wirken sollen, eine Öffnung 1a so ausgebildet, dass sie ein n-Gebiet des N-Substrats 1 erreicht. Daraufhin wird auf der Hauptoberfläche des N-Substrats 1 (auf der Oberfläche des Basisgebiets 2 und des Emittergebiets 4) eine Isolierlage (nicht gezeigt) so ausgebildet, dass sie die Seitenwandfläche und die untere Oberfläche der Öffnung 1a bedeckt. Daraufhin wird auf der Isolierlage eine Polysiliciumlage (nicht gezeigt) so ausgebildet, dass sie das Innere der Öffnung 1a füllt. Wie in 38 gezeigt ist, werden daraufhin der Abschnitt der Polysiliciumlage und der Abschnitt der Isolierlage, die sich auf der Hauptoberfläche des N-Substrats 1 befinden, entfernt, um auf dem Seitenwandsubstrat der Öffnung 1a die Gate-Elektrode 8 auszubilden, wobei die Gate-Isolierlage 7 dazwischen liegt.
  • Wie in 39 gezeigt ist, wird eine Zwischenschichtisolierlage 9 so ausgebildet, dass sie die Gate-Elektrode 8 und die Gate-Isolierlage 7 bedeckt. Nachfolgend wird eine elektrisch leitende Emitterelektrodenschicht 6 so ausgebildet, dass sie die Zwischenschichtisolierlage 9 bedeckt. Die Emitterelektrode 6 ist mit dem Emittergebiet 4 und mit dem Basisgebiet 2 verbunden. Wie in 40 gezeigt ist, wird daraufhin auf der Hauptoberfläche der Kollektorschicht 12 die Kollektorelektrode 13 ausgebildet. Auf diese Weise wird der in 1 gezeigte Durchgriff- und Ladungsträgerspeicher-IGBT ausgebildet.
  • Gemäß dem oben beschriebenen Verfahren werden in dem Prozess des Injizierens der jeweiligen Störstellen zum Ausbilden des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 die Störstellen so injiziert, dass sich ihre maximale Störstellenkonzentration an der Stelle (in der Tiefe) befindet, die der Stelle (Tiefe) entspricht, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerspeicherschicht 3 ausgebildet wird. Wie oben beschrieben wurde, werden auf diese Weise hinsichtlich des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 Einflüsse von Störstellen, die zwei Gebiete (Schichten) der drei Gebiete (Schichten) bilden, auf die Störstellenkonzentration des verbleibenden einen Gebiets (der verbleibenden einen Schicht) unterdrückt. Im Ergebnis kann die Schwankung der Schwellenspannung des Ladungsträgerspeicher-IGBT wesentlich verringert werden.
  • Da die Stelle (Tiefe) der maximalen Störstellenkonzentration entsprechend der Stelle (Tiefe) vorgesehen ist, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerspeicherschicht 3 ausgebildet werden soll, kann darüber hinaus die Menge injizierter Störstellen im Vergleich zu dem Fall, in dem veranlasst wird, dass die Störstellen von der Oberfläche aus diffundieren, wesentlich verringert werden. Ferner kann die Temperatur der Wärmebehandlung gesenkt werden und die Zeit für die Wärmebehandlung verkürzt werden. Folglich kann der Durchsatz bei der Herstellung des Ladungsträgerspeicher-IGBT verbessert werden, was zur Verbesserung der Produktivität beiträgt.
  • Fünfte Ausführungsform
  • Es wird hier ein Verfahren zur Herstellung des in 23 gezeigten Ladungsträgerspeicher-IGBT beschrieben. Wie in 41 gezeigt ist, wird ein N-Substrat 1 vorbereitet. Wie in 42 gezeigt ist, wird daraufhin z. B. unter den Bedingungen, dass die Dosis 1·1011 cm–2 bis 1·1013 cm–2 Atome/cm2 und die Beschleunigungsenergie 500 keV bis 4 MeV beträgt, in eine Hauptoberfläche des N-Substrats 1 selektiv Phosphor als n-Störstellen injiziert. Dementsprechend wird Phosphor so injiziert, dass er die maximale Konzentration in einer vorgegebenen Tiefe D1 hat, die der Stelle entspricht, an der die Ladungsträgerspeicherschicht ausgebildet wird (siehe 24).
  • Wie in 43 gezeigt ist, wird daraufhin z. B. unter den Bedingungen, dass die Dosis 1·1012 cm–2 bis 1·1014 cm–2 und die Beschleunigungsenergie 200 keV bis 2 MeV beträgt, auf der Hauptoberfläche des N-Substrats 1 selektiv Bor als p-Störstellen injiziert. Dementsprechend wird Bor so injiziert, dass sich die maximale Konzentration in einer vorgegebenen Tiefe D2 befindet, die der Stelle entspricht, an der das Basisgebiet ausgebildet wird (siehe 24).
  • Wie in 44 gezeigt ist, wird daraufhin auf der Hauptoberfläche des N-Substrats 1 ein vorgegebenes Resistmuster 21 zum Ausbilden des Emittergebiets ausgebildet. Wie in 45 gezeigt ist, wird nachfolgend z. B. unter den Bedingungen, dass die Dosis 1·1013 cm–2 bis 5·1015 cm–2 und die Beschleunigungsenergie 30 keV bis 200 keV ist, unter Verwendung des Resistmusters 21 als eine Maske Arsen als n-Störstellen injiziert. Dementsprechend wird Arsen so injiziert, dass es die maximale Konzentration in der oder in der Nähe der Oberfläche des N-Substrats 1 hat, wo das Emittergebiet ausgebildet wird (siehe 24). Anschließend wird das Resistmuster 21 entfernt.
  • Wie in 46 gezeigt ist, wird daraufhin näherungsweise 20 Minuten bis 2 Stunden z. B. bei einer Temperatur von näherungsweise 95°C bis 1150°C in einer Stickstoffumgebung (N2-Umgebung) oder Sauerstoffumgebung (O2-Umgebung) eine Wärmebehandlung ausgeführt, um zu veranlassen, dass der Phosphor, das Bor und das Arsen, die in das N-Substrat 1 injiziert worden sind, diffundieren und dadurch jeweilige Gebiete ausbilden, die als p-Basisgebiet 2, als n-Ladungsträgerspeicherschicht 3 und als n-Emittergebiet 4 wirken. Alternativ kann die Umgebung der Wärmebehandlung eine Umgebung aus einem Gemisch von Stickstoff (N2) und Sauerstoff (O2) sein oder kann zu der Umgebung des Gemischs Wasserstoff (H2) hinzugefügt worden sein.
  • Wie in 47 gezeigt ist, wird nachfolgend durch die jeweiligen Gebiete, die als Emittergebiet 4, als Basisgebiet 2 und als Ladungsträgerspeicherschicht 3 wirken sollen, eine Öffnung 1a so ausgebildet, dass sie ein n-Gebiet des N-Substrats 1 erreicht. Nachfolgend wird auf der Hauptoberfläche des N-Substrats 1 (auf der Oberfläche des Basisgebiets 2 und des Emittergebiets 4) eine Isolierlage (nicht gezeigt) so ausgebildet, dass sie die Seitenwandoberfläche und die untere Oberfläche der Öffnung 1a bedeckt. Daraufhin wird auf der Isolierlage eine Polysiliciumlage (nicht gezeigt) so ausgebildet, dass sie das Innere der Öffnung 1a füllt. Wie in 48 gezeigt ist, werden daraufhin der Abschnitt der Polysiliciumlage und der Abschnitt der Isolierlage, die sich auf der Hauptoberfläche des N-Substrats 1 befinden, entfernt, um auf der Seitenwandoberfläche der Öffnung 1a die Gate-Elektrode 8 auszubilden, wobei die Gate-Isolierlage 7 dazwischen liegt.
  • Wie in 49 gezeigt ist, wird nachfolgend eine Zwischenschichtisolierlage 9 so ausgebildet, dass sie die Gate-Elektrode 8 und die Gate-Isolierlage 7 bedeckt. Nachfolgend wird eine elektrisch leitende Emitterelektrodenschicht 6 so ausgebildet, dass sie die Zwischenschichtisolierlage 9 bedeckt. Die Emitterelektrode 6 ist mit dem Emittergebiet 4 und mit dem Basisgebiet 2 verbunden. Wie in 50 gezeigt ist, wird daraufhin auf der anderen Hauptoberfläche des N-Substrats 1 z. B. mit der Dosis von 1·1011 cm–2 bis 1·1015 cm–2 Phosphor als n-Störstellen injiziert. Wie in 51 gezeigt ist, wird daraufhin z. B. mit der Dosis von 1·1012 cm–2 bis 1·1016 cm–2 Bor als p-Störstellen injiziert.
  • Wie in 52 gezeigt ist, wird nachfolgend näherungsweise 10 Minuten bis 3 Stunden z. B. bei einer Temperatur von näherungsweise 300°C bis 450°C eine Wärmebehandlung ausgeführt, um zu veranlassen, dass der Phosphor und das Bor, die in das N-Substrat 1 injiziert worden sind, diffundieren und dadurch eine n-Pufferschicht 14 und eine p-Kollektorschicht 15 ausbilden. Wie in 53 gezeigt ist, wird daraufhin auf der Oberfläche der Kollektorschicht 15 eine mit der Kollektorschicht 15 verbundene Kollektorelektrode 13 ausgebildet. Auf diese Weise wird der in 23 gebildete Ladungsträgerspeicher-IGBT mit leichtem Durchgriff ausgebildet.
  • Gemäß dem oben beschriebenen Verfahren werden die Störstellen so injiziert, dass sich die maximale Störstellenkonzentration an der Stelle (in der Tiefe) befindet, die der Stelle (Tiefe) entspricht, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerspeicherschicht 3 ausgebildet wird. Wie oben beschrieben wurde, werden auf diese Weise hinsichtlich des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 Einflüsse von Störstellen, die zwei Gebiete (Schichten) der drei Gebiete (Schichten) bilden, auf die Störstellenkonzentration des verbleibenden einen Gebiets (der verbleibenden einen Schicht) unterdrückt. Im Ergebnis kann die Schwankung der Schwellenspannung des Ladungsträgerspeicher-IGBT wesentlich verringert werden.
  • Darüber hinaus kann die Menge injizierter Störstellen im Vergleich zu dem Fall, in dem veranlasst wird, dass die Störstellen von der Oberfläche aus diffundieren, um das Emittergebiet 4, das Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 auszubilden, wesentlich verringert werden. Ferner kann die Temperatur der Wärmebehandlung gesenkt werden und die Zeit für die Wärmebehandlung verkürzt werden. Folglich kann die Produktivität bei der Herstellung des Ladungsträgerspeicher-IGBT verbessert werden.
  • Sechste Ausführungsform
  • Es wird hier ein Verfahren zur Herstellung des in 25 gezeigten Ladungsträgerspeicher-IGBT beschrieben. Wie in 54 gezeigt ist, wird z. B. unter den Bedingungen, dass die Dosis 1·1011 cm–2 bis 1·1013 cm–2 und die Beschleunigungsenergie 500 keV bis 4 MeV ist, auf einer Hauptoberfläche eines vorbereiteten N-Substrats 1 selektiv Phosphor als n-Störstellen injiziert. Dementsprechend wird Phosphor so injiziert, dass er die maximale Konzentration in einer vorgegebenen Tiefe D1 hat, die der Stelle entspricht, an der die Ladungsträgerspeicherschicht ausgebildet wird (siehe 26).
  • Wie in 55 gezeigt ist, wird daraufhin z. B. unter den Bedingungen, dass die Dosis 1·1012 cm–2 bis 1·1014 cm–2 und die Beschleunigungsenergie 200 keV bis 2 MeV ist, auf der Hauptoberfläche des N-Substrats 1 selektiv Bor als p-Störstellen injiziert. Dementsprechend wird Bor so injiziert, dass es die maximale Konzentration in einer vorgegebenen Tiefe D2 hat, die der Stelle entspricht, an der das Basisgebiet ausgebildet wird (siehe 26).
  • Wie in 56 gezeigt ist, wird daraufhin auf der Hauptoberfläche des N-Substrats 1 ein vorgegebenes Resistmuster 21 zum Ausbilden des Emittergebiets ausgebildet. Wie in 57 gezeigt ist, wird nachfolgend z. B. unter den Bedingungen, dass die Dosis 1·1013 cm–2 bis 5·1015 cm-2 und die Beschleunigungsenergie 30 keV bis 200 keV ist, unter Verwendung des Resistmusters 21 als Maske Arsen als n-Störstellen injiziert. Dementsprechend wird Arsen so injiziert, dass es die maximale Konzentration in der oder in der Nähe der Oberfläche des N-Substrats 1 hat, wo das Emittergebiet ausgebildet wird (siehe 26). Danach wird das Resistmuster 21 entfernt.
  • Wie in 58 gezeigt ist, wird daraufhin näherungsweise 20 Minuten bis 2 Stunden z. B. bei einer Temperatur von näherungsweise 950°C bis 1150°C in einer Stickstoffumgebung (N2-Umgebung) oder Sauerstoffumgebung (O2-Umgebung) eine Wärmebehandlung ausgeführt, um zu veranlassen, dass der Phosphor, das Bor und das Arsen, die in das N-Substrat 1 injiziert worden sind, diffundieren und dadurch jeweilige Gebiete ausbilden, die als p-Basisgebiet 2, als n-Ladungsträgerspeicherschicht 3 und als n-Emittergebiet 4 wirken. Alternativ kann die Umgebung der Wärmebehandlung eine Umgebung eines Gemischs aus Stickstoff (N2) und Sauerstoff (O2) sein oder kann zu der Umgebung des Gemischs Wasserstoff (H2) hinzugefügt worden sein.
  • Wie in 59 gezeigt ist, wird nachfolgend durch die jeweiligen Gebiete, die als Emittergebiet 4, als Basisgebiet 2 und als Ladungsträgerspeicherschicht 3 wirken sollen, eine Öffnung 1a so ausgebildet, dass sie ein n-Gebiet des N-Substrats 1 erreicht. Nachfolgend wird auf der Hauptoberfläche des N-Substrats 1 (auf der Oberfläche des Basisgebiets 2 und des Emittergebiets 4) eine Isolierlage (nicht gezeigt) so ausgebildet, dass sie die Seitenwandoberfläche und die untere Oberfläche der Öffnung 1a bedeckt. Daraufhin wird auf der Isolierlage eine Polysiliciumlage (nicht gezeigt) so ausgebildet, dass sie die Innenseite der Öffnung 1a füllt. Wie in 60 gezeigt ist, werden daraufhin der Abschnitt der Polysiliciumlage und der Abschnitt der Isolierlage, die sich auf der Hauptoberfläche des N-Substrats 1 befinden, entfernt, um auf dem Seitenwandsubstrat der Öffnung 1a die Gate-Elektrode 8 auszubilden, wobei die Gate-Isolierlage 7 dazwischen liegt.
  • Wie in 61 gezeigt ist, wird nachfolgend eine Zwischenverbindung 10 ausgebildet, die mit der Gate-Elektrode 8 elektrisch verbunden ist. Die Zwischenschichtisolierlage 9 wird so ausgebildet, dass sie die Zwischenverbindung 10 bedeckt. Nachfolgend wird eine elektrisch leitende Schicht (nicht gezeigt) so ausgebildet, dass sie die Zwischenschichtisolierlage 9 bedeckt. Die elektrisch leitende Schicht wird einem vorgegebenen Prozess ausgesetzt, um die mit dem Kollektorgebiet 4 und mit dem Basisgebiet 2 verbundene Emitterelektrode 6 auszubilden.
  • Wie in 62 gezeigt ist, wird nachfolgend auf der hinteren Oberfläche des N-Substrats 1 ein Resistmuster 22 zum Ausbilden des n-Katodengebiets ausgebildet. Daraufhin wird z. B. mit der Dosis von 1·1011 cm–2 bis 1·1015 cm–2 unter Verwendung des Resistmusters 22 als eine Maske Phosphor als n-Störstellen injiziert. Danach wird das Resistmuster 22 entfernt. Wie in 63 gezeigt ist, wird daraufhin auf der hinteren Oberfläche des N-Substrats 1 ein Resistmuster 23 zum Ausbilden eines p-Kollektorgebiets ausgebildet. Daraufhin wird z. B. mit der Dosis von 1·1011 cm–2 bis 1·1015 cm–2 unter Verwendung des Resistmusters 23 als eine Maske Bor als p-Störstellen injiziert. Danach wird das Resistmuster 23 entfernt.
  • Wie in 64 gezeigt ist, wird nachfolgend näherungsweise 15 Minuten bis 3 Stunden z. B. bei einer Temperatur von näherungsweise 300°C bis 450°C eine Wärmebehandlung ausgeführt, um zu veranlassen, dass der Phosphor und das Bor, die in das N-Substrat 1 injiziert worden sind, diffundieren und dadurch das n-Katodengebiet 17 und das p-Kollektorgebiet 16 ausbilden. Wie in 65 gezeigt ist, wird daraufhin die Kollektorelektrode 13 so ausgebildet, dass sie das Katodengebiet 17 und das Kollektorgebiet 16 berührt. Auf diese Weise wird der wie in 25 gezeigte Ladungsträgerspeicher-IGBT ausgebildet.
  • Gemäß dem oben beschriebenen Verfahren werden die Störstellen so injiziert, dass sie die maximale Störstellenkonzentration an der Stelle (in der Tiefe) haben, die der Stelle (Tiefe) entspricht, an (in) der das entsprechende Emittergebiet 4 oder das entsprechende Basisgebiet 2 oder die entsprechende Ladungsträgerspeicherschicht 3 ausgebildet wird. Wie oben beschrieben wurde, werden hinsichtlich des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 auf diese Weise Einflüsse von Störstellen, die zwei Gebiete (Schichten) der drei Gebiete (Schichten) ausbilden, auf die Störstellenkonzentration des verbleibenden einen Gebiets (der verbleibenden einen Schicht) unterdrückt. Im Ergebnis kann die Schwankung der Schwellenspannung des Ladungsträgerspeicher-IGBT wesentlich verringert werden.
  • Darüber hinaus kann die Menge injizierter Störstellen im Vergleich zu dem Fall, in dem veranlasst wird, dass die Störstellen von der Oberfläche aus diffundieren, um das Emittergebiet 4, das Basisgebiet 2 und die Ladungsträgerspeicherschicht 3 auszubilden, wesentlich verringert werden. Ferner kann die Temperatur der Wärmebehandlung gesenkt werden und die Zeit für die Wärmebehandlung verkürzt werden. Folglich kann die Produktivität bei der Herstellung des Ladungsträgerspeicher-IGBT verbessert werden.
  • Die oben beschriebenen Herstellungsverfahren sind jeweils in Verbindung mit dem Beispiel beschrieben worden, in dem die jeweiligen Störstellen zum Ausbilden des Emittergebiets 4, des Basisgebiets 2 und der Ladungsträgerspeicherschicht 3 injiziert werden und sie anschließend zusammen der Wärmebehandlung ausgesetzt werden, um die jeweiligen Gebiete (Schichten) auszubilden. Alternativ können sie z. B. auf folgende Weise ausgebildet werden. Wie in 66 gezeigt ist, wird Phosphor injiziert, um die Ladungsträgerspeicherschicht auszubilden, und anschließend die Wärmebehandlung ausgeführt, um, wie in 67 gezeigt ist, das Gebiet zu bilden, das als Ladungsträgerspeicherschicht 3 wirken soll. Wie in 68 gezeigt ist, wird daraufhin Bor injiziert, um das Basisgebiet auszubilden, und anschließend die Wärmebehandlung ausgeführt, um, wie in 69 gezeigt ist, das Gebiet auszubilden, das als Basisgebiet 2 wirken soll. Wie in 70 gezeigt ist, wird daraufhin Arsen injiziert, um das Emittergebiet auszubilden, und anschließend eine Wärmebehandlung ausgeführt, um, wie in 71 gezeigt ist, das Gebiet auszubilden, das als Emittergebiet 4 wirken soll. Somit kann die Wärmebehandlung für jeden Prozess der Injektion der Störstellen ausgeführt werden.
  • Industrielle Anwendbarkeit
  • Die Halbleitervorrichtung gemäß der Erfindung ist für einen Wechselrichterantrieb einer Industrieausrüstung geeignet.
  • Obgleich die Erfindung ausführlich beschrieben und veranschaulicht worden ist, dient dies selbstverständlich nur als Veranschaulichung und als Beispiel.

Claims (11)

  1. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (1) eines ersten Leitungstyps mit einer ersten Hauptoberfläche und mit einer zweiten Hauptoberfläche, die einander gegenüberliegen; ein erstes Störstellengebiet (3) des ersten Leitungstyps, das durch erste Störstellen des ersten Leitungstyps mit einer maximalen Störstellenkonzentration in einer ersten Tiefe von der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist, wobei das erste Störstellengebiet in einem Gebiet ausgebildet ist, das der ersten Tiefe entspricht und von der ersten Hauptoberfläche beabstandet ist; ein zweites Störstellengebiet (2) eines zweiten Leitungstyps, das durch zweite Störstellen des zweiten Leitungstyps mit einer maximalen Störstellenkonzentration in einer zweiten Tiefe von der ersten Hauptoberfläche des Halbleitersubstrats, die kleiner als die erste Tiefe ist, ausgebildet ist, wobei das zweite Störstellengebiet von einem Gebiet ausgebildet ist, das der zweiten Tiefe entspricht, sodass es das erste Störstellengebiet erreicht; ein drittes Störstellengebiet (4) des ersten Leitungstyps, das durch dritte Störstellen des ersten Leitungstyps mit einer maximalen Störstellenkonzentration bei der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist, wobei das dritte Störstellengebiet von der ersten Hauptoberfläche bis in eine vorgegebene Tiefe und von dem ersten Störstellengebiet beabstandet ausgebildet ist, wobei das zweite Störstellengebiet dazwischen liegt; einen Graben (1a), der sich durch das dritte Störstellengebiet (4), durch das zweite Störstellengebiet (2) und durch das erste Störstellengebiet (3) erstreckt und ein Gebiet des ersten Leitungstyps des Halbleitersubstrats (1) erreicht; eine Isolierlage (7), die auf einer Seitenwand des Grabens (1a) so ausgebildet ist, dass sie das dritte Störstellengebiet (4), das zweite Störstellengebiet (2) und das erste Störstellengebiet (3), die auf der Seitenwand frei liegen, bedeckt; einen Elektrodenabschnitt (8), der in dem Graben (1a) so ausgebildet ist, dass er die Isolierlage (7) bedeckt, und; ein Gebiet (12, 15, 16) des zweiten Leitungstyps, das bei der zweiten Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist, wobei ein kombiniertes Störstellenkonzentrationsprofil (50) der ersten Störstellen, der zweiten Störstellen und der dritten Störstellen einen ersten relativen Maximalwert, einen zweiten relativen Maximalwert und einen dritten relativen Maximalwert hat, die in dieser Reihenfolge der Störstellenkonzentration der ersten Störstellen, der zweiten Störstellen und der dritten Störstellen entsprechen, und der erste relative Maximalwert in einem Bereich von der maximalen Störstellenkonzentration der ersten Störstellen bis zu einem Zehntel der maximalen Störstellenkonzentration in Tiefenrichtung liegt, und der zweite relative Maximalwert in einem Bereich von der maximalen Störstellenkonzentration der zweiten Störstellen bis zu einem Zehntel der maximalen Störstellenkonzentration in Tiefenrichtung liegt.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der erste relative Maximalwert des Störstellen-Konzentrationsprofils (50) in einem Bereich von der maximalen Störstellenkonzentration der ersten Störstellen bis zu einer Hälfte der maximalen Störstellenkonzentration in Tiefenrichtung liegt, und der zweite relative Maximalwert in einem Bereich von der maximalen Störstellenkonzentration der zweiten Störstellen bis zu acht Zehnteln der maximalen Störstellenkonzentration in Tiefenrichtung liegt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Gebiet (12) des zweiten Leitungstyps ein Substrat (12) des zweiten Leitungstyps ist, und die Halbleitervorrichtung ferner eine Schicht (11) des ersten Leitungstyps zwischen dem Substrat (12) des zweiten Leitungstyps und dem Halbleitersubstrat (1) des ersten Leitungstyps umfasst.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Gebiet (15) des zweiten Leitungstyps so ausgebildet ist, dass es sich von der zweiten Hauptoberfläche des Halbleitersubstrats (1) bis in eine vorgegebene Tiefe erstreckt, und die Halbleitervorrichtung ferner zwischen dem Gebiet (15) des zweiten Leitungstyps und dem Gebiet des ersten Leitungstyps des Halbleitersubstrats (1) ein weiteres Gebiet (14) des ersten Leitungstyps umfasst.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Gebiet (16) des zweiten Leitungstyps in einem vorgegebenen Gebiet der zweiten Hauptoberfläche des Halbleitersubstrats (1) so ausgebildet ist, dass es sich von der zweiten Hauptoberfläche bis in eine vorgegebene Tiefe erstreckt, und die Halbleitervorrichtung ferner ein Gebiet (17) des ersten Leitungstyps umfasst, das auf der zweiten Hauptoberfläche des Halbleitersubstrats (1) so ausgebildet ist, dass es sich von der zweiten Hauptoberfläche bis in die vorgegebene Tiefe erstreckt und an das Gebiet (16) des zweiten Leitungstyps angrenzt.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Vorbereiten eines Halbleitersubstrats (1) eines ersten Leitungstyps mit einer ersten Hauptoberfläche und mit einer zweiten Hauptoberfläche, die einander gegenüberliegen; einen ersten Injektionsschritt zum Injizieren erster Störstellen des ersten Leitungstyps von der ersten Hauptoberfläche so, dass sie in einer ersten Tiefe von der ersten Hauptoberfläche des Halbleitersubstrats (1) eine maximale Störstellenkonzentration haben; einen zweiten Injektionsschritt zum Injizieren zweiter Störstellen eines zweiten Leitungstyps von der ersten Hauptoberfläche so, dass sie in einer zweiten Tiefe von der ersten Hauptoberfläche, die kleiner als die erste Tiefe ist, eine maximale Störstellenkonzentration haben; einen dritten Injektionsschritt zum Injizieren dritter Störstellen des ersten Leitungstyps von der ersten Hauptoberfläche so, dass sie bei der ersten Hauptoberfläche eine maximale Störstellenkonzentration haben; Ausbilden eines ersten Störstellengebiets (3) des ersten Leitungstyps in einem Gebiet, das der ersten Tiefe entspricht, durch thermische Diffusion der ersten Störstellen; Ausbilden eines zweiten Störstellengebiets (2) des zweiten Leitungstyps, das sich von einem Gebiet, das der zweiten Tiefe entspricht, so erstreckt, dass es das erste Störstellengebiet erreicht, durch thermische Diffusion der zweiten Störstellen; Ausbilden eines dritten Störstellengebiets (4) des ersten Leitungstyps, das sich von der ersten Hauptoberfläche bis in eine vorgegebene Tiefe erstreckt und von dem ersten Störstellengebiet beabstandet ist, wobei das zweite Störstellengebiet dazwischen liegt, durch thermische Diffusion der dritten Störstellen; Ausbilden eines Grabens (1a) so, dass er sich durch das dritte Störstellengebiet (4), durch das zweite Störstellengebiet (2) und durch das erste Störstellengebiet (3) so erstreckt, dass er ein Substratgebiet des ersten Leitungstyps des Halbleitersubstrats (1) erreicht; Ausbilden einer Isolierlage (7) in dem Graben (1a) so, dass sie die jeweiligen Oberflächen, die an einer Innenwand des Grabens (1a) des dritten Störstellengebiets (4), des zweiten Störstellengebiets (2) und des ersten Störstellengebiets (3) frei liegen, bedeckt; Ausbilden eines Elektrodenabschnitts (8) durch Füllen des Grabens (1a) mit einer elektrisch leitenden Schicht, die die Isolierlage (7) bedeckt; und Ausbilden eines Gebiets (12, 15, 16) des zweiten Leitungstyps bei der zweiten Hauptoberfläche des Halbleitersubstrats (1).
  7. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 6, wobei die thermische Diffusion der ersten Störstellen nach dem ersten Injektionsschritt ausgeführt wird, die thermische Diffusion der zweiten Störstellen nach dem zweiten Injektionsschritt ausgeführt wird, und die thermische Diffusion der dritten Störstellen nach dem dritten Injektionsschritt ausgeführt wird.
  8. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 6, wobei die thermische Diffusion der ersten Störstellen, die thermische Diffusion der zweiten Störstellen und die thermische Diffusion der dritten Störstellen zusammen ausgeführt werden, nachdem der erste Injektionsschritt, der zweite Injektionsschritt und der dritte Injektionsschritt abgeschlossen worden sind.
  9. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 6, wobei der Schritt zum Vorbereiten des Halbleitersubstrats die folgenden Schritte enthält: Ausbilden einer Schicht (11) des ersten Leitungstyps auf einer Hauptoberfläche eines Substrats (12) des zweiten Leitungstyps als ein Gebiet (12) des zweiten Leitungstyps; und Ausbilden einer weiteren Schicht (1) des ersten Leitungstyps als das Halbleitersubstrat (1) des ersten Leitungstyps auf der Schicht (11) des ersten Leitungstyps.
  10. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 6, wobei in dem Schritt zum Ausbilden des Gebiets (15) des zweiten Leitungstyps das Gebiet (15) des zweiten Leitungstyps durch Injizieren von vierten Störstellen des zweiten Leitungstyps in die zweite Hauptoberfläche des Halbleitersubstrats (1) ausgebildet wird, und das Verfahren zur Herstellung der Halbleitervorrichtung ferner den Schritt zum Ausbilden eines Gebiets (14) des ersten Leitungstyps, das das Gebiet (15) des zweiten Leitungstyps berührt und das sich an einer tieferen Stelle als das Gebiet (15) des zweiten Leitungstyps befindet, durch Injizieren von fünften Störstellen des ersten Leitungstyps in die zweite Hauptoberfläche des Halbleitersubstrats (1) umfasst.
  11. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 6, wobei in dem Schritt zum Ausbilden des Gebiets (16) des zweiten Leitungstyps das Gebiet (16) des zweiten Leitungstyps durch Injizieren von vierten Störstellen des zweiten Leitungstyps in die zweite Hauptoberfläche des Halbleitersubstrats (1) ausgebildet wird, und das Verfahren zur Herstellung der Halbleitervorrichtung ferner den Schritt zum Ausbilden eines Gebiets (17) des ersten Leitungstyps, das an das Gebiet (16) des zweiten Leitungstyps angrenzt, durch Injizieren von fünften Störstellen des ersten Leitungstyps in die zweite Hauptoberfläche des Halbleitersubstrats (1) umfasst.
DE102007043341A 2007-02-16 2007-09-12 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Active DE102007043341B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007036512A JP5089191B2 (ja) 2007-02-16 2007-02-16 半導体装置およびその製造方法
JP2007-036512 2007-02-16

Publications (2)

Publication Number Publication Date
DE102007043341A1 DE102007043341A1 (de) 2008-08-28
DE102007043341B4 true DE102007043341B4 (de) 2013-07-11

Family

ID=39646165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007043341A Active DE102007043341B4 (de) 2007-02-16 2007-09-12 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US7986003B2 (de)
JP (1) JP5089191B2 (de)
KR (1) KR100934938B1 (de)
CN (1) CN101246900B (de)
DE (1) DE102007043341B4 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Igbtの製造方法
EP2442355B1 (de) 2009-06-11 2014-04-23 Toyota Jidosha Kabushiki Kaisha Halbleiterbauelement
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP5533202B2 (ja) * 2010-04-30 2014-06-25 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP5361808B2 (ja) * 2010-06-23 2013-12-04 三菱電機株式会社 電力用半導体装置
JP6270799B2 (ja) * 2011-05-16 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
CN102956479B (zh) * 2011-08-24 2015-06-24 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
RU2571175C2 (ru) 2011-09-28 2015-12-20 Тойота Дзидося Кабусики Кайся Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления
US9608071B2 (en) 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
CN103579296B (zh) * 2012-08-06 2016-09-07 三垦电气株式会社 半导体装置及其制造方法
KR101388706B1 (ko) 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US9245986B2 (en) 2012-11-29 2016-01-26 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP2015046502A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
JP6844138B2 (ja) * 2015-09-16 2021-03-17 富士電機株式会社 半導体装置および製造方法
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
EP3443595B1 (de) * 2016-04-11 2020-10-07 ABB Power Grids Switzerland AG Isolierte gate-leistungshalbleiterbauelement und verfahren zur herstellung solch einer vorrichtung
WO2018016543A1 (ja) 2016-07-19 2018-01-25 富士電機株式会社 半導体装置
CN108604594B (zh) 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108604602B (zh) 2016-08-12 2021-06-15 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106057879A (zh) * 2016-08-16 2016-10-26 上海华虹宏力半导体制造有限公司 Igbt器件及其制造方法
US10559663B2 (en) * 2016-10-14 2020-02-11 Fuji Electric Co., Ltd. Semiconductor device with improved current flow distribution
EP3324443B1 (de) 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Halbleiterbauelement
JP6648838B2 (ja) 2016-11-17 2020-02-14 富士電機株式会社 半導体装置
JP6673501B2 (ja) 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
JP6673502B2 (ja) 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
CN109564943B (zh) 2017-02-13 2022-06-24 富士电机株式会社 半导体装置
EP3480855B1 (de) 2017-02-15 2023-09-20 Fuji Electric Co., Ltd. Halbleiterbauelement
JP2018190838A (ja) * 2017-05-08 2018-11-29 トヨタ自動車株式会社 ダイオード
CN109891595B (zh) 2017-05-31 2022-05-24 富士电机株式会社 半导体装置
US10388726B2 (en) * 2017-10-24 2019-08-20 Semiconductor Components Industries, Llc Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
JP6973510B2 (ja) * 2018-01-17 2021-12-01 富士電機株式会社 半導体装置
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
JP2019186311A (ja) 2018-04-04 2019-10-24 富士電機株式会社 半導体装置
CN110416073A (zh) * 2018-04-28 2019-11-05 上海先进半导体制造股份有限公司 Igbt和其制造方法
WO2020162175A1 (ja) * 2019-02-04 2020-08-13 住友電気工業株式会社 炭化珪素半導体装置
JP7264263B2 (ja) 2019-09-13 2023-04-25 富士電機株式会社 半導体装置
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage
JP2021197525A (ja) 2020-06-18 2021-12-27 ミツミ電機株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
DE10161129A1 (de) * 2001-05-29 2002-12-12 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004035788A1 (de) * 2003-07-24 2005-03-03 Mitsubishi Denki K.K. Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102005014714A1 (de) * 2004-05-31 2005-12-22 Mitsubishi Denki K.K. Halbleitervorrichtung mit isoliertem Gate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918399B2 (ja) * 1992-08-05 1999-07-12 三菱電機株式会社 半導体装置およびその製造方法
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JP3523056B2 (ja) * 1998-03-23 2004-04-26 株式会社東芝 半導体装置
JP4164962B2 (ja) * 1999-10-08 2008-10-15 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP3358611B2 (ja) * 2000-01-19 2002-12-24 日本電気株式会社 半導体装置の製造方法
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP3906076B2 (ja) * 2001-01-31 2007-04-18 株式会社東芝 半導体装置
JP4090747B2 (ja) * 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP4048856B2 (ja) 2002-06-04 2008-02-20 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3954541B2 (ja) 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4440188B2 (ja) 2005-01-19 2010-03-24 パナソニック株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
DE10161129A1 (de) * 2001-05-29 2002-12-12 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004035788A1 (de) * 2003-07-24 2005-03-03 Mitsubishi Denki K.K. Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102005014714A1 (de) * 2004-05-31 2005-12-22 Mitsubishi Denki K.K. Halbleitervorrichtung mit isoliertem Gate

Also Published As

Publication number Publication date
KR100934938B1 (ko) 2010-01-06
CN101246900A (zh) 2008-08-20
US20080197379A1 (en) 2008-08-21
CN101246900B (zh) 2010-06-09
JP5089191B2 (ja) 2012-12-05
US7986003B2 (en) 2011-07-26
KR20080076682A (ko) 2008-08-20
DE102007043341A1 (de) 2008-08-28
JP2008205015A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102004040997B4 (de) Isolierschichttransistor mit eingebauter Diode und Inverterschaltung mit diesem Transistor
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE69633310T2 (de) PIN-Diode mit isoliertem Gate.
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102011089452B4 (de) Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010021128A1 (de) Leistungshalbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19644504B4 (de) Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE112021002169T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131012

R084 Declaration of willingness to licence