JP3358611B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3358611B2 JP3358611B2 JP2000014140A JP2000014140A JP3358611B2 JP 3358611 B2 JP3358611 B2 JP 3358611B2 JP 2000014140 A JP2000014140 A JP 2000014140A JP 2000014140 A JP2000014140 A JP 2000014140A JP 3358611 B2 JP3358611 B2 JP 3358611B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- conductivity type
- base layer
- semiconductor substrate
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は縦型ＭＯＳ電界効果
トランジスタ（以下、縦型トランジスタと称する）の製
造方法に関し、特に縦型トランジスタの製造工程で必要
とされるフォトレジスト工程を削減し、製造工数の削減
を図った製造方法に関する。
トランジスタ（以下、縦型トランジスタと称する）の製
造方法に関し、特に縦型トランジスタの製造工程で必要
とされるフォトレジスト工程を削減し、製造工数の削減
を図った製造方法に関する。
【０００２】
【従来の技術】従来の縦型トランジスタの製造方法の一
例を図 を参照して説明する。先ず、図５（ａ）のよう
に、高濃度のＮ+ 型半導体層（ドレイン領域）１０２上
にＮ-型エピタキシャル層１０３を有する半導体基板１
０１の表面にＰ型ベース層１０８を形成する。そして、
前記半導体基板１０１の表面に、図外の第１フォトレジ
ストマスクを用いて前記Ｎ型エピタキシャル層１０３に
まで達する凹溝１０５を形成し、その凹溝１０５の内面
にゲート酸化膜１０６を形成し、さらに前記凹溝１０５
内に多結晶シリコン等の導電材料を埋め込んで溝型ゲー
ト電極１０７を形成する。次いで、図５（ｂ）のよう
に、前記半導体基板１０１の表面に、高濃度Ｐ型ベース
層を形成する領域を開口した第２フォトレジストマスク
１２１を形成し、前記第２フォトレジストマスク１２１
を用いてＰ型不純物を高濃度に導入し、図５（ｃ）のよ
うに、前記Ｐ型ベース層１０８に選択的に高濃度のＰ+
型ベース層１１１を形成する。
例を図 を参照して説明する。先ず、図５（ａ）のよう
に、高濃度のＮ+ 型半導体層（ドレイン領域）１０２上
にＮ-型エピタキシャル層１０３を有する半導体基板１
０１の表面にＰ型ベース層１０８を形成する。そして、
前記半導体基板１０１の表面に、図外の第１フォトレジ
ストマスクを用いて前記Ｎ型エピタキシャル層１０３に
まで達する凹溝１０５を形成し、その凹溝１０５の内面
にゲート酸化膜１０６を形成し、さらに前記凹溝１０５
内に多結晶シリコン等の導電材料を埋め込んで溝型ゲー
ト電極１０７を形成する。次いで、図５（ｂ）のよう
に、前記半導体基板１０１の表面に、高濃度Ｐ型ベース
層を形成する領域を開口した第２フォトレジストマスク
１２１を形成し、前記第２フォトレジストマスク１２１
を用いてＰ型不純物を高濃度に導入し、図５（ｃ）のよ
うに、前記Ｐ型ベース層１０８に選択的に高濃度のＰ+
型ベース層１１１を形成する。
【０００３】次いで、図６（ａ）のように、前記第２フ
ォトレジストマスク１２１と逆パターンの第３フォトレ
ジストマスク１２２を形成し、前記Ｐ+ 型ベース層１１
１をマスクした上で、前記Ｐ型ベース層１０８にＮ型不
純物を高濃度に導入し、図６（ｂ）のように、Ｎ型ソー
ス層１０９を形成する。しかる後、図６（ｃ）のよう
に、前記第３フォトレジストマスク１２２を除去し、層
間絶縁膜１１２を形成し、さらに前記層間絶縁膜１１２
に図外の第４フォトレジストマスクを用いてコンタクト
ホール１１３を開口した上で、アルミニウム配線を所要
のパターンに形成してソース電極１１４を形成し、また
半導体基板１０１の裏面にドレイン電極１０５を形成す
ることで、縦型トランジスタが形成される。
ォトレジストマスク１２１と逆パターンの第３フォトレ
ジストマスク１２２を形成し、前記Ｐ+ 型ベース層１１
１をマスクした上で、前記Ｐ型ベース層１０８にＮ型不
純物を高濃度に導入し、図６（ｂ）のように、Ｎ型ソー
ス層１０９を形成する。しかる後、図６（ｃ）のよう
に、前記第３フォトレジストマスク１２２を除去し、層
間絶縁膜１１２を形成し、さらに前記層間絶縁膜１１２
に図外の第４フォトレジストマスクを用いてコンタクト
ホール１１３を開口した上で、アルミニウム配線を所要
のパターンに形成してソース電極１１４を形成し、また
半導体基板１０１の裏面にドレイン電極１０５を形成す
ることで、縦型トランジスタが形成される。
【０００４】このような従来の縦型トランジスタの製造
方法では、高濃度のＰ+ 型ベース層１１１を形成する際
に第２フォトレジストマスク１２１が必要であり、Ｎ型
ソース層１０９を形成する際に第３フォトレジストマス
ク１２２が必要であるため、結果として、溝型ゲート電
極１０７を形成する際の第１フォトレジストマスクと、
層間絶縁膜１１２のコンタクトホール１１３を形成する
際の第４フォトレジストマスクを加えると、４回のフォ
トレジストマスクの成形工程が必要となり、製造工程が
複雑化するという問題がある。
方法では、高濃度のＰ+ 型ベース層１１１を形成する際
に第２フォトレジストマスク１２１が必要であり、Ｎ型
ソース層１０９を形成する際に第３フォトレジストマス
ク１２２が必要であるため、結果として、溝型ゲート電
極１０７を形成する際の第１フォトレジストマスクと、
層間絶縁膜１１２のコンタクトホール１１３を形成する
際の第４フォトレジストマスクを加えると、４回のフォ
トレジストマスクの成形工程が必要となり、製造工程が
複雑化するという問題がある。
【０００５】このような問題に対し、特開平９−１１５
９２３号公報には、詳細は省略するが、Ｎ+ 半導体層上
にＮ- エピタキシャル層を有する半導体基板のトランジ
スタの形成領域に、Ｐ型ベース層Ｎ型ソース層を形成し
た後に、当該Ｎ型ソース層よりも高い不純物濃度で当該
Ｎ型ソース層の一部にＰ型不純物を選択的に導入するこ
とで、当該Ｎ型ソース層の当該一部を反転させ、高濃度
Ｐ型ベース層を形成する技術が記載されている。この公
報に記載の技術によれば、Ｎ型ソース層はトランジスタ
形成領域の全面に形成すればよいため、Ｎ型ソース層を
形成するためのマスク、前記した例の場合には第３フォ
トレジストマスクを省略することが可能になるとも考え
られる。
９２３号公報には、詳細は省略するが、Ｎ+ 半導体層上
にＮ- エピタキシャル層を有する半導体基板のトランジ
スタの形成領域に、Ｐ型ベース層Ｎ型ソース層を形成し
た後に、当該Ｎ型ソース層よりも高い不純物濃度で当該
Ｎ型ソース層の一部にＰ型不純物を選択的に導入するこ
とで、当該Ｎ型ソース層の当該一部を反転させ、高濃度
Ｐ型ベース層を形成する技術が記載されている。この公
報に記載の技術によれば、Ｎ型ソース層はトランジスタ
形成領域の全面に形成すればよいため、Ｎ型ソース層を
形成するためのマスク、前記した例の場合には第３フォ
トレジストマスクを省略することが可能になるとも考え
られる。
【０００６】
【発明が解決しようとする課題】しかしながら、実際に
前記公報に記載されている技術では、半導体基板の表面
上にゲート電極が形成された縦型トランジスタに関する
ものであり、この例ではゲート電極を形成するためのマ
スクを利用してＮ型ソース層を形成しているため、その
際のイオン注入時には斜め方向からのイオン注入が必要
とされており、イオン注入工程が複雑なものとなる。ま
た、前記公報には、図７に示すように、Ｎ+ 型層２０
２、Ｎ- 型エピタキシャル層２０３を有する半導体基板
２０１の表面に設けた凹部２０４内にゲート酸化膜２０
５とゲート電極２０６を形成し、さらに半導体基板２０
１の表面にＰ型ベース層２０７、Ｐ+ 型ベース層２０
８、Ｎ型ソース層２０９を有する溝型ゲート電極を形成
した縦型トランジスタが記載されている。なお、２１
０，２１１はシリコン酸化膜、２１２はソース電極、２
１３はドレイン電極である。しかしながら、前記公報に
はかかる構成を製造する技術については特に明記されて
おらず、Ｎ型ソース層２０９をマスクを用いることなく
製造しているか否かは明らかではない。むしろ、図７に
示したように溝型のゲート電極２０６上に選択形成され
たシリコン酸化膜２１０が存在していることをみると、
当該シリコン酸化膜２１０をＮ型ソース層２０９を形成
する際のマスクとして用いていると推測でき、しかもそ
の後に高濃度のＰ+ 型ベース層２０８を形成するために
別のシリコン酸化膜２１１をマスクとして用いているこ
とから、マスク工程が低減されているとは言えないもの
となっている。
前記公報に記載されている技術では、半導体基板の表面
上にゲート電極が形成された縦型トランジスタに関する
ものであり、この例ではゲート電極を形成するためのマ
スクを利用してＮ型ソース層を形成しているため、その
際のイオン注入時には斜め方向からのイオン注入が必要
とされており、イオン注入工程が複雑なものとなる。ま
た、前記公報には、図７に示すように、Ｎ+ 型層２０
２、Ｎ- 型エピタキシャル層２０３を有する半導体基板
２０１の表面に設けた凹部２０４内にゲート酸化膜２０
５とゲート電極２０６を形成し、さらに半導体基板２０
１の表面にＰ型ベース層２０７、Ｐ+ 型ベース層２０
８、Ｎ型ソース層２０９を有する溝型ゲート電極を形成
した縦型トランジスタが記載されている。なお、２１
０，２１１はシリコン酸化膜、２１２はソース電極、２
１３はドレイン電極である。しかしながら、前記公報に
はかかる構成を製造する技術については特に明記されて
おらず、Ｎ型ソース層２０９をマスクを用いることなく
製造しているか否かは明らかではない。むしろ、図７に
示したように溝型のゲート電極２０６上に選択形成され
たシリコン酸化膜２１０が存在していることをみると、
当該シリコン酸化膜２１０をＮ型ソース層２０９を形成
する際のマスクとして用いていると推測でき、しかもそ
の後に高濃度のＰ+ 型ベース層２０８を形成するために
別のシリコン酸化膜２１１をマスクとして用いているこ
とから、マスク工程が低減されているとは言えないもの
となっている。
【０００７】本発明の目的は、縦型トランジスタにおけ
るマスク製造工程としてのフォトレジスト工程を削減
し、製造工程の簡略化を実現した半導体装置の製造方法
を提供することにある。
るマスク製造工程としてのフォトレジスト工程を削減
し、製造工程の簡略化を実現した半導体装置の製造方法
を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の第
１の製造方法は、一導電型の半導体基板の表面に凹溝を
形成する工程と、前記半導体基板の表面及び前記凹溝の
内面にシリコン酸化膜を形成して前記凹溝の内面にゲー
ト酸化膜を形成するとともに、前記凹溝内に導電性を有
するポリシリコンを埋設してゲート電極を形成する工程
と、前記ポリシリコンの表面を酸化してシリコン酸化膜
を形成した後に、前記半導体基板の表面のシリコン酸化
膜が無くなるまでエッチングバックして前記ポリシリコ
ンの表面上にシリコン酸化膜を残す工程と、次いで前記
半導体基板の表面に逆導電型の不純物を導入して逆導電
型ベース層を形成する工程と、前記逆導電型ベース層の
表面に一導電型の不純物を導入して一導電型ソース層を
形成する工程と、前記一導電型ソース層にマスクを用い
て選択的に逆導電型の不純物を前記一導電型ソース層の
不純物濃度よりも高濃度に導入して高濃度逆導電型ベー
ス層を形成する工程とを含んで一導電チャネル型の縦型
トランジスタを製造することを特徴とする。
１の製造方法は、一導電型の半導体基板の表面に凹溝を
形成する工程と、前記半導体基板の表面及び前記凹溝の
内面にシリコン酸化膜を形成して前記凹溝の内面にゲー
ト酸化膜を形成するとともに、前記凹溝内に導電性を有
するポリシリコンを埋設してゲート電極を形成する工程
と、前記ポリシリコンの表面を酸化してシリコン酸化膜
を形成した後に、前記半導体基板の表面のシリコン酸化
膜が無くなるまでエッチングバックして前記ポリシリコ
ンの表面上にシリコン酸化膜を残す工程と、次いで前記
半導体基板の表面に逆導電型の不純物を導入して逆導電
型ベース層を形成する工程と、前記逆導電型ベース層の
表面に一導電型の不純物を導入して一導電型ソース層を
形成する工程と、前記一導電型ソース層にマスクを用い
て選択的に逆導電型の不純物を前記一導電型ソース層の
不純物濃度よりも高濃度に導入して高濃度逆導電型ベー
ス層を形成する工程とを含んで一導電チャネル型の縦型
トランジスタを製造することを特徴とする。
【０００９】あるいは、本発明の第２の製造方法は、一
導電型の半導体基板の表面に凹溝を形成する工程と、前
記半導体基板の表面及び前記凹溝の内面にシリコン酸化
膜を形成して前記凹溝の内面にゲート酸化膜を形成する
とともに、前記凹溝内に導電性を有するポリシリコンを
埋設してゲート電極を形成する工程と、前記ポリシリコ
ンの表面を酸化してシリコン酸化膜を形成した後に、前
記半導体基板の表面のシリコン酸化膜が無くなるまでエ
ッチングバックして前記ポリシリコンの表面上にシリコ
ン酸化膜を残す工程と、次いで前記半導体基板の表面に
逆導電型の不純物を導入して逆導電型ベース層を形成す
る工程と、前記逆導電型ベース層の表面にマスクを用い
て選択的に逆導電型の不純物を導入して高濃度逆導電型
ベース層を形成する工程と、前記逆導電型ベース層及び
前記高濃度逆導電型ベース層を含む表面に一導電型の不
純物を前記高濃度逆導電型ベース層の不純物濃度よりも
低濃度に導入して前記高濃度逆導電型ベース層以外の前
記逆導電型ベース層の表面に一導電型ソース層を形成す
る工程とを含んで一導電チャネル型の縦型トランジスタ
を製造する。
導電型の半導体基板の表面に凹溝を形成する工程と、前
記半導体基板の表面及び前記凹溝の内面にシリコン酸化
膜を形成して前記凹溝の内面にゲート酸化膜を形成する
とともに、前記凹溝内に導電性を有するポリシリコンを
埋設してゲート電極を形成する工程と、前記ポリシリコ
ンの表面を酸化してシリコン酸化膜を形成した後に、前
記半導体基板の表面のシリコン酸化膜が無くなるまでエ
ッチングバックして前記ポリシリコンの表面上にシリコ
ン酸化膜を残す工程と、次いで前記半導体基板の表面に
逆導電型の不純物を導入して逆導電型ベース層を形成す
る工程と、前記逆導電型ベース層の表面にマスクを用い
て選択的に逆導電型の不純物を導入して高濃度逆導電型
ベース層を形成する工程と、前記逆導電型ベース層及び
前記高濃度逆導電型ベース層を含む表面に一導電型の不
純物を前記高濃度逆導電型ベース層の不純物濃度よりも
低濃度に導入して前記高濃度逆導電型ベース層以外の前
記逆導電型ベース層の表面に一導電型ソース層を形成す
る工程とを含んで一導電チャネル型の縦型トランジスタ
を製造する。
【００１０】ここで、前記第１及び第２の各製造方法に
より形成された縦型電界効果トランジスタの表面に層間
絶縁膜を形成する工程と、前記層間絶縁膜を前記高濃度
逆導電型ベース層よりも広い領域を開口してコンタクト
ホールを開口する工程と、前記コンタクトホールを含む
前記層間絶縁膜上に金属配線を形成する工程とを含んで
本発明の縦型トランジスタが完成される。また、本発明
の第１の製造方法において、前記高濃度逆導電型ベース
層を形成する際のマスクとして前記半導体基板の表面上
に選択的に開口が設けられた層間絶縁膜を用い、前記高
濃度逆導電型ベース層を形成した後に前記層間絶縁膜の
開口を拡大エッチングしてコンタクトホールを形成する
工程と、前記コンタクトホールを含む前記層間絶縁膜上
に金属配線を形成する工程とを含んでもよい。
より形成された縦型電界効果トランジスタの表面に層間
絶縁膜を形成する工程と、前記層間絶縁膜を前記高濃度
逆導電型ベース層よりも広い領域を開口してコンタクト
ホールを開口する工程と、前記コンタクトホールを含む
前記層間絶縁膜上に金属配線を形成する工程とを含んで
本発明の縦型トランジスタが完成される。また、本発明
の第１の製造方法において、前記高濃度逆導電型ベース
層を形成する際のマスクとして前記半導体基板の表面上
に選択的に開口が設けられた層間絶縁膜を用い、前記高
濃度逆導電型ベース層を形成した後に前記層間絶縁膜の
開口を拡大エッチングしてコンタクトホールを形成する
工程と、前記コンタクトホールを含む前記層間絶縁膜上
に金属配線を形成する工程とを含んでもよい。
【００１１】本発明によれば、半導体基板に溝型ゲート
電極を形成した後に、トランジスタ領域の全面にソース
層を形成し、高濃度ベース層をマスクを用いて選択的に
形成しているので、あるいはこの逆の順序で形成してい
るので、ソース層を形成する際のマスクが不要になり、
マスク工程が削減できるとともに、ソース層を形成する
際の不純物の導入工程が容易化できる。また、この場
合、高濃度ベース層の不純物の導入濃度は、ソース層の
不純物の導入濃度よりも高濃度であるので、先に一導電
型のソース層が形成されている領域でも、これを反転し
て逆導電型の高濃度のベース層の形成が可能になる。
電極を形成した後に、トランジスタ領域の全面にソース
層を形成し、高濃度ベース層をマスクを用いて選択的に
形成しているので、あるいはこの逆の順序で形成してい
るので、ソース層を形成する際のマスクが不要になり、
マスク工程が削減できるとともに、ソース層を形成する
際の不純物の導入工程が容易化できる。また、この場
合、高濃度ベース層の不純物の導入濃度は、ソース層の
不純物の導入濃度よりも高濃度であるので、先に一導電
型のソース層が形成されている領域でも、これを反転し
て逆導電型の高濃度のベース層の形成が可能になる。
【００１２】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１ないし図３は本発明の縦型トラ
ンジスタの製造方法を工程順に示す断面図である。先
ず、図１（ａ）のように、高濃度のＮ+ 型半導体層２上
にＮ- 型エピタキシャル層３を有する半導体基板１を用
いる。この半導体基板１の表面上に、図１（ｂ）のよう
に、フォトリゾグラフィ技術を用いて第１フォトレジス
トマスク４を形成し、図１（ｃ）のように、前記半導体
基板１の表面を選択的にエッチングして１〜３μｍの深
さの凹溝５を形成する。
参照して説明する。図１ないし図３は本発明の縦型トラ
ンジスタの製造方法を工程順に示す断面図である。先
ず、図１（ａ）のように、高濃度のＮ+ 型半導体層２上
にＮ- 型エピタキシャル層３を有する半導体基板１を用
いる。この半導体基板１の表面上に、図１（ｂ）のよう
に、フォトリゾグラフィ技術を用いて第１フォトレジス
トマスク４を形成し、図１（ｃ）のように、前記半導体
基板１の表面を選択的にエッチングして１〜３μｍの深
さの凹溝５を形成する。
【００１３】次いで、図１（ｄ）のように、前記凹溝５
の内面を含む前記半導体基板１の表面を酸化してシリコ
ン酸化膜６を数百Åに形成する。このシリコン酸化膜６
は前記凹溝５内ではゲート酸化膜となる。そして、図２
（ａ）のように、前記凹溝５を埋設する程度に導電性を
有するポリシリコンを成長し、かつ前記ポリシリコンを
エッチングバックして凹溝５内にのみ残すようにする。
その上でポリシリコンの表面を酸化してシリコン酸化膜
６’を形成し、かつ前記半導体基板１の表面のシリコン
酸化膜６がなくなるまでエッチングバックすることで、
図２（ｂ）のように、溝型ゲート電極７が形成される。
の内面を含む前記半導体基板１の表面を酸化してシリコ
ン酸化膜６を数百Åに形成する。このシリコン酸化膜６
は前記凹溝５内ではゲート酸化膜となる。そして、図２
（ａ）のように、前記凹溝５を埋設する程度に導電性を
有するポリシリコンを成長し、かつ前記ポリシリコンを
エッチングバックして凹溝５内にのみ残すようにする。
その上でポリシリコンの表面を酸化してシリコン酸化膜
６’を形成し、かつ前記半導体基板１の表面のシリコン
酸化膜６がなくなるまでエッチングバックすることで、
図２（ｂ）のように、溝型ゲート電極７が形成される。
【００１４】次いで、図２（ｃ）のように、前記半導体
基板１の表面にボロンをドーズ量１Ｅ１３（ａｔｍ／ｃ
ｍ2 ）のオーダで、かつ加速電圧数十ｋｅＶでイオン注
入し、その後熱処理を行うことにより、Ｐ型ベース層８
を形成する。続いて、図２（ｄ）のよう、前記半導体基
板１の表面に、砒素をドーズ量１Ｅ１５（ａｔｍ／ｃｍ
2 ）のオーダで、かつ加速電圧数十ｋｅＶでイオン注入
し、その後熱処理を行うことにより、Ｎ型ソース層９を
形成する。なお、前記Ｐ型ベース層８とＮ型ソース層９
の熱処理は同時に行ってもよい。
基板１の表面にボロンをドーズ量１Ｅ１３（ａｔｍ／ｃ
ｍ2 ）のオーダで、かつ加速電圧数十ｋｅＶでイオン注
入し、その後熱処理を行うことにより、Ｐ型ベース層８
を形成する。続いて、図２（ｄ）のよう、前記半導体基
板１の表面に、砒素をドーズ量１Ｅ１５（ａｔｍ／ｃｍ
2 ）のオーダで、かつ加速電圧数十ｋｅＶでイオン注入
し、その後熱処理を行うことにより、Ｎ型ソース層９を
形成する。なお、前記Ｐ型ベース層８とＮ型ソース層９
の熱処理は同時に行ってもよい。
【００１５】次いで、図３（ａ）のように、前記半導体
基板１の表面に第２フォトレジストマスク１０を形成す
る。この第２フォトレジストマスク１０は縦型トランジ
スタの後述する高濃度Ｐ型ベース層に相当する領域が開
口されている。そして、前記第２のフォトレジストマス
ク１０を用いて前記Ｎ型ソース層９にフッ化ボロンをド
ーズ量１Ｅ１６（ａｔｍ／ｃｍ2 ）のオーダで、かつ加
速電圧数十ｋｅＶでイオン注入し、その後熱処理を行う
ことにより高濃度のＰ型ベース層（Ｐ+ 型ベース層）１
１を形成する。このとき、前記フッ化ボロンのドーズ量
は、前記Ｎ型ソース層９の砒素のドーズ量よりも１桁高
いため、フッ化ボロンが導入されたＮ型ソース層９の領
域はＰ型に反転し、かつＮ型ソース層９が形成される前
のＰ型ベース層８のボロンのドーズ量が加えられるた
め、高濃度のＰ+ 型ベース層１１として形成されること
になる。
基板１の表面に第２フォトレジストマスク１０を形成す
る。この第２フォトレジストマスク１０は縦型トランジ
スタの後述する高濃度Ｐ型ベース層に相当する領域が開
口されている。そして、前記第２のフォトレジストマス
ク１０を用いて前記Ｎ型ソース層９にフッ化ボロンをド
ーズ量１Ｅ１６（ａｔｍ／ｃｍ2 ）のオーダで、かつ加
速電圧数十ｋｅＶでイオン注入し、その後熱処理を行う
ことにより高濃度のＰ型ベース層（Ｐ+ 型ベース層）１
１を形成する。このとき、前記フッ化ボロンのドーズ量
は、前記Ｎ型ソース層９の砒素のドーズ量よりも１桁高
いため、フッ化ボロンが導入されたＮ型ソース層９の領
域はＰ型に反転し、かつＮ型ソース層９が形成される前
のＰ型ベース層８のボロンのドーズ量が加えられるた
め、高濃度のＰ+ 型ベース層１１として形成されること
になる。
【００１６】しかる後は、これまでの縦型トランジスタ
の製造方法と同じであり、図３（ｂ）のように、全面に
シリコン酸化膜を数千Åの厚さに形成して層間絶縁膜１
２を形成した後、その表面に図外の第３フォトレジスト
マスクを形成し、これを用いて前記層間絶縁膜１２をエ
ッチングして図３（ｃ）のようにコンタクトホール１３
を開口する。しかる後、図３（ｄ）のように、全面にア
ルミニウム配線を数μｍの厚さに形成してソース電極１
４を形成し、かつ前記半導体基板の裏面にドレイン電極
１５を形成することにより縦型トランジスタが形成され
る。
の製造方法と同じであり、図３（ｂ）のように、全面に
シリコン酸化膜を数千Åの厚さに形成して層間絶縁膜１
２を形成した後、その表面に図外の第３フォトレジスト
マスクを形成し、これを用いて前記層間絶縁膜１２をエ
ッチングして図３（ｃ）のようにコンタクトホール１３
を開口する。しかる後、図３（ｄ）のように、全面にア
ルミニウム配線を数μｍの厚さに形成してソース電極１
４を形成し、かつ前記半導体基板の裏面にドレイン電極
１５を形成することにより縦型トランジスタが形成され
る。
【００１７】このように、本発明の製造方法では、溝型
ゲート電極７を形成する際に用いる第１フォトレジスト
マスク４と、Ｐ+ 型ベース層１１を形成する際に用いる
第２フォトレジストマスク１０と、層間絶縁膜１２にコ
ンタクトホール１３を開口する際の図外の第３のフォト
レジストマスクを用いることで縦型トランジスタが形成
できる。特に、縦型トランジスタの各不純物領域のう
ち、Ｎ型ソース層９とＰ+ 型ベース層１１を形成する際
に、Ｎ型ソース層９のマスクを不要にできるため、Ｐ+
型ベース層１１を形成するための前記第２フォトレジス
トマスク１０を用いるのみでよく、従来技術に比較して
フォトリソグラフィ工程を削減することができる。
ゲート電極７を形成する際に用いる第１フォトレジスト
マスク４と、Ｐ+ 型ベース層１１を形成する際に用いる
第２フォトレジストマスク１０と、層間絶縁膜１２にコ
ンタクトホール１３を開口する際の図外の第３のフォト
レジストマスクを用いることで縦型トランジスタが形成
できる。特に、縦型トランジスタの各不純物領域のう
ち、Ｎ型ソース層９とＰ+ 型ベース層１１を形成する際
に、Ｎ型ソース層９のマスクを不要にできるため、Ｐ+
型ベース層１１を形成するための前記第２フォトレジス
トマスク１０を用いるのみでよく、従来技術に比較して
フォトリソグラフィ工程を削減することができる。
【００１８】また、本発明では、溝型ゲート電極７を有
する縦型トランジスタに適用されるので、従来公報に記
載のように半導体基板の表面上にゲート電極を有する縦
型トランジスタに比較すると、Ｎ型ソース層を形成する
際に不純物を斜め方向、あるいは回転しながらイオン注
入する必要がなく、製造の簡易化が可能になる。
する縦型トランジスタに適用されるので、従来公報に記
載のように半導体基板の表面上にゲート電極を有する縦
型トランジスタに比較すると、Ｎ型ソース層を形成する
際に不純物を斜め方向、あるいは回転しながらイオン注
入する必要がなく、製造の簡易化が可能になる。
【００１９】ここで、前記実施形態では、Ｎ型ソース層
を形成した後に、Ｐ+ 型ベース層を形成しているが、こ
の順序は逆にしてもよく、すなわち、Ｐ+ 型ベース層の
イオン注入後の熱処理前にＮ型ソース層のイオン注入を
行ない、しかる後に両層を同時に熱処理して形成するよ
うにしてもよい。
を形成した後に、Ｐ+ 型ベース層を形成しているが、こ
の順序は逆にしてもよく、すなわち、Ｐ+ 型ベース層の
イオン注入後の熱処理前にＮ型ソース層のイオン注入を
行ない、しかる後に両層を同時に熱処理して形成するよ
うにしてもよい。
【００２０】また、本発明においては、図２（ｄ）の第
２のフォトレジストマスクを用いてＰ+ 型ベース層を形
成する代わりに、図４（ａ）のように、先に層間絶縁膜
１２を形成した後、第２フォトレジストマスク１０によ
り層間絶縁膜１２を選択エッチングして開口１６を設
け、この開口１６を通してフッ化ボロンを注入して図４
（ｂ）のように、Ｐ+ 型ベース層１１を形成してもよ
い。その後、図４（ｃ）のように、前記層間絶縁膜１２
をウェットエッチングして開口１６の内面をエッチング
することで開口１６の開口幅を拡大し、これをコンタク
トホール１３として利用することも可能であり、これに
より図４（ｄ）のように、前記実施形態と同じ縦型トラ
ンジスタが形成できる。このようにすれば、前記実施形
態の第２フォトレジストマスク１０と図外の第３フォト
レジストマスクを共用し、フォトリソグラフィ工程をさ
らに削減することが可能である。
２のフォトレジストマスクを用いてＰ+ 型ベース層を形
成する代わりに、図４（ａ）のように、先に層間絶縁膜
１２を形成した後、第２フォトレジストマスク１０によ
り層間絶縁膜１２を選択エッチングして開口１６を設
け、この開口１６を通してフッ化ボロンを注入して図４
（ｂ）のように、Ｐ+ 型ベース層１１を形成してもよ
い。その後、図４（ｃ）のように、前記層間絶縁膜１２
をウェットエッチングして開口１６の内面をエッチング
することで開口１６の開口幅を拡大し、これをコンタク
トホール１３として利用することも可能であり、これに
より図４（ｄ）のように、前記実施形態と同じ縦型トラ
ンジスタが形成できる。このようにすれば、前記実施形
態の第２フォトレジストマスク１０と図外の第３フォト
レジストマスクを共用し、フォトリソグラフィ工程をさ
らに削減することが可能である。
【００２１】なお、前記実施形態においては、本発明を
Ｎチャネル型の縦型トランジスタの例を述べたが、これ
をＰ型半導体基板を用いたＰチャネル型の縦型トランジ
スタに適用しても有効なことは明白である。
Ｎチャネル型の縦型トランジスタの例を述べたが、これ
をＰ型半導体基板を用いたＰチャネル型の縦型トランジ
スタに適用しても有効なことは明白である。
【００２２】
【発明の効果】以上説明したように本発明は、半導体基
板に溝型ゲート電極を形成する際には、半導体基板の表
面及び凹溝の内面にシリコン酸化膜を形成して凹溝の内
面にゲート酸化膜を形成するとともに、凹溝内に導電性
を有するポリシリコンを埋設してゲート電極を形成し、
さらにポリシリコンの表面を酸化してシリコン酸化膜を
形成した後に半導体基板の表面のシリコン酸化膜が無く
なるまでエッチングバックしてポリシリコンの表面上に
シリコン酸化膜を残しているので、少ない工程で絶縁膜
で被覆された溝型ゲート電極が形成できる。また、その
後に、トランジスタ領域の全面にソース層を形成し、高
濃度ベース層をマスクを用いて選択的に形成しているの
で、あるいはこの逆の順序で形成しているので、高濃度
ベース層の不純物の導入濃度をソース層の不純物の導入
濃度よりも高濃度に設定することにより、先に一導電型
のソース層が形成されている領域でも、これを反転して
逆導電型の高濃度のベース層の形成が可能になる。これ
により、ソース層を形成する際のマスクが不要になり、
マスク工程が削減できるとともに、ソース層を形成する
際の不純物の導入工程が容易化できるという効果が得ら
れる。
板に溝型ゲート電極を形成する際には、半導体基板の表
面及び凹溝の内面にシリコン酸化膜を形成して凹溝の内
面にゲート酸化膜を形成するとともに、凹溝内に導電性
を有するポリシリコンを埋設してゲート電極を形成し、
さらにポリシリコンの表面を酸化してシリコン酸化膜を
形成した後に半導体基板の表面のシリコン酸化膜が無く
なるまでエッチングバックしてポリシリコンの表面上に
シリコン酸化膜を残しているので、少ない工程で絶縁膜
で被覆された溝型ゲート電極が形成できる。また、その
後に、トランジスタ領域の全面にソース層を形成し、高
濃度ベース層をマスクを用いて選択的に形成しているの
で、あるいはこの逆の順序で形成しているので、高濃度
ベース層の不純物の導入濃度をソース層の不純物の導入
濃度よりも高濃度に設定することにより、先に一導電型
のソース層が形成されている領域でも、これを反転して
逆導電型の高濃度のベース層の形成が可能になる。これ
により、ソース層を形成する際のマスクが不要になり、
マスク工程が削減できるとともに、ソース層を形成する
際の不純物の導入工程が容易化できるという効果が得ら
れる。
【図１】本発明の実施形態の製造方法を工程順に示す断
面図のその１である。
面図のその１である。
【図２】本発明の実施形態の製造方法を工程順に示す断
面図のその２である。
面図のその２である。
【図３】本発明の実施形態の製造方法を工程順に示す断
面図のその３である。
面図のその３である。
【図４】本発明の他の実施形態の製造方法の工程要部を
示す断面図である。
示す断面図である。
【図５】従来の製造方法を工程順に示す断面図のその１
である。
である。
【図６】従来の製造方法を工程順に示す断面図のその２
である。
である。
【図７】従来公報に記載されている縦型トランジスタの
一例の断面図である。
一例の断面図である。
１ 半導体基板 ２ Ｎ+ 半導体層 ３ Ｎ- エピタキシャル層 ４ 第１フォトレジストマスク ５ 凹溝 ６ シリコン酸化膜（ゲート酸化膜） ７ 溝型ゲート電極 ８ Ｐ型ベース層 ９ Ｎ型ソース層 １０ 第２フォトレジストマスク １１ Ｐ+ 型ベース層 １２ 層間絶縁膜 １３ コンタクトホール １４ ソース電極 １５ ドレイン電極 １６ 開口
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336
Claims (4)
- 【請求項１】 一導電型の半導体基板の表面に凹溝を形
成する工程と、前記半導体基板の表面及び前記凹溝の内
面にシリコン酸化膜を形成して前記凹溝の内面にゲート
酸化膜を形成するとともに、前記凹溝内に導電性を有す
るポリシリコンを埋設してゲート電極を形成する工程
と、前記ポリシリコンの表面を酸化してシリコン酸化膜
を形成した後に、前記半導体基板の表面のシリコン酸化
膜が無くなるまでエッチングバックして前記ポリシリコ
ンの表面上にシリコン酸化膜を残す工程と、次いで前記
半導体基板の表面に逆導電型の不純物を導入して逆導電
型ベース層を形成する工程と、前記逆導電型ベース層の
表面に一導電型の不純物を導入して一導電型ソース層を
形成する工程と、前記一導電型ソース層にマスクを用い
て選択的に逆導電型の不純物を前記一導電型ソース層の
不純物濃度よりも高濃度に導入して高濃度逆導電型ベー
ス層を形成する工程とを含んで一導電チャネル型の縦型
電界効果トランジスタを製造することを特徴とする半導
体装置の製造方法。 - 【請求項２】 一導電型の半導体基板の表面に凹溝を形
成する工程と、前記半導体基板の表面及び前記凹溝の内
面にシリコン酸化膜を形成して前記凹溝の内面にゲート
酸化膜を形成するとともに、前記凹溝内に導電性を有す
るポリシリコンを埋設してゲート電極を形成する工程
と、前記ポリシリコンの表面を酸化してシリコン酸化膜
を形成した後に、前記半導体基板の表面のシリコン酸化
膜が無くなるまでエッチングバックして前記ポリシリコ
ンの表面上にシリコン酸化膜を残す工程と、次いで前記
半導体基板の表面に逆導電型の不純物を導入して逆導電
型ベース層を形成する工程と、前記逆導電型ベース層の
表面にマスクを用いて選択的に逆導電型の不純物を導入
して高濃度逆導電型ベース層を形成する工程と、前記逆
導電型ベース層及び前記高濃度逆導電型ベース層を含む
表面に一導電型の不純物を前記高濃度逆導電型ベース層
の不純物濃度よりも低濃度に導入して前記高濃度逆導電
型ベース層以外の前記逆導電型ベース層の表面に一導電
型ソース層を形成する工程とを含んで一導電チャネル型
の縦型電界効果トランジスタを製造することを特徴とす
る半導体装置の製造方法。 - 【請求項３】 請求項１または２記載の製造方法により
形成された縦型電界効果トランジスタの表面に層間絶縁
膜を形成する工程と、前記層間絶縁膜を前記高濃度逆導
電型ベース層よりも広い領域を開口してコンタクトホー
ルを開口する工程と、前記コンタクトホールを含む前記
層間絶縁膜上に金属配線を形成する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１記載の製造方法において、前記
高濃度逆導電型ベース層を形成する際のマスクとして前
記半導体基板の表面上に選択的に開口が設けられた層間
絶縁膜を用い、前記高濃度逆導電型ベース層を形成した
後に前記層間絶縁膜の開口を拡大エッチングしてコンタ
クトホールを形成する工程と、前記コンタクトホールを
含む前記層間絶縁膜上に金属配線を形成する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014140A JP3358611B2 (ja) | 2000-01-19 | 2000-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014140A JP3358611B2 (ja) | 2000-01-19 | 2000-01-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203353A JP2001203353A (ja) | 2001-07-27 |
| JP3358611B2 true JP3358611B2 (ja) | 2002-12-24 |
Family
ID=18541635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014140A Expired - Fee Related JP3358611B2 (ja) | 2000-01-19 | 2000-01-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3358611B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4970660B2 (ja) * | 2001-04-17 | 2012-07-11 | ローム株式会社 | 半導体装置およびその製法 |
| JP2006080177A (ja) * | 2004-09-08 | 2006-03-23 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4440188B2 (ja) * | 2005-01-19 | 2010-03-24 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP5008046B2 (ja) * | 2005-06-14 | 2012-08-22 | ローム株式会社 | 半導体デバイス |
| JP4928753B2 (ja) * | 2005-07-14 | 2012-05-09 | 株式会社東芝 | トレンチゲート型半導体装置 |
| JP4939012B2 (ja) | 2005-08-26 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007115734A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP5198752B2 (ja) * | 2006-09-28 | 2013-05-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5089191B2 (ja) * | 2007-02-16 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-01-19 JP JP2000014140A patent/JP3358611B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001203353A (ja) | 2001-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3371708B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP3831602B2 (ja) | 半導体装置の製造方法 | |
| JP3358611B2 (ja) | 半導体装置の製造方法 | |
| KR19980020943A (ko) | 절연막 터널링 트랜지스터 및 그 제조방법 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH0818042A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH04277617A (ja) | 半導体装置の製造方法 | |
| JPH0738095A (ja) | 半導体装置及びその製造方法 | |
| JP2973955B2 (ja) | 半導体装置の製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH11340242A (ja) | ラテラルトランジスタおよびその製造方法 | |
| JPH0888362A (ja) | 半導体装置とその製造方法 | |
| JPH03173175A (ja) | 半導体装置 | |
| JP2582779B2 (ja) | 半導体装置の製造方法 | |
| JPH05291573A (ja) | 半導体装置およびその製造方法 | |
| JPS5986263A (ja) | 半導体装置の製造方法 | |
| JPH03250660A (ja) | ＢｉＣＭＯＳ型半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| KR100252857B1 (ko) | 반도체 소자의 제조방법 | |
| JP3918696B2 (ja) | 半導体装置の製造方法 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR100381015B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3259439B2 (ja) | 半導体装置の製造方法 | |
| JPS60226168A (ja) | 相補型ｍｏｓ半導体装置 | |
| KR970000463B1 (ko) | 트랜치를 이용한 mosfet 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |