DE19644504B4 - Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE19644504B4
DE19644504B4 DE19644504A DE19644504A DE19644504B4 DE 19644504 B4 DE19644504 B4 DE 19644504B4 DE 19644504 A DE19644504 A DE 19644504A DE 19644504 A DE19644504 A DE 19644504A DE 19644504 B4 DE19644504 B4 DE 19644504B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
type
layer
semiconductor
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19644504A
Other languages
English (en)
Other versions
DE19644504A1 (de
Inventor
Shinji Aono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19644504A1 publication Critical patent/DE19644504A1/de
Application granted granted Critical
Publication of DE19644504B4 publication Critical patent/DE19644504B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung, die zum Fließenlassen eines Hauptstromes zwischen einer ersten und einer zweiten Hauptoberfläche eines Halbleitersubstrates (1), das intrinsisch oder von einem ersten Leitungstyp ist, betreibbar ist, die aufweist:
eine erste Halbleiterschicht (2) des ersten Leitungstyps, die auf der Seite der zweiten Hauptoberfläche ausgebildet ist und eine Dotierstoffkonzentration aufweist, die höher als diejenige des Halbleitersubstrates (1) ist,
eine zweite Halbleiterschicht (3) des ersten Leitungstyps, die in einem Teilbereich der ersten Halbleiterschicht (2) ausgebildet ist und eine Dotierstoffkonzentration aufweist, die höher als diejenige der ersten Halbleiterschicht (2) ist, und
eine dritte Halbleiterschicht (4) eines zweiten Leitungstyps, der dem ersten Leitungstyp entgegengesetzt ist, die die erste und die zweite Halbleiterschicht (2, 3) bedeckt, wobei eine Diffusionstiefe des in die dritte Halbleiterschicht (4) in Richtung der ersten Hauptoberfläche diffundierten Dotierstoffs zum Unterdrücken des Einbringens von Löchern von der dritten Halbleiterschicht (4) in die zweite Halbleiterschicht (3) ohne Unterdrücken des Einbringens von Löchern von der dritten Halbleiterschicht (4) in die erste Halbleiterschicht (2) derart bestimmt ist, dass die Diffusionstiefe in einem ersten Bereich (4a), der der zweiten Halbleiterschicht (3) gegenüberliegt, kleiner als diejenige in einem zweiten Bereich (4b), der der ersten Halbleiterschicht (2) gegenüberliegt, ist, dadurch gekennzeichnet,
dass der erste Bereich (4a) in der dritten Halbleiterschicht (4) eine niedrigere Dotierstoffkonzentration als der zweite Bereich (4b) aufweist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zur Herstellung derselben. Insbesondere bezieht sich die Erfindung auf eine Halbleitervorrichtung, die eine hohe Durchbruchsspannung aufweist, zur Verwendung in einem Hochspannungsinverter oder ähnlichem und ebenso auf ein Verfahren zur Herstellung derselben.
  • Halbleiterelemente, die eine hohe Durchbruchsspannung aufweisen, zur Verwendung in Hochspannungsinvertern oder ähnlichem unterlagen in jüngerer Zeit einer Nachfrage nach einer höheren Betriebsgeschwindigkeit und einer niedrigeren An-Spannung. In dem Gebiet einer Klasse von Tausenden von Volt sind GTO-Thyristorelemente (GTO = Gate Turn-Off = Gate-Abschaltung) in großem Umfang verwendet worden. Jedoch ist kürzlich untersucht worden, Durchbruchsspannungen von IGBTs (IGBT = Insulated Gate Bipolar Transistors = Bipolare Transistoren mit isoliertem Gate) zu verbessern, was eine Erhöhung der Geschwindigkeit der Vorrichtungen erlaubt.
  • Im Gegensatz zu MOS-Vorrichtungen, die unipolare Vorrichtungen sind und daher derart arbeiten, daß ein Strom nur Ladungsträger verwendet, können die IGBTs einen An-Strom aufgrund der Tatsache reduzieren, daß Löcher von der Seite einer p-Typ Kollektorschicht eingebracht werden und eine Leitfähigkeitsmodulation in einer n-Typ Schicht verursacht wird.
  • Mit einem Betriebsstrom in einem Zustand des Ausschaltens des IGBT verschwindet ein Kanal und ein Abschaltprozeß startet, wenn eine Gatespannung auf oder unter eine Schwellspannung abnimmt. Wenn Elektronen nicht länger von einem Sourcebereich zugeführt werden, nehmen Ladungsträger in dem IGBT an Zahl ab, was eine Verarmung an einem pn-Übergang zwischen der n-Typ Schicht und einer p-Wanne (Basis) verursacht. In diesem Ausschaltbetrieb verschwinden Löcher, d.h. eine übermäßig kleine Anzahl von Ladungsträgern, progressiv.
  • Daher ist es wichtig, eine Anreicherungsmenge einer übermäßig kleinen Anzahl von Ladungsträgern zu reduzieren, oder die Anzahl von Löchern schnell zu reduzieren, d.h. eine übermäßig kleine Anzahl von Ladungsträgern. Um dieses zu erreichen, ist eine Struktur verwendet worden, die das Einbringen von Löchern unterdrücken kann. Bei dieser Struktur steigt eine An-Spannung im Allgemeinen aufgrund einer Unterdrückung von Löchern an, so daß einer Kompromißbeziehung zwischen der Ausschaltzeit und der An-Spannung Beachtung geschenkt werden muß.
  • Eine Kurzschlußstruktur auf einer Rückseite (Kollektorseite) ist als eine Art von Technik zum Unterdrücken des Einbringens von Löcher, d.h. einer über mäßig kleinen Anzahl von Ladungsträgern, und zum schnellen Reduzieren derselben bekannt geworden. Ein IGBT, der diese Struktur aufweist, wird im folgenden unter Bezugnahme auf 41 beschrieben.
  • 41 ist eine schematische Schnittansicht, die eine Struktur eines IGBT mit einer hohen Durchbruchsspannung, der studiert worden ist, zeigt. Dieser IGBT mit einer hohen Durchbruchsspannung weist eine n-Typ Schicht 1, die aus einem Siliziumsubstrat oder ähnlichem ausgebildet ist, und außerdem eine n-Typ Pufferschicht 2, eine p-Kollektorschicht 4, eine Kollektorelektrode 5 und einen Kollektoranschluß 6, die an oder auf einer zweiten Hauptoberfläche (untere Seite in der Figur) der n-Typ Schicht 1 ausgebildet sind, auf.
  • An einer ersten Hauptoberfläche (obere Seite in der Figur) der n-Typ Schicht 1 sind p-Typ Wannen 10c, n+-Typ Emitterbereiche 10a und l0b und p+-Typ Dotierungsschichten 9 ebenso wie Gategräben, von denen jeder aus einer Grabennut 7a, einer Gateisolierschicht 7b und einem begrabenen Gate 7c ausgebildet ist, angeordnet.
  • Gateelektroden 7d sind an den begrabenen Gates 7c entsprechend angeordnet und mit einem Gateanschluß 7g verbunden. Emitterelektroden 11 sind an den Emitterbereichen 10a und l0b und den p+-Dotierungsschichten 9 angeordnet und mit einem Emitteranschluß 7e verbunden.
  • 42 zeigt ein Dotierungsprofil von Dotierstoff das entlang der Linie I-I' in 41 genommen ist, und 43 zeigt ein Dotierungsprofil von Dotierstoff, das entlang der Linie J-J' in 41 genommen ist.
  • Dieser IGBT verwendet im allgemeinen eine leicht dotierte, dicke n-Schicht 1 zum Verbessern einer Durchbruchsspannung und ist an seiner Kollektorseite mit einer n-Typ Pufferschicht 2 und einer p-Typ Kollektorschicht 4 zur Ausbildung einer Pin-Struktur, und um dadurch einen Verlust zu reduzieren, vorgesehen.
  • Zum Stabilisieren eines Hochspannungsbetriebs verwendet dieser IGBT außerdem eine sogenannte Kollektorkurzschlußstruktur, die einen gewissen Abschnitt enthält, der nicht mit einer p-Typ Kollektorschicht 4 vorgesehen ist, um die Kollektorelektrode 5 und die n-Typ Pufferschicht 2 über einen n-Typ Halbleiterbereich 3 kurzzuschließen.
  • Diese Kollektorkurzschlußstruktur leidet an einem Problem dahingehend, daß ein Abschaltungsverlust, d.h. ein Leistungsverlust beim Abschalten, groß ist. Beim Abschalten laufen Elektronen durch den n-Typ Halbleiterbereich 13 zur Kollektorelektrode 5, so daß ein Problem dahingehend auftritt, daß eine Größe eines Spannungsabfalls ein Übergangspotential zwischen der n-Typ Pufferschicht 2 und der p-Typ Kollektorschicht 4 überschreitet.
  • Genauer gesagt kann diese Kollektorkurzschlußstruktur nicht ausreichend eine Vorspannungsbedingung für den Übergang zwischen der p-Typ Kollektorschicht 4 und der n-Typ Pufferschicht 2, bis eine Summe eines Spannungsabfalls eines Stroms, der durch einen Widerstand R1 in dem n-Typ Pufferbereich 13 fließt, und einem Spannungsabfall durch einen lateralen Strom, der durch einen lateralen Widerstand R2 in der n-Typ Pufferschicht 2 fließt, ungefähr 0,7 V überschreitet, sicherstellen.
  • Darum tritt, falls die Widerstandswerte der Widerstände R1 und R2 klein sind, ein Einbringen von Löchern von der p-Typ Kollektorschicht 4 in die n-Typ Schicht 1 spärlich auf, und der IGBT arbeitet vergleichbar zu einem MOSFET (MOSFET = Metall-Oxid-Halbleiter-Feldeffekttransistor), der einen hohen An-Widerstand aufweist. Darum müssen die Widerstandswerte der Widerstände R1 und R2 ausreichend groß sein, um eine niedrige An-Spannung wie bei einem IBGT zu erreichen, selbst wenn eine niedrige Stromdichte von ungefähr 1 A/cm2 vorliegt.
  • Jedoch resultiert eine Beziehung R2 ≫ R1 aus der Struktur, die die allgemeine p-Typ Kollektorschicht 4 und n-Typ Pufferschicht 2 aufweist. Um einen praktisch akzeptablen Wert des Widerstands R2 zu erreichen, muß ein Abstand L1 zwischen den n-Typ Halbleiterbereichen 13 merklich auf hunderte von Mikrometern erhöht werden, wie in 41 gezeigt ist.
  • Falls der IGBT vom Grabentyp, der in 41 gezeigt ist, diesen Abstand L1 aufweist, wird eine Zellengröße (L2) signifikant größer als ein herkömmlicher Wert von ungefähr 5,0 μm. Als ein Ergebnis wird eine größere Anzahl von Löchern von der p-Typ Kollektorschicht 4 in die n-Typ Pufferschicht 2 an einer Zelle eines IGBT, die entfernt von einem n-Typ Halbleiterbereich 13 in dem IGBT-Bauelement ist, eingebracht, und eine kleinere Anzahl von Löchern wird bei einer Zelle des IGBT nahe eines n-Typ Halbleiterbereiches 13 eingebracht. Dieses resultiert in einem Problem dahingehend, daß die entsprechenden IGBTs in einem Chip in signifikanter Weise nicht gleichförmig, d.h. nicht mit gleichen Eigenschaften, arbeiten.
  • Während des Betriebs mit einem großen Strom wird der Spannungsabfall zwischen der p-Typ Kollektorschicht 4 und der n-Typ Pufferschicht 2 auf ungefähr 0,8 V festgeklemmt. Darum nimmt ein Strom, der durch den Widerstand R1 in einem n-Typ Halbleiterbereich fließt, der in 41 gezeigt ist, einen Wert von 0,8/R1 an, und er hängt daher spärlich von einer Kollektorstromdichte ab.
  • Darum ist, wenn die Kollektorstromdichte hoch ist, ein Verhältnis des durch den n-Typ Halbleiterbereich 13 fließenden Stroms zu der Kollektorstromdichte klein, so daß die Wirkung des n-Typ Halbleiterbereichs 13 abnimmt und daher eine große Menge von Löchern in die n-Typ Schicht 1 eingebracht wird, wie dies bei einer Struktur getan wird, die nicht mit dem n-Typ Halbleiterbereich 13 vorgesehen ist.
  • Eine Inverterschaltung, bei der IGBTs verwendet werden, verwendet im allgemeinen eine Schaltung, wie sie in 44 gezeigt ist. Bei dieser in 44 gezeigten Struktur sind schnelle Dioden Dl und D2 antiparallel mit Hauptschaltern S1 bzw. S2, die aus IGBTs ausgebildet sind, verbunden, so daß durch eine induktive Last L fließende Ströme zu den Stromversorgungen P1 bzw. P2 zurückgeführt werden. Bei dieser Schaltung können die IGBTs, die die Haupt schalter bilden, aufgrund eines Vorwärtsspannungsabfalls (inklusive eines Übergangsabfalls) an den Dioden, der durch eine Rückführung oder Zirkulation zu den Dioden verursacht wird, umgekehrt vorgespannt werden.
  • Genauer gesagt, wenn der Schalter S1 in 44 angeschaltet wird, fließt ein Strom in der Schaltung, wie es durch den Pfeil mit einer durchgezogenen Linie angezeigt wird. Wenn der Schalter S1 dann ausgeschaltet wird, neigt der Strom dazu, aufgrund der induktiven Last L so weiter zu fließen, wie es durch den Pfeil mit der durchgezogenen Linie angezeigt ist. Als ein Ergebnis neigt der Strom dazu, zu einer schnellen Diode D2 zu fließen, wie es durch den Pfeil mit einer gepunkteten Linie angezeigt ist, so daß eine umgekehrte Spannung (Spannung in Sperrichtung) an den IGBT des Schalters S2 angelegt wird.
  • Dementsprechend, wenn eine umgekehrte Spannung an den IGBT mit der Kurzschlußstruktur, die in 41 gezeigt ist, angelegt wird, wird eine positive Spannung an die Emitterelektrode 11 und eine negative Spannung an die Kollektorelektrode 5 angelegt. Als Folge wird ein Übergang zwischen der p-Typ Wanne 10c und der n-Typ Schicht 1 in Vorwärtsrichtung vorgespannt und Löcher werden von der p-Typ Wanne 10c in die n-Typ Schicht 1 eingebracht bzw. injiziert.
  • Wenn die an den IGBT angelegte Spannung invertiert ist, bevor die Löcher aufgrund von Rekombination verschwinden, wird dieser IGBT unerwünschter Weise angeschaltet. Wie oben beschrieben worden ist, führt das Einbringen (die Injektion) unnötiger Löcher in die n-Typ Schicht 1 zu einer Fehlfunktion des IGBT.
  • Strukturen auf der Kollektorseite zum Überwinden der Probleme dieser Kollektorkurzschlußstrukturen sind in den japanischen Patentoffenlegungsschriften Nr. 4-30476 (1992) und 6-326317 (1994) offenbart.
  • 45 ist eine schematische Schnittansicht, die eine Struktur auf der Kollektorseite des IGBT, der in den obigen Referenzen offenbart ist, zeigt. Diese Struktur verwendet die Kurzschlußstruktur nicht und ist mit einem Kollektorbereich 203 aus einer gemischten Struktur, die p+-Emitterinseln 203a und p-Typ Emitter 203b enthält, vorgesehen.
  • Selbst die in 45 gezeigte Struktur leidet an dem folgenden Problem.
  • Selbst bei der in 45 gezeigten Struktur ist ein Abschaltverlust immer noch groß und kann nicht in ausreichender Weise unterdrückt werden, was verbessert werden sollte.
  • Entsprechend der oben beschriebenen Referenzen weist der p-Typ Kollektorbereich 203b eine extrem kleine Diffusionstiefe von ungefähr 1,2 μm von der Kollektoroberfläche auf. Im allgemeinen wird die Kollektoroberflächenseite z.B. auf einer Leiterplatte in einem Zusammenbauschritt wie dem Befestigen eines Halbleiterblättchens auf einem Substrat (Die-Bonding) fixiert. Darum tritt, falls die Diffusionstiefe des p-Typ Kollektorbereiches 203b klein ist, ein Einfluß durch verschiedene (mechanische) Spannungen leicht nahe der Kollektoroberfläche, z.B. in einem Schritt des Fixierens der Leiterplatte, auf.
  • Falls der p-Typ Kollektorbereich 203b mit einer extrem kleinen Diffusionstiefe von 1,2 μm von der Kollektoroberfläche auszubilden ist, muß eine Wärmebehandlung nach dem Ausbilden des p-Typ Kollektorbereiches 203b in Betracht gezogen werden. Zum Beispiel muß nach dem Ausbilden des p-Typ Kollektorbereichs 203b eine Wärmebehandlung eines Inneren des n+-Emitterbereichs 5 so bewirkt werden, daß die Diffusionstiefe des p-Typ Kollektorbereiches 203b 1,2 μm nicht überschreitet. Wie oben beschrieben wurde, muß eine Beziehung zwischen den Bedingungen für eine Wärmebehandlung zum Ausbilden der entsprechenden Dotierungsbereiche in einem Waferherstellungsverfahren nachteilhafter Weise bei der Herstellung in Betracht gezogen werden.
  • Aus der EP 0 594 049 A1 ist eine Halbleitervorrichtung nach dem Oberbegriff des Anspruches 1 bekannt. Aus der US 5 200 632 ist ein MOSFET mit Leitfähigkeitsmodulation bekannt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung, die einen ausreichend kleinen Abschaltverlust aufweist, und ein Verfahren zur Herstellung derselben anzugeben, bei denen eine Berücksichtigung eines Einflusses durch eine Wärmebehandlung, die zur Ausbildung entsprechender Dotierungsbereiche ausgeführt wird, nicht in Betracht gezogen werden muß.
  • Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 oder ein Verfahren nach Anspruch 6.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Entsprechend der Halbleitervorrichtung und des Verfahrens zur Herstellung derselben, die oben beschrieben worden sind, ist die zweite Halbleiterschicht, welches von demselben Leitungstyp wie die erste Halbleiterschicht ist und eine höhere Dotierstoffkonzentration als die erste Halbleiterschicht aufweist, an dem Bereich zwischen der ersten und der dritten Halbleiterschicht ausgebildet.
  • Als Folge wird das Einbringen bzw. Injizieren von Löchern an einem Bereich, an dem die dritte und die erste Halbleiterschicht in Kontakt miteinander sind, nicht unterdrückt, und das Einbringen bzw. Injizieren von Löchern kann an einem Bereich, bei dem die zweite Halbleiterschicht zwischen die dritte und die erste Halbleiterschicht gesetzt ist, unterdrückt werden, so daß der Abschaltverlust, welcher ein Leistungsverlust beim Abschalten ist, reduziert werden kann.
  • Die herkömmliche Kollektorkurzschlußstruktur benötigt eine extrem großen Abstand bzw. Zwischenraum von hunderten von Mikrometern zwischen den Kurzschlußabschnitten, um den Widerstand des Bereichs auf einen praktisch akzeptablen Wert einzustellen, so daß sie an einem Problem dahingehend leidet, daß eine Ungleichförmigkeit der Eigenschaften der Halbleitervorrichtungen in einem Chip auftritt. Im Kontrast dazu kann die Struktur entsprechend den Ausführungsformen der Erfindung den Abstand bzw. das Wiederholungsraster der dritten Halbleiterschichten auf 1/5 des Abstandes bzw. Zwischenraums zwischen den herkömmlichen Kurzschlußabschnitten reduzieren, so daß die Gleichförmigkeit der Eigenschaften der Halbleitervorrichtungen auf einem einzelnen Chip gesichert werden kann.
  • Des weiteren kann die dritte Halbleiterschicht leicht durch eine herkömmliche Technik, d.h. das Einbringen von Dotierstoff, hergestellt werden, so daß kein Problem bei den Herstellungsschritten auftritt.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Schnittansicht, die eine Struktur eines IGBT zeigt;
  • 2 ein Dotierungsprofil, das entlang der Linie A'-A in 1 genommen ist;
  • 3 ein Dotierungsprofil, das entlang der Linie B'-B in 1 genommen ist;
  • 4 eine Elektronenstromverteilung nahe einer Kollektorelektrode;
  • 5 eine Lochstromverteilung nahe einer Kollektorelektrode;
  • 6 eine Beziehung zwischen einer Kollektorspannung und einem Kollektorstrom;
  • 7 Verhältnisse von Elektronen und Löcher an der Kollektorelektrode bezüglich eines Gesamtstroms;
  • 8 Verhältnisse von Löchern an der Kollektorelektrode bezüglich des Gesamtstroms;
  • 9 bis 12 Schnittansichten, die entsprechend einen ersten bis vierten Schritt in einem Verfahrensablauf zur Herstellung des IGBT aus 1 zeigen;
  • 13 eine Schnittansicht, die einen IGBT zeigt;
  • 14 ein Dotierungsprofil, das entlang der Linie C'-C in 13 genommen ist;
  • 1 5 ein Dotierungsprofil, das entlang der Linie D'-D in 13 genommen ist;
  • 16 bis 20 Schnittansichten, die entsprechend einen ersten bis fünften Schritt in einem Verfahrensablauf zur Herstellung des IGBT aus 13 zeigen;
  • 21 eine Schnittansicht, die eine Struktur eines IGBT entsprechend einer ersten Ausführungsform der Erfindung zeigt;
  • 22 ein Dotierungsprofil, das entlang der Linie E'-E in 21 genommen ist;
  • 23 ein Dotierungsprofil, das entlang der Linie F'-F in 21 genommen ist;
  • 24 bis 29 Schnittansichten, die entsprechend einem ersten bis sechsten Schritt in einem Verfahrensablauf zur Herstellung des IGBT der ersten Ausführungsform der Erfindung zeigen;
  • 30 eine Schnittansicht, die eine Struktur eines IGBT entsprechend einer zweiten Ausführungsform der Erfindung zeigt;
  • 31 ein Dotierungsprofil, das entlang der Linie G'-G in 30 genommen ist;
  • 32 ein Dotierungsprofil, das entlang der Linie H'-H in 30 genommen ist;
  • 33 bis 40 Schnittansichten, die entsprechend einem ersten bis achten Schritt in einem Verfahrensablauf zur Herstellung des IGBT der zweiten Ausführungsform der Erfindung zeigen;
  • 41 eine Schnittansicht, die eine Struktur eines IGBT im Stand der Technik zeigt;
  • 42 ein Dotierungsprofil, das entlang der Linie I'-I in 41 genommen ist;
  • 43 ein Dotierungsprofil, das entlang der Linie J'-J in 41 genommen ist;
  • 44 eine Schaltungsstruktur zur Verwendung von IGBTs in einem allgemeinen Inverter; und
  • 45 eine schematische Schnittansicht, die eine Struktur einer Halbleitervorrichtung auf einer Anodenseite (Kollektorseite), die in Stand-der-Technik-Referenzen offenbart ist, zeigt.
  • Unter Bezugnahme auf 1 bis 12 werden eine Halbleitervorrichtung und ein Verfahren zu Herstellung derselben beschrieben, die nicht Teil der Erfindung sind, sondern lediglich dem besseren Verständnis dienen. Unter Bezugnahme auf zuerst 1 wird eine Beschreibung einer Schnittstruktur der Halbleitervorrichtung gegeben. Diese Halbleitervorrichtung weist eine Struktur auf, die vergleichbar zu derjenigen des IGBT aus 41 ist, der bereits bezüglich des Standes der Technik beschrieben wurde. Abschnitte und Teile, die dieselben Funktionen haben, tragen dieselben Bezugszeichen und werden darum im folgenden nicht gesondert beschrieben.
  • Die Struktur des IGBT ein dahingehend unterscheidendes Merkmal auf, das eine n+-Typ Schicht 3, die eine Dotierstoffkonzentration aufweist, die höher als diejenige der n-Typ Pufferschicht 2 ist, an bzw. in einem Bereich zwischen der n-Typ Pufferschicht 2 und der p-Typ Kollektorschicht 4 ausgebildet ist.
  • Die Diffusionstiefe des Dotierstoffes, welcher in einen ersten Bereich 4a der p-Typ. Kollektorschicht 4 diffundiert ist, der mit der n+-Typ Schicht 3 in Richtung einer ersten Hauptoberfläche vorgesehen ist, ist kleiner als die Diffusionstiefe des Dotierstoffs, der in einen zweiten Bereich 4b der p-Typ Kollektorschicht 4 diffundiert ist, der nicht mit einer n+-Typ Schicht 3 in Richtung der ersten Hauptoberfläche vorgesehen ist. Die Dotierungsprofile, die entlang der Linien A'-A bzw. B'-B in 1 genommen sind, sind in den 2 bzw. 3 gezeigt.
  • Unter Bezugnahme auf die 9 bis 12 werden Schritte zur Herstellung des IGBT , der oben beschrieben wurde, im folgenden beschrieben.
  • Unter Bezugnahme auf 9, ein n-Typ Dotierstoff wie Phosphorionen, der einen großen Diffusionskoeffizienten aufweist, wird mit einer Dosis von 5 × 1013 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger in eine zweite Hauptoberfläche einer n-Typ Schicht 1, die aus einem n-Siliziumsubstrat mit einer Dotierstoffkonzentration von 1 × 1013 cm–3 oder weniger ausgebildet ist, implantiert. Danach wird eine Wärmebehandlung bei einer hohen Temperatur von 1200°C bis 1250°C für 20 bis 30 Stunden ausgeführt, so daß eine n-Typ Pufferschicht 2 ausgebildet wird.
  • Die n-Typ Pufferschicht 2 kann durch ein anderes Verfahren wie z.B. ein Verfahren unter Verwendung eines epitaxialen Wachstums und dem Ausbilden der Schicht 2 durch eine Ionenimplantation oder ein Verfahren zur Ausbildung einer Siliziumkristallschicht, die eine vergleichbare Konzentration des n-Typ Dotierstoffs aufweist, ausgebildet werden.
  • Unter Bezugnahme auf 10, wird eine Resistschicht 20, die eine vorbestimmte Öffnung aufweist, auf der zweiten Hauptoberfläche durch eine Photolithographietechnik ausgebildet. Ein n-Typ Dotierstoff wie Phosphorionen, der einen großen Diffusionskoeffizienten aufweist, wird in die n-Typ Pufferschicht 2 mit einer Dosis in einem Bereich von der Dosis für die n-Typ Pufferschicht 2 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert. Danach wird eine Wärmebehandlung bei einer hohen Temperatur von 1200°C bis 1250°C für 1 bis 10 Stunden ausgeführt, so daß die n+-Typ Schicht 3 ausgebildet wird. Danach wird die Resistschicht 20 entfernt, wie in 11 gezeigt ist.
  • Wie in 12 gezeigt ist, wird ein p-Typ Dotierstoff wie Bor oder Gallium in die gesamte zweite Hauptoberfläche mit einer Dosis in einem Bereich von der Dosis für die n+-Typ Schicht 3 bis 5 × 1016 cm–2 und einer Implantationsenergie, von 100 keV oder weniger implantiert. Danach wird eine Wärmebehandlung bei einer hohen Temperatur von 1100°C bis 1200°C für 1 bis 5 Stunden ausgeführt, so daß die p-Typ Kollektorschicht 4 ausgebildet wird. Durch die Wärmebehandlungen, die oben beschrieben worden sind, werden die n-Typ Pufferschicht 2, die n+-Typ Schicht 3 und die p-Typ Kollektorschicht 4 mit Profilen (Dotierungsprofilen), wie sie in den 2 und 3 gezeigt sind, ausgebildet.
  • Danach werden Schritte unter Verwendung bekannter Techniken ausgeführt, um eine Kollektorelektrode 5 auf der Seite der zweiten Hauptoberfläche ebenso wie Gategräben und anderes auf der Seite der ersten Hauptoberfläche auszubilden, so daß der IGBT, der in 1 gezeigt ist, vervollständigt wird. Auf diese Art und Weise kann die Struktur des in 1 gezeigten IGBT unter Verwendung der Dotierstoffimplantationstechnik leicht erreicht werden.
  • Die Eigenschaften des IGBT aus 1 werden im folgenden beschrieben. Genauer gesagt wird eine Beschreibung der Resultate einer Vorrichtungssimulation gegeben, die für eine Schnittstruktur des in 1 gezeigten IGBT ausgeführt wurde. Zuerst wird eine Stromverteilung nahe der Kollektorelektrode 5 unter Bezugnahme auf die 4 bis 6 beschrieben. 4 ist eine Elektronenstromverteilung nahe der Kollektorelektrode. 5 ist eine Lochstromverteilung nahe der Kollektorelektrode. 6 zeigt eine Beziehung zwischen der Kollektorspannung und dem Kollektorstrom.
  • Bei dem in 1 gezeigten IGBT sind die Elektronenstromdichte und die Lochstromdichte in dem An-Zustand an der n-Typ Pufferschicht 2 und in der Umgebung der n+-Typ Schicht 3 und der p-Typ Kollektorschicht 4 mit J = 100 A/cm2 und V ≈ 3,7 V verteilt, wie in den 4 bzw. 5 gezeigt ist, wenn die n+-Typ Schicht 3 eine Breite (W1) von 5,0 μm aufweist.
  • Die 4 bzw. 5 zeigen die Elektronenstromdichte Je bzw. die Lochstromdichte Jh auf der X-Achse, die eine laterale Ausdehnung in 1 darstellt und auf der Y-Achse, die eine longitudinale Ausdehnung in 1 darstellt.
  • In 4 beträgt die Elektronenstromdichte in der n-Typ Pufferschicht 2 ungefähr 70 A/cm2 und macht ungefähr 70% der gesamten Stromdichte aus. Dieser Strom steigt auf ungefähr 115 A/cm2 in einem Bereich an, der an die n+-Typ Schicht 3 angrenzt. Währenddessen fließt ein Strom von nur ungefähr 40 A/cm2 durch einen Bereich, der an die n-Typ Pufferschicht 2 angrenzt.
  • Derart fließen Elektronen, die in der n-Typ Pufferschicht 2 existieren und in einem großen Betrag vorhanden sind, durch eine Übergangsoberfläche zwischen der n+-Typ Schicht 2 und der p-Typ Kollektorschicht 4 zu der Kollektorelektrode 5. Nur ein kleiner Betrag von Löchern fließt durch eine Übergangsoberfläche zwischen der n-Typ Pufferschicht 2 und der p-Typ Kollektorschicht 4.
  • Unter Bezugnahme auf 5 wird das Folgende aus den oben beschriebenen Resultaten herausgefunden. Ein Fluß von Löchern von der p-Typ Kollektorschicht 4 in die n-Typ Pufferschicht 2 findet im Austausch zur Kompensation eines Flusses von Elektronen in die p-Typ Kollektorschicht 4 von der Übergangsoberfläche zwischen der n-Typ Pufferschicht 2 und der p-Typ Kollektorschicht 4 statt, so daß die Menge dieser Löcher abnimmt, und derart wird die Dosis der Löcher beschränkt. Es ist außerdem zu verstehen, daß der Fluß von Löchern an dem Schnitt B'-B in 1 in einem höheren Ausmaß als in dem Schnitt A'-A in 1 beschränkt ist.
  • Unter Bezugnahme auf die 6 bis 8 wird eine Beschreibung von Resultaten einer Vorrichtungssimulation gegeben, die zum Herausfinden der Strom-Spannung-Charakteristiken der Schnittstruktur des IGBT, der in 1 gezeigt ist, ausgeführt wurde.
  • Unter Bezugnahme auf zuerst 6 wird eine Beschreibung des Falles gegeben, in dem die n+-Typ Schicht 3 eine Breite (W1) von 0 μm aufweist.
  • Unter Bezugnahme auf 7, die ein Verhältnis zwischen dem Elektronenstrom und dem Lochstrom zeigt, ist das Verhältnis (Anteil) des Elektronenstroms gleich 66% und des Lochstroms gleich 34%, wenn die Kollektorspannung 2 V oder mehr ist. Unter Bezugnahme auf 6 ist es daher zu verstehen, daß der Kollektorstrom zunimmt so wie die Kollektorspannung zunimmt. In den 7 und 8 ist zu sehen, daß das Stromverhältnis zwischen Elektronen und Löchern an der Kollektorelektrode 5 im wesentlichen konstant ist, wenn die Kollektorspannung 2 V oder mehr beträgt.
  • Es wird nun eine Beschreibung des Falls gegeben, in dem die n+-Typ Schicht 3 eine Breite (W1) von 5,0 μm aufweist.
  • Unter Bezugnahme auf 7, das Verhältnis zwischen dem Elektronenstrom und dem Lochstrom ist wie folgt. Wenn die Kollektorspannung 1 V oder mehr beträgt, liegt der Elektronenstrom in einem Bereich von 68% bis 70% und der Lochstrom liegt in einem Bereich von 30% bis 32%.
  • Es ist aus 6 zu erstehen, daß der Kollektorstrom ansteigt, so wie die Kollektorspannung ansteigt. Aus den 7 und 8 ist zu ersehen, daß das Stromverhältnis zwischen Elektronen und Löchern in den Kollektorstrom im wesentlichen konstant ist, wenn die Kollektorspannung 1 V oder mehr beträgt.
  • Es ist außerdem zu ersehen, daß das Stromverhältnis von Löchern bei einer Breite W1 von 0 μm größer als bei einer Breite W1 von 5,0 μm ist.
  • Derart ist es zu verstehen, daß ein Stromverhältnis von Löchern in dem Gesamtstrom, die von einer Kollektorelektrode mit W1 von 5,0 μm kleiner als dasjenige mit W1 von 0 μm ist, und daß das Einbringen bzw. die Injizierung von Löchern mit W1 von 5,0 μm in einem höheren Ausmaß unterdrückt wird.
  • Es wird nun eine Beschreibung des Falles gegeben, in dem die n+-Typ Schicht 3 eine Breite (W1) von 6,0 μm aufweist.
  • Unter Bezugnahme auf 7 ist das Verhältnis zwischen dem Elektronenstrom und dem Lochstrom wie folgt. Wenn die Kollektorspannung 1V oder mehr beträgt, liegt der Anteil des Elektronenstroms in einem Bereich von 70% bis 71% und der Anteil des Lochstromes liegt in einem Bereich von 29% bis 30%.
  • Aus 6 ist zu verstehen, daß der Kollektorstrom ansteigt, so wie die Kollektorspannung ansteigt, und es ist aus den 7 und 8 zu verstehen, daß das Stromverhältnis zwischen Elektronen und Löchern an der Kollektorelektrode im wesentlichen konstant ist, wenn die Kollektorspannung 1 V oder mehr beträgt.
  • Es ist außerdem zu verstehen, daß der Stromanteil der Löcher mit W1 von 5,0 μm kleiner als mit W1 von 0 μm ist, und daß der Stromanteil der Löcher mit W1 von 6,0 μm kleiner als mit W1 von 5,0 μm ist.
  • Der Stromanteil der Löcher .in dem Gesamtstrom, die von der Kollektorelektrode 5 injiziert werden, nimmt ab so wie W1 sich von 0 μm über 5,0 μm bis 6,0 μm ändert, und die Injizierung von Löchern von der Kollektorelektrode wird in einem höheren Ausmaß unterdrückt so wie sich W1 in der obigen Reihenfolge ändert.
  • Es wird nun eine Beschreibung des Falles gegeben, in dem die n+-Typ Schicht 3 eine Breite (W1) von 7,0 μm aufweist.
  • Unter Bezugnahme auf 7 ist das Verhältnis zwischen dem Elektronenstrom und dem Lochstrom wie folgt. Wenn die Kollektorspannung 1V oder mehr beträgt, liegt der Anteil des Elektronenstroms in einem Bereich von 77% bis 78% und der Anteil des Lochstroms liegt in einem Bereich von 22% bis 23%.
  • Aus 6 ist zu verstehen; daß der Kollektorstrom nicht signifikant zunimmt, selbst wenn die Kollektorspannung auf 6 V ansteigt.
  • Aus den 7 und 8 ist zu verstehen, daß das Stromverhältnis zwischen Elektronen und Löchern an der Kollektorelektrode 5 im wesentlichen konstant ist, wenn die Kollektorspannung 1 V oder mehr beträgt.
  • Bei dem IGBT aus 1 ist, wie oben diskutiert wurde, das Verhältnis der Löcher, die von der Kollektorelektrode injiziert werden, bezüglich des Gesamtstroms abhängig von der Struktur an der Kollektorseite und zeigt einen im wesentlichen konstanten Wert in dem An-Zustand unabhängig von der Dichte des Kollektorstroms.
  • Ein Kollektorspannungswert, der die Dichte des Kollektorstroms auf z.B. 100 A/cm2 einstellt, ist eine sogenannte An-Spannung, und der An-Spannungswert kann durch Auswählen einer Struktur auf der Kollektorseite gesteuert bzw. eingestellt werden.
  • Der Anteil des Lochstroms, der die An-Spannung erreicht, vermindert sich so wie W1 von 0 μm über 5,0 μm bis 6,0 μm ansteigt, und es ist zu verstehen, daß der An-Spannungswert durch Unterdrückung der Injizierung von Löchern gesteuert bzw. kontrolliert werden kann.
  • Bei dem IGBT aus 1 ist angenommen worden, daß ein Verhältnis der lateralen Diffusionstiefe der n+-Typ Schicht 3 zu einer longitudinalen Diffusionstiefe derselben ungefähr 0,8 beträgt. Wenn die Diffusionstiefe der n+-Typ Schicht 3 in die n-Typ Schicht 1 gleich 10 μm ist, ist die laterale Diffusionstiefe oder Länge ungefähr 8 μm. Es ist zu verstehen, daß das Einbringen bzw. die Injizierung von Löchern kontrolliert bzw. gesteuert werden kann, wenn das Wiederholungsraster (Wiederholungsabstand) ungefähr 20 μm oder mehr beträgt.
  • Daher ist es offensichtlich, daß dem IGBT aus 1 das Wiederholungsraster der n+-Typ Schichten 3 auf ungefähr 1/5 des benötigten Wiederholungsrasters der Kurzschlußabschnitte bei der herkömmlichen Kurzschlußkollektorstruktur, die ungefähr 100 μm beträgt, reduzieren kann.
  • In einer Vorrichtung wie einem Grabengate-IGBT, der ein Kurzschlußwiederholungsraster von bipolaren Elementen auf der Seite der ersten Hauptoberfläche aufweist, sind die n+-Typ Schichten, die das Wiederholungsraster reduzieren können, für ein Gleichförmigmachen der Eigenschaften der Halbleitervorrichtungen zu bevorzugen.
  • Eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben werden im folgenden unter Bezugnahme auf die 13 bis 20 beschrieben, die nicht Teil der Erfindug sind, sondern lediglich dem besseren Verständnis dienen.
  • Unter Bezugnahme auf zuerst 13 wird eine Schnittstruktur der Halbleitervorrichtung im folgenden beschrieben. Diese Halbleitervorrichtung weist eine Struktur auf, die vergleichbar zu derjenigen des IGBT 1 der bereits beschrieben wurde, ist. Abschnitte und Teile, die dieselbe Funktion haben, tragen dieselben Bezugszeichen.
  • Der IGBT aus 13 unterscheidet sich von demjenigen aus 1 dadurch, daß die n+-Typ Schicht 3 nicht nur in die n-Typ Pufferschicht 2 sondern auch in die n-Typ Schicht 1 diffundiert ist. Dotierungsprofile, die entlang der Linie C'-C bzw. D'-D in 13 genommen sind, sind in den 14 bzw. 15 gezeigt.
  • Unter Bezugnahme auf die 16 bis 20 wird ein Verfahren zur Herstellung des IGBT aus 13 im folgenden beschrieben.
  • Unter Bezugnahme auf zuerst 16, ein n-Typ Dotierstoff wie Phosphor, der einen großen Diffusionskoeffizienten aufweist, wird mit einer Dosis von 5 × 1013 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger in die zweite Hauptoberfläche der n-Typ Schicht 1, die aus einem n-Siliziumsubstrat mit einer Dotierstoffkonzentration von 1 × 1013 cm–3 oder weniger ausgebildet ist, implantiert.
  • Unter Bezugnahme auf 17, eine Resistschicht 21, die eine vorbestimmte Öffnung aufweist, wird auf der zweiten Hauptoberfläche durch eine Photolithographietechnik ausgebildet. Ein n-Typ Dotierstoff wie Phosphor, der einen großen Diffusionskoeffizienten aufweist, wird in die n-Typ Pufferschicht 2 mit einer Dosis in einen Bereich von der Dosis für die n-Typ Pufferschicht 2 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert. Danach wird die Resistschicht 21 entfernt, wie in 18 gezeigt ist.
  • Eine Wärmebehandlung zur Diffusion von Dotierstoff wird bei dem Substrat bei einer hohen Temperatur von 1200°C bis 1250°C für 20 bis 30 Stunden bewirkt, so daß die n+-Typ Schicht 3 auf der n-Typ Pufferschicht 2 ausgebildet wird, wie in 19 gezeigt ist.
  • Wie in 20 gezeigt ist, wird p-Typ Dotierstoff wie Bor oder Gallium in die gesamte zweite Hauptoberfläche mit einer Dosis in einem Bereich von derjenigen für die n+-Typ Schicht 3 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert. Danach wird eine Wärmebehandlung bei einer hohen Temperatur von 1100°C bis 1200°C für 1 bis 5 Stnden ausgeführt, so daß die p-Typ Kollektorschicht 4 ausgebildet wird. Durch die oben beschriebenen Wärmebehandlungen werden die n-Typ Pufferschicht 2, die n+-Typ Schicht 3 und die p-Typ Kollektorschicht 4, die Profile (Dotierungsprofile) aufweisen, wie sie in den 14 und 15 gezeigt sind, ausgebildet.
  • Danach werden Schritte unter Verwendung bekannter Techniken zur Ausbildung der Kollektorelektrode 5 an der Seite der zweiten Hauptoberfläche ebenso wie der Gategräben und anderer Teile an der Seite der ersten Hauptoberfläche ausgeführt, so daß der IGBT, der in 13 gezeigt ist, vervollständigt wird.
  • Vergleichbar zu dem IGBT aus 1 kann die Struktur des IGBT aus 13 das Einbringen bzw. die Injizierung von Löchern von der p-Typ Kollektorschicht 4 in die n+-Typ Schicht 3 an einem ersten Bereich 4a unterdrücken und unterdrückt das Einbringen bzw. die Injizierung von Löchern von der p-Typ Kollektorschicht 4 in die n-Typ Pufferschicht 2 an einem zweiten Bereich 4b nicht.
  • Es wird angenommen, daß ein Verhältnis der lateralen (X) Diffusionstiefe der n-Typ Schicht 3 zu einer longitudinalen (Y) Diffusionstiefe derselben ungefähr 0,8 ist. Wenn die Diffusionstiefe der n+-Typ Schicht 3 in das Substrat gleich 40 μm ist, ist die laterale Diffusionstiefe oder Länge ungefähr 32 μm. Es ist zu verstehen, daß das Einbringen bzw. die Injizierung von Löchern gesteuert bzw. kontrolliert werden kann, wenn das Wiederholungsraster (der Wiederholungsabstand) ungefähr 60 μm oder mehr beträgt. Darum kann die An-Spannung gesteuert bzw. kontrolliert werden.
  • Darum kann das Raster bzw. der Abstand der Kurzschlußabschnitte in der Ausführungsform 2 auf ungefähr 3/5 derjenigen der herkömmlichen Kurzschlußkollektorstruktur reduziert werden.
  • Vergleichbar zu dem IGBT aus 1 kann bei dem IGBT aus 13 die Gleichförmigkeit der Betriebseigenschaften der Halbleitervorrichtungen aufgrund der Tatsache, daß das Wiederholungsraster reduziert werden kann, in einer Vorrichtung, die ein Kurzschlußwiederholungsraster von z.B. Grabengate-IGBTs an der Oberfläche aufweist, verbessert werden.
  • Eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben nach Ausführungsform 1 der Erfindung wird im folgenden unter Bezugnahme auf die 21 bis 29 beschrieben.
  • Die Halbleitervorrichtung der Ausführungsform 1 weist eine Struktur auf, die vergleichbar zu derjenigen des IGBT aus 1 ist, die bereits beschrieben wurde. Abschnitte und Teile, die dieselbe Funktion haben, tragen dieselben Bezugszeiehen.
  • Unter Bezugnahme auf 21, der IGBT der Ausführungsform 1 unterscheidet sich von demjenigen aus 1 dadurch, daß der zweite Bereich 4b in der p-Typ Kollektorschicht 4 stärker dotiert als der erste Bereich 4a ist, und daß eine Diffusionstiefe des Dotierstoffs in Richtung der ersten Haupt oberfläche weiter erhöht ist. Dotierungsprofile, die entlang der Linien E'-E bzw. F'-F in 21 genommen sind, sind in 22 bzw. 23 gezeigt.
  • Ein Verfahren zur Herstellung des IGBT der Ausführungsform 1 die die obige Struktur aufweist, wird im folgenden unter Bezugnahme auf die 24 bis 29 beschrieben.
  • Unter Bezugnahme auf zuerst 24, ein n-Typ Dotierstoff wie Phosphorionen, der einen großen Diffusionskoeffizienten aufweist, wird mit einer Dosis von 5 × 1013 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger in die zweite Hauptoberfläche der n-Typ Schicht 1, die aus einem n-Siliziumsubstrat mit einer Dotierstoffkonzentation von 1 × 1013 cm–3 oder weniger ausgebildet ist, implantiert. Danach wird eine Wärmebehandlung bei einer hohen Temperatur von 1200°C bis 1250°C für 20 bis 30 Stunden ausgeführt, so daß die n-Typ Pufferschicht 2 ausgebildet wird. Die n-Typ Pufferschicht kann ebenso durch ein anderes Verfahren wie ein Verfahren unter Verwendung epitaxialen Wachstums und einer Ausbildung der Schicht durch Ionenimplantation oder ein Verfahren zur Ausbildung einer Siliziumkristallschicht, die eine ähnliche Konzentration von n-Typ Dotierstoff aufweist, ausgebildet werden.
  • Unter Bezugnahme auf 25, eine Resistschicht 22, die eine vorbestimmte Öffnung aufweist, wird auf der zweiten Hauptoberfläche durch eine Photolithographietechnik ausgebildet. Ein n-Typ Dotierstoff wie Phosphorionen, der einen großen Diffusionskoeffizienten aufweist, wird in die n-Typ Pufferschicht 2 mit einer Dosis in einen Bereich von derjenigen für die n-Typ Pufferschicht 2 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert. Danach wird eine Wärmebehandlung bei einer hohen Temperatur von 1200°C bis 1250°C für 1 bis 10 Stunden nach dem Entfernen der Resistschicht 22 ausgeführt, wie in 26 gezeigt ist, so daß die n+-Typ Schicht 3 ausgebildet wird.
  • Wie in 27 gezeigt ist, wird ein p-Typ Dotierstoff wie Bor in die gesamte zweite Hauptoberfläche mit einer Dosis in einem Bereich von derjenigen für die n+-Typ Schicht 3 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert, so daß die p-Typ Kollektorschicht 4 ausgebildet wird.
  • Eine Resistschicht 23, die die n+-Typ Schicht 3 bedeckt, wird durch eine Lithographietechnik ausgebildet und ein p-Typ Dotierstoff wie Bor wird in die p-Typ Kollektorschicht 4, die durch die Resistschicht 23 maskiert ist, mit einer Dosis in einem Bereich von denjenigen für die n+-Typ Schicht 3 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert, so daß der zweite Bereich 4b, der eine Dotierstoffkonzentration, die höher als diejenige des ersten Dotierungsbereiches 4a ist, aufweist, an der p-Typ Kollektorschicht 4 ausgebildet wird, wie in 28 gezeigt ist.
  • Danach wird eine Wärmebehandlung an dem Substrat bei einer hohen Temperatur von 1100°C bis 1200°C für 1 bis 5 Stunden bewirkt, so daß die p-Typ Kollektorschicht 4 ausgebildet wird, wie in 29 gezeigt ist. Durch die oben beschriebenen Schritte werden die in den 22 und 23 gezeigten Dotierungsprofile vervollständigt.
  • Danach werden Schritte unter Verwendung bekannter Techniken ausgeführt, um die Kollektorelektrode 5 an der Seite der zweiten Hauptoberfläche ebenso wie Gategräben und anderes an der Seite der ersten Hauptoberfläche auszubilden, so daß der IGBT der Ausführungsform 1, der in 21 gezeigt ist, vervollständigt wird.
  • Der IGBT der Ausführungsform 1 kann einen Betrieb und eine Wirkung erreichen, die vergleichbar zu denjenigen sind. Es wird angenommen, daß ein Verhältnis einer lateralen Diffusionstiefe der n+-Typ Schicht 3 zu einer longitudinalen Diffusionstiefe derselben ungefähr 0,8 beträgt. Wenn die Diffusionstiefe der n+-Typ Schicht 3 in der n-Typ Schicht 1 gleich 10 μm ist, ist die laterale Diffusionstiefe oder -länge ungefähr 8 μm. Es ist zu verstehen, daß das Einbringen bzw. Injizieren von Löchern gesteuert bzw. kontrolliert werden kann, wenn das Wiederholungsraster ungefähr 20 μm oder mehr ist.
  • Daher ist es offensichtlich, daß die Ausführungsform 1 das Wiederholungsraster der n+-Typ Schichten 3 auf ungefähr 1/5 des bei der herkömmlichen Kurzschlußkollektorstruktur geforderten bzw. benötigten Wiederholungsrasters für die Kurzschlußabschnitte, welches ungefähr 100 μm beträgt, reduzieren kann.
  • Bei einer Vorrichtung wie einem Grabengate-IGBT, der ein Kurzschlußwiederholungsraster von bipolaren Elementen an der Seite der ersten Hauptoberfläche aufweist, sind die n+-Typ Schichten dieser Ausführungsform, welche das Wiederholungsraster reduzieren können, zum Gleichförmigmachen der Eigenschaften von Halbleitervorrichtungen, vergleichbar zu dem IGBT aus 1 zu bevorzugen.
  • Bei dem IGBT der Ausführungsform 1 kann ein Bereich der n+-Typ Schicht 3 nahe der p-Typ Kollektorschicht 4, der in 1 durch S definiert ist, nicht frei entworfen werden, so daß er eine beabsichtigte Konfiguration aufweist. Dies ist so, da die p-Typ Kollektorschicht 4 bei dem in 12 gezeigten Schritt durch gleichförmiges Implantieren von p-Typ Dotierstoff in die gesamte Substratoberfläche ohne die Verwendung einer Maske ausgebildet wird, so daß die pn-Übergangsoberfläche durch die p-Typ Kollektorschicht 4 und die n+-Typ Schicht 3, die bereits in dem Substrat ausgebildet ist, gebildet wird, ohne einzeln bzw. individuell beschränkt zu werden.
  • Währenddessen wird ein erster Bereich 4a bei der Ausführungsform 1 unter Verwendung einer Maske ausgebildet, wie in 27 gezeigt ist, so daß ein Bereich der n+-Typ Schicht 3 nahe der p-Typ Kollektorschicht 4, der in 1 durch S definiert ist, frei derart entworfen werden kann, daß er eine beabsichtigte Konfiguration aufweist. Als Folge kann eine Breite (W3) der n+-Typ Schicht 3 frei bestimmt werden, wenn die n+-Typ Schicht 3 ausgebildet wird, so daß eine An-Spannung noch genauer gesteuert bzw. kontrolliert werden kann.
  • Eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben nach der, Ausführungsform 2 der Erfindung werden im folgenden unter Bezugnahme auf die 30 bis 40 beschrieben.
  • Unter Bezugnahme auf zuerst 30 wird eine Schnittstruktur der Halbleitervorrichtung der Ausführungsform 2 im folgenden beschrieben. Die Halbleitervorrichtung der Ausführunasform 2 unterscheidet sich von dem IGBT, der in 13 gezeigt ist, dadurch, daß der zweite Bereich 4b in der p-Typ Kollektorschicht 4 stärker dotiert als der erste Bereich 4a ist, und daß eine Diffusionstiefe des Dotierstoffs, der in Richtung der ersten Hauptoberfläche diffundiert, erhöht ist.
  • Dotierungsprofile, die entlang der Linien G'-G bzw. H'-H in 30 genommen sind, sind in den 31 bzw. 32 gezeigt.
  • Ein Verfahren zur Herstellung des IGBT der Ausführungsform 2, die die obige Struktur aufweist; wird im folgenden unter Bezugnahme auf 33 bis 40 beschrieben.
  • Unter Bezugnahme auf zuerst 33, ein n-Typ Dotierstoff wie Phosphor, der einen großen Diffusionskoeffizienten aufweist, wird mit einer Dosis von 5 × 1013 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger in die zweite Hauptoberfläche der n-Typ Schicht 1, die aus einem n-Siliziumsubstrat mit einer Dotierstoffkonzentration von 1 × 1013 cm–3 oder weniger ausgebildet ist, implantiert.
  • Unter Bezugnahme auf 34, eine Resistschicht 24, die eine vorbestimmte Öffnung aufweist, wird an der Oberfläche der n-Typ Pufferschicht 2 durch eine Photolithographietechnik ausgebildet. Ein n-Typ Dotierstoff wie Phosphor, der einen großen Diffusionskoeffizienten aufweist, wird in die n-Typ Pufferschicht 2 mit einer Dosis in einem Bereich von derjenigen für die n-Typ Pufferschicht 2 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert, so daß die n+-Typ Schicht 3 ausgebildet wird, wie in 35 gezeigt ist. Danach wird die Resistschicht 24 entfernt.
  • Unter Bezugnahme auf 36, eine Wärmebehandlung wird bei dem Substrat bei einer hohen Temperatur von 1200°C bis 1250°C für 20 bis 30 Stunden bewirkt, so daß die n-Typ Pufferschicht 2 und die n+-Typ Schicht 3 vervollständigt werden.
  • Wie in 37 gezeigt ist, wird ein p-Typ Dotierstoff wie Bor in die gesamte zweite Hauptoberfläche mit einer Dosis in einem Bereich von derjenigen für die n+-Typ Schicht 3 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert, so daß die p-Typ Kollektorschicht 4 ausgebildet wird.
  • Eine Resistschicht 25, die die n+-Typ Schicht 3 bedeckt, wird durch eine Lithographietechnik ausgebildet, und ein p-Typ Dotierstoff wie Bor wird in die p-Typ Kollektorschicht 4, die durch die Resistschicht 25 maskiert ist, mit einer Dosis in einem Bereich von derjenigen für die p-Typ Kollektorschicht 4 bis 5 × 1016 cm–2 und einer Implantationsenergie von 100 keV oder weniger implantiert, so daß der zweite Bereich 4b, der eine hohe Dotierstoffkonzentration aufweist, und der erste Bereich 4a, der eine gewöhnliche Dotierstoffkonzentration aufweist, an bzw. in der p-Typ Kollektorschicht 4 ausgebildet werden.
  • Danach wird eine Wärmebehandlung an dem Substrat bei einer hohen Temperatur von 1100°C bis 1200°C für 1 bis 5 Stunden bewirkt, so daß die p-Typ Kollektorschicht 4 vervollständigt wird. Durch die oben beschriebenen Schritte werden die Dotierungsprofile, die in den 31 und 32 gezeigt sind, vervollständigt.
  • Vergleichbar zu dem IGBT aus 13 kann die Struktur des IGBT der Ausführungsform 2 das Einbringen bzw. das Injizieren von Löchern von der p-Typ Kollektorschicht 4 in die n+-Typ Schicht 3 an einem ersten Bereich 4a unterdrücken, und sie unterdrückt das Einbringen bzw. das Injizieren von Löchern von der p-Typ Kollektorschicht 4 in die n-Typ Pufferschicht 2 an dem zweiten Bereich 4b nicht. Es wird angenommen, daß ein Verhältnis einer lateralen (X) Diffusionstiefe der n+-Typ Schicht 3 und einer longitudinalen (Y) Diffusionstiefe derselben ungefähr 0,8 beträgt. Wenn die Diffusionstiefe der n+-Typ Schicht 3 in das Substrat gleich 40 μm ist, ist die laterale Diffusionstiefe oder -länge ungefähr 32 μm. Es ist zu verstehen, daß das Einbringen bzw. Injizieren von Löchern kontrolliert bzw. gesteuert werden kann, wenn das Wiederholungsraster ungefähr 60 μm oder mehr beträgt. Darum kann die An-Spannung gesteuert bzw. kontrolliert werden.
  • Daher ist es offensichtlich, daß die Ausführungsform 2 das Wiederholungsraster der Kurzschlußabschnitte auf ungefähr 3/5 desjenigen der herkömmlichen Kurzschlußkollektorstruktur reduzieren kann, vergleichbar zu dem IGBT aus 13.
  • Die Ausführungsform 2 kann die Gleichförmigkeit der Betriebseigenschaften von Halbleitervorrichtungen aufgrund der Tatsache verbessern, daß das Wiederholungsraster bei einer Vorrichtung, die ein Kurzschlußwiederholungsraster von z.B. Grabengate-IGBTs an der Oberfläche aufweist, reduziert werden kann.
  • Bei dem IGBT, der in 13 gezeigt ist, kann ein Bereich der n+-Typ Schicht 3 nahe der p-Typ Kollektorschicht 4, der in 1 durch S definiert ist, nicht so frei entworfen werden, daß er eine beabsichtigte Konfiguration aufweist. Dies ist so, da die p-Typ Kollektorschicht 4 in dem in 20 gezeigten Schritt durch gleichförmiges Implantieren von Dotierstoff in die gesamte Substratoberfläche ohne Verwendung einer Maske ausgebildet wird, so daß eine pn-Übergangsfläche durch die p-Typ Kollektorschicht 4 und die n+-Typ Schicht 3, welche bereits in dem Substrat ausgebildet ist, ausgebildet wird, ohne einzeln bzw. individuell beschränkt zu werden.
  • Während dessen wird der erste Bereich 4a in der Ausführungsform 2 unter Verwendung einer Maske ausgebildet, wie in 33 gezeigt ist, so daß ein Bereich der n+-Typ Schicht 3 nahe der p-Typ Kollektorschicht 4, der in 30 durch S definiert ist, so frei entworfen werden kann, daß er eine beabsichtigte Konfiguration aufweist. Als Folge kann eine Breite (W3) der n+-Typ Schicht 3 frei bestimmt werden, wenn die n+-Schicht 3 ausgebildet wird, so daß die An-Spannung noch genauer kontrolliert werden kann.
  • Entsprechend der Halbleitervorrichtung und des Verfahrens zur Herstellung derselben nach den Ausführungsformen der Erfindung wird die zweite Halbleiterschicht, welche von demselben Leitungstyp wie die erste Halbleiterschicht ist und eine Dotierstoffkonzentration aufweist, die höher als diejenige der ersten Halbleiterschicht ist, in einem Bereich zwischen der ersten und der dritten Halbleiterschicht ausgebildet.
  • Als ein Ergebnis wird das Einbringen bzw. das Injizieren von Löchern an einem Bereich, an dem die dritte und die erste Halbleiterschicht in Kontakt sind, nicht unterdrückt, und das Einbringen bzw. das Injizieren von Löchern kann an einem Bereich unterdrückt werden, der die zweite Halbleiterschicht zwischen diese beiden gesetzt aufweist, so daß der Abschaltverlust, welcher ein Leistungsverlust beim Abschalten ist, reduziert werden kann.
  • In der herkömmlichen Kollektorkurzschlußstruktur wird ein extrem großer Abstand von ungefähr hunderten von Mikrometern zwischen den Kurzschlußabschnitten benötigt, um den Widerstand des Bereichs auf einen praktischen Wert einzustellen, so daß eine Ungleichförmigkeit in den Eigenschaften der Halbleitervorrichtungen auf einem gemeinsamen Chip auftritt. Jedoch kann entsprechend der Struktur der Erfindung der Abstand (das Raster) der Halbleiterschichten auf 1/5 des benötigten Abstands zwischen den Kurzschlußabschnitten reduziert werden, so daß eine Gleichförmigkeit in den Eigenschaften der Halbleitervorrichtungen in einem gemeinsamen Chip erreicht werden kann.
  • Da die dritte Halbleiterschicht leicht durch eine herkömmliche Technik, d.h. das Einbringen von Dotierstoff, ausgebildet werden kann, tritt kein Problem bei den Herstellungsschritten auf.

Claims (8)

  1. Halbleitervorrichtung, die zum Fließenlassen eines Hauptstromes zwischen einer ersten und einer zweiten Hauptoberfläche eines Halbleitersubstrates (1), das intrinsisch oder von einem ersten Leitungstyp ist, betreibbar ist, die aufweist: eine erste Halbleiterschicht (2) des ersten Leitungstyps, die auf der Seite der zweiten Hauptoberfläche ausgebildet ist und eine Dotierstoffkonzentration aufweist, die höher als diejenige des Halbleitersubstrates (1) ist, eine zweite Halbleiterschicht (3) des ersten Leitungstyps, die in einem Teilbereich der ersten Halbleiterschicht (2) ausgebildet ist und eine Dotierstoffkonzentration aufweist, die höher als diejenige der ersten Halbleiterschicht (2) ist, und eine dritte Halbleiterschicht (4) eines zweiten Leitungstyps, der dem ersten Leitungstyp entgegengesetzt ist, die die erste und die zweite Halbleiterschicht (2, 3) bedeckt, wobei eine Diffusionstiefe des in die dritte Halbleiterschicht (4) in Richtung der ersten Hauptoberfläche diffundierten Dotierstoffs zum Unterdrücken des Einbringens von Löchern von der dritten Halbleiterschicht (4) in die zweite Halbleiterschicht (3) ohne Unterdrücken des Einbringens von Löchern von der dritten Halbleiterschicht (4) in die erste Halbleiterschicht (2) derart bestimmt ist, dass die Diffusionstiefe in einem ersten Bereich (4a), der der zweiten Halbleiterschicht (3) gegenüberliegt, kleiner als diejenige in einem zweiten Bereich (4b), der der ersten Halbleiterschicht (2) gegenüberliegt, ist, dadurch gekennzeichnet, dass der erste Bereich (4a) in der dritten Halbleiterschicht (4) eine niedrigere Dotierstoffkonzentration als der zweite Bereich (4b) aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (3) nur in einem Bereich der ersten Halbleiterschicht (2) ausgebildet ist.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (3) an einem Bereich ausgebildet ist, der einen Teilbereich des Halbleitersubstrats (1) enthält.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Hauptoberfläche ein bipolares Element aufweist.
  5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das bipolare Element ein IGBT vom Grabentyp ist.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung, die zum Fließenlassen eines Hauptstroms zwischen einer ersten und einer zweiten Hauptoberfläche eines Halbleitersubstrats (1), das intrinsisch oder von einem ersten Leitungstyp ist, in der Lage ist, das die Schritte aufweist: Ausbilden einer ersten Halbleiterschicht (2) des ersten Leitungstyps, die eine Dotierstoffkonzentration aufweist, die höher als diejenige des Halbleitersubstrats (1) ist, auf der gesamten zweiten Hauptoberfläche, Einbringen von Dotierstoff des ersten Leitungstyps nur in einen vorbestimmten Bereich der ersten Halbleiterschicht (2) zum Ausbilden einer zweiten Halbleiterschicht (3) des ersten Leitungstyps, die eine Dotierstoffkonzentration aufweist, die höher als diejenige der ersten Halbleiterschicht (2) ist, und Einbringen von Dotierstoff eines zweiten Leitungstyps, der entgegengesetzt zu dem ersten Leitungstyp ist, in die gesamten Oberflächen der ersten und der zweiten Halbleiterschicht (2, 3), dann Einbringen von Dotierstoff des zweiten Leitungstyps nur in die erste Halbleiterschicht (2) und Ausführen einer Wärmebehandlung zum Ausbilden einer dritten Dotierungsschicht (4) des zweiten Leitungstyps, die eine Diffusionstiefe in Richtung der ersten Hauptoberfläche aufweist, die in einem Bereich, der der zweiten Halbleiterschicht (3) gegenüberliegt, kleiner als in einem Bereich, der der ersten Halbleiterschicht (2) gegenüberliegt, ist, und deren Dotierstoffkonzentration in dem Bereich, der der zweiten Halbleiterschicht (3) gegenüber liegt, niedriger als diejenige in dem Bereich, der der ersten Halbleiterschicht (2) gegenüberliegt, ist.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt des Ausbildens der zweiten Halbleiterschicht (3) derart ausgeführt wird, daß die zweite Halbleiterschicht (3) nur in der ersten Halbleiterschicht (2) ausgebildet wird.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt des Ausbildens der zweiten Halbleiterschicht (3) derart ausgebildet wird, daß die zweite Halbleiterschicht (3) sich durch die erste Halbleiterschicht (2) erstreckt und einen Teilbereich des Halbleitersubstrates (1) enthält.
DE19644504A 1996-05-16 1996-10-25 Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung Expired - Fee Related DE19644504B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8-121652 1996-05-16
JP12165296A JP3352592B2 (ja) 1996-05-16 1996-05-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19644504A1 DE19644504A1 (de) 1997-11-20
DE19644504B4 true DE19644504B4 (de) 2004-01-22

Family

ID=14816556

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19644504A Expired - Fee Related DE19644504B4 (de) 1996-05-16 1996-10-25 Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US5751023A (de)
JP (1) JP3352592B2 (de)
KR (1) KR100248644B1 (de)
DE (1) DE19644504B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
DE19727676A1 (de) * 1997-06-30 1999-01-07 Asea Brown Boveri MOS gesteuertes Leistungshalbleiterbauelement
US6271061B1 (en) 1997-12-03 2001-08-07 Stmicroelectronics S.R.L. Fabrication of insulated gate bipolar devices
US6697771B1 (en) * 1999-06-30 2004-02-24 Kabushiki Kaisha Toshiba Semiconductor device manufacturing system and the method thereof
JP2001085463A (ja) * 1999-09-09 2001-03-30 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
DE10053445C2 (de) * 2000-10-27 2002-11-28 Infineon Technologies Ag IGBT mit einstellbarem Emitterwirkungsgrad und Schaltverhalten
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
DE10325721B4 (de) * 2003-06-06 2009-02-05 Infineon Technologies Ag Halbleiterbauelement
JP5036327B2 (ja) 2007-01-23 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
KR101565750B1 (ko) 2009-04-10 2015-11-05 삼성전자 주식회사 고감도 이미지 센서
WO2014041652A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015176891A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
CN106298898B (zh) * 2015-06-12 2019-11-05 中芯国际集成电路制造(上海)有限公司 垂直导电功率器件及其制作方法
JP2017188569A (ja) * 2016-04-06 2017-10-12 三菱電機株式会社 半導体装置およびその製造方法
JP6739659B2 (ja) 2017-09-07 2020-08-12 三菱電機株式会社 半導体装置
JP6824135B2 (ja) * 2017-09-29 2021-02-03 三菱電機株式会社 半導体装置及びその製造方法
JP7513554B2 (ja) * 2021-03-11 2024-07-09 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430476A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US5200632A (en) * 1990-04-20 1993-04-06 Fuji Electric Co., Ltd. Conductivity modulation mosfet
EP0594049A1 (de) * 1992-10-20 1994-04-27 Mitsubishi Denki Kabushiki Kaisha Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
JPH06326317A (ja) * 1993-04-22 1994-11-25 Abb Manag Ag パワー半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2706072B2 (ja) * 1987-10-02 1998-01-28 株式会社豊田自動織機製作所 pn接合ダイオード
JPH0548111A (ja) * 1991-08-12 1993-02-26 Toshiba Corp 半導体装置およびその製造方法
DE4240027A1 (de) * 1992-11-28 1994-06-01 Asea Brown Boveri MOS-gesteuerte Diode
JPH06236317A (ja) * 1993-02-08 1994-08-23 Fuji Xerox Co Ltd マルチメディア処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200632A (en) * 1990-04-20 1993-04-06 Fuji Electric Co., Ltd. Conductivity modulation mosfet
JPH0430476A (ja) * 1990-05-25 1992-02-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
EP0594049A1 (de) * 1992-10-20 1994-04-27 Mitsubishi Denki Kabushiki Kaisha Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
JPH06326317A (ja) * 1993-04-22 1994-11-25 Abb Manag Ag パワー半導体装置

Also Published As

Publication number Publication date
KR100248644B1 (ko) 2000-03-15
DE19644504A1 (de) 1997-11-20
US5751023A (en) 1998-05-12
KR970077740A (ko) 1997-12-12
JP3352592B2 (ja) 2002-12-03
JPH09307104A (ja) 1997-11-28

Similar Documents

Publication Publication Date Title
DE19644504B4 (de) Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19811568B4 (de) Halbleitervorrichtung mit einem Leistungshalbleiterelement
DE69319549T2 (de) Spannungsgesteuerte Halbleiteranordnung
DE102008024464B4 (de) Halbleitervorrichtung
DE102004035788B4 (de) Verfahren zum Herstellen eines Isolierschicht-Bipolartransistors mit eingebauter Freilaufdiode
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE3738670C2 (de) Leitfähigkeitsmodulierter MOSFET
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102011089452B4 (de) Halbleitervorrichtung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE102009047808A1 (de) Stoßstromfeste Halbleiterdiode mit weichem Abschaltverhalten und Verfahren zur Herstellung einer Halbleiterdiode
DE10392226T5 (de) Auslegung eines dicken Pufferbereichs zur Verbesserung der Energiedichte beim selbstsperrenden induktiven Schalten (SCIS) einer IGBT's und der Vorrichtungsherstellbarkeit
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2727405A1 (de) Feldgesteuerter thyristor mit eingebettetem gitter
DE4333618C2 (de) Injektions-gesteuerter Schottky-Gleichrichter
DE102005049506A1 (de) Vertikales Halbleiterbauelement
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE69505646T2 (de) Schaltungsanordnung und sperrschicht-feldeffekttransistor zur anwendung in einer derartigen schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502