JP2015176891A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015176891A
JP2015176891A JP2014050090A JP2014050090A JP2015176891A JP 2015176891 A JP2015176891 A JP 2015176891A JP 2014050090 A JP2014050090 A JP 2014050090A JP 2014050090 A JP2014050090 A JP 2014050090A JP 2015176891 A JP2015176891 A JP 2015176891A
Authority
JP
Japan
Prior art keywords
region
electrode
semiconductor region
emitter
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014050090A
Other languages
English (en)
Inventor
常雄 小倉
Tsuneo Ogura
常雄 小倉
知子 末代
Tomoko Matsudai
知子 末代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014050090A priority Critical patent/JP2015176891A/ja
Priority to KR1020140082505A priority patent/KR20150107556A/ko
Priority to US14/328,109 priority patent/US9362359B2/en
Priority to TW103125366A priority patent/TW201535725A/zh
Priority to CN201410439770.6A priority patent/CN104916695A/zh
Publication of JP2015176891A publication Critical patent/JP2015176891A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Abstract

【課題】破壊耐量を向上できる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた第２導電形の第１半導体領域と、前記第１半導体領域と前記第２電極との間に設けられた第１導電形の第２半導体領域と、前記第２半導体領域と前記第２電極との間に設けられた第２導電形の第３半導体領域と、前記第３半導体領域と前記第２電極との間に設けられ、前記第１電極から前記第２電極に向かう第１方向に対して交差する第２方向に配列された第１導電形の第４半導体領域および前記第４半導体領域よりも不純物濃度が低い第１導電形の第５半導体領域と、前記第２半導体領域、前記第３半導体領域、前記第４半導体領域、および前記第５半導体領域に絶縁膜を介して接する第３電極と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
６００Ｖ以上の耐圧のパワーデバイスとして、ＩＧＢＴ（Insulated Gate Bipol
ar Transistor）が広く用いられている。ＩＧＢＴは、順方向に定常状態で電流を通電した場合には、電流が飽和しラッチアップしないように設計されているが、ターンオフ時に電流集中した場合には、電流集中によりラッチアップし破壊する可能性がある。特に、チップの大きさを縮小し、小型化を図るためには電流密度を増大させることが不可欠となり、この場合に、ターンオフ時の破壊現象を回避することが重要になる。
特開２０１２−０６９７３５号公報 特開２０１３−０８４９０４号公報
本発明が解決しようとする課題は、破壊耐量を向上できる半導体装置を提供することである。
実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた第２導電形の第１半導体領域と、前記第１半導体領域と前記第２電極との間に設けられた第１導電形の第２半導体領域と、前記第２半導体領域と前記第２電極との間に設けられた第２導電形の第３半導体領域と、前記第３半導体領域と前記第２電極との間に設けられ、前記第１電極から前記第２電極に向かう第１方向に対して交差する第２方向に配列された第１導電形の第４半導体領域および前記第４半導体領域よりも不純物濃度が低い第１導電形の第５半導体領域と、前記第２半導体領域、前記第３半導体領域、前記第４半導体領域、および前記第５半導体領域に絶縁膜を介して接する第３電極と、を備える。
図１は、第１実施形態に係る半導体装置を表す模式的斜視図である。 図２（ａ）〜図２（ｃ）は、第１実施形態に係る半導体装置を表す模式的断面図である。 図３は、第１実施形態に係る半導体装置のエミッタ領域４０Ｌおよびベース領域３０間における不純物濃度プロファイルを表す模式図である。 図４（ａ）および図４（ｂ）は、参考例に係る半導体装置の動作の一例を表す模式的断面図である。 図５（ａ）および図５（ｂ）は、第１実施形態に係る半導体装置の動作の一例を表す模式的断面図である。 図６は、第２実施形態に係る半導体装置を表す模式的斜視図である。 図７は、第３実施形態に係る半導体装置を表す模式的斜視図である。 図８は、第３実施形態に係る半導体装置の動作の一例を表す模式的断面図である。 図９は、第４実施形態に係る半導体装置を表す模式的断面図である。 図１０は、第５実施形態に係る半導体装置を表す模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を表す模式的斜視図である。
図２（ａ）〜図２（ｃ）は、第１実施形態に係る半導体装置を表す模式的断面図である。
ここで、図２（ａ）には、図１のＡ−Ａ’線に沿ってＺ方向に半導体装置１を切断した切断面が表されている。図２（ｂ）には、図１のＢ−Ｂ’線に沿ってＺ方向に半導体装置１を切断した切断面が表されている。図２（ｃ）には、図１のＣ−Ｃ’線に沿ってＺ方向に半導体装置１を切断した切断面が表されている。なお、図１では、図２（ａ）〜図２（ｃ）に表すエミッタ電極１１が表示されていない。
半導体装置１は、上下電極構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置１は、コレクタ電極１０（第１電極）と、エミッタ電極１１（第２電極）と、を備える。コレクタ電極１０とエミッタ電極１１との間には、ｐ＋形のコレクタ領域２０（第１半導体領域）が設けられている。コレクタ領域２０は、コレクタ電極１０にオーミック接触をしている。
コレクタ領域２０とエミッタ電極１１との間には、ｎ−形のベース領域２１（第２半導体領域）が設けられている。
ベース領域２１とエミッタ電極１１との間には、ｐ形のベース領域３０（第３半導体領域）が設けられている。ベース領域３０は、エミッタ電極１１に、オーミック接触をしている。
ベース領域３０とエミッタ電極１１との間には、ｎ＋形のエミッタ領域４０Ｈ（第４半導体領域）およびｎ形のエミッタ領域４０Ｌ（第５半導体領域）が設けられている。エミッタ領域４０Ｈは、エミッタ電極１１にオーミック接触をしている。エミッタ領域４０Ｌは、エミッタ電極１１にオーミック接触またはショットキー接触をしている。エミッタ領域４０Ｌは、エミッタ領域４０Ｈに隣接している。
エミッタ領域４０Ｌの不純物濃度は、エミッタ領域４０Ｈの不純物濃度よりも低い。つまり、半導体装置１のエミッタ領域は、不純物（ドーパント）が高濃度のエミッタ領域４０Ｈと、不純物（ドーパント）が低濃度のエミッタ領域４０Ｌと、を有している。
エミッタ領域４０Ｈおよびエミッタ領域４０Ｌは、コレクタ電極１０からエミッタ電極１１に向かうＺ方向（第１方向）に対して交差するＸ方向（第２方向）に配列されている。また、Ｘ方向において、エミッタ領域４０Ｈの幅は、エミッタ領域４０Ｌの幅よりも狭い。また、Ｘ方向におけるエミッタ領域４０Ｌの幅は、エミッタ領域４０Ｈのｎ形の不純物がウェーハプロセス中の加熱処理によって半導体中を拡散する長さより広い。
例えば、Ｘ方向において、エミッタ領域４０Ｌの幅は、１〜５μｍであり、エミッタ領域４０Ｈの幅は、０．１〜１μｍである。
また、電極に接する面における半導体に含まれる不純物の濃度を、表面不純物濃度とした場合、コレクタ領域２０の表面不純物濃度は、３×１０１７ｃｍ−３（atoms/cm3)よりも大きく、例えば、１×１０１８ｃｍ−３以上である。ベース領域２１の不純物濃度は、例えば、１×１０１５ｃｍ−３以下であり、素子の耐圧設計により任意の不純物濃度に設定できる。ベース領域３０の表面不純物濃度は、例えば、１×１０１７ｃｍ−３以上である。エミッタ領域４０Ｈの表面不純物濃度は、望ましくは、５×１０１８ｃｍ−３以上である。エミッタ領域４０Ｌの表面不純物濃度は、望ましくは、１×１０１８ｃｍ−３以下である。これらの濃度については、電極に向かうにつれ、高くなるように設定してもよく、また、膜厚の中間において最大値を有していてもよい。特に、本実施形態の効果を生じるためには、エミッタ領域４０Ｈの最大不純物濃度は、５×１０１８ｃｍ−３以上であり、エミッタ領域４０Ｌの最大不純物濃度は、１×１０１８ｃｍ−３以下であることが有効である。これは、その濃度差により上述したポテンシャルの差による効果を奏するからである。また、この関係は、素子の耐圧その他の設計項目には依存しない。これは、上述のポテンシャルの差による効果は、素子の耐圧に関係なく同様であるためである。
ベース領域２１、ベース領域３０、エミッタ領域４０Ｈ、およびエミッタ領域４０Ｌには、ゲート絶縁膜５１を介してゲート電極５０（第３電極）が接している。ゲート電極５０およびゲート絶縁膜５１は、Ｘ方向に延在している。エミッタ領域４０Ｈおよびエミッタ領域４０Ｌは、Ｘ方向およびＺ方向に交差するＹ方向に延在している。すなわち、ゲート電極５０と、エミッタ領域４０Ｈおよびエミッタ領域４０Ｌとは直交している。
コレクタ領域２０、ベース領域２１、ベース領域３０、エミッタ領域４０Ｈ、４０Ｌのそれぞれの主成分は、例えば、ケイ素（Ｓｉ）である。ｎ＋形、ｎ形、ｎ−形等の導電形（第１導電形）の不純物としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が適用される。ｐ＋形、ｐ形等の導電形（第２導電形）の不純物としては、例えば、ホウ素（Ｂ）等が適用される。また、コレクタ領域２０、ベース領域２１、ベース領域３０、エミッタ領域４０Ｈ、４０Ｌのそれぞれの主成分は、ケイ素（Ｓｉ）のほか、シリコン炭化物（ＳｉＣ）、窒化ガリウム（ＧａＮ）等であってもよい。
また、実施形態では、特に断らない限り、ｎ＋形、ｎ形、ｎ−形の順でｎ形不純物の濃度が低くなることを表す。また、ｐ＋形、ｐ形の順でｐ形不純物の濃度が低くなることを表す。また、半導体装置１において、ｐとｎの導電形を入れ替えても同様な効果が得られる。
また、特に断らない限り、ｎ＋形半導体領域の不純物濃度がｎ形半導体領域の不純物濃度よりも高いとは、ｎ＋形半導体領域の電極に接する面におけるｎ＋形半導体領域の不純物濃度がｎ形半導体領域の不純物濃度よりも高い場合も実施形態に含まれる。また、ｐ＋形半導体領域の不純物濃度がｐ形半導体領域の不純物濃度よりも高いとは、ｐ＋形半導体領域の電極に接する面におけるｐ＋形半導体領域の不純物濃度がｐ形半導体領域の電極に接する面におけるｐ形半導体領域の不純物濃度よりも高い場合も実施形態に含まれる。
コレクタ電極１０の材料およびエミッタ電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）等の群から選ばれる少なくとも１つを含む金属である。ゲート電極５０の材料は、例えば、ポリシリコンを含む。また、絶縁膜の材料は、例えば、シリコン酸化物を含む。
半導体装置１においては、エミッタ電極１１よりもコレクタ電極１０に高い電位を印加し、ゲート電極５０に閾値以上の電位を印加すると、ゲート絶縁膜５１に沿ってベース領域３０にチャネルが形成しエミッタ・コレクタ間に電流が流れる。
図３は、第１実施形態に係る半導体装置のエミッタ領域４０Ｌおよびベース領域３０間における不純物濃度プロファイルを表す模式図である。
図３の横軸は、図１の点Ｘと点Ｘ’との間の距離であり、縦軸は、不純物濃度（単位：a.u.（arbitrary unit））である。
ここで、「不純物濃度」とは、半導体材料の導電性に寄与する不純物の実効的な濃度をいう。例えば、半導体材料にドナーとなる不純物とアクセプタとなる不純物とが含有されている場合には、活性化した不純物のうち、ドナーとアクセプタとの相殺分を除いた濃度を不純物濃度とする。
例えば、半導体装置１においては、ベース領域３０に含まれる不純物濃度の最大値とエミッタ領域４０Ｌに含まれる不純物濃度の最大値が略等しい。
半導体装置１の作用を説明する前に、参考例に係る半導体装置（ＩＧＢＴ）の動作の一例を説明する。
図４（ａ）および図４（ｂ）は、参考例に係る半導体装置の動作の一例を表す模式的断面図である。
図４（ａ）および図４（ｂ）には、上述した図２（ｃ）の向きに対応した断面が表されている。図４（ａ）および図４（ｂ）に表す半導体装置１００には、エミッタ領域として、高濃度のエミッタ領域４０Ｈのみが設けられている。このほかの構成は、半導体装置１と同じである。
参考例に係る半導体装置１００においても、エミッタ電極１１よりもコレクタ電極１０に高い電位を印加し、ゲート電極５０に閾値以上の電位を印加すると、ゲート絶縁膜５１に沿ってベース領域３０にチャネルが形成しエミッタ・コレクタ間に電流が流れる。
例えば、図４（ａ）に表すように、エミッタ領域４０Ｈからチャネルを経由してコレクタ領域２０に向かって電子（ｅ）が注入され、コレクタ領域２０からエミッタ領域４０Ｈおよびベース領域３０に向かって正孔（ｈ）が注入される。また、アバランシェによって発生した正孔（ｈ）がエミッタ領域４０Ｈおよびベース領域３０に向かって流れる場合もある。
正孔は、図４（ｂ）に表すように、ベース領域２１を走行しベース領域３０に流れ込む。その後、正孔（ｈ）は、エミッタ領域４０Ｈの直下にまで到達する。正孔（ｈ）は、ベース領域３０とエミッタ領域４０Ｈとの間のエネルギー障壁を超えるよりも、横方向に移動して、ポテンシャルが低いベース領域３０を経由してから、エミッタ電極１１に流れる。
この正孔（ｈ）の横移動により、エミッタ領域４０Ｈの下方のベース領域３０では、電圧降下が生じる。これにより、エミッタ領域４０Ｈの下方に位置するベース領域３０は、エミッタ領域４０Ｈに対して正極になるようにバイアスされる。
このバイアスによって、電子（ｅ）にとっては、エミッタ領域４０Ｈとベース領域３０との間のエネルギー障壁が低くなる。これにより、エミッタ領域４０Ｈからベース領域３０に電子（ｅ）が注入される。
つまり、半導体装置１００では、ベース領域３０にチャネルが形成され電子電流が流れることのほかに、エミッタ領域４０Ｈとベース領域３０との間のエネルギー障壁が低くなって電子（ｅ）がベース領域３０に注入されるラッチアップが生じる。ラッチアップが生じると、ゲート電極５０によるオンオフ制御ができなくなる。
これに対して、第１実施形態に係る半導体装置１の作用を説明する。
図５（ａ）および図５（ｂ）は、第１実施形態に係る半導体装置の動作の一例を表す模式的断面図である。
図５（ａ）および図５（ｂ）には、上述した図２（ｃ）の向きに対応した断面が表されている。
半導体装置１においては、エミッタ電極１１よりもコレクタ電極１０に高い電位を印加し、ゲート電極５０に閾値以上の電位を印加すると、ゲート絶縁膜５１に沿ってベース領域３０にチャネルが形成しエミッタ・コレクタ間に電流が流れる。
例えば、図５（ａ）に表すように、エミッタ領域４０Ｈ、４０Ｌからチャネルを経由してコレクタ領域２０に向かって電子（ｅ）が注入され、コレクタ領域２０からエミッタ領域４０Ｈおよびベース領域３０に向かって正孔（ｈ）が注入される。また、アバランシェによって、正孔（ｈ）がエミッタ領域４０Ｈ、４０Ｌおよびベース領域３０に向かって流れる場合もある。
正孔（ｈ）は、図５（ｂ）に表すように、ベース領域２１を走行しベース領域３０に流れ込む。その後、正孔（ｈ）は、エミッタ領域４０Ｈ、４０Ｌの直下にまで到達する。正孔（ｈ）は、ベース領域３０とエミッタ領域４０Ｈとの間のエネルギー障壁を超えるよりも、エミッタ領域４０Ｈよりもポテンシャルが低いエミッタ領域４０Ｌを経由してから、エミッタ電極１１に流れる。また、一部の正孔はベース領域２１を走行しベース領域３０に流れ込む。
ここで、エミッタ領域４０Ｌとエミッタ電極１１との接合部には、電子（ｅ）にとってはオーミック接触またはショットキー障壁が形成されている。しかし、ショットキー障壁であっても、正孔（ｈ）にとっては、エネルギー障壁にならない。
従って、正孔（ｈ）の横移動は、幅の狭いエミッタ領域４０Ｈの下のみで起こり、その後において、正孔（ｈ）はエミッタ領域４０Ｌまたはベース領域２１を経由してエミッタ電極１１に排出される。これにより、半導体装置１では、半導体装置１００に比べて、エミッタ領域４０Ｈの下方のベース領域３０での電圧降下が起き難くなる。
つまり、エミッタ領域４０Ｈの下方に位置するベース領域３０には、参考例に比べてバイアス電圧が印加され難くなる。これにより、エミッタ領域４０Ｈからのベース領域３０への電子注入が抑えられる。
このように、半導体装置１では、ゲート電極５０の電位を閾値以上にすることによってベース領域３０にチャネルを形成させて電子電流を流すことができる。さらに、半導体装置１では、エミッタ領域４０Ｈから電子（ｅ）がベース領域３０に注入されて起きるラッチアップが確実に抑えられる。つまり、第１実施形態によれば、信頼性の高い半導体装置が形成される。
また、エミッタ領域４０Ｌは、エミッタ領域４０Ｈに接している。従って、半導体装置１がオン時には、高濃度のエミッタ領域４０Ｈからエミッタ領域４０Ｌを経由してベース領域３０に注入される。つまり、Ｘ方向におけるエミッタ領域の実質的な幅は、エミッタ領域４０Ｌの幅とエミッタ領域４０Ｈの幅とを足しあわせた幅になる。従って、半導体装置１では、エミッタ領域４０Ｈの幅を狭くしてもチャネル密度が低下することはない。すなわち、破壊耐量を向上させても半導体装置１のオン抵抗は増加しない、ことが本実施形態によって初めて開示されている。
（第２実施形態）
図６は、第２実施形態に係る半導体装置を表す模式的斜視図である。
図６では、エミッタ電極１１が表示されていない。
半導体装置２は、半導体装置１の構成に加え、ｐ＋形のコンタクト領域３５（第６半導体領域）をさらに備える。コンタクト領域３５はベース領域３０上に設けられ、すなわち、ベース領域３０とエミッタ電極１１との間に設けられる。コンタクト領域３５の不純物濃度は、ベース領域３０の不純物濃度よりも高い。半導体装置２では、Ｘ方向において、エミッタ領域４０Ｌがエミッタ領域４０Ｈとコンタクト領域３５とによって挟まれている。
ここで、Ｘ方向におけるエミッタ領域４０Ｌの幅は、エミッタ領域４０Ｈのｎ形の不純物がウェーハプロセス中の加熱処理によって半導体中を拡散する長さより広い。例えば、Ｘ方向において、エミッタ領域４０Ｌの幅は、１〜５μｍであり、エミッタ領域４０Ｈの幅は、０．１〜１μｍであり、コンタクト領域３５の幅は、１〜１０μｍである。
半導体装置２によれば、アバランシェによって発生した正孔をｐ＋形のコンタクト領域３５を経由させてエミッタ電極１１に排出することができる。つまり、半導体装置２では、半導体装置１の効果に加え、さらにアバランシェ耐量が増加している。
（第３実施形態）
図７は、第３実施形態に係る半導体装置を表す模式的斜視図である。
図７では、エミッタ電極１１が表示されていない。
半導体装置３は、半導体装置１の構成に加え、ｐ＋形のコンタクト領域３５を備える。さらに、半導体装置３においては、Ｘ方向において、エミッタ領域４０Ｈがエミッタ領域４０Ｌとコンタクト領域３５とによって挟まれている。Ｘ方向において、エミッタ領域４０Ｌの幅は、エミッタ領域４０Ｈの幅よりも広い。
ここで、Ｘ方向におけるエミッタ領域４０Ｌの幅は、エミッタ領域４０Ｈのｎ形の不純物がウェーハプロセス中の加熱処理によって半導体中を拡散する長さより広くなっっている。例えば、Ｘ方向において、エミッタ領域４０Ｌの幅は、１〜５μｍであり、エミッタ領域４０Ｈの幅は、０．１〜１μｍであり、コンタクト領域３５の幅は、１〜１０μｍである。
図８は、第３実施形態に係る半導体装置の動作の一例を表す模式的断面図である。
図８には、図７のＣ−Ｃ’線に沿ってＺ方向に半導体装置３を切断した切断面が表されている。（上述した図２（ｃ）の向きに対応した断面）が表されている。図８には、正孔（ｈ）がエミッタ電極１１側に排出されるときの様子が表されている。
半導体装置３においては、Ｚ方向において、エミッタ領域４０Ｈがエミッタ領域４０Ｌとコンタクト領域３５とによって挟まれた配置をしている。換言すれば、Ｚ方向において、低濃度のエミッタ領域４０Ｌの両側に高濃度のエミッタ領域４０Ｈが位置し、さらにその外側にコンタクト領域３５が配置されている。
ベース領域２１を走行しベース領域３０に流れ込んだ正孔（ｈ）は、エミッタ領域４０Ｈ、４０Ｌの直下にまで到達する。正孔（ｈ）は、ベース領域３０とエミッタ領域４０Ｈとの間のエネルギー障壁を超えるよりも、エミッタ領域４０Ｌを経由してから、エミッタ電極１１に流れる。つまり、正孔（ｈ）は、エミッタ領域４０Ｈに挟まれたエミッタ領域４０Ｌを経由してエミッタ電極１１に排出される。また、エミッタ領域４０Ｌを経由しない正孔（ｈ）は、ベース領域３０とコンタクト領域３５とを経由してエミッタ電極１１に排出される。
つまり、半導体装置３においては、半導体装置２に比べて、正孔（ｈ）がエミッタ電極１１に排出される経路がＸ方向により分散されている。これにより、エミッタ領域４０Ｈ、４０Ｌの下方における正孔密度がより低減する。従って、半導体装置３では、半導体装置２に比べて、エミッタ領域４０Ｈ、４０Ｌの下方のベース領域３０での電圧降下がより抑えられる。これにより、エミッタ領域４０Ｈからのベース領域３０への電子注入がより抑えられる。
このように、半導体装置３においても、エミッタ領域４０Ｈから電子（ｅ）がベース領域３０に注入されて起きるラッチアップが確実に抑えられる。つまり、第３実施形態によれば、信頼性の高い半導体装置が形成される。
また、Ｘ方向におけるエミッタ領域の実質的な幅は、エミッタ領域４０Ｌの幅とエミッタ領域４０Ｈの幅とを足しあわせた幅になる。従って、半導体装置３では、エミッタ領域４０Ｈの幅を狭くしてもチャネル密度が低下することはない。すなわち、破壊耐量を向上させても半導体装置３のオン抵抗は増加しない、ことが本実施形態によって初めて開示されている。
（第４実施形態）
図９は、第４実施形態に係る半導体装置を表す模式的断面図である。
図９には、図８の向きに対応した断面が表されている。半導体装置４は、半導体装置３と同じ部材を有している。但し、半導体装置４においては、Ｚ方向において、エミッタ領域４０Ｌ（エミッタ領域４０Ｌの一部）がエミッタ領域４０Ｈとベース領域３０との間に設けられている。すなわち、半導体装置４は、ベース領域３０は、エミッタ領域４０Ｌに接し、エミッタ領域４０Ｈには接していない構造を有する。
このような構造であれば、ベース領域３０は、高濃度のエミッタ領域４０Ｈと低濃度のエミッタ領域４０Ｌとに接することなく、低濃度のエミッタ領域４０Ｌに接することになる。従って、ベース領域３０とエミッタ領域との接合部における不純物濃度において、横方向分布（エミッタ領域４０Ｈとエミッタ領域４０Ｌの間に生じる差）が生じ難くなり、ゲート電極５０の閾値電圧（Ｖｔｈ）がより安定する。
（第５実施形態）
図１０は、第５実施形態に係る半導体装置を表す模式的断面図である。
図１０には、図８の向きに対応した断面が表されている。半導体装置５は、半導体装置３と同じ部材を有している。ウェーハプロセスによって不純物の活性化処理（加熱処理）を施すと、不純物濃度が高い領域ほど、より不純物が拡散し易い。このような実施例では、製造工程が簡略化されるという利点がある。
従って、半導体装置５においては、高濃度のエミッタ領域４０Ｈが低濃度のエミッタ領域４０Ｌよりも深く形成されている。このような実施例も本実施形態に含まれる。
以上説明した半導体装置を上下電極構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）にする場合は、コレクタ領域２０をｎ＋形のドレイン領域に置き換えればよい。半導体装置をＭＯＳＦＥＴにする場合は、エミッタがソースに、コレクタがドレインにそれぞれ読み替えられる。また、ベース領域２１は、ドリフト領域になる。また、第１導電形と第２導電形とを入れ替えてもよい。このような実施形態も本実施形態に含まれる。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４、５、１００ 半導体装置、 １０ コレクタ電極、 １１ エミッタ電極、 ２０ コレクタ領域、 ２１ ベース領域、 ３０ ベース領域、 ３５ コンタクト領域、 ４０Ｈ エミッタ領域、 ４０Ｌ エミッタ領域、 ５０ ゲート電極、 ５１ ゲート絶縁膜

Claims (6)

  1. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に設けられた第２導電形の第１半導体領域と、
    前記第１半導体領域と前記第２電極との間に設けられた第１導電形の第２半導体領域と、
    前記第２半導体領域と前記第２電極との間に設けられた第２導電形の第３半導体領域と、
    前記第３半導体領域と前記第２電極との間に設けられ、前記第１電極から前記第２電極に向かう第１方向に対して交差する第２方向に配列された第１導電形の第４半導体領域および前記第４半導体領域よりも不純物濃度が低い第１導電形の第５半導体領域と、
    前記第２半導体領域、前記第３半導体領域、前記第４半導体領域、および前記第５半導体領域に絶縁膜を介して接する第３電極と、
    を備えた半導体装置。
  2. 前記第２方向において、前記第４半導体領域の幅は、前記第５半導体領域の幅よりも狭い請求項１に記載の半導体装置。
  3. 前記第４半導体領域の不純物濃度の最大値は、５×１０１８ｃｍ−３よりも高く、前記第５半導体領域の不純物濃度の最大値は、１×１０１８ｃｍ−３以下である請求項１または２に記載の半導体装置。
  4. 前記第３半導体領域と前記第２電極との間に、前記第３半導体領域よりも不純物濃度が高い第２導電形の第６半導体領域をさらに備え、
    前記第２方向において、前記第５半導体領域は、前記第４半導体領域と前記第６半導体領域とによって挟まれている請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第３半導体領域と前記第２電極との間に、前記第３半導体領域よりも不純物濃度が高い第２導電形の第６半導体領域をさらに備え、
    前記第２方向において、前記第４半導体領域は、前記第５半導体領域と前記第６半導体領域とによって挟まれている請求項１〜３のいずれか１つに記載の半導体装置。
  6. 前記第５半導体領域は、前記第１電極から前記第２電極に向かう第１方向において前記第４半導体領域と前記第３半導体領域との間に設けられている請求項４または５に記載の半導体装置。



JP2014050090A 2014-03-13 2014-03-13 半導体装置 Abandoned JP2015176891A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014050090A JP2015176891A (ja) 2014-03-13 2014-03-13 半導体装置
KR1020140082505A KR20150107556A (ko) 2014-03-13 2014-07-02 반도체 장치
US14/328,109 US9362359B2 (en) 2014-03-13 2014-07-10 Semiconductor device
TW103125366A TW201535725A (zh) 2014-03-13 2014-07-24 半導體裝置
CN201410439770.6A CN104916695A (zh) 2014-03-13 2014-09-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014050090A JP2015176891A (ja) 2014-03-13 2014-03-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2015176891A true JP2015176891A (ja) 2015-10-05

Family

ID=54069838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014050090A Abandoned JP2015176891A (ja) 2014-03-13 2014-03-13 半導体装置

Country Status (5)

Country Link
US (1) US9362359B2 (ja)
JP (1) JP2015176891A (ja)
KR (1) KR20150107556A (ja)
CN (1) CN104916695A (ja)
TW (1) TW201535725A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3128312A1 (fr) * 2021-10-20 2023-04-21 Stmicroelectronics S.R.L. Dispositif électronique comprenant des transistors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3297060B2 (ja) 1990-09-17 2002-07-02 株式会社東芝 絶縁ゲート型サイリスタ
US5396087A (en) * 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
JP3352592B2 (ja) * 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
JPH11345969A (ja) 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
US8188484B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
JP5480084B2 (ja) 2010-09-24 2014-04-23 株式会社東芝 半導体装置
JP2013084904A (ja) 2011-09-29 2013-05-09 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US9362359B2 (en) 2016-06-07
CN104916695A (zh) 2015-09-16
TW201535725A (zh) 2015-09-16
KR20150107556A (ko) 2015-09-23
US20150263146A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6158123B2 (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
JP2015109341A (ja) 半導体装置
US10418470B2 (en) Semiconductor device having IGBT portion and diode portion
JP6441192B2 (ja) 半導体装置
JP2019016804A (ja) 半導体装置
JP6184352B2 (ja) 半導体装置
US10141455B2 (en) Semiconductor device
JP6507112B2 (ja) 半導体装置
US10411099B2 (en) Semiconductor device for reduced on-state resistance
JP2018125486A (ja) 半導体装置
JP2015167185A (ja) 半導体装置
JP2015176891A (ja) 半導体装置
JP2014060299A (ja) 半導体装置
US9741872B2 (en) Semiconductor device
KR20150076717A (ko) 전력 반도체 소자
US20150263179A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160809