DE102011075601B4 - Halbleiterbauelement mit einem graben-randabschluss - Google Patents

Halbleiterbauelement mit einem graben-randabschluss Download PDF

Info

Publication number
DE102011075601B4
DE102011075601B4 DE102011075601.9A DE102011075601A DE102011075601B4 DE 102011075601 B4 DE102011075601 B4 DE 102011075601B4 DE 102011075601 A DE102011075601 A DE 102011075601A DE 102011075601 B4 DE102011075601 B4 DE 102011075601B4
Authority
DE
Germany
Prior art keywords
semiconductor
region
trench
area
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011075601.9A
Other languages
English (en)
Other versions
DE102011075601A1 (de
Inventor
Gerhard Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102011075601A1 publication Critical patent/DE102011075601A1/de
Application granted granted Critical
Publication of DE102011075601B4 publication Critical patent/DE102011075601B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

Halbleiterbauelement, das aufweist:
einen Halbleiterkörper (100) mit einer ersten Oberfläche (101), einer zweiten Oberfläche (102), einem Innenbereich (111), einem Randbereich (112) und einer Randfläche;
ein erster Graben (31), der sich von der ersten Seite (101) im Randbereich (112) in den Halbleiterkörper (100) hinein erstreckt, wobei der erste Graben (31) Seitenwände (32, 33) aufweist, die einander gegenüberliegend angeordnet sind und die relativ zu einer horizontalen Richtung des Halbleiterkörpers (100) abgeschrägt sind;
einen pn-Übergang (10) zwischen einem ersten Halbleitergebiet (11) eines ersten Leitungstyps und einem zweiten Halbleitergebiet (21) eines zweiten Leitungstyps, wobei sich der pn-Übergang (10) in einer lateralen Richtung des Halbleiterkörpers (100) im Innenbereich (111) erstreckt, wobei sich das erste Halbleitergebiet (11) in lateraler Richtung bis an den ersten Graben (31) erstreckt und wobei das zweite Halbleitergebiet (21) den ersten Graben (31) umgibt und in lateraler Richtung sich über den ersten Graben hinaus erstreckt;
ein drittes Halbleitergebiet (12) des ersten Leitungstyps, das zwischen dem zweiten Halbleitergebiet (21) und einer ersten Seitenwand (32) des ersten Grabens (31) angeordnet ist.

Description

  • BESCHREIBUNG
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, insbesondere ein Halbleiterbauelement mit einem vertikalen Randabschluss bzw. Mesa-Randabschluss.
  • Leistungshalbleiterbauelemente, wie beispielsweise Leistungsdioden, Leistungs-MOSFETs, Leistungs-IGBTs oder Leistungsthyristoren, sind dazu ausgebildet, hohen Sperrspannungen standzuhalten. Diese Leistungsbauelemente umfassen einen pn-Übergang, der zwischen einem p-dotierten Halbleitergebiet und einem n-dotierten Halbleitergebiet angeordnet ist. Das Bauelement sperrt – oder ist ausgeschaltet – wenn der pn-Übergang in seiner Sperrrichtung gepolt ist. In diesem Fall breitet sich eine Verarmungszone oder Raumladungszone in den p-dotierten und n-dotierten Gebieten aus. Üblicherweise ist eines dieser Halbleitergebiete geringer dotiert als das andere dieser Halbleitergebiete, so dass sich das Verarmungsgebiet hauptsächlich in dem geringer dotierten Gebiet ausbreitet, das hauptsächlich die an dem pn-Übergang angelegte Spannung aufnimmt. Das Halbleitergebiet, das die Sperrspannung aufnimmt, wird bei einer Diode oder einem Thyristor als Basiszone und bei einem MOSFET oder IGBT als Driftzone bezeichnet.
  • Die Fähigkeit, des pn-Übergangs hohe Spannungen aufzunehmen, wird durch den Lawinendurchbrucheffekt begrenzt. Wenn eine über dem pn-Übergang anliegende Spannung ansteigt, nimmt eine elektrische Feldstärke in dem Halbleitergebiet, in dem der pn-Übergang ausgebildet ist, zu. Diese elektrische Feldstärke bewirkt eine Beschleunigung von mobilen Ladungsträgern in dem Halbleitergebiet. Ein Lawinendurchbruch tritt auf, wenn aufgrund des elektrischen Feldes die Ladungsträger derart beschleunigt werden, dass sie durch Stoßionisation Elektronen-Loch-Paare generieren. Ladungsträger, die durch Stoßionisation erzeugt werden, erzeugen neue Ladungsträger, so dass ein Multiplikationseffekt auftritt. Beim Einsetzen des Lawinendurchbruchs fließt ein wesentlicher Strom über den pn-Übergang in seiner Rückwärtsrichtung bzw. Sperrrichtung. Die Spannung, bei der der Lawinendurchbruch einsetzt, wird als Durchbruchsspannung bezeichnet.
  • Die elektrische Feldstärke, bei der der Lawinendurchbruch einsetzt, wird als kritische elektrische Feldstärke bezeichnet. Der Absolutwert der kritischen Feldstärke ist hauptsächlich abhängig von der Art des Halbleitermaterials, das für die Herstellung des pn-Übergangs verwendet wird, und ist in geringem Maß auch abhängig von der Dotierungskonzentration des geringer dotierten Halbleitergebiets.
  • Das kritische elektrische Feld bzw. die kritische elektrische Feldstärke ist ein theoretischer Wert, der für ein Halbleitergebiet definiert ist, das in Richtung senkrecht zu Feldstärkevektoren des elektrischen Feldes eine unendliche Ausdehnung besitzt. Leistungshalbleiterbauelemente besitzen jedoch Halbleiterkörper mit endlichen Ausdehnungen, die in lateraler Richtung durch Randflächen begrenzt sind. Aus verschiedenen Gründen, wie beispielsweise Störungen des Kristallgitters an der Randfläche, ist die Durchbruchspannung des Bauelements in Randbereichen, die sich nahe der Randflächen befinden, geringer als in Innenbereichen, die beabstandet zu den Randflächen angeordnet sind. Um die geringere Spannungsfestigkeit im Randbereich zu kompensieren, sind Randabschlüsse bekannt, die dazu dienen, das elektrische Feld bzw. die elektrische Feldstärke in den Randbereichen im Vergleich zu den Innenbereichen zu reduzieren.
  • Unterschiedliche Arten von Randabschlüssen sind bekannt. Sogenannte vertikale Randabschlüsse oder Mesa-Randabschlüsse umfassen spezielle Geometrien der Randflächen und/oder Passivierungsschichten auf den Randflächen. Abgeschrägte Randabschlüsse (engl.: bevel edge terminations) besitzen Randflächen, die abgeschrägt sind. Abgeschrägte Randabschlüsse sind insbesondere effektiv bei der Reduktion des elektrischen Feldes in Randgebieten von Halbleiterbauelementen, die kreisförmige Halbleiterkörper besitzen. Dies ist dann der Fall, wenn der Halbleiterkörper des Bauelements einem ganzen Wafer entspricht. Allerdings können Probleme im Hinblick auf eine reduzierte Spannungsfestigkeit im Randbereich auftreten, wenn der Halbleiterkörper eine rechteckförmige Form besitzt, wie beispielsweise eine rechteckförmige Form, die aus einem Unterteilen eines Wafers in mehrere Halbleiterkörper bzw. Chips resultiert.
  • Die US 3 798 513 A beschreibt eine integrierte Schaltung mit lateralen Transistoren, zwischen denen ein Kanalstopper angeordnet ist. Der Kanalstopper umfasst einen Graben, in dem eine Dielektrikumsschicht angeordnet ist und eine auf der Dielektrikumsschicht angeordnete Elektrode, die an den Gate-Anschluss eines Transistors angeschlossen ist.
  • Die US 3 806 771 A beschreibt eine integrierte Schaltung mit V-förmigen Gräben, die mit einer Passivierungsschicht aufgefüllt sind. Die US 4 999 684 A beschreibt ein Halbleiterbauelement mit abgeschrägten Seitenflächen, die durch ein n-dotiertes Halbleitergebiet von einem p-dotierten Halbleitergebiet getrennt sind. Mehrere solcher Bauelemente werden hergestellt, indem in einem Halbleiterwafer mehrere identische Bauelementstrukturen hergestellt werden, zwischen denen V-förmige Gräben angeordnet sind, wobei der Wafer anschließend entlang der V-förmigen Gräben zersägt wird.
  • Die US 7 071 537 B2 beschreibt ein laterales Leistungshalbleiterbauelement mit einem V-förmigen Graben, der zwischen einem Anodengebiet und einem Kathodengebiet angeordnet ist.
  • Die DE 25 41 275 A1 und die DE 29 04 769 C2 beschreiben jeweils ein Leistungs-Halbleiterbauelement mit einem Halbleiterkörper, der abgeschrägte Randflächen besitzt.
  • Die US 4 999 684 A beschreibt ein Leistungs-Halbleiterbauelement mit einem Randabschluss, der einen Graben umfasst, der ausgehend von einer Vorderseite eines Halbleiterkörpers des Bauelements bis in ein hochdotiertes Halbleitergebiet im Bereich einer Rückseite des Halbleiterkörpers reicht.
  • Die US 3 975 221 A beschreibt ein Halbleiterbauelement mit einem Randabschluss, der einen V-förmigen Graben umfasst, der sich ausgehend von einer Vorderseite eines Halbleiterkörpers des Halbleiterbauelements bis in eine im Bereich einer Rückseite des Halbleiterkörpers angeordneten dotierten Halbleiterzone erstreckt.
  • Die US 4 824 797 A beschreibt ein Verfahren zur Herstellung eines selbstjustierten Kanalstoppers.
  • Die DE 102 24 003 A1 beschreibt ein Halbleiterbauelement mit einem pn-Übergang und einer Kanalsperrstruktur. Die Kanalsperrstruktur umfasst einen ersten Graben, der mit einem leitenden Material aufgefüllt ist, das gegenüber Halbleiterbereichen des Halbleiterkörpers durch eine Isolierschicht getrennt ist.
  • Die US 7 187 058 B2 beschreibt ein Halbleiterbauelement mit einem Randabschluss, der eine semiisolierende Schicht aufweist, die oberhalb einer Vorderseite eines Halbleiterkörpers angeordnet ist.
  • Die US 2009/0 008 723 A1 beschreibt ein Leistungshalbleiterbauelement mit einem Randabschluss, der einen Graben aufweist, entlang dessen Seitenwänden und dessen Boden dotierte Halbleiterzonen angeordnet sind, die komplementär dotiert sind zu einem Drift- oder Basisgebiet, in dem der Graben und die ihn umgebenden Halbleiterzonen angeordnet sind.
  • Die US 7 091 557 B2 beschreibt ein nach dem Kompensationsprinzip arbeitendes Halbleiterbauelement, das in einer Driftzone abwechselnd n-dotierte und p-dotierte Halbleitergebiete aufweist.
  • Die US 4 754 310 A beschreibt ein nach dem Kompensationsprinzip arbeitendes Halbleiterbauelement mit zwei beabstandet zueinander angeordneten Anschlusselektroden, die jeweils in V-förmigen Gräben angeordnet sind.
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement mit einem verbesserten Randabschluss zur Verfügung zu stellen, und zwar insbesondere ein Halbleiterbauelement mit einem rechteckförmigen Halbleiterkörper.
  • Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Aspekt der vorliegenden Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper, der eine erste und eine zweite Oberfläche aufweist, und der einen Innenbereich und einen Randbereich aufweist. In dem Halbleiterkörper erstreckt sich im Innenbereich ein pn-Übergang zwischen einem ersten Halbleitergebiet des ersten Leitungstyps und einem zweiten Halbleitergebiet eines zweiten Leitungstyps in einer lateralen Richtung des Halbleiterkörpers. Außerdem erstreckt sich ein Graben im Randbereich ausgehend von der ersten Oberfläche in den Halbleiterkörper. Der Graben weist Seitenwände auf, die einander gegenüberliegend angeordnet sind und die bezüglich einer vertikalen Richtung des Halbleiterkörpers abgeschrägt sind. Das erste Halbleitergebiet erstreckt sich in lateraler Richtung bis an den ersten Graben. Das zweite Halbleitergebiet umgibt den ersten Graben und erstreckt sich in lateraler Richtung über den ersten Graben hinaus.
  • Beispiele werden nachfolgend unter Bezugnahme auf Figuren näher erläutert. Diese Figuren dienen zur Erläuterung des Grundprinzips, so dass nur solche Aspekte dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind. Die Figuren sind nicht notwendigerweise maßstabsgerecht. In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Merkmale mit gleicher Bedeutung.
  • 1 veranschaulicht einen vertikalen Querschnitt durch ein Halbleiterbauelement gemäß einem ersten Ausführungsbeispiel.
  • 2 veranschaulicht einen vertikalen Querschnitt durch ein vertikales Halbleiterbauelement gemäß einem zweiten Ausführungsbeispiel.
  • 3 veranschaulicht eine Draufsicht auf eine erste Oberfläche eines Halbleiterkörpers eines Ausführungsbeispiels eines Halbleiterbauelements.
  • 4 veranschaulicht Äquipotentiallinien eines elektrischen Feldes im Randbereich des Halbleiterbauelements gemäß 1, wenn ein pn-Übergang des Bauelements in Rückwärtsrichtung gepolt ist.
  • 5 veranschaulicht Äquipotentiallinien eines elektrischen Feldes im Randbereich des Halbleiterbauelements gemäß 2, wenn ein pn-Übergang des Bauelements in Rückwärtsrichtung gepolt ist.
  • 6 veranschaulicht einen Querschnitt durch ein vertikales Halbleiterbauelement gemäß einem weiteren Ausführungsbeispiel.
  • 7 veranschaulicht einen vertikalen Querschnitt durch ein Halbleiterbauelement, das als Diode ausgebildet ist.
  • 8 veranschaulicht einen vertikalen Querschnitt durch ein Halbleiterbauelement, das als MOS-Transistor ausgebildet ist.
  • 9 veranschaulicht einen vertikalen Querschnitt durch ein Halbleiterbauelement, das als Thyristor ausgebildet ist.
  • 10 veranschaulicht einen vertikalen Querschnitt durch ein weiteres Halbleiterbauelement, das als ein in Rückwärtsrichtung sperrender (reverse blocking RB) IGBT ausgebildet ist.
  • 11 die die 11A bis 11C umfasst, veranschaulicht ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Grabens mit abgeschrägten Seitenwänden in einem Halbleiterkörper.
  • Die 1 und 2 zeigen schematisch ein vertikales Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement. Das Halbleiterbauelement weist einen Halbleiterkörper oder eine Halbleiterschicht 100 mit einer ersten Oberfläche 101 und einer zweiten Oberfläche 102 auf, die einander gegenüberliegend angeordnet sind und die im Wesentlichen parallel zueinander verlaufen. 1 veranschaulicht einen vertikalen Querschnitt durch den Halbleiterkörper 100 in einer Schnittebene, die senkrecht zu den ersten und zweiten Oberflächen 101, 102 verläuft. Der Halbleiterkörper 100 umfasst außerdem einen Innenbereich 111 und einen Außenbereich bzw. Randbereich 112, wobei der Randbereich 112 zwischen dem Innenbereich 111 und einer Randfläche 103 ausgebildet ist. Die Randfläche 103 erstreckt sich zwischen den ersten und zweiten Oberflächen 101, 102 und begrenzt den Halbleiterkörper 100 in einer lateralen Richtung, während die ersten und zweiten Oberflächen 101, 102 den Halbleiterkörper in einer vertikalen Richtung begrenzen. Die "vertikale Richtung" ist eine Richtung, die senkrecht zu den ersten und zweiten Oberflächen 101, 102 verläuft, während die "laterale Richtung" oder "horizontale Richtung" senkrecht zu der vertikalen Richtung verläuft. Gemäß einem Ausführungsbeispiel ist die Randfläche 103 eine vertikale Fläche, d.h. eine Fläche, die sich senkrecht zu den ersten und zweiten Oberflächen 101, 102 erstreckt. Dies ist allerdings lediglich ein Beispiel; die Randfläche 103 könnte auch abgeschrägt sein.
  • Der Begriff "Oberfläche" bezeichnet im Zusammenhang mit der vorliegenden Beschreibung solche Ebenen oder Flächen, die den Halbleiterkörper 100 begrenzen. In diesem Zusammenhang sei erwähnt, dass der Begriff "Oberflächen" auch für solche Oberflächen verwendet wird, die in dem fertig gestellten Bauelement durch Schichten überdeckt wird, wie beispielsweise durch Elektrodenschichten, Passivierungsschichten, etc. In den 1 und 2 sind solche zusätzlichen Schichten jedoch nicht dargestellt.
  • Die 1 und 2 zeigen nur einen Teil eines Querschnitts des Halbleiterbauelements, nämlich den Teil, der den Randbereich 112 an einer lateralen Seite des Halbleiterkörpers 100 umfasst und der nur einen Teil des Innenbereichs 111 umfasst. In diesem Zusammenhang sei erwähnt, dass in der horizontalen Ebene die Fläche des Innenbereichs 111 üblicherweise größer ist als die Fläche des Randbereichs 112. Im Allgemeinen ist es wünschenswert, die Fläche des Randbereichs 112 relativ zu der Gesamtfläche des Halbleiterkörpers 100 zu minimieren.
  • Bezugnehmend auf die 1 und 2 weist das Halbleiterbauelement außerdem einen pn-Übergang 10 auf, der sich in einer lateralen oder horizontalen Ebene im Innenbereich 111 des Halbleiterkörpers erstreckt. Der pn-Übergang 10 ist ein Übergang zwischen einem ersten Halbleitergebiet 11 eines ersten Leitungstyps und einem zweiten Halbleitergebiet 21 eines zweiten Leitungstyps, der komplementär zu dem ersten Leitungstyp ist. Gemäß einem ersten Ausführungsbeispiel ist das erste Halbleitergebiet 11 ein p-dotiertes Gebiet und das zweite Halbleitergebiet 21 ist ein n-dotiertes Gebiet. Gemäß einem zweiten Ausführungsbeispiel ist das erste Halbleitergebiet 11 ein n-dotiertes Gebiet und das zweite Halbleitergebiet 21 ist in p-dotiertes Gebiet.
  • Das erste Halbleitergebiet 11 ist in der vertikalen Richtung des Halbleiterkörpers 100 zwischen der ersten Oberfläche 101 und dem zweiten Halbleitergebiet 21 angeordnet. Bei den in den 1 und 2 dargestellten Ausführungsbeispielen grenzt das erste Halbleitergebiet 11 an die erste Oberfläche 111 an. Dies ist jedoch lediglich ein Beispiel. Das erste Halbleitergebiet 11 könnte in vertikaler Richtung auch beabstandet zu der ersten Oberfläche 101 angeordnet sein.
  • Gemäß einem Ausführungsbeispiel ist das zweite Halbleitergebiet 21 geringer dotiert als das erste Halbleitergebiet 11. Die Dotierungskonzentration des ersten Halbleitergebiets liegt beispielsweise im Bereich zwischen 1E16 cm–3 (= 1·1016 cm–3) und 1E21 cm–3 (= 1·1021 cm–3). Die Dotierungskonzentration des zweiten Halbleitergebiets 21 liegt beispielsweise im Bereich zwischen 1E16 cm–3 (= 1·1016 cm–3) und 5E21 cm–3 (= 5·1021 cm–3).
  • Das Halbleiterbauelement weist außerdem einen Randabschluss mit wenigstens einem Graben 31 auf, der sich ausgehend von der ersten Oberfläche 101 in einer vertikalen Richtung in den Halbleiterkörper 100 hinein erstreckt. Der wenigstens eine Graben 31 weist eine erste Seitenwand 32 und eine zweite Seitenwand 33 auf, die einander gegenüberliegend angeordnet sind. Diese Seitenwände sind abgeschrägte Seitenwände und besitzen einen Abschrägungswinkel von zwischen 45° und 55° relativ zu der Horizontalen bzw. einer horizontalen Ebene.
  • Bezugnehmend auf 1 kann der wenigstens eine Graben 31 einen V-förmigen Querschnitt aufweisen. In diesem Fall grenzen die ersten und zweiten Seitenwände 32, 33 am Boden des Grabens aneinander an. Bezugnehmend auf 2 kann der wenigstens eine Graben 31 auch einen trapezförmigen Querschnitt aufweisen. In diesem Fall weist der wenigstens eine Graben 31 eine Bodenfläche 34 auf, die sich an gegenüberliegenden Seiten an die ersten und zweiten Seitenwände 32, 33 anschließt.
  • Der wenigstens eine Graben 31 ist in einer lateralen Richtung beabstandet zu der Randfläche 103 des Halbleiterkörpers 100 angeordnet. Ein Gebiet des Halbleiterkörpers 100 zwischen der Randfläche 103 und dem Graben 31 wird nachfolgend als Mesagebiet 121 bezeichnet. Die erste Seitenwand 32 des Grabens ist die Seitenwand, die in Richtung des Innenbereichs 111 angeordnet ist, während die zweite Seitenwand des Grabens 31 die Seitenwand ist, die sich an das Mesagebiet 121 anschließt.
  • Optional kann das Halbleiterbauelement außerdem eine Passivierungsschicht 41 aufweisen, die wenigstens die ersten und zweiten Seitenwände 32, 33 und die Bodenfläche 34 – sofern eine vorhanden ist – des wenigstens einen Grabens 31 überdeckt, oder die den wenigstens einen Graben 31 vollständig auffüllt. Optional überdeckt die Passivierungsschicht auch die erste Oberfläche 101 oberhalb des Mesagebiets 121. Die Passivierungsschicht 41 ist beispielsweise eine Oxidschicht, eine Nitridschicht oder eine amorphe Schicht, wie beispielsweise eine DLC-Schicht (DLC = Diamond Like Carbon), eine Wasserstoff enthaltende amorphe Karbonschicht (aC:H), eine Wasserstoff enthaltende amorphe Siliziumschicht (aSi:H) oder eine Wasserstoff enthaltende amorphe Silizium-Karbid-Schicht (aSixC1-x:H).
  • Zur Herstellung des Halbleiterkörpers 100 kann ein beliebiges Halbleitermaterial verwendet werden, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN). Der Halbleiterkörper 100 ist ein monokristalliner Halbleiterkörper. Gemäß einem Ausführungsbeispiel weist der Halbleiterkörper 100 eine Grunddotierung des zweiten Leitfähigkeitstyps mit einer Dotierungskonzentration, die der Dotierungskonzentration des zweiten Halbleitergebiets 21 entspricht, auf. In diesem Fall bilden solche Gebiete des Halbleiterkörpers, die die Grunddotierung aufweisen, das zweite Halbleitergebiet 21, während die anderen Halbleitergebiete, wie beispielsweise das erste Halbleitergebiet 11, durch Implantieren oder Eindiffundieren von Dotierstoffen in den Halbleiterkörper 100 erzeugt werden.
  • Der wenigstens eine Graben 31 und das Mesagebiet 121 zwischen dem Graben 31 und der Randfläche 103 bilden einen Randabschluss des Halbleiterbauelements. Wie herkömmliche Randabschlüsse hilft auch dieser Randabschluss, maximale Feldstärken eines elektrischen Feldes im Randbereich zu reduzieren. Solche elektrischen Felder können auftreten, wenn der pn-Übergang 10 in Sperrrichtung gepolt wird. Die Funktionsweise dieses Randabschlusses wird unter Bezugnahme auf die 4 und 5 nachfolgend noch erläutert werden.
  • Der pn-Übergang 10 kann sich bis zu der ersten Seitenwand 32 des Grabens erstrecken. In diesem Fall erstrecken sich das erste und das zweite Halbleitergebiet 11, 21 in lateraler Richtung bis an die erste Seitenwand 32. Optional ist jedoch ein drittes Halbleitergebiet 12, das vom ersten Leitungstyp ist und das geringer dotiert ist als das erste Halbleitergebiet 11, zwischen dem zweiten Halbleitergebiet 21 und der ersten Seitenwand 32 angeordnet. Optional erstreckt sich dieses dritte Halbleitergebiet auch entlang der zweiten Seitenwand 33 und der Bodenfläche 34 – sofern letztere vorhanden ist. Eine Dotierungsdosis des dritten Halbleitergebiets 12 ist so gewählt, dass die Dotierungsdosis unterhalb der Durchbruchsladung liegt, die für Silizium etwa 1,4E12 cm–2 beträgt. Die Dotierungsdosis ist das Integral der Dotierungskonzentration in dem dritten Halbleitergebiet 12 in einer Richtung senkrecht zu den ersten und zweiten Seitenwänden 32 bzw. 33.
  • Das zweite Halbleitergebiet 21 ist – anders als das erste Halbleitergebiet 11 – nicht auf den Innenbereich 111 begrenzt, sondern kann sich in der lateralen Richtung auch in den Randbereich 112 erstrecken und umgibt den Graben 31. Große Teile des Mesagebiets 121 werden durch das zweite Halbleitergebiet 21 gebildet. Gemäß einem Ausführungsbeispiel weist das Halbleiterbauelement im Mesagebiet 121 ein Kanalstoppergebiet 22 des zweiten Leitungstyps auf. Das Kanalstoppergebiet kann sich in lateraler Richtung von der zweiten Seitenwand 33 des Grabens 31 bis zu der Randfläche 103 erstrecken und ist höher dotiert als das zweite Halbleitergebiet 21. Eine Dotierungskonzentration des Kanalstoppergebiets 22 liegt beispielsweise im Bereich zwischen 1E17 cm–3 und 1E21 cm–3. Eine Tiefe des Kanalstoppergebiets 22, die dessen Abmessung in der vertikalen Richtung ist, liegt beispielsweise im Bereich zwischen 5µm und 10µm.
  • Der wenigstens eine Graben 31 erstreckt sich in vertikaler Richtung nicht vollständig durch den Halbleiterkörper 100 und erstreckt sich nicht vollständig durch das zweite Halbleitergebiet 21, so dass der Graben in vertikaler Richtung innerhalb des zweiten Halbleitergebiets 21 endet. Gemäß einem Ausführungsbeispiel beträgt eine maximale Tiefe d1 des Grabens beispielsweise zwischen 30% und 80%, insbesondere zwischen 40% und 70%, einer Dicke d2 des Halbleiterkörpers 100 in der vertikalen Richtung. Gemäß einem zweiten Ausführungsbeispiel beträgt eine maximale Tiefe des Grabens 31 beispielsweise zwischen 30% und 80%, insbesondere zwischen 40% und 70%, einer Dicke des zweiten Halbleitergebiets 21 in der vertikalen Richtung. Die zweite Alternative gilt insbesondere in solchen Fällen, bei denen der Halbleiterkörper 100, außer einer Halbleiterschicht in der die ersten und zweiten Halbleitergebiete 11, 21 angeordnet sind, ein Halbleitersubstrat (nicht dargestellt) aufweist, auf dem die Halbleiterschicht angeordnet ist und das wesentlich dicker ist, als diese Halbleiterschicht. Die Halbleiterschicht kann insbesondere eine Epitaxieschicht sein.
  • Die Dotierungskonzentration des zweiten Halbleitergebiets 21 ist üblicherweise wesentlich geringer als die Dotierungskonzentration des ersten Halbleitergebiets 11. Wenn der pn-Übergang in seiner Sperrrichtung gepolt bzw. vorgespannt wird, breitet sich eine Raumladungszone bzw. Verarmungszone (engl.: depletion region) hauptsächlich in dem zweiten Halbleitergebiet 21 aus. Um ein im Zusammenhang mit diesem Verarmungsgebiet stehendes elektrisches Feld "zu stoppen", weist das Bauelement optional ein Feldstoppgebiet 23 des zweiten Leitungstyps auf. Das Feldstoppgebiet 23 schließt sich an der Seite, die von dem ersten Halbleitergebiet 11 weg zeigt, an das zweite Halbleitergebiet 21 an. Das Feldstoppgebiet 23 besitzt eine höhere Dotierungskonzentration als das zweite Halbleitergebiet 21. Die Dotierungskonzentration des Feldstoppgebiets 23 liegt beispielsweise im Bereich zwischen 1E14 cm–3 und 1E16 cm–3. Ein Dicke (vertikale Abmessung) des Feldstoppgebiets 23 liegt beispielsweise im Bereich zwischen 10µm und 20µm, kann jedoch bis zu 50µm betragen.
  • 3 veranschaulicht schematisch eine Draufsicht auf die erste Oberfläche 101 des Halbleiterkörpers 100. Bezugnehmend auf 3 besitzt der Halbleiterkörper 100 eine rechteckförmige Geometrie, insbesondere eine quadratische Geometrie. Der wenigstens eine Graben 31 kann sich vollständig entlang der Randfläche 111 erstrecken, so dass der wenigstens eine Graben 31 den Innenbereich 111 vollständig umgibt. Die Verwendung eines Halbleiterkörpers 100 mit einer rechteckförmigen Geometrie ist jedoch lediglich ein Beispiel. Eine beliebige andere Geometrie, wie beispielsweise eine kreisförmige Geometrie des Halbleiterkörpers 100 kann ebenso verwendet werden. Die in den 1 und 2 dargestellten Querschnitte sind Querschnitte in einer Schnittebene A-A, die in 3 dargestellt ist. Diese Schnittebene A-A erstreckt sich senkrecht zu einer Längsrichtung des Grabens 31.
  • Die Funktion des Randabschlusses, der durch den wenigstens einen Graben 31 und das Mesagebiet 121 gebildet ist, ist es, die elektrische Feldstärke im Randbereich 112 des Halbleiterkörpers 100 zu reduzieren, wenn der pn-Übergang in seiner Sperrrichtung gepolt ist, so dass sich eine Verarmungszone in dem zweiten Halbleitergebiet 21 ausbreitet. Dieses Funktionsprinzip wird unter Bezugnahme auf die 4 und 5 erläutert. In diesen Figuren sind Äquipotentiallinien elektrischer Felder dargestellt, die auftreten, wenn die pn-Übergänge 10 bei den Bauelementen gemäß der 1 und 2 in Sperrrichtung gepolt werden. Die Darstellungen in den 4 und 5 basieren auf Computersimulationen. Zu Simulationszwecken wurde der Halbleiterkörper 100 in eine Vielzahl von horizontalen Halbleiterschichten unterteilt. Aus diesem Grund erscheinen die Seitenwände des Grabens 31 in den 4 und 5 abgestuft. Tatsächlich haben diese Seitenwände des Grabens 31 ebene Oberflächen.
  • Bezugnehmend auf die 4 und 5 erstrecken sich die Äquipotentiallinien im Wesentlichen horizontal im Innenbereich 111 des Halbleiterkörpers. Die Äquipotentiallinien verlassen den Halbleiterkörper 100 in dem Graben 31, wo eine maximale Feldstärke am Boden des Grabens 31 auftritt. Dies ist das Gebiet, wo ein erster Spannungsdurchbruch in dem Bauelement auftritt, wenn eine an den pn-Übergang angelegte Sperrspannung einen Maximalwert erreicht. Bezugnehmend auf die 4 und 5 erstreckt sich das elektrische Feld nicht oder nicht wesentlich in das Mesagebiet 121, d.h. das Mesagebiet 121 ist frei von einem elektrischen Feld, wenn der pn-Übergang in Rückwärtsrichtung gepolt wird.
  • Ein Erstrecken des elektrischen Feldes in das Mesagebiet 121 wird teilweise oder vollständig durch elektrische Ladungen verhindert, die sich in dem Mesagebiet 121 entlang der zweiten Seitenwand 33 anhäufen. Diese elektrischen Ladungen sind positive Ladungen (Löcher), wenn das erste Halbleitergebiet 11 p-dotiert ist und wenn das zweite Halbleitergebiet 21 ndotiert ist. Diese elektrischen Ladungen werden beispielsweise durch eine thermische Ladungsträgergeneration erzeugt.
  • Der pn-Übergang kann auf herkömmliche Weise durch Anlegen einer geeigneten Spannung zwischen dem ersten und zweiten Halbleitergebiet 11, 21 in Sperrrichtung gepolt werden, wobei diese Spannung eine negative Spannung ist, wenn das erste Halbleitergebiet 11 p-dotiert und das zweite Halbleitergebiet 21 n-dotiert ist, und wobei diese Spannung eine positive Spannung ist, wenn das erste Halbleitergebiet 11 n-dotiert ist und das zweite Halbleitergebiet 21 p-dotiert ist. Das elektrische Potential des Mesagebiets entspricht dem elektrischen Potential das an dem zweiten Halbleitergebiet 21 anliegt, wenn der pn-Übergang in Sperrrichtung gepolt ist.
  • Die in den 4 und 5 dargestellten Simulationsergebnisse wurden erhalten für ein Halbleiterbauelement mit einem p-dotierten ersten Halbleitergebiet 11 mit einer Oberflächendotierungskonzentration, d.h. einer Dotierungskonzentration an der ersten Oberfläche 101, von etwa 1E17 cm–3, wobei sich das erste Halbleitergebiet 11 6µm in vertikaler Richtung erstreckt, und mit einer Dotierungskonzentration des zweiten Halbleitergebiets von etwa 8E13 cm–3.
  • Wenn das Bauelement eine Feldstoppzone aufweist, wird für eine Sperrpolung des pn-Übergangs die Spannung zwischen dieser Feldstoppzone 23 und dem ersten Halbleitergebiet 11 angelegt. Die Simulation basierte auf einem Halbleiterkörper 100 mit einer solchen Feldstoppzone, der eine Dotierungskonzentration von etwa 1,3E14 cm–3 und eine Tiefe – das ist die Abmessung in der vertikalen Richtung – von 10µm besitzt. Das Kanalstoppgebiet 22 wies eine Dotierungskonzentration von etwa 1E18 cm–3 und eine vertikale Abmessung (Dicke) von etwa 6µm für die vorliegende Simulation auf.
  • Eine Dicke d2 des Halbleiterkörpers 100 betrug 125µm und eine Tiefe des Grabens 31 80µm, was 64% der Dicke d2 des Halbleiterkörpers 100 in der Simulation entspricht. Die Simulation hat ergeben, dass die Spannungsfestigkeit des pn-Übergangs in dem speziellen Beispiel im Bereich zwischen etwa 1400V und 1700V liegt. Diese Spannungsfestigkeit ist geringer als die Spannungsfestigkeit von etwa 1800V, die im Innenbereich 111 erhalten werden kann und die theoretisch im Randbereich 112 erhalten werden kann, wenn ein vertikaler Randabschluss (nicht dargestellt) verwendet würde. Ein "vertikaler Randabschluss" ist ein Randabschluss, bei dem sich der pn-Übergang bis an die Randfläche (103 in den 4 und 5) des Halbleiterkörpers 100 erstreckt. Bei einem Bauelement mit einem vertikalen Randabschluss ist ein elektrisches Feld auch im Randbereich vorhanden, insbesondere entlang der Randfläche.
  • Insbesondere im Randgebiet entlang der Randfläche 103 eines Halbleiterbauelements, insbesondere eines Leistungshalbleiterbauelements, können parasitäre Ladungen vorhanden sein. Diese Ladungen resultieren aus einem Gehäuse (nicht dargestellt), das den Halbleiterkörper 100 nach Verpacken des Bauelements umgibt, oder aus einem Lötmittel, das dazu verwendet werden kann, den Halbleiterkörper 100 auf einem Träger (nicht dargestellt) zu montieren. Wenn diese Ladungen einem elektrischen Feld unterliegen, können sie die Spannungsfestigkeit des Bauelements negativ beeinflussen, und können insbesondere eine Verringerung der Spannungsfestigkeit im Laufe der Zeit bewirken.
  • Der in den 1 und 2 dargestellte Randabschluss verhindert solche negative Einflüsse parasitärer Ladungen, da das elektrische Feld im Bereich des Grabens 31 stoppt bzw. endet, so dass parasitäre Ladungen, die entlang der Randfläche 103 vorhanden sind, diesem elektrischen Feld nicht unterliegen.
  • Die Ladungsträger, die sich entlang der zweiten Seitenwand 33 des Grabens 31 anhäufen, können thermisch erzeugt Ladungsträger sein. Allerdings benötigt eine solche thermische Generation von Ladungsträgern etwas Zeit, was dazu führt, dass das Bauelement seine maximale Spannungsfestigkeit erst nach einiger Zeit erreicht. Das Vorsehen von Ladungsträgern, wie beispielsweise von Löchern, wenn das zweite Halbleitergebiet 21 n-dotiert ist, kann durch Vorsehen einer Ladungsträgerquelle in dem Mesagebiet 121 beschleunigt werden. Eine solche Ladungsträgerquelle kann ein weiteres Gebiet 14 des ersten Leitungstyps sein, das in dem Mesagebiet 121 zwischen dem Graben 31 und der Randfläche 103 angeordnet ist, und das mit dem Kanalstopper 22 über einen Leiter 51 kurzgeschlossen ist. Der Leiter 51 ist beispielsweise aus einem Metall oder einem hochdotierten Polysilizium. Dieses Halbleitergebiet 14 wirkt als Ladungsträgerquelle und ist zwischen dem Graben 31 und dem Kanalstopper 22 angeordnet, wobei sich der Kanalstopper 22 in einer horizontalen Richtung bis an die Randfläche 103 erstreckt. Wenn das Bauelement im Betrieb ist, entspricht das elektrische Potential des Kanalstoppers 22 dem elektrischen Potential des zweiten Halbleitergebiets 21 im Bereich der zweiten Oberfläche 102. Wenn der pn-Übergang 10 bei Anlegen einer Spannung zwischen den ersten und zweiten Halbleitergebieten 11, 21 in Sperrrichtung gepolt ist, emittiert das Halbleitergebiet 14, das an den Kanalstopper 22 angeschlossen ist, p-Ladungsträger (Löcher) in das Mesagebiet 121, die sich entlang der zweiten Seitenwand 33 des Grabens 31 anhäufen, und zwar sofort ohne eine wesentliche Zeitverzögerung wie bei einer thermischen Generation.
  • Der Randabschluss mit dem Graben 31 und dem Mesagebiet 121 zwischen dem Graben 31 und der Randfläche 103 kann bei beliebigen vertikalen Halbleiterbauelement vorgesehen werden, die wenigstens einen pn-Übergang aufweisen, wie beispielsweise bei Dioden, MOS-Transistoren, Bipolartransistoren, IGBTs oder Thyristoren.
  • 7 veranschaulicht ein Ausführungsbeispiel eines vertikalen Halbleiterbauelements, das als Diode ausgebildet ist. Bei diesem Halbleiterbauelement bildet das erste Halbleitergebiet 11 einen ersten Emitter, wie beispielsweise einen p-Emitter, der Diode, und das zweite Halbleitergebiet 21 bildet ein Basisgebiet, wie beispielsweise eine n-Basis. Die Diode weist außerdem ein zweites Emittergebiet 124 auf, das vom zweiten Leitungstyp ist und das höher dotiert ist als das Basisgebiet 21. Das Basisgebiet 21 ist zwischen den ersten und zweiten Emittergebieten 11, 124 angeordnet. Die optionale Feldstoppzone 23 ist zwischen dem Basisgebiet 21 und dem zweiten Emittergebiet 124 angeordnet.
  • Das erste Emittergebiet 11 ist durch eine erste Elektrode 152 kontaktiert, und das zweite Emittergebiet 124 ist durch eine zweite Elektrode 153 kontaktiert. Wenn das erste Emittergebiet 11 p-dotiert ist, bildet die erste Elektrode 152 eine Anode A und die zweite Elektrode 153 bildet eine Kathode K der Diode.
  • 8 veranschaulicht ein vertikales Halbleiterbauelement, das als MOS-Transistor ausgebildet ist. Bei diesem Bauelement bildet ein erstes Halbleitergebiet 11 eine Bodyzone, und das zweite Halbleitergebiet 21 bildet eine Driftzone. Bei einem n-leitenden MOS-Transistor ist die Bodyzone 11 p-dotiert und die Driftzone 21 ist n-dotiert. Und bei einem p-leitenden MOS-Transistor ist die Bodyzone 11 n-dotiert und die Driftzone 21 ist p-dotiert. Der MOS-Transistor weist außerdem wenigstens ein Sourcegebiet 225 des zweiten Leitungstyps auf, das von der Driftzone 21 durch die Bodyzone 11 getrennt ist. Eine Gate-Steuerstruktur mit einer Gateelektrode 61 und einem Gatedielektrikum 62 ist benachbart zu der Bodyzone 11 angeordnet und erstreckt sich von der Sourcezone 225 bis zu einem Abschnitt der Driftzone 21. Bei dem in 8 dargestellten Ausführungsbeispiel ist die Gateelektrode 61 eine planare Elektrode, die oberhalb der ersten Oberfläche 101 angeordnet ist. Dies ist jedoch lediglich ein Beispiel, andere Arten von Gateelektroden, wie Grabenelektroden können ebenso vorgesehen werden. Der MOS-Transistor kann eine zellenartige Struktur mit einer Vielzahl von identischen Strukturen aufweisen, die jeweils eine Sourcezone 225 und eine Gateelektrode 61 bzw. einen Abschnitt einer Gateelektrode aufweisen. Diese gleichartigen Strukturen werden als Zellen des MOS-Transistors bezeichnet.
  • Der MOS-Transistor weist außerdem ein Draingebiet 224 des zweiten Leitungstyps auf, das höher dotiert ist als das Driftgebiet 21. Das Driftgebiet 21 ist zwischen dem Bodygebiet 11 und dem Draingebiet 224 angeordnet. Optional ist eine Feldstoppzone 23 zwischen dem Driftgebiet 21 und dem Draingebiet 224 angeordnet. Der MOS-Transistor kann als MOSFET oder als IGBT ausgebildet sein. Bei einem MOSFET ist das Draingebiet 224 vom selben Leitungstyp wie das Driftgebiet 21. Bei einem IGBT ist das Draingebiet 224 komplementär zu dem Driftgebiet 21 dotiert. Dieses Draingebiet 224 wird bei einem IGBT auch als Emittergebiet bezeichnet. Bei einem IGBT kann das Draingebiet 224 Bypässe oder Kurzschlüsse (nicht dargestellt) aufweisen, an denen das Driftgebiet 21 die Drainelektrode kontaktieren kann. Diese Bypässe werden auch als Drain- oder Emitterkurzschlüsse bezeichnet. Auf diese Weise wird ein in Rückwärtsrichtung leitender (reverse conducting, RC) IGBT erhalten. Dies ist ein IGBT, der Spannungen nur in Vorwärtsrichtung sperren kann, d.h. wenn eine positive Spannung zwischen Drain D und Source S anliegt.
  • Der MOS-Transistor weist außerdem eine erste Elektrode 252 auf, die als Sourceelektrode dient und die die Sourcegebiete 225 und das Bodygebiet 11 kontaktiert, und weist eine zweite Elektrode 253 auf, die als Drainelektrode funktioniert und die das Draingebiet 225 kontaktiert.
  • 9 veranschaulicht einen vertikalen Querschnitt durch ein Halbleiterbauelement, das als Thyristor ausgebildet ist. Bei diesem Thyristor bildet das erste Halbleitergebiet 11 ein Basisgebiet, wie beispielsweise eine p-Basis, des Thyristors, und das zweite Halbleitergebiet 21 bildet ein zweites Basisgebiet, wie beispielsweise eine n-Basis des Thyristors. Das erste Basisgebiet 11 ist an eine Steuerelektrode 354 angeschlossen. Das Bauelement weist außerdem ein erstes Emittergebiet 325 des zweiten Leitungstyps auf, das durch eine erste Elektrode 352 kontaktiert ist, und weist ein zweites Emittergebiet 324 des ersten Leitungstyps auf, das durch eine zweite Elektrode 353 kontaktiert ist. Das erste Basisgebiet 11 ist zwischen dem ersten Emittergebiet 25 und dem zweiten Basisgebiet 21 angeordnet, und das zweite Basisgebiet 21 ist zwischen dem ersten Basisgebiet 11 und dem zweiten Emittergebiet 324 angeordnet. Bei diesem Bauelement bildet die erste Elektrode 352 einen Kathodenanschluss, die zweite Elektrode 353 bildet einen Anodenanschluss, und die Steuerelektrode bildet einen Gateanschluss.
  • 10 veranschaulicht einen Querschnitt durch einen in Rückwärtsrichtung sperrenden (reverse blocking, RB) IGBT gemäß einem Ausführungsbeispiel. Ein RB-IGBT weist zwei pn-Übergänge auf: einen ersten pn-Übergang 10 zwischen der Bodyzone 11 und der Driftzone 21, und einen zweiten pn-Übergang zwischen der Driftzone 21 bzw. der Feldstoppzone 23 und der Drainzone 224. Es sind also keine Drain- oder Emitterkurzschlüsse vorhanden. Die Struktur dieses IGBT entspricht, abgesehen vom Randbereich 112, der Struktur des in 8 dargestellten MOS-Transistor, worauf Bezug genommen wird.
  • Üblicherweise ist die Driftzone 21 eines IGBT n-dotiert und die Bodyzone 11 und die Drainzone 224 sind p-dotiert. In diesem Fall ist der erste pn-Übergang 10 in Sperrrichtung gepolt, wenn eine positive Spannung zwischen Drain und Source angelegt wird, und der zweite pn-Übergang ist in Sperrrichtung gepolt, wenn eine positive Spannung zwischen Source und Drain angelegt wird.
  • Der Randabschluss dieses Bauelements umfasst den Graben 31 mit Seitenwänden 32, 33 und dem optionalen dritten Halbleitergebiet 12 entlang der ersten Seitenwand 32. Der Randabschluss umfasst außerdem einen zweiten Graben 35, der zwischen dem ersten Graben 31 und der Randfläche 103 angeordnet ist, und der sich auch von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstreckt. Bezüglich der Geometrie und der Abmessungen des zweiten Grabens 35 gelten die zuvor für den Graben 31 gemachten Ausführungen in entsprechender Weise. Die zwei Gräben 31, 35 können identische Geometrien und Tiefen besitzen oder können sich bezüglich ihrer Geometrien und Tiefen unterscheiden. Optional ist der zweite Graben 35 mit einer Passivierungsschicht 42 gefüllt, oder wenigstens die Seitenwände des Grabens sind mit einer Passivierungsschicht 42 überdeckt.
  • In horizontaler Richtung sind der erste Graben 31 und der zweite Graben 35 beabstandet zueinander angeordnet, wobei das Kanalstoppgebiet 22 zwischen den ersten und zweiten Gräben 31, 35 entlang der ersten Oberfläche 101 angeordnet ist. Optional ist wenigstens ein Halbleitergebiet 14, des ersten Leitungstyps, vorhanden, das als Ladungsträgerquelle funktioniert und das an das Kanalstoppgebiet 22 mittels des Leiters 51 angeschlossen ist.
  • Der zweite Graben 35 ist beabstandet zu der Randfläche 103 angeordnet, wobei das weitere Gebiet 15 des ersten Leitungstyps zwischen dem zweiten Graben 35 und der Randfläche entlang der ersten Oberfläche 101 angeordnet ist. Das weitere Gebiet 15 bildet einen pn-Übergang mit dem zweiten Halbleitergebiet 21 im Randbereich des Bauelements. Die Dotierungskonzentration dieses Gebiets 15 ist beispielsweise im Bereich der Dotierungskonzentration des ersten Halbleitergebiets 11, das zusammen mit dem zweiten Halbleitergebiet 21 den ersten pn-Übergang bildet. Der Kanalstopper 15 ist an das Draingebiet 224 mittels eines Verbindungsgebiets 16 des zweiten Leitungstyps angeschlossen, wobei sich das Verbindungsgebiet zwischen dem Draingebiet 224 und dem Kanalstoppgebiet 15 entlang der Randfläche 103 erstreckt. Die Dotierungsdosis dieses Gebiets 16 entspricht beispielsweise wenigstens der Durchbruchsladung oder ist wesentlich höher als die Durchbruchsladung. Wenn der zweite pn-Übergang in Sperrrichtung gepolt wird, hält das Verbindungsgebiet 16 das Kanalstoppgebiet 15 und das Gebiet entlang der Randfläche 103 auf dem elektrischen Potential des Draingebiets 224.
  • Die ersten und zweiten Gräben 31, 35 mit den diese umgebenden oder angrenzenden Halbleitergebieten bilden zwei Randabschlüsse: einen ersten Randabschluss mit dem ersten Graben 31, der "aktiv" ist, wenn der erste pn-Übergang 10 in Rückwärtsrichtung gepolt ist, und ein zweiter Randabschluss mit dem zweiten Graben 35, der "aktiv" ist, wenn der zweite pn-Übergang in Rückwärtsrichtung gepolt ist.
  • Der Randabschluss mit den zwei Gräben 31, 35, der in 10 dargestellt ist, ist nicht darauf beschränkt, im Zusammenhang mit einem RB-IGBT verwendet zu werden, sondern kann im Zusammenhang mit einem beliebigen Halbleiterbauelement verwendet werden, das zwei pn-Übergänge aufweist, wie beispielsweise GTOs oder Thyristoren.
  • Bei den in den 7 bis 9 dargestellten Bauelementen können die hochdotierten Halbleitergebiete, die im Bereich der zweiten Oberfläche 102 des Halbleiterkörpers 100 angeordnet sind, d.h. der zweite Emitter 124 bei der Diode gemäß 7, die Drainzone 224 bei dem MOS-Transistor gemäß 8, oder der zweite Emitter 324 bei dem Thyristor gemäß 9, diffundierte oder implantierte Halbleitergebiete sein, die erhalten werden durch Diffusion oder Implantation von Dotierstoffen in den Halbleiterkörper 100 über die zweite Oberfläche 102. In diesem Fall kann der Halbleiterkörper 100 eine Grunddotierung aufweisen, die der Dotierung des zweiten Halbleitergebiets 21 entspricht, wobei die anderen Halbleitergebiete durch Eindiffundieren und/oder Implantieren von Dotierstoffatomen in den Halbleiterkörper 100 hergestellt werden. Gemäß einem weiteren Ausführungsbeispiel sind diese Halbleitergebiete 124, 224, 324 als Halbleitersubstrat ausgebildet, auf dem eine Epitaxieschicht angeordnet ist, wobei in dieser Epitaxieschicht das zweite Halbleitergebiet 21 und die anderen Halbleitergebiete angeordnet sind, die nahe der ersten Oberfläche 101 angeordnet sind.
  • Ein Verfahren zum Herstellen eines ersten Grabens 31 des Randabschlusses, der zuvor erläutert wurde, ist in den 11A bis 11C dargestellt. Dieses Verfahren kann selbstverständlich auch auf die Herstellung des zweiten Grabens 35 angewendet werden.
  • Bezugnehmend auf 11A umfasst das Verfahren das Bereitstellen einer Maske 200 auf der ersten Oberfläche 101 des Halbleiterkörpers 100. Diese Maske weist Aussparungen 201 an den Positionen auf, an denen der Graben hergestellt werden soll. Eine Breite d3 der Aussparung 203 definiert die Breite des Grabens an der ersten Oberfläche 101.
  • Bezugnehmend auf 11B wird der Halbleiterkörper 100 dann unter Verwendung eines alkalischen bzw. basischen Ätzmittels geätzt, wie beispielsweise unter Verwendung von TMAH (Tetrametylammonium), mit alkoholischen Additiven. Das Ätzmittel ist so gewählt, dass es solche Kristallebenen des Halbleiterkristalls des Halbleiterkörpers 100 ätzt, die relativ zu der ersten Oberfläche 101 schräg unter Winkel zwischen 45° und 55°verlaufen. Gemäß einem Ausführungsbeispiel besteht der Halbleiterkörper 100 aus Silizium, die erste Oberfläche 101 entspricht der <100>-Kristallebene, und die ersten und zweiten Oberflächen entsprechen den <110>- oder <111>-Kristallebenen. Ob die <110>-Kristallebene oder die <111>-Kristallebene geätzt wird, ist abhängig von der Ausrichtung der Maske 200 oder der Öffnung. Wenn die Maske in der Kristallrichtung ausgerichtet ist, dann wird die <110>-Kristallebene geätzt, und wenn die Maske in einem Winkel 45° relativ zu der Kristallrichtung ausgerichtet ist, dann wird die <111>-Kristallebene geätzt. Das Ätzen der <110>-Kristallebene bewirkt einen Abschrägungswinkel von 45° der Seitenwände 32, 33, und das Ätzen der <111>-Kristallebene bewirkt einen Abschrägungswinkel von 54,7° der Seitenwände 32, 33.
  • 11B veranschaulicht einen Querschnitt des Halbleierkörpers 100 nachdem der Halbleiterkörper für eine bestimmte Zeit einem Ätzmittel ausgesetzt wurde. Zu diesem Zeitpunkt wurden obere Abschnitte der Seitenwände 32, 33 bereits geätzt. Die Tiefe des Grabens kann durch Einstellen der Ätzzeit eingestellt werden. Der Ätzprozess endet automatisch, wenn die Seitenwände 32, 33 am Boden des Grabens 31 aneinander angrenzen, so dass ein V-förmiger Graben hergestellt wird. Dies ist in 11C dargestellt. Wenn der Ätzprozess beendet wird, bevor die Seitenwände aneinander angrenzen, wird ein Graben mit abgeschrägten Seitenwänden 32, 33 und einer Bodenfläche erhalten.
  • Der Graben 35 kann geätzt werden, bevor die Halbleitergebiete im Innenbereich 111 des Halbleiterbauelements hergestellt werden oder nachdem diese Halbleitergebiete hergestellt werden. Das dritte Halbleitergebiet 12 entlang der Grabenseitenwände 32, 33 wird beispielsweise durch Implantieren und/oder Diffundieren von Dotierstoffatomen in den Halbleiterkörper 100 nach Herstellen des Grabens 31 erzeugt.

Claims (16)

  1. Halbleiterbauelement, das aufweist: einen Halbleiterkörper (100) mit einer ersten Oberfläche (101), einer zweiten Oberfläche (102), einem Innenbereich (111), einem Randbereich (112) und einer Randfläche; ein erster Graben (31), der sich von der ersten Seite (101) im Randbereich (112) in den Halbleiterkörper (100) hinein erstreckt, wobei der erste Graben (31) Seitenwände (32, 33) aufweist, die einander gegenüberliegend angeordnet sind und die relativ zu einer horizontalen Richtung des Halbleiterkörpers (100) abgeschrägt sind; einen pn-Übergang (10) zwischen einem ersten Halbleitergebiet (11) eines ersten Leitungstyps und einem zweiten Halbleitergebiet (21) eines zweiten Leitungstyps, wobei sich der pn-Übergang (10) in einer lateralen Richtung des Halbleiterkörpers (100) im Innenbereich (111) erstreckt, wobei sich das erste Halbleitergebiet (11) in lateraler Richtung bis an den ersten Graben (31) erstreckt und wobei das zweite Halbleitergebiet (21) den ersten Graben (31) umgibt und in lateraler Richtung sich über den ersten Graben hinaus erstreckt; ein drittes Halbleitergebiet (12) des ersten Leitungstyps, das zwischen dem zweiten Halbleitergebiet (21) und einer ersten Seitenwand (32) des ersten Grabens (31) angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem der erste Graben (31) V-förmig ist.
  3. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem sich das dritte Halbleitergebiet (12) entlang der Seitenwände (32, 33) des Grabens (31) erstreckt.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (100) eine Dicke (d2) und der erste Graben (31) eine Tiefe (d1) in der vertikalen Richtung aufweisen, und wobei die Tiefe (d1) geringer ist als 70% der Dicke des Halbleiterkörpers (100), geringer ist als 66% der Dicke des Halbleiterkörpers (100) oder geringer ist als 50% der Dicke (d2) des Halbleiterkörpers (100).
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das zweite Halbleitergebiet (21) eine Dicke in einer vertikalen Richtung des Halbleiterkörpers (100) aufweist und der erste Graben (31) eine Tiefe in der vertikalen Richtung aufweist, und wobei die Tiefe weniger ist als 70%, weniger ist als 66% oder weniger ist als 50% der Dicke des zweiten Halbleitergebiets (21).
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: ein Kanalstoppgebiet (22) des zweiten Leitungstyps, das höher dotiert ist als das zweite Halbleitergebiet (21) und das zwischen dem ersten Graben (31) und der Randfläche entlang der ersten Oberfläche (101) angeordnet ist.
  7. Halbleiterbauelement nach Anspruch 6, das weiterhin aufweist: ein Ladungsträgerquellengebiet (14) des ersten Leitungstyps, das zwischen dem ersten Graben (31) und der Randfläche angeordnet ist, und das an das Kanalstoppgebiet (22) angeschlossen ist.
  8. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: eine Feldstoppgebiet (23) des zweiten Leitungstyps, das beabstandet zu dem ersten Halbleitergebiet (11) in dem zweiten Halbleitergebiet (21) angeordnet ist, und das höher dotiert ist als das zweite Halbleitergebiet (21).
  9. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: einen zweiten Graben (35) der sich ausgehend von der ersten Oberfläche (101) zwischen dem ersten Graben (31) und der Randfläche (103) in den Halbleiterkörper (100) hinein erstreckt, wobei der zweite Graben (35) beabstandet zu dem ersten Graben (31) und beabstandet zu der Randfläche (103) angeordnet ist; ein weiteres Kanalstoppgebiet (15) des ersten Leitungstyps, das zwischen dem zweiten Graben (35) und der Randfläche (103) entlang der ersten Oberfläche (101) angeordnet ist.
  10. Halbleiterbauelement nach Anspruch 9, das weiterhin aufweist: ein Emittergebiet des ersten Leitungstyps, das in einer vertikalen Richtung des Halbleiterkörpers (100) beabstandet zu dem ersten Halbleitergebiet (11) angeordnet ist und das im Innenbereich (111) und im Randbereich (112) angeordnet ist; ein Verbindungsgebiet (16) des ersten Leitungstyps, das sich im Randbereich (112) zwischen dem Emittergebiet (253) und dem weiteren Kanalstoppgebiet (15) erstreckt.
  11. Halbleiterbauelement nach Anspruch 10, bei dem sich das Verbindungsgebiet (16) entlang der Randfläche (103) erstreckt.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, das als RB-IGBT oder als GTO oder als Thyristor ausgebildet ist.
  13. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, das als vertikale Diode ausgebildet ist, bei der das erste Halbleitergebiet (11) einen Emitter und das zweite Halbleitergebiet (21) eine Basis bildet und die weiterhin aufweist: einen zweiten Emitter (124) des zweiten Leitungstyps, wobei die Basis (21) zwischen dem ersten Emitter (11) und dem zweiten Emitter (124) angeordnet ist.
  14. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, das als vertikaler MOS-Transistor ausgebildet ist, bei dem das erste Halbleitergebiet (11) ein Bodygebiet und das zweite Halbleitergebiet (21) ein Driftgebiet bildet und der weiterhin aufweist: wenigstens ein Sourcegebiet (125) des zweiten Leitungstyps, wobei das Bodygebiet (11) zwischen dem Sourcegebiet (125) und dem Driftgebiet (21) angeordnet ist; wenigstens eine Gateelektrode (61), die benachbart zu dem Bodygebiet (11) angeordnet ist und die dielektrisch gegenüber dem Bodygebiet (11) durch ein Gatedielektrikum (62) isoliert ist; ein Draingebiet (224), wobei das Driftgebiet (21) zwischen dem Draingebiet (224) und dem Bodygebiet (11) angeordnet ist.
  15. Halbleiterbauelement nach Anspruch 14, das als MOSFET ausgebildet ist, wobei das Draingebiet (224) vom zweiten Leitungstyp ist.
  16. Halbleiterbauelement nach Anspruch 14, das als IGBT ausgebildet ist, wobei das Draingebiet (224) vom ersten Leitungstyp ist.
DE102011075601.9A 2010-05-10 2011-05-10 Halbleiterbauelement mit einem graben-randabschluss Active DE102011075601B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/776,866 US8264047B2 (en) 2010-05-10 2010-05-10 Semiconductor component with a trench edge termination
US12/776,866 2010-05-10

Publications (2)

Publication Number Publication Date
DE102011075601A1 DE102011075601A1 (de) 2011-11-10
DE102011075601B4 true DE102011075601B4 (de) 2016-08-04

Family

ID=44803226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011075601.9A Active DE102011075601B4 (de) 2010-05-10 2011-05-10 Halbleiterbauelement mit einem graben-randabschluss

Country Status (3)

Country Link
US (1) US8264047B2 (de)
CN (1) CN102244091B (de)
DE (1) DE102011075601B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5124533B2 (ja) * 2009-06-30 2013-01-23 株式会社日立製作所 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
JP5621334B2 (ja) * 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012209422A (ja) * 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ
US8466492B1 (en) * 2012-01-31 2013-06-18 Infineon Technologies Austria Ag Semiconductor device with edge termination structure
US8896047B2 (en) * 2012-05-22 2014-11-25 Infineon Technologies Ag Termination arrangement for vertical MOSFET
US8884342B2 (en) 2012-08-29 2014-11-11 Infineon Technologies Ag Semiconductor device with a passivation layer
US9006027B2 (en) 2012-09-11 2015-04-14 General Electric Company Systems and methods for terminating junctions in wide bandgap semiconductor devices
WO2014086011A1 (zh) * 2012-12-06 2014-06-12 中国科学院微电子研究所 Rb-igbt的制作方法
KR20140073325A (ko) * 2012-12-06 2014-06-16 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US20160013305A1 (en) * 2013-03-19 2016-01-14 Sharp Kabushiki Kaisha Nitride semiconductor device and method for manufacturing nitride semiconductor device
CN104183642B (zh) * 2013-05-22 2018-09-21 英飞凌科技奥地利有限公司 用于垂直mosfet的终端布置
CN104658907B (zh) * 2013-11-20 2019-03-22 江苏物联网研究发展中心 一种逆阻型绝缘栅型双极晶体管的制作方法
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
CN106328718B (zh) * 2016-11-04 2024-06-25 南京涟沫动漫文化传播有限公司 一种台面二极管
US10355120B2 (en) * 2017-01-18 2019-07-16 QROMIS, Inc. Gallium nitride epitaxial structures for power devices
EP3379580A1 (de) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamanthalbleiteranordnung
DE102017117442B3 (de) 2017-08-01 2019-01-24 Infineon Technologies Ag Transistorbauelement mit Grabenrandabschluss
DE102018102279A1 (de) 2018-02-01 2019-08-01 Infineon Technologies Ag Halbleiterbauelement mit randabschlussbereich
DE102018113573B4 (de) * 2018-06-07 2022-11-03 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Diode mit einem Halbleiterkörper
US11158703B2 (en) 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same
CN111490124B (zh) * 2020-03-30 2022-01-04 杭州电子科技大学 阶梯型微沟槽中子探测器及制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798513A (en) * 1969-12-01 1974-03-19 Hitachi Ltd Semiconductor device having a surface parallel to the {8 100{9 {11 plane and a channel stopper parallel to the {8 111{9 {11 plane
US3806771A (en) * 1969-05-05 1974-04-23 Gen Electric Smoothly beveled semiconductor device with thick glass passivant
DE2541275A1 (de) * 1974-09-18 1976-05-06 Hitachi Ltd Halbleitereinrichtung mit hoher spannungsfestigkeit und verfahren zu ihrer herstellung
US3975221A (en) * 1973-08-29 1976-08-17 American Micro-Systems, Inc. Low capacitance V groove MOS NOR gate and method of manufacture
DE2904769C2 (de) * 1978-02-17 1984-04-05 SILICONIX Inc., 95054 Santa Clara, Calif. V-Nut-MOS-Feldeffekttransistor
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
US4999684A (en) * 1988-05-06 1991-03-12 General Electric Company Symmetrical blocking high voltage breakdown semiconducotr device
DE10224003A1 (de) * 2001-10-30 2003-05-15 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren für ihre Herstellung
US7071537B2 (en) * 2002-05-17 2006-07-04 Ixys Corporation Power device having electrodes on a top surface thereof
US7091557B2 (en) * 2003-03-04 2006-08-15 Infineon Technologies Ag Semiconductor component with increased dielectric strength and/or reduced on resistance
US7187058B2 (en) * 2003-12-16 2007-03-06 Infineon Technologies Ag Semiconductor component having a pn junction and a passivation layer applied on a surface
US20090008723A1 (en) * 2007-07-02 2009-01-08 Infineon Technologies Austria Ag Semiconductor component including an edge termination having a trench and method for producing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374389A (en) 1978-06-06 1983-02-15 General Electric Company High breakdown voltage semiconductor device
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
JP2002533934A (ja) 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 出力半導体構造素子
DE10044960B4 (de) * 2000-09-12 2006-05-18 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleiterbauelements
GB0214618D0 (en) * 2002-06-25 2002-08-07 Koninkl Philips Electronics Nv Semiconductor device with edge structure
US6900523B2 (en) 2002-07-03 2005-05-31 International Rectifier Corporation Termination structure for MOSgated power devices
DE102005061210B4 (de) 2005-12-21 2009-05-14 Infineon Technologies Austria Ag Halbleiterbauelement mit einem vorderseitigen und einem rückseitigen pn-Übergang sowie zugehöriges Herstellungsverfahren
DE102007040755A1 (de) 2007-08-28 2009-03-05 Jens Jacob Lasersintervorrichtung sowie Verfahren zum Herstellen von dreidimensionalen Objekten durch selektives Lasersintern

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806771A (en) * 1969-05-05 1974-04-23 Gen Electric Smoothly beveled semiconductor device with thick glass passivant
US3798513A (en) * 1969-12-01 1974-03-19 Hitachi Ltd Semiconductor device having a surface parallel to the {8 100{9 {11 plane and a channel stopper parallel to the {8 111{9 {11 plane
US3975221A (en) * 1973-08-29 1976-08-17 American Micro-Systems, Inc. Low capacitance V groove MOS NOR gate and method of manufacture
DE2541275A1 (de) * 1974-09-18 1976-05-06 Hitachi Ltd Halbleitereinrichtung mit hoher spannungsfestigkeit und verfahren zu ihrer herstellung
DE2904769C2 (de) * 1978-02-17 1984-04-05 SILICONIX Inc., 95054 Santa Clara, Calif. V-Nut-MOS-Feldeffekttransistor
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
US4999684A (en) * 1988-05-06 1991-03-12 General Electric Company Symmetrical blocking high voltage breakdown semiconducotr device
DE10224003A1 (de) * 2001-10-30 2003-05-15 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren für ihre Herstellung
US7071537B2 (en) * 2002-05-17 2006-07-04 Ixys Corporation Power device having electrodes on a top surface thereof
US7091557B2 (en) * 2003-03-04 2006-08-15 Infineon Technologies Ag Semiconductor component with increased dielectric strength and/or reduced on resistance
US7187058B2 (en) * 2003-12-16 2007-03-06 Infineon Technologies Ag Semiconductor component having a pn junction and a passivation layer applied on a surface
US20090008723A1 (en) * 2007-07-02 2009-01-08 Infineon Technologies Austria Ag Semiconductor component including an edge termination having a trench and method for producing

Also Published As

Publication number Publication date
US20110272735A1 (en) 2011-11-10
DE102011075601A1 (de) 2011-11-10
CN102244091A (zh) 2011-11-16
US8264047B2 (en) 2012-09-11
CN102244091B (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
DE102011075601B4 (de) Halbleiterbauelement mit einem graben-randabschluss
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102018104581A1 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE112013006303B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112015004374T5 (de) Halbleitervorrichtung
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102015121100B4 (de) Halbleiterbauelement mit grabenrandabschluss
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014110648A1 (de) Halbleitervorrichtung mit randabschluss
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative