DE2904769C2 - V-Nut-MOS-Feldeffekttransistor - Google Patents

V-Nut-MOS-Feldeffekttransistor

Info

Publication number
DE2904769C2
DE2904769C2 DE2904769A DE2904769A DE2904769C2 DE 2904769 C2 DE2904769 C2 DE 2904769C2 DE 2904769 A DE2904769 A DE 2904769A DE 2904769 A DE2904769 A DE 2904769A DE 2904769 C2 DE2904769 C2 DE 2904769C2
Authority
DE
Germany
Prior art keywords
layer
groove
junction
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2904769A
Other languages
English (en)
Other versions
DE2904769A1 (de
Inventor
Anthony Salvatore Altiery
Paul Geoffery Gerhard Van Loon
Teong Sin San Jose Calif. Steeve
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of DE2904769A1 publication Critical patent/DE2904769A1/de
Application granted granted Critical
Publication of DE2904769C2 publication Critical patent/DE2904769C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung bezieht sich auf einen V-Nut-MOS-Feldeffekttransistor mit einem Halbleiterkörper, der auf einem Substrat von einem Leitfähigkeitstyp eine erste Schicht vom entgegengesetzten Leitfähigkeitstyp, die mit dem Substrat einen ersten planaren pn-Übergang bildet, und eine zweite Schicht vom ersten Leitfähigkeitstyp, die mit der erstgenanten Schicht einen zweiten planaren pn-Übergang bildet, und mit einer sich von oDen durch die beiden Schichten und die beiden pn-Übergänge hindurch erstreckenden V-Nut, die von einem einen Mesa-Aufbau bildenden tiefen Einschnitt mit Seitenwänden umgeben ist, zu denen sich der erste und der zweite planare pn-Übergang hin erstrecken, sowie mit einer zumindest einen Teil der Oberseite der zweiten Schicht und die Wände der V-Nut bedeckenden Isolierschicht, auf der eine als Gate-Elektrode dienende elektrisch leitende Schicht angebracht ist, sowie mit einer weiteren, von der erwähnten leitenden Schicht getrennten, ohmsche Kontakte mit der ersten und der zweiten Schicht bildenden und als Source-Elektrode dienenden leitenden Schicht
Bei einem bereits bekannten V-Nut-MOS-Feldeffekt ■ transistor dieser Art (GB-PS 13 01 702, Fig. 6(d)) enden die Außenkonturen der einen wesentlichen Teil der Oberseite der zweiten Schicht und die Wände der V-Nut bedeckenden Isolierschicht auf der Oberseite des
ίο Mesa-Aufbaues.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor der zur Rede stehenden Gattung zu schaffen, der einen leicht einstellbaren ohmschen Kontakt zwischen der den Kanal enthaltenden ersten Schicht und der Source-Elektrode sowie eine Feldelektrode an den Isolationjgräben bildenden seitlichen Wänden des Mesa-Aufbaues aufweist
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Isolierschicht sich über die Oberseite der zweiten Schicht hinaus auch auf die Seitenwände des Mesa-Aufbaues erstreckt und daß die weitere leitende Schicht sich zur Bildung einer Feldelektrode über die auf den Seitenwänden des Mesa-Aufbaues angeordnete Isolierschicht und zur Bildung der ohmschen Kontakte mit der ersten und der zweiten Schicht durch die zweite Schicht und den zweiten pn-Übergang hindurch erstreckt.
Dadurch wird insbesondere erreicht, daß der Kontakt mit der ersten Schicht besser ist und leichter herstellbar ist als der entsprechende Kontakt nach der erwähnten bereits bekannten Anordnung eines Feldeffekttransistors. Der bekannte Kontakt müßte auf der Seitenfläche des Mesa-Aufbaues auf der sehr dünnen ersten Schicht hergestellt werden, ohne daß die die Seitenwand des Mesa-Aufbaues übergreifende Metallschicht die benachbarte Drain-Schicht berührt. Diese Schwierigkeit wird durch die Erfindung vermieden.
Möglichkeiten zur vorteilhaften weiteren Ausgestaltung des erfindungsgemäßen Feldeffekttransistors sind in den Ansprüchen 2 und 3 angegeben.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen, welche den Aufbau und die verhältnismäßig leichte Herstellbarkeit eines solchen Feldeffekttransistors veranschaulichen, näher erläutert.
F i g. 1 zeigt einen Aufrißquerschnitt durch einen V-Nut-MOS-Leistungs-Feldeffekttransistor bekannter Art.
F i g. 2 zeigt einen Aufrißquerschnitt einer Ausführungsform eines V-Nut-MOS-Feldeffekttransistors gemaß der Erfindung.
F i g. 3 ist eine Draufsicht auf einen Feldeffekttransistor nach F i g. 2.
Fig.4 zeigt eine Darstellung der Ströme durch ein solches Bauelement für unterschiedliche Gate- und Source/Drain-Spannungen.
F i g. 5A bis 51 veranschaulichen die Verfahrensschritte bei der Herstellung des in den Fig. 2 und 3 dargestellten Bauelements.
F i g. 6 ist ein Aufrißquerschnitt durch eine weitere Ausführungsform des erfindungsgemäßen V-Nut-MOS-Feldeffekttransistor.
Die in den Fig. 2 und 3 dargestellte erste Ausführungsform des erfindungsgemäßen Bauelements umfaßt einen Halbleiterkörper 31 mit den Schichten 32 und 33 gleichen Leitfähigkeitstyps, jedoch unterschiedlicher Fremdstoffkonzentration. Eine Schicht 34 vom entgegengesetzten Leitfähigkeitstyp bildet mit der Schicht 33 einen planaren pn-Übergang 36. Eine zweite
Schicht 37 vom ersten Leitfähigkeitstyp bildet mit der Schicht 34 einen zweiten, planaren pn-übergang 38. Wie weiter unten beschrieben, wird ein diese Schichten und Obergänge aufweisender Halbleiterkörper maskiert und anisotrop geätzt zur Ausbildung einer ersten, sich durch die beiden Gleichrichterübergänge 36 und 38 erstreckenden V-Nut 39 und einer zweiten, sich durch den zweiten Übergang 38 erstreckenden V-Nut 41. Bei dem Ätzvorgang werden außerdem tiefe seitliche Einschnitte 40 gebildet, welche einen erste und zweite V-Nut umgebenden Isolationsgraben darstellen und einen Mesa-Aufbau vorgegeben. Die seitlichen Einschnitte können auch zum Unterteilen eines Halbleiterplättchens in mehrere Einzelelemente verwendet werden.
Bekanntlich wird die Tiefe der Nuten durch die Breite der Maskenöffnungen bestimmt Bei anisotropem Ätzen ist die Angriffsgeschwindigkeit in der Ebene (111) niedrig, und in der Ebene (100) eines Halbleiterkörpers hoch. Daher wird das Plättchen in der Weise vorgegeben, daß die Ebene (100) zur Oberfläche hin weist Der Ätzvorgang ist beendet, sobald ein Scheitel ausgebildet ist da dann keine Oberfläche (100) mehr zur Verfügung steht
Das Bauelement ist mit einer Oxidschicht 42 versehen, welche innerhalb der Nut 39, auf ^er Oberfläche des Halbleiterkörpers und auf den schräg verlaufenden Seitenwänden 45 des Mesa-Aufbaues ausgebildet ist. Die Oxidschicht überlagert jedoch die V-Nut 41. Auf der Oberfläche des Bauelements ist eine Metallschicht aufgebracht, welche in die Nuten 3s! und 41 hineinreicht und sich die schräg verlaufenden Seitenwände 45 des umgebenden Mesa-Aufbaues erstreckt Diese Metallschicht wird dann maskiert und geätzt wobei Metallkontakte 43 gebildet werden, die sich in die Nut 41 hinein erstrecken, in Kontakt mit den Schichten 34 und 37 stehen und eine Source-Halbleiterkörper-Elektrode bilden, welche die Oxidschicht 42 an den Wänden des Mesa-Aufbaues überlagert und eine Feldelektrode 54 bildet. In der V-Nut 39 ist außerdem eine Metallschicht 44 ausgebildet, welche die Oxidschicht 42 überlagert. Die Metallschicht 44 bildet die Gate-Elektrode. Eine Metallschicht oder Elektrode 46 steht in Kontakt mit dem Halbleiterkörper und bildet den Drain-Kontakt. Das Bauelement weist somit eine Source-Halbleiterkörper-Elektrode, eine Gate-Elektrode und eine Drain-Elektrode auf.
Die Arbeitsweise von Halbleiter-Bauelementen des hier beschriebenen Typs ist bekannt. Eine Spannung wird zwischen Source und Drain angelegt, wobei durch Anlegen einer Gate-Spannung ein Inversionsbereich an der Gate-Elektrode innerhalb der Schicht 34 entsteht, welche einen Kanal bildet, der einen StroTidurchgang zwischen der oberen Schicht 37 und dem Halbleiterkörper 31 gestattet.
In Fi g. 4 sind die Strom-Spannungs-Kennlinien eines typischen Bauelements dieser Art dargestellt. An den Kurven sind die Gate-Spannungen angegeben. Die Koordinaten bezeichnen jeweils die Source/Drain-Spannung (Quellen-Senken-Spannung) bzw. den durch das Bauelement fließenden Strom.
In den Fi g. 5A bis 51 sind die Verfahrensschritte bei der Herstellung eines Bauelements des in den Fig. 2 und 3 dargestellten Typs veranschaulicht. Es sei an dieser Stelle ausdrücklich darauf hingewiesen, daß die hier dargestellten Verfahrensschritte nicht das einzig mögliche Herstellungsverfahren zur Ausbildung der verschiedenen Schichten. Zonen und Kontakte darstellen. Auch vermittels anderer Herstellungsverfahren ist ein Feldeffektransistor von erfindungsgemäßem Aufbau, d. h. ein Feldeffekttransistor mit ebenen Übergängen, einer V-nutförmigen Gate-Zone, umgebenden Seitenwänden mit einer Feldelektrode und Kontakt zu Source-Halbleiter über eine V-Nut herstellbar.
Das in den verschiedenen Zeichnungsfiguren dargestellte Plättchen 32 kann beispielsweise aus einem n-Halbmaterial mit einem spezifischen Widerstand von
m 0,007 bis 0,05 Ohm · cm bestehen und wird entsprechend Fig.5A vorgegeben. Auf der Oberfläche des Plättchens 32 wird eine Schicht 33 vom gleichen Leitfähigkeitstyp ausgebildet, vorzugsweise durch epitaxiales Wachstum. Die Schicht 33 kann eine Dicke von etwa 5 μηι, und einen spezifischen Widerstand zwischen 5 und 8 Ohm · cm aufweisen. Die beiden Schichten bilden zusammen den in Fig.5B dargestellten Halbleiterkörper 31.
Als nächstes wird auf der Oberfläche der epitaxialen Schicht 33 durch herkömmliche thermische Oxidation eine dünne Oxidschicht 51 ausgebildet. Die Dicke der Oxidschicht kann angenähert 100 nm betragen. Vermittels Ionenimplantierung durch die Oxidschicht hindurch wird dann eine p-Schicht 34 ausgebildet, die entspre-
chend den F i g. 5C und 5D einen pn-übergang 36 mit der Schicht 33 bildet Die Ladungskonzentration der p-Ionen in der Schicht 34 beträgt angenähert 1013 Atome pro cm2. Anschließend wird die Oxidschicht wieder entfernt Durch herkömmliche η-Diffusion wird
jo in der p-Schicht 34 eine n-Schicht 37 ausgebildet, welche einen zweiten planaren pn-übergang 38 vorgibt. Die p-Schicht selbst diffundiert dabei während der n-Diffusion entsprechend F i g. 5E weiter nach innen.
Als nächstes wird auf der Oberfläche eine Feldoxidschicht 50 ausgebildet, maskiert und geätzt, so daß eine Vielzahl einander benachbarter öffnungen 52 unterschiedlicher Breite und ein die Mesa-Struktur vorgegebener, umgebender Ring 53 entstehen. Dann wird das Plättchen anisotrop geätzt zur Ausbildung von Nuten, und anschließend gereinigt, wodurch der in Fig.5G dargestellte Aufbau erhalten wird. Beim Ätzvorgang entstehen die Nuten 39 und 41 und der umgebende seitliche Einschnitt 40 mit den Seitenwänden 45, durch den die Bauelemente voneinander getrennt werden und jedes Bauelement einen Mesa-Aufbau enthält. Eine Oxidschicht 42 von herkömmlicher Gate-Oxiddicke wird dann entsprechend Fig.5H auf der Oberfläche und den Wänden der Nuten 39 und auf den Seitenwänden 45 ausgebildet, maskiert und geätzt, so daß die V-Nut 41 freigelegt ist. Anschließend wird auf die ganze Oberfläche eine Metallschicht aufgebracht, maskiert und geätzt, um die verschiedenen Elektroden, nämlich die Feldelektroden 54 über der Oxidschicht an den Seitenwänden des Mesa-Aufbaues, den Kontakt 43 mit Source-Halbleiterkörper und die die Gate-Elektrode vorgebende Metallschicht 44 auszubilden. Diese Metallschicht kann aus Aluminium oder einem für diesen Anwendungszweck geeigneten anderen Metall bestehen. Vorzugsweise wird das Bauelement anschließend durch Aufbringen einer Glaspassivierungsschicht auf die Oberfläche passiviert.
In F i g. 6 ist eine Ausführungsform dargestellt, welche eier nach den Fig.2 und 3 ähnlich ist. Einander entsprechende Teile sind hier wiederum mit den gleichen Bezugszeichen bezeichnet. Bei dem Bauelement von F i g. 6 ist für den Kontakt zur Source und Halbleiterkörper keine V-Nut vorgesehen, sondern der Kontakt wird hergestellt durch Ausbilden eines
Fensters 61 in der Oxidschicht 42 und Autbringen eines Metallkomakts 62, welcher die schräg verlaufenden Seitenwände 45 überlagert und in Kontakt mit der Oberseite der Schicht 37 kommt. Durch Erhitzen des Plättchens wird dann das Kontaktmetall 62 wie bei 63 in der Zeichnung dargestellt in das Plättchen legiert, wobei es in Kontakt mit der mittleren Schicht, d. h. der Schicht 34 des Halbleiterkörpers gelangt. Diese Legierungsbehandlung kann vor Ausbildung der Metallelektroden durch Fotomaskierungstechniken oder auch im An-Schluß an diese erfolgen.
Bekanntlich bildet ein Aluminiumüberschuß eine Senke, in welcher sich Silizium auflöst, bis das Aluminium gesättigt worden ist. Bei der Transisiorherstellung tritt oft dieser unerwünschte Legierungseffekt auf und ruft tiefe Legierungsgruben hervor, wobei verhältnismäßig flache Gebilde wie z. B. Emitter-Basis-Übergänge in vielen Fällen aufgrund derartiger Gruben kurzgeschlossen werden. So weit es konstruktiv möglich ist, werden daher die Metallelektroden in der Weise verjüngt, daß das Kontaktfenster von großen Aluminiumkörpern abgesetzt ist. Das Legieren erfolgt nach Vorgabe der Metallelektroden und Leiter durch Fotomaskierung:.- und Ätzverfahren. Andere Möglichkeiten bestehen im Ansatz bestimmter Silizium-Aluminium-Verhältnisse bei der Metallaufdampfung, um die Metall/Plättchen-Grenzfläche vor dem Legieren zu sättigen.
Bei der in F i g. 6 dargestellten Ausführungsform des Transistors wird der Legierungsgrubeneffekt absichtlich angewandt, indem zugelassen wird, daß sich das im Kontaktfenster befindliche Silizium in einen großen Aluminiumkörper auflöst. Die auf diese Weise erhaltenen Legierungsgruben sind ausreichend tief, durchdringen den Obcrflächenbcrcich und kontaktieren den mittleren Bereich, wobei elektrischer Kontakt zu beiden hergestellt wird. Die Tiefe derartiger Legierungsgruben wird durch die Zeit und die Temperatur vorgegeben. In allen Punkten entsprechen Aufbau und Arbeitsweise des Bauelements denen der vorstehend beschriebenen ersten Ausführungsform.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. V-Nut-MOS-Feldeffekttransistor mit einem Halbleiterkörper, der auf einem Substrat von einem Leitfähigkeitstyp eine erste Schicht vom entgegengesetzten Leitfähigkeitstyp, die mit dem Substrat einen ersten planaren pn-übergang bildet, und eine zweite Schicht vom ersten Leitfähigkeitstyp, die mit der erstgenannten Schicht einen zweiten planaren pn-Übergang bildet, und mit einer sich von oben durch die beiden Schichten und die beiden pn-Übergänge hindurch erstreckenden V-Nut, die von einem einen Mesa-Aufbau bildenden tiefen Einschnitt mit Seiten wänden umgeben ist, zu denen sich der erste und der zweite planare pn-Übergang hin erstreckst sowie mit einer zumindest einen Teil der Oberseite der zweiten Schicht und die Wände der V-Nut bedeckenden Isolierschicht, auf der eine als Gate-Elektrode dienende elektrisch leitende Schicht angebracht ist, sowie mit einer weiteren, von der erwähnten leitenden Schicht getrennten, ohmsche Kontakte mit der ersten und der zweiten Schicht bildenden und als Source-Elektrode dienenden leitenden Schicht, dadurch gekennzeichnet, daß die Isolierschicht (42) sich über die Oberseite der zweiten Schicht (37) hinaus auch auf die Seitenwände (45) des Mesa-Aufbaues erstreckt und daß die weitere leitende Schicht sich zur Bildung einer Feldelektrode (54) über die auf den Seitenwänden (45) des Mesa-Aufbaues angeordnete Isolierschicht und zur Bildung der ohmschen Kontakte mit der ersten und der zweiten Schicht (34,37) durch die zweite Schicht (37) und den zweiten pn-Übergang (38) hindurch erstreckt.
2. V-Nut-MOS-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die mit der der ersten und zweiten Schicht (34, 37) in Kontakt stehende Source-Elektrode (43) durch eine Metallschicht auf den Wänden einer sich von oben durch den zweiten pn-Übergang (38) hindurch erstreckenden zusätzlichen V-Nut (41) gebildet ist (F i g. 2).
3. V-Nut-MOS-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die mit der ersten und zweiten Schicht (34, 37) in Kontakt stehende Source-Elektrode (62, 63) durch Einlegieren in den Halbleiterkörper von oben her durch den zweiten pn-Übergang (38) hergestellt ist (F i g. 6).
DE2904769A 1978-02-17 1979-02-08 V-Nut-MOS-Feldeffekttransistor Expired DE2904769C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/878,685 US4219835A (en) 1978-02-17 1978-02-17 VMOS Mesa structure and manufacturing process

Publications (2)

Publication Number Publication Date
DE2904769A1 DE2904769A1 (de) 1979-08-23
DE2904769C2 true DE2904769C2 (de) 1984-04-05

Family

ID=25372576

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2904769A Expired DE2904769C2 (de) 1978-02-17 1979-02-08 V-Nut-MOS-Feldeffekttransistor

Country Status (5)

Country Link
US (1) US4219835A (de)
JP (1) JPS54125987A (de)
DE (1) DE2904769C2 (de)
FR (1) FR2417855A1 (de)
GB (1) GB2014787B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011075601B4 (de) * 2010-05-10 2016-08-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem graben-randabschluss

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2855972C2 (de) * 1978-12-23 1984-09-27 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung
US4269636A (en) * 1978-12-29 1981-05-26 Harris Corporation Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
US4502208A (en) * 1979-01-02 1985-03-05 Texas Instruments Incorporated Method of making high density VMOS electrically-programmable ROM
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
DE2930780C2 (de) * 1979-07-28 1982-05-27 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zur Herstellung eines VMOS-Transistors
JPS5681974A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
JPS56165360A (en) * 1980-05-23 1981-12-18 Matsushita Electronics Corp Manufacture of semiconductor device
US4379305A (en) * 1980-05-29 1983-04-05 General Instrument Corp. Mesh gate V-MOS power FET
GB2080616A (en) * 1980-07-21 1982-02-03 Siliconix Inc Power semiconductor devices
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
GB2103419A (en) * 1981-08-04 1983-02-16 Siliconix Inc Field effect transistor with metal source
DE3132955A1 (de) * 1981-08-20 1983-03-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Feldeffekttransistor und verfahren zu seiner herstellung
JPS5868044U (ja) * 1981-10-30 1983-05-09 日産自動車株式会社 Ｍｏｓ半導体装置
DE3240162C2 (de) * 1982-01-04 1996-08-01 Gen Electric Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
US4598461A (en) * 1982-01-04 1986-07-08 General Electric Company Methods of making self-aligned power MOSFET with integral source-base short
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
JPS598374A (ja) * 1982-07-05 1984-01-17 Matsushita Electronics Corp 縦型構造電界効果トランジスタの製造方法
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
US4636823A (en) * 1984-06-05 1987-01-13 California Institute Of Technology Vertical Schottky barrier gate field-effect transistor in GaAs/GaAlAs
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5534106A (en) * 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
US5550399A (en) * 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
US5648670A (en) * 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5601687A (en) * 1995-09-11 1997-02-11 The United States Of America As Represented By The Secretary Of The Air Force Mask design
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6214127B1 (en) 1998-02-04 2001-04-10 Micron Technology, Inc. Methods of processing electronic device workpieces and methods of positioning electronic device workpieces within a workpiece carrier
US6380027B2 (en) 1999-01-04 2002-04-30 International Business Machines Corporation Dual tox trench dram structures and process using V-groove
CN100365808C (zh) 1999-03-31 2008-01-30 精工爱普生株式会社 窄间距用连接器、静电传动器、压电传动器和喷墨头
DE10040458B4 (de) * 2000-08-18 2015-08-27 Infineon Technologies Ag Vertikaler Feldeffekt-Transistor und Verfahren zu dessen Herstellung
US6777745B2 (en) * 2001-06-14 2004-08-17 General Semiconductor, Inc. Symmetric trench MOSFET device and method of making same
JP4865166B2 (ja) 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US7316965B2 (en) * 2005-06-21 2008-01-08 Freescale Semiconductor, Inc. Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level
US20060286706A1 (en) * 2005-06-21 2006-12-21 Salian Arvind S Method of making a substrate contact for a capped MEMS at the package level
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2013042117A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
CN103337523B (zh) * 2013-06-19 2016-03-02 张家港凯思半导体有限公司 一种斜沟槽超势垒整流器件及其制造方法
US10134839B2 (en) * 2015-05-08 2018-11-20 Raytheon Company Field effect transistor structure having notched mesa

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1301702A (de) * 1969-01-27 1973-01-04
US4092660A (en) * 1974-09-16 1978-05-30 Texas Instruments Incorporated High power field effect transistor
US4145703A (en) * 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011075601B4 (de) * 2010-05-10 2016-08-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem graben-randabschluss

Also Published As

Publication number Publication date
FR2417855A1 (fr) 1979-09-14
JPS54125987A (en) 1979-09-29
GB2014787B (en) 1982-04-28
US4219835A (en) 1980-08-26
FR2417855B1 (de) 1982-06-11
GB2014787A (en) 1979-08-30
DE2904769A1 (de) 1979-08-23

Similar Documents

Publication Publication Date Title
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2916364C2 (de)
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE2745857C2 (de)
DE3245064C2 (de)
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE4042163C2 (de) Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE3241184C2 (de) Leistungs-MOS-FET
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE2503864C3 (de) Halbleiterbauelement
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE2109928A1 (de) Feldeffekt Transistor
DE3940388C2 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee