DE2541275A1

DE2541275A1 - Halbleitereinrichtung mit hoher spannungsfestigkeit und verfahren zu ihrer herstellung

Info

Publication number: DE2541275A1
Application number: DE19752541275
Authority: DE
Inventors: Yutaka Misawa; Takuzo Ogawa; Masahiro Okamura; Tomoyuki Tanaka
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1974-09-18
Filing date: 1975-09-16
Publication date: 1976-05-06
Also published as: JPS5133978A; DE2541275C3; DE2541275B2; JPS5719869B2; US4040084A

Description

Halbleiter einrichtlang mit hoher Spannungsfestigkeit land Verfahren zu ihrer Herstellung

Die Erfindung bezieht sich auf Halbleitereinrichtungen wie etwa Dioden, Transistoren, Thyristoren usw. und betrifft insbesondere eine Halbleitereinrichtung mit hoher Spannungsfestigkeit sowie ein Verfahren zu ihrer Herstellung.

Halbleitereinrichtungen teilt man je nach der Struktur des zwischen den P- und N-Zonen bestehenden PN-Übergangs in solche des Planar-Typs, des Mesa-Typs und des Abschrägungs-Typs ein. Beim Planar-Typ treten die Ränder sämtlicher PN-Übergänge an einer der Hauptoberflächen aus, während sie beim Mesa-Typ an der nach unten geätzten Oberfläche am Rand einer der Hauptoberflächen austreten. Bei dem Abschrägungs-Typ treten die Ränder der PN-Übergänge an der die beiden Hauptoberflächen miteinander verbindenden Seitenfläche aus, wobei sie auf diese Seitenfläche rechtwinklig oder schräg treffen. Bauformen des Planar- und des Mesa-Typs eignen sich für denjenigen Fall, bei dem zahlreiche Einzelstücke von einer großflächigen Halbleiterplatte erzeugt werden, und werden in Halbleitereinrichtungen für kleine Leistungen bevorzugt. Demgegenüber eignet sich die Bauform des Abschrägungs-Typs für eine Leistungs-Halbleitereinrichtung, die mit einem Substrat größerer Fläche versehen sein muß.

Die freiliegenden Ränder des PN-Übergangs sind aktiv und werden daher leicht durch die Atmosphäre beeinflußt. Aus diesem Grund werden die freiliegenden Ränder und ihre Nachbarbereiche zur

609819/0772

Passivierung mit einem Isolationsmaterial bedeckt. Der isolierende Überzug wird als Passivierungsfilm bezeichnet. Bei der Herstellung von Halbleitereinrichtungen des Planar- und des Mesa-Typs kann der Passivierungsfilm gebildet werden, bevor die großflächige Halbleiterplatte in die große Anzahl von Einzelelementen zerteilt wird, so daß die Erzeugung des Passivierungsfilms stark erleichtert wird. Dagegen darf der Passivierungsfilm bei der Herstellung von Halbleitereinrxchtungen des Abschrägungs-Typs erst gebildet werden, nachdem die Halbleiterplatte in die einzelnen Einheiten zerteilt worden ist» Um einen Passivierungsfilm auf der beabsichtigten Fläche eines kleinen Halbleiterelements mit hoher Genauigkeit anzubringen, ist hoher technischer und Arbeits-Aufwand erforderlich. Die Bildung eines Passivierungsfilms ist daher bei der Herstellung von Halbleitereinrichtungen des Abschrägungs-Typs viel schwieriger als bei der Herstellung von Einrichtungen nach dem Planar- und d»n Mesa-Typ, so daß die Ergiebigkeit bei der Bearbeitung von Einrichtungen des Abschrägungs-Typs sehr gering ist.

Im folgenden sollen die Spannungsfestiglieiten der verschiedenen Typen untersucht werden. Bei einer Planar-Halbleitereinrichtung weist der PN-Übergang gewisse nahezu rechtwinklig gebogene Abschnitte auf, an denen sich das elektrische Feld konzentriert; da die Bereiche auf beiden Seiten des Pli-Übergangs in der Umgebung ihres freiliegenden Randes hohe Storstoffkonzentration ' aufweisen, ist die Ausdehnunung der Verarmungsschicht in die Nähe des freiliegenden Randes gering. Aus diesen Gründen ist es sehr schwierig, eine Halbleitereinrichtung des Planar-Typs mit hoher Spannungsfestigkeit herzustellen. Gewöhnlich liegt die Spannungsfestigkeit einer Planar-Halbleitereinrichtung bei 300 bis 400 V. Um e in en Planar- Auf bau mit höherer Spannungsfestigkeit zu erreichen, ist es erforderlich, eine als Schutzring bezeichnete Zone zu formen, die den freiliegenden Rand des PN-Übergangs umgibt. Je höher die Spannungsfestigkeit ist, die erzielt werden soll, desto größer ist die Anzahl an erforderlichen Schutzringen. Daher ist der Fall, daß eine Halbleitereinrichtung mit hoher Spannungsfestigkeit im Planar-Aufbau hergestellt werden soll, mit dem Nachteil verbunden, öaß die Abmessungen der

609819/0772

Einrichtung zu groß werden.

Eine Halbleitereinrichtung des Mesa-Typs kann Spannungen von etwa 600 V aushalten, da sie in dem PN-Übergang keine geknickten Bereiche aufweist und da die Störstoffkonzentrationen in den .Zonen auf beiden Seiten des PN-Übergangs nahe ihrer freiliegenden Ränder niedriger sind als bei der Planar-Einrichtung. Um einen Mesa-Aufbau mit höherer Spannungsfestigkeit zu erzielen, muß der Bereich der freiliegenden Oberfläche der hoch-resistiven Zwischenschicht oder die Tiefe der Ätzung erhöht werden. Diese Maßnahmen führen jedoch zu dem Nachteil, daß die sich ergebende Einrichtung zu große Abmessungen bekommt bzw. daß die Stromleitungsfläche verringert wird. Die nach unten geätzte Fläche der Mesa-Einrichtung ist nämlich derart geneigt, daß die Flächen von zu dem PN-Übergang parallelen Querschnitten durch den Bereich niedriger Störstoffkonzentration, die allmählich abnehmende Höhe haben, allmählich zunehmen (Aufbau mit negativer Abschrägung) . Liegt der Rand des PN-Übergangs an einer derartigen geneigten Fläche frei, so ist die Spannungsfestigkeit umso größer, je kleiner der Neigungswinkel wird. Um also einen Mesa-Aufbau mit höherer Spannungsfestigkeit zu erzielen, muß der Neigungswinkel der nach unten geätzten, schrägen Fläche kleiner gemacht werden. Indem aber dieserWinkel verringert wird, nehmen die Abmessungen der geneigten Fläche zu. Dies führt zu dem Nachteil, daß die Abmessungen der sich ergebenden Einrichtung ähnlich wie bei dem Planar-Aufbau zu groß werden. Ist andererseits die Atzung zu tief, so läßt sich kein Massen-Herstellverfahren mehr durchführen, bei dem eine großflächige Halbleiterplatte nach ihrer Ausrüstung mit PN-Übergängen, Passivierungsfilmen und Elektroden in eine große Anzahl von einzelnen Einheiten zerlegt wird. Im Falle der Massenherstellung ist es erforderlich, daß auch nach Durchführung der erforderlichen Ätzung die dünnsten Teile der Halbleiterplatte, d.h. diejenigen Teile, die die einzelnen Einheiten miteinander verbinden, eine Dicke von mindestens 50 um haben. Ein Halbleitersubstrat mit geringerer Stärke läßt sich nicht als großflächige Platte verwenden, da es sich während der verschiedenen Bearbeitungsgänge leicht verzieht und bricht. Um das Substrat starr genug zu machen, ist

609819/077 2

es also erforderlich, die Dicke der Platte und insbesondere der hoch-resistiven Schicht zu erhöhen. Eine Erhöhung der Dicke dieser Widerstandsschicht geht aber mit Verschlechterungen der Eigenschaften einher, etwa mit einer Erhöhung der internen Leistungsverluste und einer Verringerung der Ansprechgeschwindigkeit.

Bei dem Abschrägungs-Aufbau ist die Seitenfläche, an der der Rand des PN-Übergangs erscheint, derart abgeschrägt, daß die Fläche des zum PN-Übergang parallelen Querschnitts durch die Zone hoher Stör stoff konzentration groß ε--in kann (Aufbau mit positiver Abschrägung) und es sich erübrigt, den Abschrägungswinkel der schrägen Seitenfläche so wie t>ei dem Mesa-Aufbau zu verringern. Daher läßt sich die Spannung::festigkeit erhöhen, ohne die Abmessungen der Einrichtung zu vergrößern. Trotzdem bleibt in diesem Fall der Nachteil bestehen, daß sich das oben erwähnte Massenprodulrtionsverfahren nicht anwenden läßt.

Der Erfindung liegt generell die Aufgabe zugrunde, Nachteile, wie sie bei Halbleitereinrichtungen nach den Stand der Technik anzutreffen sind, zu vermeiden oder wenigstens zu verringern. In Anbetracht der obigen Ausführungen kann eSne speziellere Aufgabe der Erfindung darin gesehen werden, eine Halbleitereinrichtung, die hohe Spannungfestigkeit aufweist, und sich mit hoher Ausbeute in einem für Massenproduktion geeigneten Verfahren herstellen läßt, sowie ein Verfahren zur Herstellung einer derartigen Halbleitereinrichtung zu schaffen.

Zur Lösung dieser Aufgabe vermittelt die Erfindung ein Halbleitersubstrat mit zwei einander entgegengesetzten Haupt oberflächen, einer die beiden Hauptoberflächen miteinander verbindenden Seitenfläche, mindestens einem zwischen den ate.uptoberflächen gebildeten PN-Übergang und einer sich nach uniten verjüngenden Ringnut, die in den Randabschnitt einer der Hauptoberflächen geschnitten ist, an der die Zone hoher Stör st off konzentration auf einer Seite des PN-Übergangs freiliegt, wobei der PN-Übergang längs der einen Hauptoberfläche und der Fläc&e der Ringnut gebildet ist und der an der Seitenfläche erscheinende Randbereich des PN7

6098 19/0772

gangs die Seitenfläche derart trifft, daß der Auftreffwinkel in der Zone hoher Störstoffkonzentration stumpf ist.

Nach dem erfindungsgemäßen Verfahren zur Herstellung einer derartigen Halbleitereinrichtung wird in einer der Hauptoberflächen des Substrats eine erste Nut erzeugt, die sich nach unten verjüngt und den als Funktionsbereich arbeitenden Bereich umgibt, der Randbereich des PN-Übergangs durch Eindiffundieren von Störstoff von der Oberfläche der ersten Nut aus gebildet, um die Spannungsfestigkeit des Funktionsbereichs zu erhöhen, sowie um die erste Nut herum eine zweite Nut geformt, um den Rand des Umfangsteils des PN-Übergangs freizulegen.

Konkreter gesagt, besteht ein Merkmal der vorliegenden Erfindung darin, daß die erste Nut und die zweite Nut so geformt werden, daß der Rand des Umfangsteils des durch Eindiffundieren von Störstoff von der Oberfläche der ersten Nut aus gebildeten PN-Übergangs mit der Oberfläche der zweiten Nut auf der Seite der Zone hoher Störstoffkonzentration einen stumpfen Winkel bildet.

Nach dieser Erfindung läßt sich eine Vielzahl von Halbleitereinrichtungen, bei denen die Ränder der Ebfangsabschnitte der zur Erhöhung der Spannungsfestigkeit vorgesehenen jeweiligen PN-Übergänge an der postiven Abschrägung liegen, in einer großflächigen Halbleiterplatte formen, wobei die erforderlichen Behandlungen an der Platte ausgeführt werden und die Platte anschließend in die einzelnen Halbleitereinrichtungen zerteilt wird.

Im folgenden sollen bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert werden. In den Zeichnungen zeigen

Fig. 1 einen schematischen Querschnitt durch eine

Halbleitereinrichtung mit hoher Spannungsfestigkeit als erstes Ausführtsngsbeispiel der Erfindung; Fig. 2a bis 2g Verfahrensschritte bei der Herstellung der

Halbleitereinrichtung nach Fig. 1;

Fig. 3 einen vergrößerten Teilschnitt durch eine Halbleitereinrichtung zur Erläuterung der erfindungs-609819/0772

gemäßen Wirkung; und

Fig. 4 und 5 schematische Querschnitte durch ein zweites bzw. ein drittes Ausführungsbeispiel einer Halbleitereinrichtung mit hoher Spannimgsfestigkeit.

Fig. 1 zeigt einen Querschnitt durch einen NPN-Transistor gemäß einem ersten Ausführungsbeispiel der Erfindung. Wie in Fig. 1 gezeigt, hat ein Halbleitersubstrat 1 zv/ei Hauptoberflächen 11 und

12 und eine diese verbindende Seitenfläche 13. In den Randbereich einer der Hauptoberflächen, nämlich der Fläche 11, ist eine sich nach unten verjüngende, d.h. keilförmige Ringnut 14 eingeschnitten. In dem Substrat 1 ist eine N-leitende Emitterschicht ME geformt, deren Oberfläche an der Hauptoberfläche 11 freiliegt.. Ferner ist in dem Substrat 1 eine P-leitende Basisschicht PB geformt, die mit der Emitter schicht NE in Berührung steht und mit dieser einen Emitter-Übergang JE bildet, wobei die Oberfläche der Basisschicht PB an der Hauptoberfläche 11, der Oberfläche der Nut 14 und der Seitenfläche 13 freiliegt. In Berührung mit der Basisschicht PB ist ferner in dem Substrat 1 eine N-leitende Kollektorschicht NC ausgebildet, die mit der Basisschicht einen Kollektorübergang JC bildet und deren Oberfläche an der Seitenfläche 13 freiliegt. In dem Substrat 1 ist ferner eine Schicht N⁺ geformt, deren Störstoffkonzentration größer ist als in der Kollektorschicht NC und deren Oberfläche an der Hauptoberfläche 12 und an der Seitenfläche 13 freiliegt. Mit der Oberfläche der Emitterschicht NE an der Hauptoberfläche 11 steht eine Emitterelektrode 2 in ohmschem Kontakt. Eine Basiselektrode 3 steht in ohmschem Kontakt mit der Oberfläche der Basisschicht PB an der Hauptoberfläche 11, und eine Kollektorelektrode 4 steht in ohmschem Kontakt mit der Oberfläche der Schicht N⁺ an der Hauptoberfläche 12. Die Seitenfläche

13 weist einen abgeschrägten Teil 131 auf, der mit einer Isolation 5, etwa Glas, überzogen ist. Die Schichten NC und N⁺ können gemeinsam als N-leitende Kollektorschicht betrachtet werden; in der vorliegenden Beschreibung werden sie jedoch getrennt behandelt. Der Kollektorübergang JC ist ein PN-Übergang, der zur Erhöhung der Spannungsfestigkeit des Transformators vorgesehen ist und längs der Haupt oberfläche 11 und der Fläche der Nut 14 gebildet ist. Der Kollektorübergang JC umfaßt dabei einen zur Hauptober-

609819/07 7 2

fläche 11 parallelen ebenen Abschnitt JC1 und einen unter der Nut 14 gekrümmten Randabschnitt JC2. Die Seitenfläche 13 besteht aus dem oben erwähnten abgeschrägten Teil 131 und einem vertikalen Teil 132. Der vertikale Teil 132 schließt an die Hauptoberfläche 12 an und verläuft rechtwinklig zu ihr, während der abgeschrägte Teil 131 eine derartige Neigung hat, daß der Winkel zwischen der Außenkante des gekrümmten Abschnitts JC2 des Kollektorübergangs JC und dem abgeschrägten Teil 131 in der Zone hoher Störstoffkonzentration (d.h. in der Basisschicht PB nach Fig. 1) größer ist als in der Zone niedriger Störstoffkonzentration (d.h. in der Kollektorschicht NC nach Fig. 1).

Bei diesem Aufbau dient der senkrechte Teil 132 der Seitenfläche 13 als Verbindungsteil zwischen den einzelnen Halbleitereinheiten, bevor diese - wie weiter unten beschrieben - voneinander getrennt werden; daher können die erforderlichen Bearbeitungen wie etwa die Bildung der PN-Übergänge, der Passivierungsfilme und der Elektroden auf einer großflächigen Halbleitertafel durchgeführt werden, bevor diese in zahlreiche einzelne Einheiten zerteilt wird. Dieses erfindungsgemäße Fertigungsverfahren läßt sich auf Massenproduktionssysteme anwenden, das auf dem hier angesprochenen Gebiet von großem Wert ist. Da ferner der Kollektorübergang JC, bei dem es sich um einen PN-Übergang zur Erhöhung der Spannungsfestigkeit handelt, aus dem ebenen Abschnitt JC1 und dem gekrümmten Abschnitt JC2 besteht und der Rand des gekrümmten Abschnitts JC2 bei dem Aufbau mit positiver Abschrägung an dem abgeschrägten Teil 131 der Seitenfläche 13 freiliegt, läßt sich die Spannungsfestigkeit ohne Verringerung der Stromleitungsfläche erhöhen. _s

Im folgenden soll das Verfahren zur Herstellung des in Fig. 1 gezeigten NPN-Transistors anhand von Fig. 2a bis 2g erläutert werden. Zunächst wird eine Siliciumplatte 21 des N-Typs mit einem· spezifischen Widerstand von etwa 100 ncm und mit zwei Hauptoberflächen hergestellt, deren Orientierung in der Ebene (100) liegt (Fig. 2a). Etwa durch Eindiffundieren von Phosphor in die Hauptoberfläche 211 der Siliciumplatte 21 wird eine N⁺- Schicht 213 mit geringem Widerstand gebildet (Fig. 2b). An der anderen Hauptoberfläche 212 der Siliciumplatte 21 wird durch

609819/077?

-8- 2541775

selektive Ätzung unter Verwendung einer (im folgenden als alkalische Lösung "bezeichneten) Ätzlösung, die als Hauptbestandteile Kaliumhydroxid und Isopropylalkohol enthält, eine erste keilförmige Ringnut 214 geformt (Fig. 2c). In Wirklichkeit wird an der Oberfläche 212 gewöhnlich eine Vielzahl derartiger Ringnuten geformt, die entsprechend viele Funktionselemente, etwa Transistoren, bilden; der Einfachheit halber ist jedoch in Fig. 2c bis 2g nur eine einzige derartige Ringnut 214 gezeigt. Längs dieser ersten Ringnut wird eine Diffusionsschicht 215 des P-Typs in die Siliciumplatte 21 beispielsweise durch Eindiffundieren von Bor von der Oberfläche der Nut 214 aus eingebracht (Fig. 2d). Eine an die Diffusionsschicht 215 angrenzende Diffusionsschicht

216 ebenfalls des P-Typs wird beispielsweise wiederum durch Eindiffundieren von Bor in den von der Diffusionsschicht 215 umgebenen Teil der Hauptoberfläche 212 der Siliciumplatte 21 eingebracht, und in die Diffusionsschicht 216 wird beispielsweise durch Eindiffundieren von Phosphor eine weitere Diffusionsschicht

217 des N-Typs eingebracht (Fig. 2e). Somit entsteht zwischen der N-Zone der Siliciumplatte 21 und den Diffusionsschichten und 216 ein PN-Übergang JC, der aus einem zu der Hauptoberfläche 212 im wesentlichen parallelen ebenen Abschnitt und einem längs der Nut 214 gekrümmten Abschnitt besteht. Die N-Zone der Siliciumplatte 21 und die Schicht 213 niedrigen Widerstandes dienen als Kollektor, die Diffusionsschichten 215 und 216 als Basis und die Diffusionsschicht 217 als Kollektor. In der Hauptoberfläche 212 wird durch Ätzen unter Verwendung der oben erwähnten alkalischen Lösung eine zweite keilförmige Ringnut 218 gebildet, die die erste Nut 214 umgibt (Fig. 2f). Die zweite Nut 218 wird derart geformt, daß die Außenkante des gekrümmten Abschnitts des PN-Übergangs JC an der inneren schrägen Wand der zweiten keilförmigen Nut 218 freiliegt. Die tiefste Stelle der zweiten Nut 218 kann die N⁺-Schicht 213 erreichen; der dünnste Teil der Platte 21 (an der untersten Stelle der zweiten Nut 218) muß jedoch bei der Platte als Siliciumtafel starr genug sein, d.h. dieser Teil muß mindestens 50 um dick sein. Die Oberfläche der zweiten Nut 218 wird beispielsweise mit einer Glasschicht 22 überzogen, und auf den Hauptoberflächen werden eine Emitterelektrode 23, eine Basiselektrode 24 und eine Kollektorelektrode 25 vorgesehen (Fig. 2g).

609819/077?

2541775

Schließlich wird die Siliciumplatte 21 längs der strichpunktierten Linie zerschnitten, um die in Fig. 1 gezeigte Halbleitereinrichtung mit hoher Spannungsfestigkeit zu erhalten.

Nach dem oben beschriebenen Verfahren lassen sich Halbleitereinrichtungen mit hoher Reproduzierbarkeit und hoher Spannungsfestigkeit herstellen, bei denen der Rand des zur Erhöhung der Spannungsfestigkeit dienenden PN-Übergangs in der positven Abschrägimg liegt. Einzelheiten des Aufbaus der erfindungsgernäßen Halbleitereinrichtung sollen im folgenden anhand fön Fig. 3 beschrieben werden. Fig. 3 zeigt dabei eine vergrößerte Darstellung eines Teils der Halbleitereinrichtung nach Fig. 1 nahe den beiden Nuten, v/obei die Glasschicht 22 und die Elektroden der Einfachheit halber weggelassen sind. Erfolgt die selektive Ätzung der Hauptoberfläche 212 der Siliciumplatte 21, die eine Flächenorientierung von (100) hat, mittels der oben beschriebenen alkalischen Lösung, so stellt sich der Winkel zwischen der Oberfläche 212 und der abgeschrägten Fläche der sich ergebenden keilförmigen Nut auf etwa 55° ein. Der durch Eindiffundieren von Störstoff von der Oberfläche der ersten Nut 214 aus gebildete gekrümmte Abschnitt JC2 des PN-Übergangs JC besteht aus zwei schrägen Flächen JC21 und JC22, die die Hauptoberfläche 212 unter einem Winkel von etwa 55° treffen, sowie eine* gekrümmten Oberfläche JC23, die die beiden schrägen Flächen JC21 und JC22 miteinander verbindet und einen Krümmungsradius hat, der gleich der Tiefe xj der Diffusionsschicht 215 ist. Daraus ergibt sich der Winkel β zwischen der äußeren schrägen Fläche JC22 des PN-Übergangs JC und der inneren schrägen Fläche der zweiten Nut 218 wie folgt:

ß = 35°...70° für χ im Bereich von 0 bis 0,48 xj; β & 70° für χ im Bereich von 0,48 xj bis

(0,48 xj + 1,22 y),

wobei χ der Abstand zwischen der Stelle ist, an der die schräge Fläche JC22 die Hauptoberfläche 212 trifft, und derjenigen Stelle, an der die innere schräge Fläche der zweiten Nut die Hauptoberfläche 212 trifft, während y die Tiefe der ersten Nut 214 ist.

Sind beispielsweise χΛ = 50 um und y = 50 μια, so ist ß **> 35°...70°

609819/0772

-ίο- 2541775

für χ im Bereich von O bis 2 _um und β *& 70° für χ im Bereich von 24 bis 85 Mm. Dies bedeutet, daß der Winkel β konstant gehalten werden kann, selbst wenn die Lage der zweiten Nut innerhalb einer Toleranz von etwa 60 μπι verschoben wird, und daß sich insbesondere ein bevorzugter Aufbau mit einem Winkel 0 = 70⁰ mit hoher Reproduzierbarkeit ohne weiteres für alle Bauformen mit positiver Abschrägung erreichen läßt, in denen die Seite des PN-Übergangs mit hoher Störstoffkonzentration eine größere Fläche hat als die Seite des gleichen PN-Übergangs mit niedriger Störstoffkonzentration.

Gemäß dem oben beschriebenen Verfahren ist es möglich, eine Vielzahl von Halbleitereinrichtungen des Abschrägungs-Typs auf einer großflächigen Halbleitertafel derart herzustellen, daß die Halbleitereinrichtungen einen Aufbau mit positiver Abschrägung aufweisen und sich deshalb eine hohe Spannungsfestigkeit bei Massenproduktion erreichen läßt.

Bei dem in Fig. 2 veranschaulichten Verfahren zur Herstellung von Halbleitereinrichtungen kann die folgende Variante vorgesehen werden. Die beiden Nuten, die vorzugsweise durch selektive Ätzung der (100)-Oberfläche mittels einer alkalischen Lösung hergestellt werden, können nämlich auch durch Ätzen unter Verwendung eines Lösungsgemisches aus Hydrazin und Isopropy!alkohol oder aus Äthylendiamin und Pyrocatechol, durch Sandblasen oder Anreißen' gebildet v/erden. In diesen Fällen lassen sich die oben genannten Winkel α und β willkürlich einstellen, indem die Neigungen der abgeschrägten Flächen der ersten und zweiten Nuten gesteuert werden. Die bevorzugten Werte für den Winkel β an der positiven Abschrägung liegen im Bereich von 15 bis 70°, während der Winkel σ- willkürlich innerhalb eines Bereiches von 82,5 bis 55° gewählt werden kann, wenn der Winkel β im Bereich von 15 bis 70° liegt. Bei dem Verfahren nach Fig. 2 wird ferner die Basiszone durch zwei Diffusionsschritte gebildet; sie kann jedoch auch in einem einzigen Diffusionsschritt erzeugt werden. In diesem Fall läßt sich die für den Diffusionsvorgang erforderliche Zeit abkürzen.

Fig. 4 zeigt als zweites Auführungsbeispiel der Erfindung eine

6 09819/0772

weitere Halbleitereinrichtung mit hoher Spannungsfestigkeit. Der einzige Unterschied dieses Ausführungsbeispiels gegenüber dem nach Fig. 1 besteht darin, daß die erste Nut 214 von der zweiten Nut 218 in ihrer vollständigen Form umgeben wird. Bei diesem Aufbau wird beim Abtrennen der einzelnen Halbleitereinrichtungen von der Siliciumplatte die GIaεschicht 22 nicht geschnitten, so daß die Ausbeute bei der Fertigung stark erhöht wird. Dieser Aufbau läßt sich dadurch erzielen, daß die Halbleiterplatte 21 längs der strich-doppelpunktierten Linie in Fig. 2g geschnitten wird.

Fig. 5 zeigt eine Halbleitereinrichtung mit hoher Spannungsfestigkeit, die ein drittes Auführungsbeispiel der Erfindung darstellt. Dieses Ausführungsbeispiel kennzeichnet sich dadurch, daß die Seitenfläche 13 aus einem abgeschrägten Teil 131» einom senkrechten Teil 132 und einem die beiden Teile I3I und 132 verbindenden und zu der Hauptoberfläche 12 parallelen horizontalen Teil 133 besteht. Mit 6 ist ein Siliciumdioxidfilm bezeichnet. Der Vorteil dieser Struktur besteht darin, daß die Isolation 5 gegen Verletzungen geschützt ist, wie sie beim Zerschneiden des in Fig. 1 gezeigten Aufbaus in Würfel auftreten können.

In der nachstehenden Tabelle sind die numerischen Werte für ein nach dem Aufbau gemäß Fig. 4 aufgebautes Probestück einer Halbleitereinrichtung angegeben:

Oberflächen-Storstoffkonzen- _?n *

tration in der Schicht NE 1 χ 10 Atome/cnr

Dicke (Tiefe) der Schicht NB 25 μπι

Oberflächen-Störstoffkonzen- _1Q ,

tration in der Schicht PB 1 χ 10 ^y Atome/ciir

Tiefe des Übergangs JC1 50 μπι

Tiefe des Übergangs JC2 (von

der Hauptoberfläche zur tiefsten

Stelle) 95 Um

Schnittwinkel zwischen dem Übergang JC2 und der Seitenfläche 70

609819/0772

Bpezifischa* Widerstand der Schicht NC

Dicke (Tiefe) der Schicht NC (unter dem Übergang JC1)

Dicke (Tiefe) der Schicht NC (unter der tiefsten Stelle des Übergangs JC2)

mittlere Störstoffkonzentration der N -Schicht Dicke der N⁺-Schicht Tiefe der ersten Nut

Winkel zwischen den schrägen Wänden der ersten Nut

Tiefe der zweiten Nut

Winkel zwischen den schrägen Wänden der zweiten Nut

Dicke der Glasschicht 2541275 130 ncm

255 μΐη 210 μηι

1x1	₀20	Atome/cm
	150	g.m
	35	μΐη
	70	O
-	310	μΐη
	70	0
etwa	20	μπι

In diesem Fallbeträgt die Spannungsfestigkeit des Übergangs JC 2200 V.

In der obigen Beschreibung wurde die Erfindung lediglich auf einen Transistor angewandt; es dürfte sich erübrigen zu sagen, daß sich die Erfindung generell bei Halbleitereinrichtungen, etwa Dioden, Thyristoren usw. anwenden läßt.

609819/0772

Claims

- ¹³ - 7541?7R

Patentansprüche

1« J Halbleitereinrichtung mit hoher Spannungsfestigkeit, umfassend ein Halbleitersubstrat mit zwei entgegengesetzt angeordneten Hauptoberflächen, einer die beiden Hauptoberflächen verbindenden Seitenfläche, mindestens einem zwischen den beiden Hauptoberflächen ausgebildeten PN-Übergang, dessen äußerer Rand an der Seitenfläche erscheint, einer Isolation, die mindestens denjenigen Teil der Seitenfläche bedeckt, der nahe dem freiliegenden Rand des PN-Übergangs liegt, und mindestens zwei in ohmschem Kontakt mit den Hauptoberflächen stehenden Elektroden, gekennzeichnet durch eine in den Randbereich einer (11) der Hauptoberflachen (11, 12) eingeschnittene Ringnut (14), an der die Zone hoher Störstoffkonzentration auf einer Seite des PN-Übergangs (JC) freiliegt, wobei der PN-Übergang (JC) längs der besagten einen Hauptoberfläche (11) und der Oberfläche der Ringnut (14) ausgebildet ist und der Rand des PN-Ubergangs (JC) mit der Seitenfläche (13) einen Winkel bildet, der auf der Seite des PM-Übergangs (JC) mit hoher Störstoffkonzentration größer ist als auf der Seite mit niedriger Storstoffkonzentration.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zone (P) auf der der besagten einen Hauptoberfläche (11) nahen Seite des PN-Übergangs (JC) hohe Störstoffkonzentration aufweist und daß die erste Nut (14) sich nach unten verjüngt .
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Seitenfläche (13) aus einem abgeschrägten

- 14 - 2 541775

Teil (131)» der gegenüber der Vertikalen zu den Hauptoberflächen (11, 12) geneigt ist, und einem zu der Vertikalen im wesentlichen parallelen senkrechten Teil (132) besteht.
4. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Ringnut (218) mit größerer Tiefe als die erste Ringnut (14) in die besagte eine Hauptoberfläche (11) eingeschnitten ist und die erste Nut (14) derart umgibt, daß ein Teil der Oberfläche der zweiten Nut (218) als der abgeschrägte Teil (131) der Seitenfläche (13) dient.
5. Halbleitereinrichtung nach Anspruch 4, soweit sich dieser auf Anspruch 2 rückbezieht, dadurch gekennzeichnet, daß die zweite Nut (218) sich nach unten verjüngt.
6. Verfahren zur Herstellung von Halbleitereinrichtungen, wobei eine Vielzahl von Funktionsbereichen mit PN-Übergängen an einer der Hauptoberflächen einer einzelnen Halbleiterplatte geformt werden und die Halbleiterplatte in mehrere Substrate mit jeweils mindestens einem Funktionsbereich miterteilt wird, nachdem die gewünschten Behandlungen an den jeweiligen Funktionsbereichen vorgenommen worden sind, dadurch gekennzeichnet, daß eine Vielzahl von die Funktionsbereiche umgebenden Nuten einer ersten Art gebildet v/erden, daß eine Diffusionsschicht mindestens längs den Nuten der ersten Art gebildet wird, indem von einer der Hauptoberflächen ein Störstoff eindiffundiert wird, der den Leitungstyp des nahe der einen Hauptoberfläche gelegenen Teils der Halbleiterplatte invertiert, daß an der besagten einen Hauptoberfläche der Halbleiterplatte eine Vielzahl von Nuten zweiter Art

609819/Π772

_₁₅- 254177B

so gebildet wird, daß die Nuten der zweiten Art die Nuten der ersten Art umgeben und der Winkel zwischen dem Rand des jeweiligen PN-Übergangs und der Oberfläche, an der dieser Rand freiliegt, auf der Seite der Diffusionsschicht stumpf ist, daß auf mindestens einen Teil der Oberfläche jeder Nut der zweiten Art nahe dem freiliegenden Rand jedes PN-Übergangs eine Isolation aufgetragen wird, und daß die Halblciterplatte mit den von der Isolation bedeckten PN~Übergängen in eine Vielzahl von Halbleitersubstrate zerteilt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Halbleiterplattο eine Siliciumplatte gewählt wird, deren Hauptoberflächen in der (100)-Orientierung liegen, und daß die Nuten der ersten und zweiten Art durch anisotrope Ätzung erzeugt werden.

PS /CW

609819/077?