CN111628007B - 功率二极管及其制造方法 - Google Patents
功率二极管及其制造方法 Download PDFInfo
- Publication number
- CN111628007B CN111628007B CN202010357947.3A CN202010357947A CN111628007B CN 111628007 B CN111628007 B CN 111628007B CN 202010357947 A CN202010357947 A CN 202010357947A CN 111628007 B CN111628007 B CN 111628007B
- Authority
- CN
- China
- Prior art keywords
- doped region
- region
- substrate
- conductivity type
- power diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 150000002500 ions Chemical class 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开提供一种功率二极管及其制造方法。该功率二极管包括第一导电类型衬底以及设置于所述衬底上的阳极区和终端保护区；所述阳极区包括设置于所述衬底表面内的第二导电类型第一掺杂区和设置于所述第一掺杂区表面内的第二导电类型第二掺杂区；其中，所述第二掺杂区的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降与关断损耗。通过所述第二掺杂区的引入，实现大电流下更大的阳极注入效率，降低导通损耗，降低浪涌电流下器件发热量，从而提升浪涌电流能力。且通过调控表面面积和形状，还可以实现浪涌电流能力与安全工作区的折中。
Description
技术领域
本公开涉及半导体器件技术领域，具体涉及一种功率二极管及其制造方法。
背景技术
功率二极管是电力电子线路最基本的组成单元，功率二极管包括快恢复二极管、肖特基二极管和工频二极管。
快恢复二极管(Fast Recovery Diode，FRD)是一种具有开关特性好、反向恢复时间短、正向电流大和体积小等优点的半导体功率二极管，通常作为整流二极管和续流二极管被应用在各高电压大电流电路中。而在半导体功率器件领域，一般将快恢复二极管反并联于功率开关管(如IGBT)以起到反向续流的作用。
肖特基势垒二极管(Schottky Barrier Diode，简称SBD)是一种热载流子二极管，具有正向压降低、反向恢复时间短等优点，适用于较低输出电压和要求有较低正向管压降(典型值为0.3V)的换流器电路。这种二极管的反向阻断电压水平在50～100V之间。
工频二极管导通态正向压降很低，但反向恢复时间较长，这在工频电路中是可以接受的，它适用于反向阻断电压数千伏和工作电流数千安的大容量换流器。从理论上讲，可通过这种二极管的串、并联满足任意电压和电流数值的要求。
传统的功率二极管100的结构如图1和图2所示。近年来，应用领域对功率二极管的要求越来越高，尤其在风电和电网应用领域，因电路中需承受系统各种不稳定因素所带来电流过载的影响，对功率二极管提出了更为严苛的要求。功率二极管器件除了保证必须的导通和阻断能力之外，还需要承受数倍甚至数十倍的正向浪涌电流过载冲击。功率二极管的高浪涌电流能力是确保实际应用中系统可靠稳定运行的基础。
发明内容
针对上述问题，本公开提供了一种功率二极管及其制造方法，解决了现有技术中功率二极管的浪涌电流能力较差的问题。
第一方面，本公开提供一种功率二极管，包括第一导电类型衬底以及设置于所述衬底上的阳极区和终端保护区；
所述阳极区包括设置于所述衬底表面内的第二导电类型第一掺杂区和设置于所述第一掺杂区表面内的第二导电类型第二掺杂区；
其中，所述第二掺杂区的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降和关断损耗。
根据本公开的实施例，优选地，所述第二掺杂区的离子掺杂浓度比所述第一掺杂区的离子掺杂浓度高0至2个数量级。
根据本公开的实施例，优选地，所述第二掺杂区的深度为0.1um至0.5um。
根据本公开的实施例，优选地，所述第一掺杂区的表面未被所述第二掺杂区完全覆盖，且所述第一掺杂区的表面被所述第二掺杂区覆盖的部分的面积占所述第一掺杂区的表面面积的40％至60％。
根据本公开的实施例，优选地，所述第二掺杂区包括多个间隔设置的岛状子掺杂区或环状子掺杂区。
根据本公开的实施例，优选地，所述第二掺杂区为网格状或连续片状。
根据本公开的实施例，优选地，所述阳极区还包括位于所述衬底上方并与所述第一掺杂区和所述第二掺杂区形成电连接的阳极金属层。
根据本公开的实施例，优选地，所述终端保护区包括设置于所述衬底表面内的第一导电类型截止环和位于所述截止环与所述第一掺杂区之间的多个间隔设置的第二导电类型耐压环，以及位于所述衬底上方并同时覆盖所述截止环和所述耐压环的钝化保护层。
根据本公开的实施例，优选地，还包括位于所述衬底下方并与所述衬底形成电连接的阴极金属层。
第二方面，本公开提供一种如第一方面中任一项所述的功率二极管的制造方法，包括：
提供第一导电类型衬底；
在所述衬底表面内形成第二导电类型第一掺杂区；
在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区；其中，所述第二掺杂区的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降与关断损耗。
根据本公开的实施例，优选地，所述在所述衬底表面内形成第二导电类型第一掺杂区的步骤之前，还包括：
在所述衬底表面内形成第一导电类型截止环。
根据本公开的实施例，优选地，所述在所述衬底表面内形成第二导电类型第一掺杂区的步骤，包括：
注入第二导电类型的高能离子到所述衬底并进行快速退火工艺，以在所述衬底表面内形成第二导电类型第一掺杂区，并在所述衬底表面内于所述截止环与所述第一掺杂区之间形成多个间隔设置的第二导电类型耐压环其中；其中，所述耐压环和所述截止环构成终端保护区。
根据本公开的实施例，优选地，所述在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区的步骤，包括：
注入第二导电类型的高能离子到所述第一掺杂区并进行快速退火工艺，以在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区。
根据本公开的实施例，优选地，所述在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区的步骤之后，还包括：
在所述衬底上方形成与所述第一掺杂区和所述第二掺杂区形成电连接的阳极金属层；
在所述衬底上方形成同时覆盖所述截止环和所述耐压环的钝化保护层；
在所述衬底下方形成与所述衬底形成电连接的阴极金属层。
采用上述技术方案，至少能够达到如下技术效果：
本公开提供一种功率二极管及其制造方法，该功率二极管的阳极区包括第二导电类型第一掺杂区和设置于第一掺杂区表面内的第二导电类型第二掺杂区，且所述第二掺杂区的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降与关断损耗。通过所述第二掺杂区的引入，实现大电流下更大的阳极注入效率，降低导通损耗，降低浪涌电流下器件发热量，从而提升浪涌电流能力。且通过调控所述第二掺杂区的表面面积和形状，还可以实现浪涌电流能力与安全工作区的折中。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是传统的功率二极管的剖面结构示意图；
图2是传统的功率二极管的正面俯视示意图；
图3是本公开一示例性实施例示出的一种功率二极管的剖面结构示意图；
图4是本公开一示例性实施例示出的一种功率二极管的正面俯视示意图；
图5是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图；
图6是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图；
图7是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图；
图8是本公开一示例性实施例示出的另一种功率二极管的剖面结构示意图；
图9是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图；
图10是本公开一示例性实施例示出的一种功率二极管的制造方法流程示意图；
图11-图15是本公开一示例性实施例示出的一种功率二极管的制造方法的相关步骤形成的剖面结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
实施例一
图3是本公开一示例性实施例示出的一种功率二极管的剖面结构示意图。如图3所示，本公开实施例提供一种功率二极管200，包括衬底201、阳极区210、终端保护区220和阴极金属层202。
示例性地，衬底201为第一导电类型的硅基衬底。
阳极区210和终端保护区220均设置于衬底201上。
图4是本公开一示例性实施例示出的一种功率二极管的正面俯视示意图。如图4所示，阳极区210位于功率二极管200的中间，终端保护区220位于功率二极管200的边缘，围绕着阳极区210。
阳极区210包括第一掺杂区211、第二掺杂区212和阳极金属层213。
第一掺杂区211为第二导电类型的轻掺杂区，设置于衬底201的表面内，第一掺杂区211的离子掺杂浓度为1E16cm-3至1E17cm-3，深度为5um至15um。
第二掺杂区212为第二导电类型的重掺杂区，设置于第一掺杂区211的表面内，第二掺杂区212的离子掺杂浓度为1E16至1E19cm-3，比第一掺杂区211的离子掺杂浓度高0至2个数量级，深度为0.1um至0.5um。通过调整第二掺杂区212的离子掺杂浓度和深度并结合少子寿命控制，实现额定电流下相同的导通压降(Vf)与关断损耗(Erec)折中关系。第一掺杂区211表面未被第二掺杂区212完全覆盖，第一掺杂区211表面被第二掺杂区212覆盖的部分的面积占第一掺杂区211表面面积的40％至60％，即第二掺杂区212表面的面积占第一掺杂区211表面的面积的40％至60％，以实现浪涌电流能力与安全工作区的折中。
图5是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图，图6是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图，图7是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图，图8是本公开一示例性实施例示出的另一种功率二极管的剖面结构示意图，图9是本公开一示例性实施例示出的另一种功率二极管的正面俯视示意图。
第二掺杂区212的形状可以是非连续的也可以是连续的，第二掺杂区212可以包括多个间隔设置的岛状子掺杂区(图中未标注)，这些岛状子掺杂区可以呈阵列状，如图4所示，也可以呈放射状，如图5所示；第二掺杂区212可以包括多个间隔设置的环状子掺杂区(图中未标注)，如图6所示；第二掺杂区212可以为连续的网格状，如图7所示；第二掺杂区212可以为连续的片状，如图8和图9所示。通过第二掺杂区212的形状的控制，可以确保高的安全工作区。
阳极金属层213位于衬底201上方并与第一掺杂区211和第二掺杂区212形成电连接，阳极金属层213可以为铝或铜等低接触电阻率的金属。
终端保护区220包括截止环221、耐压环222和终端保护层223。
截止环221为第一导电类型的截止环，设置于衬底201表面内。
耐压环222为第二导电类型的耐压环，多个耐压环222间隔设置于衬底201表面内且位于截止环221与第一掺杂区211之间。耐压环222的离子掺杂浓度与第一掺杂区211的离子掺杂浓度相同。
终端保护层223位于衬底201上方且同时覆盖截止环221和耐压环222。
阴极金属层202位于衬底201下方且与衬底201形成电连接，阴极金属层202可以为铝或铜等低接触电阻率的金属。
在本实施例中，第一导电类型和所述第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制造的器件类型进行合理选择即可。
本公开提供一种功率二极管200，阳极区210包括第二导电类型第一掺杂区211和设置于第一掺杂区211表面内的第二导电类型第二掺杂区212，且第二掺杂区212的离子掺杂浓度和深度被选择成使得功率二极管200在额定电流下能够保持相同的导通压降与关断损耗。通过第二掺杂区212的引入，实现大电流下更大的阳极注入效率，降低导通损耗，降低浪涌电流下器件发热量，从而提升浪涌电流能力。且通过调控第二掺杂区212的表面面积和形状，还可以实现浪涌电流能力与安全工作区的折中。
实施例二
在实施例一的基础上，本公开实施例提供一种功率二极管200的制造方法。
图10是本公开实施例示出的一种功率二极管200的制造方法流程示意图。图11-图15是本公开实施例示出的一种功率二极管200的制造方法的相关步骤形成的剖面结构示意图。下面，参照图10和图11-图15来描述本公开实施例提出的功率二极管200的制造方法一个示例性方法的详细步骤。
如图10所示，本实施例的功率二极管200的制造方法，包括如下步骤：
S101：提供第一导电类型衬底201。
衬底201为第一导电类型的硅基衬底。
步骤S101之后，还包括：在衬底201表面内形成第一导电类型截止环221。
具体地，注入第一导电类型的高能离子到衬底201并进行快速退火工艺激活注入离子，以在衬底201表面内形成第一导电类型截止环221。
S102：如图11所示，在衬底201表面内形成第二导电类型第一掺杂区211。
具体地，注入第二导电类型的高能离子到衬底201并进行快速退火工艺激活注入离子，以在衬底201表面内形成第二导电类型第一掺杂区211，并在衬底201表面内于第一掺杂区211与截止环221之间形成第二导电类型耐压环222。
第一掺杂区211的离子掺杂浓度为1E16cm-3至1E19cm-3，深度为5um至15um。
S103：如图12所示，在第一掺杂区211表面内形成第二导电类型第二掺杂区212，以构成阳极区210；其中，第二掺杂区212的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降与关断损耗。
具体地，注入第二导电类型的高能离子到第一掺杂区211并进行快速退火工艺激活注入离子，以在第一掺杂区211表面内形成第二导电类型第二掺杂区212，以构成阳极区210。
在本实施例中，第一导电类型和所述第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制造的器件类型进行合理选择即可。
示例性地，当第一导电类型为N型，第二导电类型为P型时，步骤S103中，注入的P型高能离子为硼离子，硼离子的注入浓度为1E13cm-3至1E15cm-3，以使第二掺杂区212的离子掺杂浓度比第一掺杂区211的离子掺杂浓度高0至2个数量级。第二掺杂区212的深度为0.1um至0.5um。通过调整第二掺杂区212的离子掺杂浓度和深度并结合少子寿命控制，实现额定电流下相同的导通压降(Vf)与关断损耗(Erec)折中关系。
第一掺杂区211表面未被第二掺杂区212完全覆盖，第一掺杂区211表面被第二掺杂区212覆盖的部分的面积占第一掺杂区211表面面积的40％至60％，即第二掺杂区212表面的面积占第一掺杂区211表面的面积的40％至60％，以实现浪涌电流能力与安全工作区的折中。
需要说明的是，各形状的第二掺杂区212的制造方法类似，区别仅在于步骤S103中，掩膜版形成的离子注入窗口的图案不同，所以此处不再赘述。
步骤S103之后，还包括：
S104：如图13所示，在衬底201上方形成与第一掺杂区211和第二掺杂区212形成电连接的阳极金属层213；
S105：如图14所示，在衬底201上方形成同时覆盖截止环221和耐压环222的钝化保护层223；
S106：如图15所示，在衬底下方形成与衬底形成电连接的阴极金属层。
具体的，阳极金属层213和阴极金属层202可以为铝或铜等低接触电阻率的金属。
本公开提供一种功率二极管200的制造方法，在第二导电类型第一掺杂区211的表面内形成第二导电类型第二掺杂区212，且第二掺杂区212的离子掺杂浓度和深度被选择成使得功率二极管200在额定电流下能够保持相同的导通压降与关断损耗。通过第二掺杂区212的引入，实现大电流下更大的阳极注入效率，降低导通损耗，降低浪涌电流下器件发热量，从而提升浪涌电流能力。且通过调控第二掺杂区212的表面面积和形状，还可以实现浪涌电流能力与安全工作区的折中。
以上仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。虽然本公开所公开的实施方式如上，但的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (11)
1.一种功率二极管，其特征在于，包括第一导电类型衬底以及设置于所述衬底上的阳极区和终端保护区；
所述阳极区包括设置于所述衬底表面内的第二导电类型第一掺杂区和设置于所述第一掺杂区表面内的第二导电类型第二掺杂区；
其中，所述第二掺杂区的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降与关断损耗；所述第一掺杂区的离子掺杂浓度为1E16cm-3至1E17cm-3，深度为5um至15um；所述第二掺杂区的离子掺杂浓度为1E16cm-3至1E19cm-3，深度为0.1um至0.5um；所述第一掺杂区的表面未被所述第二掺杂区完全覆盖，且所述第一掺杂区的表面被所述第二掺杂区覆盖的部分的面积占所述第一掺杂区的表面面积的40％至60％。
2.根据权利要求1所述的功率二极管，其特征在于，所述第二掺杂区包括多个间隔设置的岛状子掺杂区或环状子掺杂区。
3.根据权利要求1所述的功率二极管，其特征在于，所述第二掺杂区呈网格状或连续片状。
4.根据权利要求1所述的功率二极管，其特征在于，所述阳极区还包括位于所述衬底上方并与所述第一掺杂区和所述第二掺杂区形成电连接的阳极金属层。
5.根据权利要求1所述的功率二极管，其特征在于，所述终端保护区包括设置于所述衬底表面内的第一导电类型截止环和位于所述截止环与所述第一掺杂区之间的多个间隔设置的第二导电类型耐压环，以及位于所述衬底上方并同时覆盖所述截止环和所述耐压环的钝化保护层。
6.根据权利要求1所述的功率二极管，其特征在于，还包括位于所述衬底下方并与所述衬底形成电连接的阴极金属层。
7.一种如权利要求1至6中任意一项所述的功率二极管的制造方法，其特征在于，包括：
提供第一导电类型衬底；
在所述衬底表面内形成第二导电类型第一掺杂区；
在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区；其中，所述第二掺杂区的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降与关断损耗；所述第一掺杂区的离子掺杂浓度为1E16cm-3至1E17cm-3，深度为5um至15um；所述第二掺杂区的离子掺杂浓度为1E16cm-3至1E19cm-3，深度为0.1um至0.5um；所述第一掺杂区的表面未被所述第二掺杂区完全覆盖，且所述第一掺杂区的表面被所述第二掺杂区覆盖的部分的面积占所述第一掺杂区的表面面积的40％至60％。
8.根据权利要求7所述的功率二极管的制造方法，其特征在于，所述在所述衬底表面内形成第二导电类型第一掺杂区的步骤之前，还包括：
在所述衬底表面内形成第一导电类型截止环。
9.根据权利要求8所述的功率二极管的制造方法，其特征在于，所述在所述衬底表面内形成第二导电类型第一掺杂区的步骤，包括：
注入第二导电类型的高能离子到所述衬底并进行快速退火工艺，以在所述衬底表面内形成第二导电类型第一掺杂区，并在所述衬底表面内于所述截止环与所述第一掺杂区之间形成多个间隔设置的第二导电类型耐压环；其中，所述耐压环和所述截止环构成终端保护区。
10.根据权利要求7所述的功率二极管的制造方法，其特征在于，所述在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区的步骤，包括：
注入第二导电类型的高能离子到所述第一掺杂区并进行快速退火工艺，以在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区。
11.根据权利要求9所述的功率二极管的制造方法，其特征在于，所述在所述第一掺杂区表面内形成第二导电类型第二掺杂区，以构成阳极区的步骤之后，还包括：
在所述衬底上方形成与所述第一掺杂区和所述第二掺杂区形成电连接的阳极金属层；
在所述衬底上方形成同时覆盖所述截止环和所述耐压环的钝化保护层；
在所述衬底下方形成与所述衬底形成电连接的阴极金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010357947.3A CN111628007B (zh) | 2020-04-29 | 2020-04-29 | 功率二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010357947.3A CN111628007B (zh) | 2020-04-29 | 2020-04-29 | 功率二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111628007A CN111628007A (zh) | 2020-09-04 |
| CN111628007B true CN111628007B (zh) | 2023-09-05 |
Family
ID=72273225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010357947.3A Active CN111628007B (zh) | 2020-04-29 | 2020-04-29 | 功率二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111628007B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038413A (zh) * | 2020-09-10 | 2020-12-04 | 湖南大学 | 一种超结型快恢复二极管器件 |
| CN112687749A (zh) * | 2020-12-14 | 2021-04-20 | 株洲中车时代半导体有限公司 | 快恢复二极管及其制作方法 |
| CN113161426B (zh) * | 2021-04-27 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 二极管及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1885000A2 (en) * | 2006-08-01 | 2008-02-06 | Cree Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| JP2010177361A (ja) * | 2009-01-28 | 2010-08-12 | Kansai Electric Power Co Inc:The | ソフトリカバリーダイオード |
| CN103000667A (zh) * | 2011-09-07 | 2013-03-27 | 英飞凌科技股份有限公司 | 半导体器件和制造该半导体器件的方法 |
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
| CN104051547A (zh) * | 2014-06-18 | 2014-09-17 | 润奥电子(扬州)制造有限公司 | 一种高压快速软恢复二极管及其制备方法 |
| CN204167327U (zh) * | 2014-11-05 | 2015-02-18 | 福建安特微电子有限公司 | 一种软恢复续流的二极管 |
| JP2017152523A (ja) * | 2016-02-24 | 2017-08-31 | 株式会社日立製作所 | パワー半導体素子およびそれを用いるパワー半導体モジュール |
| CN108231866A (zh) * | 2017-12-07 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432012B2 (en) * | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| IT1392366B1 (it) * | 2008-12-17 | 2012-02-28 | St Microelectronics Rousset | Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione |
| KR102076374B1 (ko) * | 2014-11-18 | 2020-03-03 | 매그나칩 반도체 유한회사 | Ｅｓｄ 장치 및 그 제조 방법 |
| JP6556948B1 (ja) * | 2017-11-17 | 2019-08-07 | 新電元工業株式会社 | 電力変換回路 |
-
2020
- 2020-04-29 CN CN202010357947.3A patent/CN111628007B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1885000A2 (en) * | 2006-08-01 | 2008-02-06 | Cree Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| JP2010177361A (ja) * | 2009-01-28 | 2010-08-12 | Kansai Electric Power Co Inc:The | ソフトリカバリーダイオード |
| CN103000667A (zh) * | 2011-09-07 | 2013-03-27 | 英飞凌科技股份有限公司 | 半导体器件和制造该半导体器件的方法 |
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
| CN104051547A (zh) * | 2014-06-18 | 2014-09-17 | 润奥电子(扬州)制造有限公司 | 一种高压快速软恢复二极管及其制备方法 |
| CN204167327U (zh) * | 2014-11-05 | 2015-02-18 | 福建安特微电子有限公司 | 一种软恢复续流的二极管 |
| JP2017152523A (ja) * | 2016-02-24 | 2017-08-31 | 株式会社日立製作所 | パワー半導体素子およびそれを用いるパワー半導体モジュール |
| CN108231866A (zh) * | 2017-12-07 | 2018-06-29 | 中国电子科技集团公司第五十五研究所 | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111628007A (zh) | 2020-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111628007B (zh) | 功率二极管及其制造方法 | |
| JP5725083B2 (ja) | 半導体装置 | |
| US8963276B2 (en) | Semiconductor device including a cell array having first cells and second cells interspersed around the arrangement of the first cells | |
| CN112201688B (zh) | 逆导型igbt芯片 | |
| CN110534583B (zh) | 一种肖特基二极管及其制备方法 | |
| US4132996A (en) | Electric field-controlled semiconductor device | |
| CN112271218A (zh) | 功率半导体器件及其制备方法 | |
| US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN113394278A (zh) | 逆导型igbt及其制备方法 | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN1253668A (zh) | 尤其在短路情况下限制交流电流的设备 | |
| US20210013309A1 (en) | Silicon carbide semiconductor device | |
| CN114628530A (zh) | 一种快恢复二极管、芯片及其制作方法 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN113054015A (zh) | 碳化硅mosfet芯片 | |
| CN107359117B (zh) | 高压快恢复pin二极管及其制造方法 | |
| CN214336721U (zh) | 集成ESD的SiC功率MOSFET器件 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN112216746B (zh) | 碳化硅半导体器件 | |
| CN210325808U (zh) | 一种碳化硅二极管元胞结构 | |
| JP6362702B2 (ja) | バイポーラノンパンチスルーパワー半導体デバイス | |
| CN112909098A (zh) | 一种肖特基二极管及其制备方法 | |
| CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
| CN215955287U (zh) | 一种半导体放电管及过电压保护装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |