CN114628530A - 一种快恢复二极管、芯片及其制作方法 - Google Patents

一种快恢复二极管、芯片及其制作方法 Download PDF

Info

Publication number
CN114628530A
CN114628530A CN202011474140.4A CN202011474140A CN114628530A CN 114628530 A CN114628530 A CN 114628530A CN 202011474140 A CN202011474140 A CN 202011474140A CN 114628530 A CN114628530 A CN 114628530A
Authority
CN
China
Prior art keywords
region
diode
type
buried layer
fast recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011474140.4A
Other languages
English (en)
Inventor
胡巍
覃荣震
肖海波
张中华
肖强
罗海辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN202011474140.4A priority Critical patent/CN114628530A/zh
Publication of CN114628530A publication Critical patent/CN114628530A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供一种快恢复二极管、芯片及其制作方法，包括：P+型阳极区、基区和N+型阴极区，在所述基区靠近所述N+阴极区的部分还包括：至少一个埋层区，所述至少一个埋层区包括具有第一掺杂类型的第一部分和具有第二掺杂类型的第二部分，所述第一部分与所述第二部分构成PN结。

Description

一种快恢复二极管、芯片及其制作方法
技术领域
涉及半导体器件领域，尤其涉及一种快恢复二极管、芯片及其制作方法。
背景技术
在功率器件的应用电路中，例如IGBT功率器件的应用电路中，大部分负载呈感性，因此需要反并联一个二极管。从而使得在主器件关断后，通过反并联的二极管给感性负载提供续流回路。
随着IGBT技术的发展，要求反并联的二极管必须工作在高达数百安培的电流下，其反向恢复时间仅需几个微妙，即具有快速恢复能力。此外，为了避免电流的谐振和电磁兼容等使二极管和功率器件损坏，要求二极管在反向恢复末期避免出现电流“阶跃”现象，即拥有软恢复特性。
然而，在现有技术中快速软恢复能力可能与二极管的其他性能相互矛盾，例如，为了获得快速软回复，可能会牺牲正向压降和漏电流低等低通态损耗性能。
因此，本公开提供一种快恢复二极管、芯片及其制作方法，以解决上述问题。
发明内容
根据本公开的一个方面，提供了一种快恢复二极管，包括：P+型阳极区、基区和N+型阴极区，在所述基区靠近所述N+阴极区的部分还包括：至少一个埋层区，所述至少一个埋层区包括第一部分和第二部分，所述第一部分的掺杂类型与所述第二部分的掺杂类型不同，并且所述第一部分和所述第二部分构成PN结。
根据一些实施例，所述基区为N-型掺杂。
根据一些实施例，所述第一部分比所述第二部分更靠近P+型阳极区，所述第二部分比所述第一部分更靠近N+型阴极区。
根据一些实施例，所述第一部分的掺杂浓度不大于所述第二部分的掺杂浓度。
根据一些实施例，所述第一部分为P+型掺杂，所述第二部分为N+型掺杂。
根据一些实施例，所述至少一个埋层区的厚度小于所述基区。
根据一些实施例，所述至少一个埋层区中的任意一个埋层区在水平面上的形状为矩形、圆形或六边形。
根据一些实施例，所述至少一个埋层区呈中心对称分布。
根据本公开的另一方面，提供了一种快恢复二极管芯片，包括芯片有源区，所述芯片有源区包括如上所述的快恢复二极管。
根据本公开的又一方面，提供了一种快恢复二极管的制作方法，包括如下步骤：对衬底进行掺杂，形成N+型阴极区；在所述N+型阴极区上形成N-型基区；在所述N-型基区中靠近所述N+型阴极区的部分形成埋层区，所述埋层区包括PN结；在所述N-型基区上形成P+型阳极区。
本公开通过在快恢复二极管中加入埋层区结构，在提高二极管的开关软度的同时又不影响低通态损耗性能。
根据在下文中所描述的实施例，本公开的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是一种二极管的结构示意图；
图2是一种基于FCE的二极管的结构示意图；
图3是一种基于CIBH的二极管的结构示意图；
图4是另一种基于CIBH的二极管的结构示意图；
图5是根据本公开示例性实施例的快恢复二级管的结构示意图；
图6是根据本公开示例性实施例的快恢复二级管的埋层结构的俯视示意图；
图7是根据本公开示例性实施例的快恢复二级管的制作方法的流程示意图。
具体实施方式
将理解的是，尽管术语第一、第二、第三等等在本文中可以用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分相区分。因此，下面讨论的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分而不偏离本公开的教导。
诸如“在…下面”、“在…之下”、“较下”、“在…下方”、“在…之上”、“较上”等等之类的空间相对术语在本文中可以为了便于描述而用来描述如图中所图示的一个元件或特征与另一个(些)元件或特征的关系。将理解的是，这些空间相对术语意图涵盖除了图中描绘的取向之外在使用或操作中的器件的不同取向。例如，如果翻转图中的器件，那么被描述为“在其他元件或特征之下”或“在其他元件或特征下面”或“在其他元件或特征下方”的元件将取向为“在其他元件或特征之上”。因此，示例性术语“在…之下”和“在…下方”可以涵盖在…之上和在…之下的取向两者。诸如“在…之前”或“在…前”和“在…之后”或“接着是”之类的术语可以类似地例如用来指示光穿过元件所依的次序。器件可以取向为其他方式(旋转90度或以其他取向)并且相应地解释本文中使用的空间相对描述符。另外，还将理解的是，当层被称为“在两个层之间”时，其可以是在该两个层之间的唯一的层，或者也可以存在一个或多个中间层。
本文中使用的术语仅出于描述特定实施例的目的并且不意图限制本公开。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合，并且短语“A和B中的至少一个”是指仅A、仅B、或A和B两者。
将理解的是，当元件或层被称为“在另一个元件或层上”、“连接到另一个元件或层”、“耦合到另一个元件或层”或“邻近另一个元件或层”时，其可以直接在另一个元件或层上、直接连接到另一个元件或层、直接耦合到另一个元件或层或者直接邻近另一个元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接在另一个元件或层上”、“直接连接到另一个元件或层”、“直接耦合到另一个元件或层”、“直接邻近另一个元件或层”时，没有中间元件或层存在。然而，在任何情况下“在…上”或“直接在…上”都不应当被解释为要求一个层完全覆盖下面的层。
本文中参考本公开的理想化实施例的示意性图示(以及中间结构)描述本公开的实施例。正因为如此，应预期例如作为制造技术和/或公差的结果而对于图示形状的变化。因此，本公开的实施例不应当被解释为限于本文中图示的区的特定形状，而应包括例如由于制造导致的形状偏差。因此，图中图示的区本质上是示意性的，并且其形状不意图图示器件的区的实际形状并且不意图限制本公开的范围。
除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。
图1是一种二极管100的结构示意图。如图1所示，PIN极管100具有P+型阳极区101、N+型阴极区103和N-型基区102。阳极区101、基区102和阴极区103构成了PIN二极管100，当PIN二极管100开通瞬态，阳极区101的阴极和阴极区103的阳极分别将空穴和电子注入到两端的P+N-结和N-N+结，然后，电子和空穴一边向N-基区扩散，一边复合。由于开通瞬态阳极电流快速增加，但电子和空穴的扩散速率有限，在瞬态情况下，低掺杂的N-基区载流子浓度很低，所以有较高的电阻。因此在导通初期，二极管的正向压降随电流逐渐增大。随着时间积累，N-基区过剩载流子不断累积，浓度逐渐增大，形成电导调制，二极管的导通压降逐渐恢复至正常值。PIN二极管100在正向导通时，N-基区由于电导调制存在大量的过剩载流子。当突然施加一个反向偏压时，需要将这些过剩载流子移出，形成反向恢复电流。基区过剩电子和空穴的消除存在两种机理：一种是因空间电荷区的扩展被电场扫出，形成的扫出电流。扫出电流主要存在于反向恢复的初期。另一种是拖尾电流，由于在二极管反向恢复的后期，器件已经承受反向偏压，此时载流子主要依靠剩余载流子的复合消除，复合寿命的长短决定了反向恢复电流的拖尾时间。
因此，如图1所示的PIN二极管100，虽然其具有正向压降和漏电流低的优点，但反向恢复电荷多，开关时间长。为了对二极管的性能进行平衡，例如，为了在高压二极管的正向导通、反向截止及反向恢复特性之间进行折中，获得低通态损耗、高击穿电压和快速软恢复特性中的至少两个优点同时存在，或者更进一步地追求同时提高器件的抗动态雪崩能力，以适应恶劣的应用条件，则需要对高压二极管的结构不断进行改进。
根据一个实施例，为了改善器件的反向恢复特性，并提高其抗动态雪崩能力，改进其结构为附图2的结构：场电荷抽取(FCE)二极管。图2是一种基于FCE的二极管200的结构示意图。
如图2所示,二极管200具有阳极区201、基区202和阴极区203。其中，在靠近N+阴极区203侧的位置嵌入了结深浅、高浓度的P+区，并在N-基区202和阴极区203之间插入N区，相当于在二极管的阴极区侧寄生了一个PNP晶体管。在反向恢复期间，此PNP晶体管导通，阴极区的P+N结注入空穴到基区，在N+N-结处建立一个等离子体层，维持了反向恢复末期的拖尾电流，导致器件具有软恢复特性。
虽然图2中所示的二极管200的结构实现了软回复特性，但是这种方法的正向导通压降会增加，导致其导通损耗增加。
为了进一步解决上述问题，参考附图3，4中所述的二极管300和二极管400的结构：背面注入空穴可控(CIBH)二极管，图3是一种基于CIBH的二极管300的结构示意图，图4是另一种基于CIBH的二极管400的结构示意图。如图3所示，其具有阳极区301、基区302和阴极区303，相对于图1所示的二极管100，在靠近N+阴极区的位置嵌入至少一个P型隐埋层区304(例如，四个P型区)，如图4所示，其具有阳极区401、基区402和阴极区403，相对于图1所示的二极管，在靠近N+阴极区的位置加入N型区，并在N型区中嵌入至少一个P型隐埋层区404(例如，四个P型区)。图3和图4所示出的结构避免了如图2所示的二极管正向压降增加的缺点。并且在反向恢复期间，在P区发生雪崩击穿产生载流子维持拖尾电流，但随着P型隐埋层宽度和注入剂量的增加，其击穿电压降低，且漏电流增加。
因此，对于功率器件(如IGBT、MOSFET等)，其配套的快恢复二极管(FRD)在反向恢复期间可能出现的电流振荡，进而引起导致IGBT和二极管损坏的问题。
为了避免出现电流振荡，亟需提升快恢复的开关软度。
因此，提出了一种具有软恢复特性的快恢复二级管结构。图5是根据本公开示例性实施例的快恢复二级管500的结构示意图，图6是根据本公开示例性实施例的快恢复二级管的埋层结构的俯视示意图，如图5所示，一种快恢复二极管500，包括：P+型阳极区501、基区502和N+型阴极区503，在基区502靠近N+阴极区503的部分还包括：至少一个埋层区504，所述至少一个埋层区504包括第一部分5041和第二部分5042，其中，第一部分5041与第二部分5042的掺杂类型不同，并且第一部分5041与第二部分5042构成PN结。
由此可知，通过在快恢复二极管中加入埋层区结构，在提高二极管的开关软度的同时又不增加低通态损耗性能。
根据本公开的一些实施例，所述基区为N-型掺杂。在其他的实施方式中，基区也可也选择为本征区。
根据本公开的一些实施例，所述第一部分比所述第二部分更靠近P+型阳极区，所述第二部分比所述第一部分更靠近N+型阴极区。根据本公开的一些实施例，所述第一部分为P+型掺杂，所述第二部分为N+型掺杂。
如图5中所示，埋层区504的PN结中，P+层更靠近P+阳极区，N+层更靠近N+阴极区，且第一部分P+层和第二部分N+层作为一个整体更靠近N+阴极区。N+P+形成的高电场埋层结构，使得流过该区域的载流子能够发生倍增效应，从而提高二极管500的开关软度，避免电流振荡。
根据本公开的一些实施例，所述第一部分的掺杂浓度不大于所述第二部分的掺杂浓度。示例性地，N+的掺杂浓度≧P+的掺杂浓度≧5×1017cm-3。通过对掺杂浓度进行选择，可以实现埋层区的高电场，从而实现载流子倍增效应，进而提高快关软度，避免电流振荡。
根据本公开的一些实施例，所述至少一个埋层区504的厚度小于所述基区502。
由于埋层区中的N+、P+层厚度较薄，因此，埋层区的存在不会影响到二极管的耐压。
根据本公开的一些实施例，如图6所示，所述至少一个埋层区中的任意一个埋层区在水平面上的形状为矩形、圆形或六边形。
继续参考图6，在其他实现方式中，埋层的形状还可以为同心矩形或同心圆等。由于埋层形状可以从多种形状中进行选择，因此增加了制造过程中的灵活性，降低了制作难度。
继续参考图6，根据本公开的一些实施例，所述至少一个埋层区呈中心对称分布。至少一个埋层可以包括多个数量的埋层，多个埋层之间基本呈中心对称分布，从而可以保证载流子的分布均匀性，进而保证二极管性能的一致性。
由此可知，通过加入N+P+结的埋层结构，至少能够实现具有以下优点之一：N+P+形成的高电场埋层结构，流过该区域的载流子能够发生倍增效应，从而提高二极管的开关软度，避免电流振荡。由于该埋层结构位于N-区靠近阴极侧的位置，未直接接触阴极电极，因此不会降低二极管的正向导通压降；且由于N+P+掺杂浓度高，使得埋层比率小,且N+、P+层厚度较薄，因此不会影响到器件的耐压。
根据本公开的一些实施例，还提供一种快恢复二极管芯片，包括：芯片有源区，所述芯片有源区包括前述的快恢复二极管。
示例性地，芯片有源区可以与芯片终端保护区域等区域相连接，本公开对此不作限定。
示例性地，本公开提供地快恢复二级管芯片的厚度可以为60μm～750μm，耐压范围可以600V～6500V。
根据本公开的一些实施例，还提供一种快恢复二极管的制作方法，
制作该快恢复二极管的衬底材料可以是任何类型的绝缘体上半导体衬底。在一些实施例中，绝缘体上半导体衬底可以是绝缘体上硅(silicon-on-insulator,SOI)衬底。
在一些的实施例中，衬底可以由任何适当的材料(例如，硅或锗)制成。例如，可以是Si等常规半导体或者是SiC、GaN等宽禁带半导体。
下面结合图7介绍本公开实施例提供的快恢复二极管的制作方法。图7是根据本公开示例性实施例的快恢复二级管的制作方法700的流程示意图。
根据本公开的一些实施例，快恢复二极管的制作方法700，包括以下步骤：
S701，提供衬底；
S702，对衬底进行掺杂，形成N+型阴极区；
S703，在所述N+型阴极区上形成N-型基区；
S704，在所述N-型基区中靠近所述N+型阴极区的部分形成埋层区，所述埋层区包括PN结；
S705，在所述N-型基区上形成P+型阳极区。
由此可知，通过在快恢复二极管中加入埋层区结构，在提高二极管的开关软度的同时又不增加低通态损耗性能。
示例性地，快恢复二极管的制作方法中的掺杂方法可以采用热扩散或离子注入技术，本公开对此不作限定。
根据本公开的一些实施例，所述埋层区为N+P+形成的PN结。
根据本公开的一些实施例，还包括：在所述N+型阴极区和所述P+型阳极区形成欧姆接触，从而连接外部电信号的步骤。
根据本公开的一些实施例，所述基区为N-型掺杂。在其他的实施方式中，基区也可也选择为本征区。
根据本公开的一些实施例，所述第一部分比所述第二部分更靠近P+型阳极区，所述第二部分比所述第一部分更靠近N+型阴极区。根据本公开的一些实施例，所述第一部分为P+型掺杂，所述第二部分为N+型掺杂。
如图5中所示，埋层区504的PN结中，P+层更靠近P+阳极区，N+层更靠近N+阴极区，且第一部分P+层和第二部分N+层作为一个整体更靠近N+阴极区。N+P+形成的高电场埋层结构，使得流过该区域的载流子能够发生倍增效应，从而提高二极管500的开关软度，避免电流振荡。
根据本公开的一些实施例，所述第一部分的掺杂浓度不大于所述第二部分的掺杂浓度。示例性地，N+≧P+≧5×1017cm-3。通过对掺杂浓度进行选择，可以实现埋层区的高电场，从而实现载流子倍增效应，进而提高快关软度，避免电流振荡。
根据本公开的一些实施例，所述至少一个埋层区504的厚度小于所述基区502。
由于埋层区中的N+、P+层厚度较薄，因此，不会影响到二极管的耐压。
根据本公开的一些实施例，如图6所示，所述至少一个埋层区中的任意一个埋层区在水平面上的形状为矩形、圆形或六边形。
继续参考图6，在其他实现方式中，埋层的形状还可以为同心矩形或同心圆等。由于埋层形状可以从多种形状中进行选择，因此增加了制造过程中的灵活性，降低了制作难度。
继续参考图6，根据本公开的一些实施例，所述至少一个埋层区呈中心对称分布。至少一个埋层可以包括多个数量的埋层，多个埋层之间基本呈中心对称分布，从而可以保证载流子的分布均匀性，进而保证二极管性能的一致性。
由此可知，通过加入N+P+结的埋层结构，至少能够实现具有以下优点之一：N+P+形成的高电场埋层结构，流过该区域的载流子能够发生倍增效应，从而提高二极管的开关软度，避免电流振荡。由于该埋层结构位于N-区靠近阴极侧的位置，未直接接触阴极电极，因此不会降低二极管的正向导通压降；且由于N+P+掺杂浓度高，使得埋层比率小,N+、P+层厚度薄，不会影响到器件的耐压。
虽然在附图和和前面的描述中已经详细地说明和描述了本公开，但是这样的说明和描述应当被认为是说明性的和示意性的，而非限制性的；本公开不限于所公开的实施例。通过研究附图、公开内容和所附的权利要求书，本领域技术人员在实践所要求保护的主题时，能够理解和实现对于所公开的实施例的变型。在权利要求书中，词语“包括”不排除未列出的其他元件或步骤，不定冠词“一”或“一个”不排除多个，并且术语“多个”是指两个或两个以上。在相互不同的从属权利要求中记载了某些措施的仅有事实并不表明这些措施的组合不能用来获益。

Claims (10)

1.一种快恢复二极管，包括：P+型阳极区、基区和N+型阴极区，
在所述基区靠近所述N+阴极区的部分还包括：至少一个埋层区，
所述至少一个埋层区包括第一部分和第二部分，
所述第一部分的掺杂类型与所述第二部分的掺杂类型不同，并且所述第一部分和所述第二部分构成PN结。
2.根据权利要求1所述的二极管，其特征在于，所述基区为N-型掺杂。
3.根据权利要求1或2所述的二极管，其特征在于，所述第一部分比所述第二部分更靠近P+型阳极区，所述第二部分比所述第一部分更靠近N+型阴极区。
4.根据权利要求3所述的二极管，其特征在于，所述第一部分的掺杂浓度不大于所述第二部分的掺杂浓度。
5.根据权利要求3所述的二极管，其特征在于，所述第一部分为P+型掺杂，所述第二部分为N+型掺杂。
6.根据权利要求1或2所述的二极管，其特征在于，所述至少一个埋层区的厚度小于所述基区。
7.根据权利要求6所述的二极管，其特征在于，所述至少一个埋层区中的任意一个埋层区在水平面上的形状为矩形、圆形或六边形。
8.根据权利要求6所述的二极管，其特征在于，
所述至少一个埋层区呈中心对称分布。
9.一种快恢复二极管芯片，包括：芯片有源区，所述芯片有源区包括权利要求1-7中任一项所述的快恢复二极管。
10.一种快恢复二极管的制作方法，包括如下步骤：
对衬底进行掺杂，形成N+型阴极区；
在所述N+型阴极区上形成N-型基区；
在所述N-型基区中靠近所述N+型阴极区的部分形成埋层区，所述埋层区包括PN结；
在所述N-型基区上形成P+型阳极区。
CN202011474140.4A 2020-12-14 2020-12-14 一种快恢复二极管、芯片及其制作方法 Pending CN114628530A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011474140.4A CN114628530A (zh) 2020-12-14 2020-12-14 一种快恢复二极管、芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011474140.4A CN114628530A (zh) 2020-12-14 2020-12-14 一种快恢复二极管、芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN114628530A true CN114628530A (zh) 2022-06-14

Family

ID=81897025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011474140.4A Pending CN114628530A (zh) 2020-12-14 2020-12-14 一种快恢复二极管、芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN114628530A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547856A (zh) * 2022-10-20 2022-12-30 安徽钜芯半导体科技有限公司 一种高性能半导体整流芯片及其制备工艺
CN116190414A (zh) * 2022-09-09 2023-05-30 安徽钜芯半导体科技有限公司 二极管抑制二次雪崩的缓冲区域结构和二极管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190414A (zh) * 2022-09-09 2023-05-30 安徽钜芯半导体科技有限公司 二极管抑制二次雪崩的缓冲区域结构和二极管
CN116190414B (zh) * 2022-09-09 2024-05-07 安徽钜芯半导体科技股份有限公司 二极管抑制二次雪崩的缓冲区域结构和二极管
CN115547856A (zh) * 2022-10-20 2022-12-30 安徽钜芯半导体科技有限公司 一种高性能半导体整流芯片及其制备工艺

Similar Documents

Publication Publication Date Title
JP5859319B2 (ja) 半導体素子および逆導通ｉｇｂｔ。
CN110061050B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
US10153275B2 (en) Method of operating an IGBT having switchable and non-switchable diode cells
US20110024791A1 (en) Bipolar semiconductor device and manufacturing method
US9070571B2 (en) Power switching module with reduced oscillation
CN103986447A (zh) 双极半导体开关及其制造方法
US9786773B2 (en) Thin-substrate double-base high-voltage bipolar transistors
JP2018037649A (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
CN104299997A (zh) 电荷补偿半导体器件
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN114628530A (zh) 一种快恢复二极管、芯片及其制作方法
JP2743057B2 (ja) 半導体装置
CN217306514U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN102044543A (zh) 一种单片集成igbt和frd的半导体器件
CN113394278A (zh) 逆导型igbt及其制备方法
JPH03155677A (ja) 伝導度変調型ｍｏｓｆｅｔ
JP4746169B2 (ja) 電力用半導体装置及びその駆動方法
US5621229A (en) Semiconductor device and control method
JP2006245475A (ja) 半導体装置及びその製造方法
CN217847964U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN107039513B (zh) 具有增强的双极放大的功率半导体晶体管
JP2016167597A (ja) トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
CN113053991A (zh) 逆导型igbt的元胞结构及逆导型igbt
JPS5931869B2 (ja) 静電誘導形サイリスタ
CN219303673U (zh) 单向高电压穿通瞬态电压抑制器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination