JP2018037649A - ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子 - Google Patents

ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子 Download PDF

Info

Publication number
JP2018037649A
JP2018037649A JP2017135446A JP2017135446A JP2018037649A JP 2018037649 A JP2018037649 A JP 2018037649A JP 2017135446 A JP2017135446 A JP 2017135446A JP 2017135446 A JP2017135446 A JP 2017135446A JP 2018037649 A JP2018037649 A JP 2018037649A
Authority
JP
Japan
Prior art keywords
region
semiconductor
trench
drift
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017135446A
Other languages
English (en)
Other versions
JP6618960B2 (ja
Inventor
ローマン バブルスケ，
Baburske Roman
ローマン バブルスケ，
マルクス ビーナ，
Bina Markus
マルクス ビーナ，
シュルツェ，　ハンス−ヨアヒム
Schulze Hans-Joachim
ハンス−ヨアヒム シュルツェ，
オアナ ユーリア スパルバー，
Julia Spulber Oana
オアナ ユーリア スパルバー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2018037649A publication Critical patent/JP2018037649A/ja
Application granted granted Critical
Publication of JP6618960B2 publication Critical patent/JP6618960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子を提供する。【解決手段】第１の負荷端子１１と第２の負荷端子１２との間に負荷電流を通す半導体ボディ１０を有するパワー半導体素子１が、第１の導電型のドーパントを有し、第１の負荷端子に電気的に接続されているソース領域１０１と、半導体ボディ内に実装され、第２の導電型のドーパントを有し、ソース領域を半導体ボディのその他の部分１０３から隔てる半導体チャネル領域１０２と、半導体ボディ内を延び方向Ｚに延び、半導体チャネル領域に隣接して配置された、第１のトレンチ型のトレンチ１３で、絶縁体１３２によって半導体ボディから絶縁されている制御電極１３１を含む。半導体ボディは、第１の導電型のドーパントを有する障壁領域１０３と、第２の導電型のドーパントを有する第１のドリフト領域１０４を少なくとも有するドリフト空間を含む。【選択図】図１Ａ

Description

本明細書は、バイポーラパワー半導体素子の実施形態に関し、バイポーラパワー半導体素子の加工方法の実施形態に関する。特に、本明細書は、ドリフト空間にｐ層を有するｎチャネルパワー半導体素子の実施形態を対象とし、対応するパワー半導体素子加工方法の実施形態を対象とする。
電気エネルギの変換、電気モータや電気機械の駆動など、自動車用途、民生用途、及び産業用途の現代の機器の多くの機能が、パワー半導体素子を頼りにしている。例えば、幾つか挙げると、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）、ダイオードなどが、電源や電力変換器のスイッチを含むがこれに限定されない様々な用途で使用されている。
パワー半導体素子は、通常、素子の２つの負荷端子の間の負荷電流経路に負荷電流を通すように構成された半導体ボディを含む。更に、負荷電流経路は、ゲート電極と呼ばれることもある絶縁制御電極によって制御可能である。例えば、制御電極は、（例えば、駆動部から）受信する制御信号に応じて、パワー半導体素子を、オン状態とも呼ばれる導通状態、及びオフ状態とも呼ばれる阻止状態のいずれかに設定することが可能である。
用途によっては、パワー半導体素子は何らかの定格に適合しなければならない場合があり、幾つか例を挙げると、最小電圧阻止能力及び／又は最小定格負荷電流能力に関する定格に適合しなければならない場合がある。用途の一例では、（例えば、ＩＧＢＴ構成を有する）パワー半導体素子が、ＤＣリンク（例えば、コンデンサ）と結合される場合があり、ＤＣ−ＤＣ変換及び／又はＤＣ−ＡＣ変換に使用される場合がある。その場合、最小電圧阻止能力に関する要件によれば、前記パワー半導体素子の最小阻止電圧は、一例では、ＤＣリンク電圧の最大値の少なくとも２倍でなければならないことになる。
一方、用途によっては、常に高い効率でなければならない。その為には、前記定格に加えて、更に、その用途で使用されるパワー半導体素子が低損失であること、例えば、オン状態損失及び／又はスイッチング損失が低いことが望ましい場合がある。前記損失は、通常、定格に比例し、例えば、素子の電圧阻止能力が高いほど、そのオン状態損失も高いのが普通である。
独国特許出願公開第１０２０１５１０７１０３（Ａ１）号明細書
一実施形態によれば、バイポーラパワー半導体素子（以下では「パワー半導体素子」とも呼ぶ）が、その第１の負荷端子とその第２の負荷端子との間に負荷電流を通すように構成された半導体ボディを有し、第１の導電型の、第１の負荷端子に電気的に接続されているソース領域と、半導体ボディ内に実装され、第２の導電型を有し、ソース領域を半導体ボディのその他の部分から隔てる半導体チャネル領域と、半導体ボディ内を延び方向に延び、半導体チャネル領域に隣接して配置された、第１のトレンチ型のトレンチであって、第１のトレンチ型のトレンチは、絶縁体によって半導体ボディから絶縁されている制御電極を含み、制御電極は、半導体チャネル領域内の負荷電流の経路を制御するように構成されている、トレンチと、半導体ボディ内に実装され、第２の負荷端子に電気的に接続されている、第２の導電型の少なくとも１つのエミッタ領域と、を含む。半導体ボディは更に、第１の導電型の障壁領域と、第２の導電型の第１のドリフト領域を少なくとも有するドリフト空間であって、障壁領域は第１のドリフト領域を半導体チャネル領域と結合している、ドリフト空間と、を含む。半導体ボディは更に、一方の側の半導体ボディのドリフト空間と、他方の側のエミッタ領域との間に配置されている、第１の導電型のバッファ領域と、を含み、第１のドリフト領域は、延び方向の全長が、半導体ボディの、延び方向の全長の少なくとも５％である。
更なる実施形態によれば、バイポーラパワー半導体素子（以下では「パワー半導体素子」とも呼ぶ）が、その第１の負荷端子とその第２の負荷端子との間に負荷電流を通すように構成された半導体ボディを有し、第１の導電型の、第１の負荷端子に電気的に接続されているソース領域と、半導体ボディ内に実装され、第２の導電型を有し、ソース領域を半導体ボディのその他の部分から隔てる半導体チャネル領域と、絶縁体によって半導体ボディから絶縁された制御電極であって、半導体チャネル領域内の負荷電流の経路を制御するように構成されている制御電極と、半導体ボディ内に実装され、第２の負荷端子に電気的に接続されている、第２の導電型の少なくとも１つのエミッタ領域と、を含む。半導体ボディは更に、半導体チャネル領域と結合されていて第２の導電型を有する第１のドリフト領域を少なくとも有するドリフト空間と、一方の側の半導体ボディのドリフト空間と、他方の側のエミッタ領域との間に配置されている第１の導電型のバッファ領域と、を含み、第１のドリフト領域は、延び方向の全長が、半導体ボディの、延び方向の全長の少なくとも５％である。
更に別の実施形態によれば、半導体ボディを有するバイポーラパワー半導体素子（以下では「パワー半導体素子」とも呼ぶ）の加工方法が、第１の導電型のソース領域を作成するステップと、第２の導電型の半導体チャネル領域を半導体ボディ内に作成するステップであって、半導体チャネル領域はソース領域を半導体ボディのその他の部分から隔てる、半導体チャネル領域を作成するステップと、半導体チャネル領域内の負荷電流の経路を制御する制御電極と、制御電極を半導体ボディから絶縁する絶縁体と、を設けるステップと、第２の導電型の少なくとも１つのエミッタ領域を半導体ボディ内に作成するステップと、第２の導電型の第１のドリフト領域を半導体ボディ内に少なくとも有するドリフト空間を作成するステップであって、第１のドリフト領域が半導体チャネル領域と結合されるように、ドリフト空間を作成するステップと、第１の導電型のバッファ領域を作成するステップであって、一方の側の半導体ボディのドリフト空間と、他方の側のエミッタ領域との間に配置されるバッファ領域を作成する前記ステップと、を含み、第１のドリフト領域の延び方向の全長が、半導体ボディの延び方向の全長の少なくとも５％である。
当業者であれば、以下の詳細説明を読み、添付図面を参照することにより、更なる特徴及び利点を理解されよう。
図中の要素は、必ずしも正しい縮尺ではなく、むしろ、本発明の原理を図解することに重点を置いている。更に各図においては、類似の参照符号は、対応する要素を示す。
幾つかの実施形態によるバイポーラパワー半導体素子の垂直断面の一部を概略的且つ例示的に示す。 幾つかの実施形態によるバイポーラパワー半導体素子の垂直断面の一部を概略的且つ例示的に示す。 幾つかの実施形態によるバイポーラパワー半導体素子の垂直断面の一部を概略的且つ例示的に示す。 幾つかの実施形態によるバイポーラパワー半導体素子の垂直断面の一部を概略的且つ例示的に示す。 １つ以上の実施形態によるバイポーラパワー半導体素子の垂直断面の一部を概略的且つ例示的に示す。 １つ以上の実施形態によるバイポーラパワー半導体素子の水平投影の一部を概略的且つ例示的に示す。 １つ以上の実施形態によるバイポーラパワー半導体素子の水平投影の一部を概略的且つ例示的に示す。 １つ以上の実施形態によるバイポーラパワー半導体素子の垂直断面の一部を概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子の垂直断面の一部を、ドーパント濃度の変化の例示とともに、概略的且つ例示的に示す。 １つ以上の実施形態による、ドーパント濃度の、延び方向の変化を概略的且つ例示的に示す。 １つ以上の実施形態による、延び方向の電界強度の変化を概略的且つ例示的に示す。
以下の詳細説明では、添付図面を参照しており、添付図面は本明細書の一部を成しており、添付図面においては、本発明を実施できる特定の実施形態が例示されている。
この点において、方向を表す術語、例えば、「上部」、「底部」、「下部」、「表側」、「裏側」、「後部」、「先頭」、「前縁」、「後縁」などは、示されている図面の向きを基準にして使用されてよい。実施形態の各要素は、様々な向きで配置されうる為、方向を表す術語は例示の為に使用されてよく、制限的では全くない。当然のことながら、本発明の範囲から逸脱しない限り、他の実施形態が利用されてもよく、構造的又は論理的な変更が行われてもよい。従って、以下の詳細説明は、制限的な意味に解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義される。
以下では、様々な実施形態を詳細に参照する。それらのうちの１つ以上の実施例を図面に示す。各実施例は説明の為に与えられており、本発明を限定することは意図していない。例えば、１つの実施形態の要素として図示又は説明された特徴が、他の実施形態において、又は他の実施形態との組み合わせで使用されてよく、これによって、更に別の実施形態が与えられてよい。本発明はそのような修正形態及び変形形態を包含することを意図している。各実施例は具体的な文言で説明されているが、これは、添付の特許請求の範囲を限定するものと解釈されてはならない。各図面は、縮尺が正確ではなく、説明のみを目的としている。明確さの為に、同じ要素又は製造ステップは、特に断らない限り、異なる図面においても同じ参照符号で示した。
「水平」という用語は、本明細書では、半導体基板の水平面、又は半導体構造の水平面にほぼ平行な向きを示すものとする。これは、例えば、半導体ウエハ又はダイの表面であってよい。例えば、以下で言及される第１の横方向Ｘ及び第２の横方向Ｙは両方とも水平方向であってよく、第１の横方向Ｘと第２の横方向Ｙは互いに垂直であってよい。
「垂直」という用語は、本明細書では、実質的に水平面に垂直に並べられた向き、即ち、半導体ウエハの表面に垂直な方向に平行な向きを示すものとする。例えば、以下で言及される延び方向Ｚは、第１の横方向Ｘ及び第２の横方向Ｙの両方と垂直な延び方向であってよい。
本明細書では、ｎドープを「第１の導電型」と称し、ｐドープを「第２の導電型」と呼ぶ。或いは逆のドープ関係が採用されてもよく、その場合は、第１の導電型がｐドープであってよく、第２の導電型がｎドープであってよい。
更に、本明細書においては、「ドーパント濃度」という用語は、平均的なドーパント濃度、或いは、特定の半導体領域又は半導体ゾーンの算術平均ドーパント濃度又はシート電荷キャリア濃度を個々に意味してよい。従って、例えば、特定の半導体領域の特定のドーパント濃度が、別の半導体領域のドーパント濃度より高いか低い、という記述は、複数の半導体領域の個々の算術平均ドーパント濃度が互いに異なることを示していることになる。
本明細書の文脈では、「オーム接触している」、「電気的に接触している」、「オーム接続している」、及び「電気的に接続している」という用語は、半導体素子の２つの領域、区画、ゾーン、部分、又は部品の間、或いは、１つ以上の素子の異なる端子の間、或いは、端子又はメタライゼーション又は電極と半導体素子の部分又は部品との間に低オームの電気的接続又は低オームの電流経路が存在することを示すものとする。更に、本明細書の文脈では、「接触している」という用語は、各半導体素子の２つの要素の間に直接の物理的接続が存在することを示すものとし、例えば、互いに接触している２つの要素の間のトランジションは、更なる中間要素などを含まなくてよい。
更に、本明細書の文脈では、「電気的絶縁」という用語は、特に断らない限り、その一般的な正しい理解の文脈において使用され、従って、２つ以上の構成要素が互いに離れて位置すること、並びにそれらの構成要素をつなぐオーム接続が存在しないことを示すものとする。しかしながら、互いに電気的に絶縁されている構成要素であっても、互いに結合されることが可能であり、例えば、機械的結合、及び／又は容量結合、及び／又は誘導結合されることが可能である。例えば、コンデンサの２つの電極が、電気的に互いに絶縁されていて、同時に、機械的且つ容量的に互いに結合されていることが可能であり、例えば、絶縁材（例えば、誘電体）によって結合されていることが可能である。
「パワー半導体素子」という用語は、本明細書では、高い電圧阻止能力、及び／又は高い電流搬送能力を有する、シングルチップ上の半導体素子を示すものとする。言い換えると、そのようなパワー半導体素子は、大負荷電流、典型的には、例えば、数十アンペア〜数百アンペアのアンペア範囲の負荷電流、及び／又は、高電圧、典型的には５Ｖ超、又は１５Ｖ超、又は、より典型的には、４００Ｖ、そして例えば最大数千ボルトの電圧に対して構成される。
例えば、本明細書で使用される「パワー半導体素子」という用語は、論理半導体素子、例えば、データの記憶、データの計算、及び／又は他のタイプの半導体ベースのデータ処理に使用される論理半導体素子を対象としていない。
従って、本明細書に記載の特定の実施形態は、（例えば、第１の電力信号を、第１の電力信号と異なる第２の電力信号に変換する為に）電力変換器又は電源において使用されてよいバイポーラパワー半導体素子（以下では単に「半導体素子」又は「素子」とも呼ぶ）に関し、これに限定されない。その為には、例えば、バイポーラパワー半導体素子は、１つ以上のパワー半導体セルを含んでよく、例えば、モノリシック集積されたトランジスタセル、モノリシック集積されたダイオードセル、及び／又はモノリシック集積されたＩＧＢＴセル、及び／又はモノリシック集積されたＲＣ−ＩＧＢＴセル、及び／又はモノリシック集積されたゲートＭＯＳダイオード（ＭＧＤ）セル、及び／又はこれらの派生物を含んでよい。そのようなダイオードセル及び／又はそのようなトランジスタセルが半導体チップの形に集積されてよく、多数のそのようなチップが、ＩＧＢＴモジュールのようなパワー半導体モジュールの形に集積されてよい。
図３Ａは、１つ以上の実施形態によるバイポーラパワー半導体素子１の水平投影の一部を概略的且つ例示的に示す。以下では、「パワー半導体素子」及び「半導体素子」という用語はいずれもバイポーラパワー半導体素子を意味する。又、図３Ｂは、１つ以上の別の実施形態によるパワー半導体素子１の水平投影の一部を概略的且つ例示的に示す。図３Ａ及び図３Ｂはいずれも、水平投影が、第１の横方向Ｘ及び第２の横方向Ｙで画定される面に平行であってよい。半導体素子１の各構成要素は、第１の横方向Ｘ及び第２の横方向Ｙのそれぞれに垂直であってよい延び方向Ｚに沿って延びてよい。
半導体素子１は、１つ以上のアクティブセル（例えば、ＭＯＳ（金属酸化物半導体）セル）（以下では単に「セル」と呼ぶ）を含むアクティブセルフィールド１６を含んでよく、前記セルのそれぞれは、少なくとも１つの制御電極１３１を含んでよい。セルの数は、例えば、１００〜１０００００の範囲であってよい。アクティブセルフィールド１６は、総負荷電流を通すように構成されてよく、総負荷電流は１Ａ超、１０Ａ超、更には１００Ａ超であってよい。以下では、前記総負荷電流を、単に負荷電流とも呼ぶ。
アクティブセルフィールド１６は、半導体素子１のエッジターミネーションゾーン１８によって囲まれてよい。例えば、エッジターミネーションゾーン１８は、アクティブセルを全く含まない。エッジターミネーションゾーン１８は、エッジ１９によってターミネートされてよく、エッジ１９は（例えば、ウエハからチップをダイスカットすることにより）発生してよい。
更に、アクティブセルフィールド１６、又は、アクティブセルフィールド１６及びエッジターミネーションゾーン１８のそれぞれは、少なくとも２０Ｖ、少なくとも１００Ｖ、少なくとも４００Ｖ、又は少なくとも１０００Ｖの阻止電圧を阻止するように構成されてよい。
図３Ａに概略的に示されるように、セル、例えば、セルの制御電極１３１は、ストライプ構成であってよい。従って、セル、及びセルが含んでよい構成要素（例えば、制御電極１３１）のそれぞれは、（図示されるように）ほぼアクティブセルフィールド１６全体にわたって、第１の横方向Ｘ及び第２の横方向Ｙのいずれかに沿って延びてよく、例えば、アクティブセルフィールド１６とエッジターミネーションゾーン１８との間のトランジション領域の境界を形成してよい。例えば、各（ストライプ）セルの横方向の全長は、アクティブセルフィールド１６の、第１の横方向Ｘ及び第２の横方向Ｙのいずれかの全長の３０％未満、５％未満、更には１％未満になる。
図３Ｂに概略的に示された別の実施形態では、各セルは（セルラ構成とも呼ばれる）ニードル構成であってよく、その、第１の横方向Ｘ及び第２の横方向Ｙのそれぞれの、横方向の全長は、アクティブセルフィールド１６の第１の横方向Ｘ及び第２の横方向Ｙの、横方向の全長のうちのほんのわずかでしかない。例えば、各ニードルセルの横方向の全長は、アクティブセルフィールド１６の、第１の横方向Ｘ及び第２の横方向Ｙのいずれかの全長の３０％未満、５％未満、更には１％未満になる。
別の実施形態では、アクティブセルフィールド１６は両タイプのセルを含んでよく、例えば、ストライプ構成の１つ以上のセルと、ニードル構成の１つ以上のセルとを含んでよい。
アクティブセルフィールド１６及びエッジターミネーションゾーン１８は両方とも、少なくとも一部が、素子１のジョイント半導体ボディ１０内に形成されてよい。半導体ボディ１０は、（例えば、制御電極１３１によって）制御可能な総負荷電流を搬送するように構成されてよい。例えば、制御電極１３１は、トレンチ電極又はプレーナ電極として実装されてよく、これについては、後で、図１Ａ〜図１Ｄ、及び図２に関して詳しく説明する。
ここまで説明したように、本明細書に記載の半導体素子１は、バイポーラパワー半導体素子１であってよい。従って、半導体ボディ１０内の総負荷電流は、第１の導電型の第１の電荷キャリアによって形成される第１の負荷電流と、第１の導電型に対して相補的である第２の導電型の第２の電荷キャリアによって形成される第２の負荷電流と、によって構成されてよい。例えば、第１の電荷キャリアは電子であり、第２の電荷キャリアは正孔である。
次に、図１Ａ〜図１Ｄは、それぞれ、幾つかの実施形態による半導体素子１の垂直断面の一部を概略的且つ例示的に示した図であり、これらの各図に関しては、半導体素子１は、第１の負荷端子１１及び第２の負荷端子１２を含んでよい。例えば、第１の負荷端子１１は、第２の負荷端子１２から離れて配置される。半導体ボディ１０は、第１の負荷端子１１及び第２の負荷端子１２のそれぞれと結合されてよく、第１の負荷端子構造１１で前記負荷電流を受け、第２の負荷端子１２から負荷電流を出力するように構成されてよく、且つ／又は、その逆であってもよい。
半導体素子１は垂直セットアップであってよく、これによれば、例えば、第１の負荷端子構造１１は半導体素子１の表側に配置され、第２の負荷端子構造１２は半導体素子１の裏側に配置される。別の実施形態では、半導体素子１は横方向セットアップであってよく、これによれば、例えば、第１の負荷端子構造１１及び第２の負荷端子構造１２のそれぞれは、半導体素子１の同じ側に配置される。
例えば、第１の負荷端子１１は第１のメタライゼーション（例えば、表側メタライゼーション）を含み、第２の負荷端子１２は第２のメタライゼーション（例えば、裏側メタライゼーション）を含んでよい。更に、第１の負荷端子１１及び第２の負荷端子１２の一方又は両方が、拡散障壁を含んでよい。
本明細書においては、総負荷電流の方向は、従来の表記法で表されており、即ち、正孔などの正電荷キャリアの流れの方向として、且つ／又は、電子などの負電荷キャリアの流れの逆の方向として表されている。総負荷電流の順方向は、例えば、第２の負荷端子１２から第１の負荷端子１１に向かう方向であってよい。
負荷電流を制御する為に、半導体素子１は更に、前記制御電極１３１を含んでよい。例えば、半導体素子１は、前記制御電極１３１によって、阻止状態及び導通状態のうちの一方に設定されるように構成されてよい。例えば、前記制御電極１３１は、プレーナ制御電極１３１として、又はトレンチ制御電極１３１として構成されてよい。
一実施形態では、半導体素子１を、順方向の負荷電流を通すことが可能な導通状態に設定する為に、制御電極１３１に、第１の範囲の電圧を有する制御信号が与えられてよい。半導体素子１を、順方向電圧を阻止できて順方向の負荷電流を流さない阻止状態に設定する為に、制御電極１３１に、第１の範囲と異なる第２の範囲の電圧を有する制御信号が与えられてよい。
一実施形態では、制御信号は、制御電極１３１と第１の負荷端子１１との間に電圧を印加することによって、且つ／又は、制御電極１３１と第２の負荷端子１２との間に電圧を印加することによって、与えられてよい。
パワー半導体素子１は、第１の負荷端子１１と電気的に接続されたソース領域１０１を含んでよい。ソース領域１０１は、半導体ソース領域であってよく、例えば、半導体ボディ１０内に実装されてよい。例えば、ソース領域１０１は、第１の導電型を有し、例えば、これは、第１の導電型のドーパントを、例えば、１０１９ｃｍ−３〜１０２２ｃｍ−３、例えば、５×１０１９ｃｍ−３〜１×１０２１ｃｍ−３の範囲のドーパント濃度で含む。
パワー半導体素子１は更に、半導体チャネル領域１０２を含んでよく、これは、半導体ボディ１０内に実装され、第２の導電型を有してよく、例えば、これは、第２の導電型のドーパントを含む。半導体チャネル領域１０２（以下ではチャネル領域１０２とも呼ぶ）は、ソース領域１０１を半導体ボディ１０のその他の部分から隔てることが可能であり、例えば、半導体チャネル領域１０２は、ソース領域１０１を、以下で示される領域１０３及び１０４のうちの少なくとも一方から隔てることが可能である。当然のことながら、チャネル領域１０２も、第１の負荷端子１１と電気的に接続されてよい。例えば、図２に概略的に示されている実施形態を参照すると、幾つかのプラグ１１１が与えられてよく、プラグ１１１は、一方の側で第１の負荷端子１１と、他方の側でソース領域１０１及びチャネル領域１０２のそれぞれと、の間の電気的接続を確実にするように構成されてよい。
ソース領域１０１と半導体チャネル領域１０２との間のトランジションが、第１の接合１０１２、例えば、第１のｐｎ接合を形成してよい。
上述のように、半導体ボディ１０内の負荷電流を制御する為に、半導体素子１は１つ以上の制御電極１３１を含んでよく、制御電極１３１は、図１Ａ及び図１Ｂ、並びに図２に概略的に示されるようにトレンチ電極として実装されてよく、或いは、図１Ｃ及び図１Ｄに概略的に示されるようにプレーナ電極として実装されてよい。ここですでに強調されているのは、図１Ａ及び図１Ｂによる実施形態は、トレンチ制御電極１３１の代わりにプレーナ制御電極１３１が与えられてもよく、図１Ｃ及び図１Ｄによる実施形態は、プレーナ制御電極１３１の代わりにトレンチ制御電極１３１が与えられてもよいということである。
制御電極１３１は、その構成（プレーナ電極かトレンチ電極か）にかかわらず、第１の負荷端子１１及び半導体ボディ１０のそれぞれから電気的に絶縁されてよい。その為には、半導体素子１は、制御電極１３１を絶縁する絶縁体１３２を含んでよい。図１Ａ及び図１Ｂ、並びに図２に概略的に示されるように、パワー半導体素子１がトレンチアーキテクチャを有する場合、制御電極１３１及び絶縁体１３２は、第１のトレンチ型のトレンチ１３の中に含まれてよい。トレンチ１３は、セルラ構成又はストライプ構成（図３Ａ及び図３Ｂを参照）であってよい。
例えば、制御電極１３１は、半導体チャネル領域内の負荷電流の経路を制御するように構成されてよく、この制御は、例えば、負荷電流を確実に流す為にチャネル領域１０２内に反転チャネルを誘導することによって、且つ／又は、阻止状態を引き起こす為に反転チャネルを解体することによって行われる。
半導体素子１は更に、少なくとも半導体ボディ１０内に実装される第１のドリフト領域１０４によって形成されるドリフト空間を含んでよい。一実施形態によれば、第１のドリフト領域１０４は第２の導電型を有し、例えば、これは、第２の導電型の（例えば、チャネル領域１０２内のドーパントと同じ導電型の）ドーパントを含む。例えば、第１のドリフト領域１０４は、低ドープｐ領域である。第１のドリフト領域１０４は、電気的に浮遊している領域であってよく、例えば、第１のドリフト領域１０４は第１の負荷端子１１に電気的に接続されておらず（例えば、接触しておらず）、一方、上述のように、ソース領域１０１及びチャネル領域１０２のそれぞれが第１の負荷端子１１と接触してよい。
従って、当然のことながら、一実施形態によれば、第１のドリフト領域１０４は、チャネル領域１０２に含まれるドーパントと同じ導電型のドーパントをドープされてよい。従って、１つ以上の実施形態によれば、ｐドープチャネル領域１０２内にｎチャネルが誘導されてよく、同時に、前記ｐドープチャネル領域１０２と結合されてよい（後で詳しく説明するように、直接又は障壁領域経由で結合されてよい）第１のドリフト領域１０４がｐドリフト領域１０４であってよい。
第１のドリフト領域１０４は、チャネル領域１０２と結合されてよい。（例えば、図１Ｃ及び図１Ｄで概略的且つ例示的に示されたような）一実施形態によれば、第１のドリフト領域１０４は、チャネル領域１０２と接触してよい。上記で強調されたように、図１Ｃ及び図１Ｄに示された実施形態は、プレーナ制御電極１３１の代わりにトレンチ制御電極１３１が与えられてもよい。従って、前記実施形態は、それぞれが第１のトレンチ型のトレンチ１３を含んでよく、トレンチ１３は、それぞれが延び方向Ｚに、半導体ボディ１０内に延び、半導体チャネル領域１０２に隣接して配置され、トレンチ１３は、制御電極１３１と、絶縁体１３２の少なくとも一部とを（例えば、図１Ａ及び図１Ｂに示されたように）含んでよい。
（例えば、図１Ａ及び図１Ｂ、並びに図２で概略的且つ例示的に示されたような）別の実施形態によれば、パワー半導体素子１は、任意選択で、障壁領域１０３を含んでよく、障壁領域１０３は第１の導電型を有し、例えば、これは、第１の導電型のドーパントを含む。例えば、障壁領域１０３は、ｎドープ領域である。一実施形態では、この障壁領域１０３は、電気的に浮遊していてよく、例えば、障壁領域１０３は、第１の負荷端子１１と電気的に接続されていない。障壁領域１０３とチャネル領域１０２との間のトランジションが、第２の接合１０２３、例えば、第２のｐｎ接合を形成してよい。一実施形態では、障壁領域１０３は、第１のドリフト領域１０４を半導体ボディ１０内（例えば、トレンチ底部の周囲）に含めることにより引き起こされてよいキャリア閉じ込めの最終的低減を補償又は過補償するように構成されてよい。別の実施形態では、図１Ａ又は図１Ｂに示された障壁領域１０３は設けられず、チャネル領域１０２は、第１のドリフト領域１０４と接触して配置される。
障壁領域１０３が設けられた場合、障壁領域１０３と第１のドリフト領域１０４との間のトランジションが、第３の接合１０３４、例えば、第３のｐｎ接合を形成してよい。
次に、半導体ボディ１０が第２の負荷端子１２に近接する一例示的構成に関しては、半導体素子１は、第２の負荷端子１２に電気的に接続されたエミッタ領域１０８を含んでよい。そのようなエミッタ領域１０８の一実施形態を、図１Ａ及び図１Ｂのそれぞれに概略的に示す。例えば、エミッタ領域１０８は第２の導電型を有し、これは、例えば、第２の導電型のドーパントを含む。エミッタ領域１０８は、ｐ＋エミッタ領域であってよい。一実施形態では、エミッタ領域１０８は、第１の導電型のドーパントを有するエミッタサブ領域（図示せず）を含んでもよく、例えば、ｎ＋エミッタサブ領域を含んでもよく、これは「ｎショート」と呼ばれることもある。
一実施形態では、半導体素子１は更に、バッファ領域１０７を含んでよく、バッファ領域１０７は、第１の導電型を有し（例えば、これは第１の導電型のドーパントを含んでよい）、前記半導体ボディ１０の前記ドリフト空間と接触して配置され、前記ドリフト空間は、上述のように、第１のドリフト領域１０４によって少なくとも部分的に形成される。例えば、バッファ領域１０７は、ｎ＋ドープ領域又はｎ＋＋ドープ領域である。バッファ領域１０７は、フィールドストップ領域と呼ばれることもある。例えば、バッファ領域１０７は、一方の側でエミッタ領域１０８と接触して配置されてよく、他方の側で前記ドリフト空間と結合されてよい。
（例えば、図１Ａに概略的に示されたような）一実施形態では、バッファ領域１０７は、第１のドリフト領域１０４と接触して配置され、第２の導電型のドーパントを含む第１のドリフト領域１０４と、第１の導電型のドーパントを含むバッファ領域１０７との間のトランジションが、更に別の接合１０４７、例えば、別のｐｎ接合を形成してよい。
（例えば、図１Ｂに概略的に示されたような）別の実施形態では、ドリフト空間は更に、第２のドリフト領域１０５によって形成されてよく、前記第２のドリフト領域１０５は第１の導電型を有してよく、例えば、これは、第１の導電型のドーパントを含んでよい。例えば、第１のドリフト領域１０４はｐ−ドリフト領域であり、第２のドリフト領域１０５はｎ−ドリフト領域である。例えば、第２のドリフト領域１０５は、延び方向Ｚに、第１のドリフト領域１０４より遠くまで延び、例えば、第２のドリフト領域１０５は、第１のドリフト領域１０４の下方に（例えば、サンドイッチ状に）配置されてよい。例えば、バッファ領域１０７が存在する場合、これは、第２のドリフト領域１０５と接触して配置されてよく、第１の導電型を有する第２のドリフト領域１０５と、同じく第１の導電型を有するバッファ領域１０７との間のトランジション１０５７が、従って、例えば、接合を形成しない場合がある。
一実施形態では、バッファ領域１０７は、延び方向Ｚの全長がＤＺ７であり、そのドーパント濃度は、例えば、前記全長の少なくとも２０％にわたって増加してよい。この増加は、前記全長の更に５０％超にわたって起こってよく、例えば、前記全長の少なくとも７０％にわたって起こってよく、前記全長の少なくとも９０％にわたって起こってよく、更には前記全長の９５％超にわたって起こってよい。
更に、第１のドリフト領域１０４は、一実施形態（図１Ａを参照）ではバッファ領域１０７と接触して配置されてよく、延び方向Ｚに全長を有してよく、そのドーパント濃度は、前記全長の少なくとも５０％にわたって減少してよい。前記減少は、前記全長の更に７０％超にわたって起こってよく、例えば、前記全長の少なくとも８０％にわたって起こってよく、前記全長の少なくとも９０％にわたって起こってよく、更には前記全長の９５％超にわたって起こってよい。従って、パワー半導体１の一実施形態では、第１のドリフト領域１０４は、バッファ領域１０７と接触して配置され、前記接触の近傍、例えば、別の接合１０４７の近傍において、第１のドリフト領域１０４のドーパント濃度は、別の接合１０４７に近づくと減少してよく、バッファ領域１０７のドーパント濃度は、別の接合１０４７から離れると増加してよい。
更なる例示的ドーパント濃度プロファイルを、図４に関して開示する。
図１Ｃ又は図１Ｄによる実施形態を参照すると、当然のことながら、半導体ボディ１０のうちの第２の負荷端子１２に近接する領域は、図１Ａ又は図１Ｂに示された実施形態と似ているか同じであるように構成されてよい。従って、図１Ｃによる実施形態の半導体ボディ１０、又は図１Ｄによる実施形態の半導体ボディ１０は、第２の負荷端子１２に接触して配置されたエミッタ領域１０８、及びバッファ領域１０７のうちの少なくとも一方を含んでよく、前記領域１０７及び１０８は、上述の例のように構成されてよい。
従って、当然のことながら、図１Ａ〜図５Ｂに示される全ての実施形態によれば、パワー半導体素子１は、パワートランジスタ構成（例えば、ＩＧＢＴ構成又はＲＣ−ＩＧＢＴ構成）であってよく、第１のドリフト領域１０４はチャネル領域１０２と同じ導電型を有してよく、第１のドリフト領域１０４はチャネル領域１０２と結合されてよく、この結合は、例えば、第１のドリフト領域１０４がチャネル領域１０２と接触して配置されるように直接行われてよく、或いは、細かく言うと前記障壁領域１０３によって間接的に行われてよく、制御電極１３１は、トレンチ制御電極として、又はプレーナ制御電極として構成されてよい。
次に、図１Ｄに概略的に示された実施形態を参照すると、ドリフト空間は１つ以上のサブ領域１０４１を含んでよく、１つ以上のサブ領域１０４１のそれぞれは、ドリフト空間の総体積（例えば、第１のドリフト領域１０４の体積）への寄与分が１０％未満又は５％未満である。更に、１つ以上のサブ領域１０４１のそれぞれは、第１のドリフト領域１０４のドーパント濃度の少なくとも１００倍のドーパント濃度で、第１又は第２の導電型を有してよい。例えば、サブ領域１０４１は、１つ以上のｐ＋サブ領域によって、且つ／又は、１つ以上のｎ＋サブ領域によって形成される。これらの１つ以上のサブ領域１０４１は、短絡に対するロバストネスを高めることを可能にすることができる。例えば、短絡に対するロバストネスを高める為にドリフト空間内に高ドープサブ領域を導入する概念については、その全内容が本明細書に組み込まれている（特許文献１）にも記載されている。従って、当然のことながら、現時点では、本願発明者らは、（特許文献１）に記載されたような、短絡に対するロバストネスを高める手段が、本明細書に記載の実施形態による半導体素子１にも適用可能であることを認識している。例えば、１つ以上のサブ領域１０４１は、それらがチャネル領域１０２内に存在する場合と同じ導電型のドーパントをドープされてよい第１のドリフト領域１０４を含むドリフト空間に含まれてもよい。図１Ｄに示されるように、前記１つ以上のサブ領域１０４１は、ドリフト空間の第１のドリフト領域１０４内に配置されてよく、例えば、第２の負荷端子１２に近接する部分に配置されてよく、例えば、第１のドリフト領域１０４から、バッファ領域及びエミッタ領域（図１Ｄには示されておらず、他の図面、例えば、図１Ａの領域１０７及び１０８を参照）の一方へのトランジションに近接して配置されてよい。更に、図１Ｄの半導体素子１のドリフト空間が、第２のドリフト領域１０５（図１Ｄには示されておらず、例えば、図１Ｂを参照）によって追加形成される場合、前記１つ以上のサブ領域１０４１は、追加又は代替として、第２のドリフト領域１０５内に配置されてよく、例えば、（特許文献１）に記載のように配置されてよい。
次に、図１Ａ及び図１Ｂ、並びに図２による実施形態の、制御電極１３１が第１のトレンチ型の各トレンチ１３に含まれてよい任意選択の態様を開示する。例えば、第１のトレンチ型のトレンチ１３は、半導体ボディ１０内を延び方向Ｚに延びる。トレンチ１３は、それぞれが、各半導体チャネル領域１０２に隣接して配置されてよく、例えば、その中の負荷電流の経路を制御できるように配置されてよい。一実施形態によれば、第１のトレンチ型のトレンチ１３は、それぞれが、延び方向Ｚに半導体ボディ１０内に向かって、第１の接合１０１２、及び（存在する場合には）第２の接合１０２３のそれぞれより遠くまで延びてよく、又、第３の接合１０３４より遠くまで延びてよい。例えば、一実施形態によれば、第１のトレンチ型のトレンチ１３に含まれる制御電極１３１は、延び方向Ｚに、第１の接合１０１２、及び（存在する場合には、即ち、任意選択の障壁領域１０３が設けられている場合には）第２の接合１０２３のそれぞれより遠くまで延びてよく、又、第３の接合１０３４より遠くまで延びてよい。別の実施形態（図示せず）では、第３の接合１０３４は、トレンチ１３の底部より深くに配置される。この場合も、当然のことながら、障壁領域１０３は、必ずしも設けられなくてよい。障壁領域１０３が設けられない場合、第１のドリフト領域１０４は、チャネル領域１０２と接触して配置されてよく、従って、この場合には、上述のように、第２の接合１０２３及び第３の接合１０３４は確立されない。
更に、第１のトレンチ型のトレンチ１３は、それぞれが、延び方向Ｚに、半導体ボディ１０の面１０−１から測定される全長ＤＺＴを有してよく、障壁領域１０３と第１のドリフト領域１０４との間のトランジションによって形成される第３の接合１０３４は、前記全長ＤＺＴの５０％〜９５％の範囲のレベル以内で配置される。更に、延び方向の、第１のドリフト領域１０４から、半導体ボディ１０のその他の部分にかけてのトランジション、例えば、トランジション１０４７又はトランジション１０４５は、前記全長ＤＺＴの２００％超のレベル以内で配置されてよい。従って、トランジション１０４７又はトランジション１０４５は、トレンチ１３の底部のかなり下方に配置されてよい。
第１のドリフト領域１０４は、トレンチ１３の少なくとも各下部部分と接触して配置されてよく、各下部部分は、前記全長ＤＺＴの少なくとも１０％に及ぶ。言い換えると、前記下部トレンチ部分は、第１のドリフト領域１０４に埋め込まれてよく、第１のドリフト領域１０４は、第２の導電型のドーパントを含んでよい。
図示されるように、半導体素子１は、前記第１のトレンチ型の複数のトレンチ１３を含んでよく、前記トレンチ１３は、第１の横方向Ｘに沿って配置されてよく、例えば、これによってマイクロパターントレンチ（ＭＰＴ）構造が形成される。更に、図２に概略的に示された実施形態を参照すると、パワー半導体素子１は、第１の横方向Ｘに沿って配置された第２のトレンチ型の複数のトレンチ１７を含んでよく、第２のトレンチ型の各トレンチ１７は、半導体ボディ１０内を延び方向Ｚに延び、第２のトレンチ型の各トレンチ１７は、トレンチ絶縁体１７２によって半導体ボディ１０から絶縁されたトレンチ電極１７１を含んでよい。一実施形態によれば、第１のトレンチ型のトレンチ１３に含まれる制御電極１３１が互いに電気的に接続されてよいのに対し、第２のトレンチ型のトレンチ１７に含まれるトレンチ電極１７１は、制御電極１３１から電気的に絶縁されてよい。それにもかかわらず、トレンチ電極１７１は、空間寸法が制御電極１３１と等しくてよく、更に、制御電極１３１と同じ材料で作られてよい。例えば、トレンチ電極１７１は、いわゆるフィールドプレートとして実装され、固定電位（例えば、第１の負荷端子１１）に電気的に接続されてよい。一実施形態では、図２に概略的に示されるように、第１のトレンチ型のトレンチ１３が、第２のトレンチ型の２つのトレンチ１７に隣接して配置され、第２のトレンチ型のトレンチ１７が、第１のトレンチ型の２つのトレンチ１３に隣接して配置される。
第１のトレンチ型のトレンチ１３のそれぞれ、並びに第２のトレンチ型のトレンチ１７のそれぞれは、半導体チャネル領域１０２、及び障壁領域１０３（存在する場合）のそれぞれを横切ってよく、更に第１のドリフト領域１０４内に延びてよい。例えば、第１のトレンチ型の２つのトレンチ１３、第２のトレンチ型の２つのトレンチ１７、又は第１のトレンチ型の１つのトレンチ１３と第２のトレンチ型の１つのトレンチ１７のいずれかであってよい隣接するトレンチが、第１の横方向Ｘに、各メサゾーン１４によって互いに隔てられてよい。各メサゾーン１４は、幅ＷＭが、例えば、１０ｎｍ〜１０μｍの範囲であってよい。更に、各メサゾーン１４は、ソース領域１０１、半導体チャネル領域１０２、障壁領域１０３（存在する場合）、及び第１のドリフト領域１０４のそれぞれの一部を含んでよい。従って、一実施形態では、第１のドリフト領域１０４は、メサゾーン１４内に延びてよい。図１Ａ及び図１Ｂ、並びに図２のそれぞれに示されるように、障壁領域１０３は、全体がメサゾーン１４とともに配置されてよい。
図１Ａ及び図１Ｂ、並びに図２のそれぞれには、障壁領域１０３がメサゾーン１０４内にあるように示されているが、当然のことながら、この障壁領域１０３は、必ずしも、図示された実施形態に存在していなくてもよい。例えば、障壁領域１０３がない場合、第１のドリフト領域１０４は、延び方向Ｚに対して更に延びてよく、チャネル領域１０２と接触して配置されてよく、このことは、図１Ｃ及び図１Ｄに概略的に示された実施形態による場合にも当てはまる。そして、第１のトレンチ型のトレンチ１３の全長に関してここまで述べてきたことは、チャネル領域１０２と第１のドリフト領域１０４との間のトランジション（例えば、図１Ｃ及び図１Ｄに示されたトランジション１０２４を参照）に関しても当てはまりうる。従って、一実施形態によれば、第１のトレンチ型のトレンチ１３は、それぞれが、延び方向Ｚに半導体ボディ１０内へ、前記トランジション１０２４より遠くまで延びてよい。例えば、一実施形態によれば、第１のトレンチ型のトレンチ１３に含まれる制御電極１３１は、延び方向Ｚに、前記トランジション１０２４より遠くまで延びてもよい。更に、図１Ｃ又は図１Ｄによる実施形態に関しては、当然のことながら、これらの実施形態は、前記第２のドリフト領域１０５、バッファ領域１０７、及びエミッタ領域１０８のうちの少なくとも１つを含んでもよい。
既に図３Ａ及び図３Ｂに関して説明したように、パワー半導体素子１は、アクティブセルフィールド１６と、アクティブセルフィールド１６を囲むエッジターミネーションゾーン１８とを含んでよい。例えば、第２の導電型を有する第１のドリフト領域１０４は、アクティブセルフィールド１６内に独占的に配置されてよい。第１のドリフト領域１０４がアクティブセルフィールド１６内でのみ延びるようにする方法については幾つかの可能性があり、そのうちの１つを図３Ｃに概略的且つ例示的に示す。図３Ｃに示される実施形態では、半導体素子１のドリフト空間は、第１のドリフト領域１０４と第２のドリフト領域１０５とによって構成されてよい。
従って、アクティブセルフィールド１６に関しては、第１のドリフト領域１０４は、第２の負荷端子１２に面する一方の側において、第２のドリフト領域１０５に接触して配置されてよく、第２のドリフト領域１０５は、第１のドリフト領域１０４より下方に配置されてよい。第１の負荷端子１１に面する他方の側において、第１のドリフト領域１０４は、半導体ボディ１０のうちの、第１の負荷端子１１に電気的に接続されていてよく、制御電極１３１によって制御可能な部分と結合されてよく、例えば、第１のドリフト領域１０４は、チャネル領域１０２と結合されてよく、この結合は、例えば、直接行われてよく、或いは、障壁領域１０３（図３Ｃには示されず）が存在する場合には障壁領域１０３によって行われてよい。
アクティブセルフィールド１６からエッジターミネーションゾーン１８にかけてのトランジションが深いトレンチ１５を含んでよく、トレンチ１５は、表面１０−１から延び方向Ｚに延び、第１のドリフト領域１０４を完全に横切ってよい。例えば、第１のドリフト領域１０４が第１のドリフト層１０４として実装される場合、深いトレンチ１５はこの層１０４を遮ってよく、これによって、エッジターミネーションゾーン１８内のボーダー層部分１０４２が、第１のドリフト領域１０４のその他の部分から隔てられ、半導体ボディ１０のうちの、第１の負荷端子１１に電気的に接続されていてよく、制御電極１３１によって制御可能な前記部分ともはや接触しない。図３Ｃに概略的に示されるように、半導体素子１が更に第２のドリフト領域１０５を含む場合、深いトレンチ１５は、第２のドリフト領域１０５を完全に横切ってもよく、これにより、エッジターミネーションゾーン１８内のボーダー領域部分１０５２が第２のドリフト領域１０５のその他の部分から隔てられる。更に、エッジターミネーションゾーン１８内には、当業者には知られているように、１つ以上のガードリング１８１が含まれてよい。別の実施形態では、１つ以上のガードリング１８１は、エッジターミネーションゾーン１８内に設けられず、エッジターミネーションゾーン１８は、深いトレンチ１５によって、アクティブセルフィールド１６から隔てられる。更に、エッジターミネーションゾーン１８が深いトレンチ１５によってアクティブセルフィールド１６から隔てられる場合、エッジターミネーションゾーン１８は、（例えば、第１の導電型のドーパントを含む）実質的に構造化されていない半導体領域によって形成されてよい。
例えば、図３Ａ及び図３Ｂを再度参照すると、アクティブセルフィールド１６のうちの、エッジターミネーションゾーン１８の最も近くに配置されているセルは、ソース領域１０１がないこと以外は、図１Ａ〜図２のいずれかに示されているように構成されてよい。例えば、アクティブセルフィールド１６のうちの、エッジターミネーションゾーン１８の最も近くに配置されているセルは、ソース領域１０１がないこと以外は、アクティブセルフィールド１６のその他のセルと同様に構成されてよい。むしろ、一実施形態によれば、これらの「境界」セルにソース領域が設けられないことで、これらのセルは、アクティブセルフィールド１６に属してはいても、負荷電流を全く通さない。
更なる実施形態によれば、更に、半導体ボディ１０を有するパワー半導体素子１の加工方法が提供される。例えば、本方法は、第１の導電型のソース領域１０１を作成するステップを含み、この作成は、例えば、エピタキシ処理ステップ、拡散処理ステップ、及びインプラントステップのうちの少なくとも１つを実施することによって行われる。更に、本方法は、第２の導電型の半導体チャネル領域１０２を半導体ボディ１０内に作成するステップを含んでよく、この作成は、エピタキシ処理ステップ、拡散処理ステップ、及びインプラントステップのうちの少なくとも１つを実施することによって行われ、これによって、半導体チャネル領域１０２は、ソース領域１０１を、半導体ボディ１０のその他の部分から隔てる。更に、本方法は、半導体チャネル領域１０２内の負荷電流の経路を制御する制御電極１３１と、制御電極１３１を半導体ボディ１０から絶縁する絶縁体１３２と、を設けるステップを含んでよい。本方法は更に、第２の導電型の少なくとも１つのエミッタ領域１０８を半導体ボディ１０内に作成するステップと、第２の導電型の第１のドリフト領域１０４を半導体ボディ１０内に少なくとも有するドリフト空間を作成するステップであって、例えば、第１のドリフト領域１０４が半導体チャネル領域１０２と結合されるように、エピタキシ処理ステップ、拡散処理ステップ、及びインプラントステップのうちの少なくとも１つを実施することによってドリフト空間を作成するステップと、第１の導電型のバッファ領域１０７を作成するステップであって、一方の側の半導体ボディ１０のドリフト空間と、他方の側のエミッタ領域１０８との間に配置されるバッファ領域１０７を作成するステップと、を含んでよい。第１のドリフト領域１０４の作成は、ソース領域１０１、チャネル領域１０２の作成の前に行われてよく、更に、制御電極１３１の作成の前に行われてよい。パワー半導体素子１の実施形態、例えば、その構成要素１０、１１、１２、１０１、１０２、１０３、１０４、１０５、１０７、１０８に関してここまで述べてきたことは、パワー半導体素子の加工方法の実施形態にも同様に当てはまりうる。
図４は、１つ以上の実施形態による、パワー半導体素子１の垂直断面の一部を、延び方向Ｚのドーパント濃度ＣＣの変化の例示とともに、概略的且つ例示的に示す。例えば、ソース領域１０１は、半導体ボディ１０の表面１０−１から始まってよく、延び方向Ｚの全長ＤＺ１が、０．０５μｍ〜２μｍの範囲であり、或いは０．１μｍ〜０．５μｍの範囲である。例えば、第１の導電型のドーパントの濃度は、前記全長ＤＺ１にわたってほぼ一定であり、例えば、このドーパント濃度は、１ｅ１８ｃｍ−３〜１ｅ２１ｃｍ−３の範囲にあり、或いは、１ｅ１９ｃｍ−３〜５ｅ２０ｃｍ−３の範囲にある。既に示したように、ソース領域１０１の下方には、チャネル領域１０２が配置されてよい。
例えば、チャネル領域１０２の延び方向Ｚの全長ＤＺ２は、０．５μｍ〜５μｍの範囲にあってよく、或いは１．０μｍ〜３．５μｍの範囲にあってよい。例えば、第２の導電型のドーパントの濃度は、前記全長ＤＺ２にわたって変化し、例えば、ドーパント濃度は、１ｅ１６ｃｍ−３〜１ｅ１８ｃｍ−３の範囲にあり、或いは１ｅ１７ｃｍ−３〜５ｅ１７ｃｍ−３の範囲にあり、例えば、チャネル領域１０２の中央部にピークがある。
更に既に説明したように、第２の導電型のドーパントを有する第１のドリフト領域１０４が、チャネル領域１０２の下方に配置されてよく、チャネル領域１０２と結合されてよく、この結合は、直接、即ち、チャネル領域１０２と接触して行われてよく、或いは障壁領域１０３によって行われてよく、障壁領域１０３は、図３には示されておらず、必ずしも半導体ボディ１０内に存在していなくてもよい。例えば、第１のドリフト領域１０４は、延び方向Ｚの全長ＤＺ４が、５μｍ〜２００μｍの範囲にあってよく、或いは半導体ボディ１０の延び方向Ｚの全厚の５％〜５０％の範囲にあってよく、或いは２０μｍ〜１００μｍの範囲にあってよい。厚さＤＺ４は、半導体素子１の所望の電圧定格に依存してよい。更に、上述のバイポーラパワー半導体素子の加工方法に関しては、当然のことながら、（例えば、半導体ボディ１０の厚さの少なくとも５％になる）厚さＤＺ４の第１のドリフト領域１０４を設けることは、基板の背面薄化及び／又は研磨のステップを含んでよく、例えば、前記厚さＤＺ４は、バイポーラパワー半導体素子の全加工が終了した後のものであってよい。例えば、第２の導電型のドーパントの濃度は、前記全長ＤＺ４にわたって変化し、例えば、ドーパント濃度は、２ｅ１２ｃｍ−３〜２ｅ１５ｃｍ−３の範囲にあり、或いは５ｅ１２ｃｍ−３〜３ｅ１４ｃｍ−３の範囲にあり、或いは１×１０１３ｃｍ−３〜２×１０１５ｃｍ−３の範囲にあり、ドーパント濃度は、図４に概略的に示されるように、延び方向Ｚに沿って減少してよく、例えば、前記全長ＤＺ４の少なくとも５０％にわたって減少してよい。前記減少は、前記全長ＤＺ４の７０％を更に超えて起こってよく、例えば、前記全長ＤＺ４の少なくとも８０％にわたって、或いは前記全長ＤＺ４の少なくとも９０％にわたって、或いは前記全長ＤＺ４の９５％を更に超えて起こってよい。例えば、このドーパント濃度の減少は、前記全長ＤＺ４の上半分に存在する値の少なくとも半分になる。別の実施形態では、第１のドリフト領域１０４のドーパント濃度は、全長ＤＺ４にわたってほぼ一定であってよい。
上述のように、半導体ボディ１０は更に、第２のドリフト領域１０５を含んでよく、当然のことながら、この第２のドリフト領域１０５は必ずしも存在していなくてよい。従って、図４に概略的に示されたものと異なり、一実施形態によれば、第１のドリフト領域１０４は、延び方向Ｚに沿って、バッファ領域１０７と直接接触してよく、この接触は、例えば、延び方向Ｚに更に延びる第１のドリフト領域１０４によって、且つ、延び方向Ｚに対して更に延びるバッファ領域１０７によって行われてよい。第２のドリフト領域１０５が存在する場合、その、延び方向Ｚの全長ＤＺ５は、１０μｍ〜６５０μｍの範囲にあってよく、或いは４０μｍ〜２００μｍの範囲にあってよく、或いは半導体ボディ１０の延び方向Ｚの全厚の１５％〜８０％の範囲にあってよい。又、厚さＤＺ５は、半導体素子１の所望の電圧定格に依存してよい。例えば、第１の導電型のドーパントの濃度は、前記全長ＤＺ５にわたってほぼ一定であり、例えば、ドーパント濃度は、２ｅ１２ｃｍ−３〜４ｅ１４ｃｍ−３の範囲にあり、或いは５ｅ１２ｃｍ−３〜９ｅ１３ｃｍ−３の範囲にある。例えば、前記ドーパント濃度は、半導体素子１の所望の電圧定格に応じて決定される。
次にバッファ領域１０７については、バッファ領域１０７は、上述のように、第１のドリフト領域１０４と直接接触して配置されてよく、その、延び方向Ｚの全長ＤＺ７が、１μｍ〜５０μｍの範囲にあってよく、或いは５μｍ〜３０μｍの範囲にあってよい。又、厚さＤＺ７は、半導体素子１の所望の電圧定格に依存してよい。例えば、第１の導電型のドーパントの濃度は、前記全長ＤＺ７にわたって変化し、最大ドーパント濃度は、１ｅ１４ｃｍ−３〜５ｅ１８ｃｍ−３の範囲にあってよく、或いは２ｅ１４ｃｍ−３〜５ｅ１６ｃｍ−３の範囲にあってよく、ドーパント濃度は、図４に概略的に示されるように、延び方向Ｚに沿って増加してよく、例えば、前記全長ＤＺ７の少なくとも３０％にわたって増加してよく、或いは少なくとも５０％にわたって増加してよく、或いは少なくとも７０％にわたって増加してよい。前記増加は、前記全長ＤＺ７の７０％を更に超えて起こってよく、例えば、前記全長ＤＺ７の少なくとも８０％にわたって、或いは前記全長ＤＺ７の少なくとも９０％にわたって、或いは前記全長ＤＺ７の９５％を更に超えて起こってよい。例えば、このドーパント濃度の増加は、前記全長ＤＺ７の上半分に存在する値の少なくとも２倍になる。
更に、半導体ボディ１０はエミッタ領域１０８を含んでよく、エミッタ領域１０８は、第２の負荷端子１２に接触していてよく、第２の導電型のドーパントを含んでよい。例えば、エミッタ領域１０８の延び方向Ｚの全長ＤＺ８は、０．０２μｍ〜１５μｍの範囲にあってよく、或いは０．２μｍ〜１μｍの範囲にあってよい。例えば、第１の導電型のドーパントの濃度は、前記全長ＤＺ８にわたってほぼ一定であり、或いは前記濃度はガウス分布状に変化してよく、例えば、ドーパント濃度は、５ｅ１６ｃｍ−３〜１ｅ２１ｃｍ−３の範囲にあり、或いは１ｅ１７ｃｍ−３〜１ｅ１８ｃｍ−３の範囲にある。
図５Ａは、１つ以上の実施形態による、第１のドリフト領域１０４の一実施形態のドーパント濃度ＣＣの、延び方向Ｚの変化を概略的且つ例示的に示す。例えば、第１のドリフト領域１０４の延び方向Ｚの全長ＤＺ４は、約４０μｍであってよい。例えば、第２の導電型のドーパントの濃度は、全長ＤＺ４のほぼ全域にわたって減少し、例えば、１ｅ１３ｃｍ−３〜２ｅ１５ｃｍ−３の範囲の開始値ＣＣ４１から、２ｅ１２ｃｍ−３〜２ｅ１３ｃｍ−３の範囲の最終値ＣＣ４２まで減少する。例えば、開始値ＣＣ４１は、チャネル領域１０２と第１のドリフト領域１０４との間のトランジション（例えば、図１Ｃ及び図１Ｄに示されたトランジション１０２４を参照）の近傍に存在してよく、最終値ＣＣ４２は、第１のドリフト領域１０４とバッファ領域１０７との間のトランジション（例えば、図１Ａ及び図１Ｂに示されたトランジション１０４７を参照）の近傍に存在してよい。第１のドリフト領域１０４の、延び方向Ｚの終端は、第１の導電型のドーパントを有する半導体領域、即ち、接合部によって行われてよい為、前記最終値ＣＣ４２はかなり低くてよく、例えば、ゼロに近くてよい。この減少は、前記全長ＤＺ４の更に７０％超にわたって起こってよく、例えば、前記全長ＤＺ４の少なくとも８０％にわたって起こってよく、前記全長ＤＺ４の少なくとも９０％にわたって起こってよく、更には前記全長ＤＺ４の９５％超にわたって起こってよい。例えば、この減少は、ほぼ直線的な変化であってよく、或いは、別の実施形態では指数的な変化であってよい。代替又は追加として、１つ以上の他の実施形態によれば、第１のドリフト領域１０４のドーパント濃度は、延び方向Ｚに１つ以上の極大値又は極小値を有してもよく、或いは、段階的又は階段状のプロファイル、或いは亀甲状プロファイルを有してよい。
上述のように、パワー半導体素子１は、阻止状態及び導通状態で動作可能であってよい。図５Ｂは、１つ以上の実施形態による、阻止状態における電界強度Ｅの、延び方向Ｚの変化を概略的且つ例示的に示す。このように、負荷端子１２及び１１の間に電圧が印加されてよく、負荷電流の流れが阻止され、この阻止は、例えば、チャネル領域１０２における反転チャネルの誘導が阻止されるように、しかるべき制御信号を制御電極１３１に与えることによって行われる。更に、半導体ボディ１０の、延び方向Ｚの全長は、図５Ｂに示されるように、１０個の均等な１／１０部分の合計になる。パワー半導体素子１が阻止状態で動作している場合、第１の負荷端子１１と第２の負荷端子１２との間に印加される阻止電圧によって引き起こされる電界強度Ｅの絶対最大値ＡＭが、半導体ボディ１０の全長の前記１／１０部分のうちの中央の６個の部分ＣＰの範囲内で発生する。例えば、絶対最大値ＡＭの厳密な位置は、ドーパントプロファイルによって、且つ／又は全長ＤＺ４によって、且つ／又は第１のドリフト領域１０４の位置によって調節可能である。例えば、絶対最大値ＡＭを半導体ボディ１０の中央部、例えば、第１の負荷端子１１と第２の負荷端子１２との間の中心付近にシフトすることにより、半導体素子１の宇宙線に対するロバストネスを高めることが可能である。更に、１つ以上の実施形態によれば、トレンチアーキテクチャにより実施されている場合は、電界強度の絶対最大値ＡＭを、トレンチ底部から遠ざかるようにシフトすることも可能であり、これによって、半導体素子１のロバストネスを更に高めることが可能であり、これは、例えば、絶縁体１３２に対する応力が小さくなる為であり、例えば、トレンチ酸化物の劣化が少なくなる為であり、且つ／又は電子なだれによって引き起こされる故障のリスクが減る為である。
上述の各実施形態は、現在知られているＩＧＢＴの幾つかが、降伏電圧と典型的なＤＣリンク電圧との間に大きな隔たりがあるように定格が決定されている、という認識を含んでいる。例えば、１２００Ｖ−ＩＧＢＴは、６００Ｖ〜８００Ｖの間のＤＣリンク電圧で動作し、６．５ｋＶ−ＩＧＢＴは、３６００ＶのＤＣリンク電圧で動作する。この隔たりについては、幾つかの理由が考えられる。例えば、電力回路内の浮遊インダクタンスがＩＧＢＴのターンオフ時に電圧ピークを発生させる可能性があり、この電圧ピークが、強い動的なだれと、過負荷条件下（例えば、大電流、高電圧）での素子破壊とを引き起こす可能性がある。更に、宇宙線によって、常に大気を貫く二次高エネルギ粒子が発生する場合がある。そのような二次粒子（例えば、中性子）が素子の降伏を引き起こす可能性がある。そのような素子故障は、印加電圧に指数的に依存する可能性がある。損失に関しては、用途によってはＩＧＢＴの電圧定格を下げたい場合があろう。例えば、１２００Ｖ−ＩＧＢＴを使用しているところに９００Ｖ−ＩＧＢＴを使用したい場合があろう。
１つ以上の実施形態によれば、パワー半導体素子１はＩＧＢＴ構成であり、パワー半導体素子１のＩＧＢＴ構成のドリフト空間は、通常設けられるドリフト領域に対する追加又は代替として、チャネル領域１０２と同じ導電型を有する前記第１のドリフト領域１０４を含む。例えば、パワー半導体素子１はｎチャネルＩＧＢＴ構成であり、パワー半導体素子１のｎチャネルＩＧＢＴ構成のドリフト空間は、通常設けられるｎドリフト領域に対する追加又は代替として、ｐドープ領域（例えば、ｐ層）として実装される前記第１のドリフト領域１０４を含む。別の実施形態では、パワー半導体素子１はｐチャネルＩＧＢＴ構成であり、パワー半導体素子１のｐチャネルＩＧＢＴ構成のドリフト空間は、通常設けられるｐドリフト領域に対する追加又は代替として、ｎドープ領域（例えば、ｎ層）として実装される前記第１のドリフト領域１０４を含む。
上述の１つ以上の実施形態によれば、第２の導電型のドーパント（例えば、チャネル領域１０２と同じ導電型のドーパント）を含む第１のドリフト領域１０４によって、宇宙線に対するロバストネスを高めることが可能である。例えば、１つ以上の実施形態によれば、ｎチャネルＩＧＢＴは、ｎドリフト領域に対する代替又は追加として、ｐドリフト領域が備えられる。
上記では、半導体素子加工方法に関係する実施形態について説明した。例えば、これらの半導体素子はシリコン（Ｓｉ）ベースである。従って、単結晶半導体の領域又は層、例えば、例示的実施形態の領域１０、１０１、１０２、１０３、１０４、１０４１、１０５、１０７、１０８は、単結晶のＳｉ領域又はＳｉ層であってよい。別の実施形態では、多結晶シリコン又はアモルファスシリコンが使用されてよい。
しかしながら、当然のこととして、半導体ボディ１０及び構成要素（例えば、領域１００、１１０、１０１、及び１２）は、半導体素子の製造に適する任意の半導体材料で作られてよい。そのような材料の例を幾つか挙げると、元素半導体材料（例えば、シリコン（Ｓｉ）又はゲルマニウム（Ｇｅ））、ＩＶ族化合物半導体材料（例えば、シリコンカーバイド（ＳｉＣ）又はシリコンゲルマニウム（ＳｉＧｅ））、２元、３元、又は４元ＩＩＩ−Ｖ半導体材料（例えば、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）、ガリウムリン（ＧａＰ）、リン化インジウム（ＩｎＰ）、インジウムガリウムリン（ＩｎＧａＰａ）、窒化ガリウムアルミニウム（ＡｌＧａＮ）、窒化インジウムアルミニウム（ＡｌＩｎＮ）、窒化ガリウムインジウム（ＩｎＧａＮ）、窒化ガリウムインジウムアルミニウム（ＡｌＧａＩｎＮ）、又はヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ））、２元又は３元ＩＩ−ＶＩ半導体材料（例えば、テルル化カドミウム（ＣｄＴｅ）及びテルル化カドミウム水銀（ＨｇＣｄＴｅ））などがあり、これらに限定されない。前述の半導体材料は、「ホモ接合半導体材料」とも呼ばれる。異なる２つの半導体材料を組み合わせると、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の例として、窒化ガリウムアルミニウム（ＡｌＧａＮ）−窒化ガリウムインジウムアルミニウム（ＡｌＧａＩｎＮ）、窒化ガリウムインジウム（ＩｎＧａＮ）−窒化ガリウムインジウムアルミニウム（ＡｌＧａＩｎＮ）、窒化ガリウムインジウム（ＩｎＧａＮ）−窒化ガリウム（ＧａＮ）、窒化ガリウムアルミニウム（ＡｌＧａＮ）−窒化ガリウム（ＧａＮ）、窒化ガリウムインジウム（ＩｎＧａＮ）−窒化ガリウムアルミニウム（ＡｌＧａＮ）、シリコン−シリコンカーバイド（ＳｉｘＣ１−ｘ）、シリコン−ＳｉＧｅヘテロ接合半導体材料などがあり、これらに限定されない。パワー半導体素子の用途では、現在では主にＳｉ、ＳｉＣ、ＧａＡｓ、及びＧａＮの各材料が使用される。
「下の」、「下方の」、「下部の」、「上方の」、「上部の」などのような空間的相対的な語句は、１つの要素の、別の要素に対する相対的な位置づけを説明する際の記述しやすさの為に使用される。これらの用語は、図示された向きと異なる向きに加えて、個々の素子の様々な向きを包含するものとする。更に、「第１の」、「第２の」などのような用語は、様々な要素、領域、区画などを記述する為にも用いられ、これも限定を意図するものではない。類似の用語は、本明細書全体を通して類似の要素を参照する。
本明細書で使用される「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「呈する（ｅｘｈｉｂｉｔｉｎｇ）」などの語句はオープンエンデッドな語句であり、これらの語句は、述べられた要素又は特徴の存在を示すものであるが、それ以外の要素又は特徴を排除するものではない。冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈上明らかに矛盾する場合を除き、単数形だけでなく複数形も包含するものとする。
上述の範囲の変形及び応用を念頭に置くと、当然のことながら、本発明は、上述の説明によっては限定されず、添付図面によっても限定されない。その代わり、本発明は、以下の特許請求の範囲及びそれらの法的等価物によってのみ限定される。
１ 半導体素子
１０ 半導体ボディ
１１ 第１の負荷端子
１２ 第２の負荷端子
１３ トレンチ
１４ メサゾーン
１６ アクティブセルフィールド
１７ トレンチ
１８ エッジターミネーションゾーン
１９ エッジ
１０１ ソース領域
１０２ チャネル領域
１０３ 障壁領域
１０４ 第１のドリフト領域
１０５ 第２のドリフト領域
１０７ バッファ領域
１０８ エミッタ領域
１３１ 制御電極
１３２ 絶縁体
１７１ トレンチ電極
１７２ トレンチ絶縁体
１８１ ガードリング
１０１２ 第１の接合
１０２３ 第２の接合
１０２４ トランジション
１０３４ 第３の接合
１０４１ サブ領域
１０４２ ボーダー層部分
１０４７ 別の接合
１０５７ トランジション

Claims (25)

  1. バイポーラパワー半導体素子（１）であって、前記パワー半導体素子（１）の第１の負荷端子（１１）と第２の負荷端子（１２）との間に負荷電流を通すように構成された半導体ボディ（１０）を有し、
    第１の導電型の、前記第１の負荷端子（１１）に電気的に接続されているソース領域（１０１）と、
    前記半導体ボディ（１０）内に実装され、第２の導電型を有し、前記ソース領域（１０１）を前記半導体ボディ（１０）のその他の部分（１０３）から隔てる半導体チャネル領域（１０２）と、
    前記半導体ボディ（１０）内を延び方向（Ｚ）に延び、前記半導体チャネル領域（１０２）に隣接して配置された、第１のトレンチ型のトレンチ（１３）であって、絶縁体（１３２）によって前記半導体ボディ（１０）から絶縁されている制御電極（１３１）を含み、前記制御電極（１３１）は、前記半導体チャネル領域（１０２）内の前記負荷電流の経路を制御するように構成されている、前記トレンチ（１３）と、
    前記半導体ボディ（１０）内に実装され、前記第２の負荷端子（１２）に電気的に接続されている、前記第２の導電型の少なくとも１つのエミッタ領域（１０８）と、を更に含み、
    前記半導体ボディ（１０）は更に、
    前記第１の導電型の障壁領域（１０３）と、
    前記第２の導電型の第１のドリフト領域（１０４）を少なくとも有するドリフト空間であって、前記障壁領域（１０３）は前記第１のドリフト領域（１０４）を前記半導体チャネル領域（１０２）と結合している、前記ドリフト空間と、
    一方の側の前記半導体ボディ（１０）の前記ドリフト空間と、他方の側の前記エミッタ領域（１０８）との間に配置されている、前記第１の導電型のバッファ領域（１０７）と、を含み、
    前記第１のドリフト領域（１０４）は、前記延び方向（Ｚ）の全長（ＤＺ４）が、前記半導体ボディ（１０）の、前記延び方向（Ｚ）の全長の少なくとも５％である、
    バイポーラパワー半導体素子（１）。
  2. 前記ソース領域（１０１）と前記半導体チャネル領域（１０２）との間のトランジションが第１の接合（１０１２）を形成し、
    前記障壁領域（１０３）と前記チャネル領域（１０２）との間のトランジションが第２の接合（１０２３）を形成し、
    前記第１のトレンチ型の前記トレンチ（１３）が、前記半導体ボディ（１０）内を前記延び方向（Ｚ）に、前記第１の接合（１０１２）及び前記第２の接合（１０２３）のそれぞれより遠くまで延びる、
    請求項１に記載のバイポーラパワー半導体素子（１）。
  3. 前記第１のトレンチ型の前記トレンチ（１３）に含まれる前記制御電極（１３１）は、前記延び方向（Ｚ）に、前記第１の接合（１０１２）及び前記第２の接合（１０２３）のそれぞれより遠くまで延びる、請求項２に記載のバイポーラパワー半導体素子（１）。
  4. 前記第１のトレンチ型の前記トレンチ（１３）は、前記半導体ボディ（１０）の表面（１０−１）から測定される、前記延び方向（Ｚ）の全長（ＤＺＴ）を有し、前記障壁領域（１０３）と前記第１のドリフト領域（１０４）との間のトランジションによって形成された第３の接合（１０３４）が、前記全長（ＤＺＴ）の５０％〜９５％の範囲のレベル以内で配置されている、請求項１〜３のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  5. 前記第１のトレンチ型の前記トレンチ（１３）は、前記半導体ボディ（１０）の表面（１０−１）から測定される、前記延び方向（Ｚ）の全長（ＤＺＴ）を有し、前記延び方向の、前記第１のドリフト領域（１０４）から前記半導体ボディ（１０）のその他の部分にかけてのトランジションが、前記全長（ＤＺＴ）の２００％を超えるレベル以内で配置されている、請求項１〜４のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  6. 前記第１のドリフト領域（１０４）は、前記トレンチ（１３）の少なくとも下部部分と接触し、前記下部部分は、前記延び方向（Ｚ）に、前記第１のトレンチ型の前記トレンチ（１３）の前記全長（ＤＺＴ）の少なくとも１０％に及ぶ、請求項１〜５のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  7. 前記第１のトレンチ型の複数のトレンチ（１３）を含み、前記トレンチ（１３）は、第１の横方向（Ｘ）に沿って配置されている、請求項１〜６のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  8. 第１の横方向（Ｘ）に沿って配置された第２のトレンチ型の複数のトレンチ（１７）を含み、前記第２のトレンチ型の各トレンチ（１７）は、前記半導体ボディ（１０）内を前記延び方向（Ｚ）に延び、トレンチ絶縁体（１７２）によって前記半導体ボディ（１０）から絶縁されたトレンチ電極（１７１）を含む、請求項１〜７のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  9. 前記トレンチ（１３、１７）のそれぞれは、前記半導体チャネル領域（１０２）、及び前記障壁領域（１０３）のそれぞれを横切り、前記第１のドリフト領域（１０４）内に延びる、請求項７又は８に記載のバイポーラパワー半導体素子（１）。
  10. 各メサゾーン（１４）が、隣接するトレンチ（１３、１７）同士を互いに隔て、各メサゾーン（１４）の幅（ＷＭ）は、１０ｎｍ〜１０μｍの範囲にある、請求項７〜９のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  11. 各メサゾーン（１４）は、前記ソース領域（１０１）、前記半導体チャネル領域（１０２）、前記障壁領域（１０３）、及び前記第１のドリフト領域（１０４）のそれぞれの一部を含む、請求項１０に記載のバイポーラパワー半導体素子（１）。
  12. バイポーラパワー半導体素子（１）であって、前記パワー半導体素子（１）の第１の負荷端子（１１）と第２の負荷端子（１２）との間に負荷電流を通すように構成された半導体ボディ（１０）を有し、
    前記第１の負荷端子（１１）に電気的に接続されている、第１の導電型のソース領域（１０１）と、
    前記半導体ボディ（１０）内に実装され、第２の導電型を有し、前記ソース領域（１０１）を前記半導体ボディ（１０）のその他の部分から隔てている半導体チャネル領域（１０２）と、
    絶縁体（１３２）によって前記半導体ボディ（１０）から絶縁された制御電極（１３１）であって、前記半導体チャネル領域（１０２）内の前記負荷電流の経路を制御するように構成されている前記制御電極（１３１）と、
    前記半導体ボディ（１０）内に実装され、前記第２の負荷端子（１２）に電気的に接続されている、前記第２の導電型の少なくとも１つのエミッタ領域（１０８）と、を更に含み、
    前記半導体ボディ（１０）は更に、
    前記半導体チャネル領域（１０２）と結合されていて前記第２の導電型を有する第１のドリフト領域（１０４）を少なくとも有するドリフト空間と、
    一方の側の前記半導体ボディ（１０）の前記ドリフト空間と、他方の側の前記エミッタ領域（１０８）との間に配置されている前記第１の導電型のバッファ領域（１０７）と、を含み、
    前記第１のドリフト領域（１０４）は、延び方向（Ｚ）の全長（ＤＺ４）が、前記半導体ボディ（１０）の、前記延び方向（Ｚ）の全長の少なくとも５％である、
    バイポーラパワー半導体素子（１）。
  13. 前記第１のドリフト領域（１０４）は、前記半導体チャネル領域（１０２）に接触して配置されている、請求項１２に記載のバイポーラパワー半導体素子（１）。
  14. 前記半導体ボディ（１０）内を前記延び方向（Ｚ）に延び、前記半導体チャネル領域（１０２）に隣接して配置されている、第１のトレンチ型のトレンチ（１３）を更に含み、前記トレンチ（１３）は、前記制御電極（１３１）と前記絶縁体（１３２）の少なくとも一部とを含む、請求項１３に記載のバイポーラパワー半導体素子（１）。
  15. 前記パワー半導体素子（１）は、阻止状態及び導通状態で動作可能であり、
    前記半導体ボディ（１０）の、前記延び方向（Ｚ）の全長は、１０個の均等な１／１０部分の合計になり、
    前記パワー半導体素子（１）が前記阻止状態で動作している場合には、前記第１の負荷端子（１１）と前記第２の負荷端子（１２）との間に印加される阻止電圧によって引き起こされる電界強度の絶対最大値が、前記半導体ボディ（１０）の全長の前記１／１０部分のうちの中央の６個の部分（ＣＰ）の範囲内で発生する、
    請求項１〜１４のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  16. 前記ドリフト空間は更に、前記第１の導電型の第２のドリフト領域（１０５）を含み、前記第２のドリフト領域（１０５）は、前記第１のドリフト領域（１０４）に接触して配置され、前記延び方向（Ｚ）に、前記第１のドリフト領域（１０４）より遠くまで延びる、請求項１〜１５のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  17. 前記バッファ領域（１０７）は、前記第２のドリフト領域（１０５）に接触して配置されている、請求項１６に記載のバイポーラパワー半導体素子（１）。
  18. 前記バッファ領域（１０７）は前記延び方向（Ｚ）に全長（ＤＺ７）を有し、前記全長（ＤＺ７）の少なくとも５０％にわたってドーパント濃度が増加する、請求項１〜１７のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  19. 前記第１のドリフト領域（１０４）のドーパント濃度は、前記第１のドリフト領域（１０４）の全長（ＤＺ４）の少なくとも５０％にわたって減少する、請求項１〜１８のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  20. 前記第１のドリフト領域（１０４）のドーパント濃度は、１×１０１３ｃｍ−３〜２×１０１５ｃｍ−３の範囲にある、請求項１〜１９のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  21. アクティブセルフィールド（１６）と、前記アクティブセルフィールド（１６）を囲むエッジターミネーションゾーン（１８）と、を更に含み、前記第２の導電型を有する前記第１のドリフト領域（１０４）は、前記アクティブセルフィールド（１６）内に独占的に配置されている、請求項１〜２０のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  22. 前記負荷電流を通す為に前記半導体チャネル領域（１０２）内に反転チャネルを誘導するように更に構成されている、請求項１〜２１のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  23. 前記ドリフト空間は１つ以上のサブ領域（１０４１）を含み、前記１つ以上のサブ領域（１０４１）のそれぞれは、
    前記ドリフト空間の総体積への寄与分が１０％未満であり、
    前記ドリフト空間の前記第１のドリフト領域（１０４）のドーパント濃度の少なくとも１００倍のドーパント濃度で、前記第１又は前記第２の導電型を有する、
    請求項１〜２２のいずれか一項に記載のバイポーラパワー半導体素子（１）。
  24. 半導体ボディ（１０）を有するバイポーラパワー半導体素子（１）の加工方法であって、
    第１の導電型のソース領域（１０１）を作成するステップと、
    第２の導電型の半導体チャネル領域（１０２）を前記半導体ボディ（１０）内に作成するステップであって、前記半導体チャネル領域（１０２）は前記ソース領域（１０１）を前記半導体ボディ（１０）のその他の部分から隔てる、前記半導体チャネル領域（１０２）を作成するステップと、
    前記半導体チャネル領域（１０２）内の負荷電流の経路を制御する制御電極（１３１）と、前記制御電極（１３１）を前記半導体ボディ（１０）から絶縁する絶縁体（１３２）と、を設けるステップと、
    前記第２の導電型の少なくとも１つのエミッタ領域（１０８）を前記半導体ボディ（１０）内に作成するステップと、
    前記第２の導電型の第１のドリフト領域（１０４）を前記半導体ボディ（１０）内に少なくとも有するドリフト空間を作成するステップであって、前記第１のドリフト領域（１０４）が前記半導体チャネル領域（１０２）と結合されるように、前記ドリフト空間を作成するステップと、
    前記第１の導電型のバッファ領域（１０７）を作成するステップであって、一方の側の前記半導体ボディ（１０）の前記ドリフト空間と、他方の側の前記エミッタ領域（１０８）との間に配置される前記バッファ領域（１０７）を作成するステップと、を含み、
    前記第１のドリフト領域（１０４）の延び方向（Ｚ）の全長（ＤＺ４）が、前記半導体ボディ（１０）の前記延び方向（Ｚ）の全長の少なくとも５％である、
    方法。
  25. 前記第１のドリフト領域（１０４）を作成するステップは、エピタキシ処理ステップ、拡散処理ステップ、及びインプラントステップのうちの少なくとも１つを含む、請求項２４に記載の方法。
JP2017135446A 2016-07-12 2017-07-11 ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子 Active JP6618960B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016112721.3A DE102016112721B4 (de) 2016-07-12 2016-07-12 n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE102016112721.3 2016-07-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019146053A Division JP2020021941A (ja) 2016-07-12 2019-08-08 ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子

Publications (2)

Publication Number Publication Date
JP2018037649A true JP2018037649A (ja) 2018-03-08
JP6618960B2 JP6618960B2 (ja) 2019-12-11

Family

ID=60782801

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017135446A Active JP6618960B2 (ja) 2016-07-12 2017-07-11 ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
JP2019146053A Pending JP2020021941A (ja) 2016-07-12 2019-08-08 ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019146053A Pending JP2020021941A (ja) 2016-07-12 2019-08-08 ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子

Country Status (4)

Country Link
US (3) US9978851B2 (ja)
JP (2) JP6618960B2 (ja)
CN (1) CN107611176B (ja)
DE (1) DE102016112721B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847640B2 (en) 2016-08-12 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094764A1 (ja) * 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US11114528B2 (en) * 2018-03-29 2021-09-07 Infineon Technologies Austria Ag Power transistor with dV/dt controllability and tapered mesas
DE102018130095B4 (de) * 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
EP3699956A1 (en) * 2019-02-25 2020-08-26 Infineon Technologies AG Package for a multi-chip power semiconductor device
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
CN111192922A (zh) * 2020-01-07 2020-05-22 电子科技大学 一种具有p型漂移区和n型沟道的槽栅双极型晶体管
JP2022085307A (ja) * 2020-11-27 2022-06-08 三菱電機株式会社 半導体装置
CN113611738B (zh) * 2021-08-10 2023-08-29 重庆邮电大学 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管
CN115241277B (zh) * 2022-09-22 2023-01-10 深圳芯能半导体技术有限公司 一种隔离型沟槽mos器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017700A (ja) * 2001-04-27 2003-01-17 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置
JP2004146679A (ja) * 2002-10-25 2004-05-20 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置とその製造方法
JP2009004547A (ja) * 2007-06-21 2009-01-08 Toshiba Corp 半導体装置
WO2013136898A1 (ja) * 2012-03-16 2013-09-19 富士電機株式会社 半導体装置
JP2015072950A (ja) * 2013-10-01 2015-04-16 株式会社東芝 半導体装置
JP2015092593A (ja) * 2007-01-09 2015-05-14 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
JP2015153854A (ja) * 2014-02-13 2015-08-24 住友電気工業株式会社 炭化珪素半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158973B2 (ja) 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP4028333B2 (ja) 2002-09-02 2007-12-26 株式会社東芝 半導体装置
JP5071763B2 (ja) 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP2009094203A (ja) 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP5533677B2 (ja) 2011-01-07 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
CN103946985B (zh) * 2011-12-28 2017-06-23 富士电机株式会社 半导体装置及半导体装置的制造方法
US9105470B2 (en) * 2013-05-07 2015-08-11 Infineon Technologies Austria Ag Semiconductor device
GB201313126D0 (en) 2013-07-23 2013-09-04 Eco Semiconductors Ltd MOS-Bipolar Device
US9373710B2 (en) 2014-05-15 2016-06-21 Infineon Technologies Ag Insulated gate bipolar transistor
JP6354525B2 (ja) 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
DE102015201045B4 (de) * 2015-01-22 2019-09-26 Infineon Technologies Austria Ag Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017700A (ja) * 2001-04-27 2003-01-17 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置
JP2004146679A (ja) * 2002-10-25 2004-05-20 Toyota Central Res & Dev Lab Inc バイポーラ型半導体装置とその製造方法
JP2015092593A (ja) * 2007-01-09 2015-05-14 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
JP2009004547A (ja) * 2007-06-21 2009-01-08 Toshiba Corp 半導体装置
WO2013136898A1 (ja) * 2012-03-16 2013-09-19 富士電機株式会社 半導体装置
JP2015072950A (ja) * 2013-10-01 2015-04-16 株式会社東芝 半導体装置
JP2015153854A (ja) * 2014-02-13 2015-08-24 住友電気工業株式会社 炭化珪素半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847640B2 (en) 2016-08-12 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11552185B2 (en) 2016-08-12 2023-01-10 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11923444B2 (en) 2016-08-12 2024-03-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
US11342416B2 (en) 2017-12-14 2022-05-24 Fuji Electric Co., Ltd. Semiconductor device
US11810952B2 (en) 2017-12-14 2023-11-07 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
DE102016112721B4 (de) 2022-02-03
US20180269304A1 (en) 2018-09-20
US10546939B2 (en) 2020-01-28
DE102016112721A1 (de) 2018-01-18
US20190288088A1 (en) 2019-09-19
US10332973B2 (en) 2019-06-25
JP6618960B2 (ja) 2019-12-11
CN107611176A (zh) 2018-01-19
JP2020021941A (ja) 2020-02-06
US9978851B2 (en) 2018-05-22
US20180019319A1 (en) 2018-01-18
CN107611176B (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US11276772B2 (en) Power semiconductor device
US8884360B2 (en) Semiconductor device with improved robustness
CN108630665B (zh) 功率半导体器件
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
CN107887431B (zh) 功率半导体装置
US10600862B2 (en) High voltage termination structure of a power semiconductor device
US10340336B2 (en) Power semiconductor device having fully depleted channel regions
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
US9865717B2 (en) Semiconductor device
US20180006115A1 (en) Power Semiconductor Device Having Fully Depleted Channel Region
US11848354B2 (en) Diode structure of a power semiconductor device
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
CN115881772A (zh) 功率半导体器件和生产功率半导体器件的方法
US10868159B2 (en) Power semiconductor device
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN107634091B (zh) 具有场电极的功率半导体器件
CN115377184A (zh) 功率半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R150 Certificate of patent or registration of utility model

Ref document number: 6618960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250