CN116190414B - 二极管抑制二次雪崩的缓冲区域结构和二极管 - Google Patents

二极管抑制二次雪崩的缓冲区域结构和二极管 Download PDF

Info

Publication number
CN116190414B
CN116190414B CN202211103003.9A CN202211103003A CN116190414B CN 116190414 B CN116190414 B CN 116190414B CN 202211103003 A CN202211103003 A CN 202211103003A CN 116190414 B CN116190414 B CN 116190414B
Authority
CN
China
Prior art keywords
buffer
diode
layer
buffer region
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211103003.9A
Other languages
English (en)
Other versions
CN116190414A (zh
Inventor
曹孙根
冯亚宁
陈松
吴博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Juxin Semiconductor Technology Co ltd
Original Assignee
Anhui Juxin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Juxin Semiconductor Technology Co ltd filed Critical Anhui Juxin Semiconductor Technology Co ltd
Priority to CN202211103003.9A priority Critical patent/CN116190414B/zh
Publication of CN116190414A publication Critical patent/CN116190414A/zh
Application granted granted Critical
Publication of CN116190414B publication Critical patent/CN116190414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开是关于一种二极管抑制二次雪崩的缓冲区域结构和二极管。该二极管抑制二次雪崩的缓冲区域结构包括依次设置的阳极层、衬底层和阴极层；所述阴极层内设置有与所述衬底层贴合的缓冲层；所述缓冲层内包括多个缓冲区域；每个缓冲区域内材料与所述阳极层内材料相同，并且每个缓冲区域的掺杂浓度小于所述阳极层的掺杂浓度和大于所述衬底层的掺杂浓度。本实施例的方案中通过设置缓冲层可以在二极管的反向恢复过程发生雪崩时使多个缓冲区域内的空穴注入到衬底层，可以在较短时间内中和向阴极区迁移的大量电子，从而避免衬底层和阴极层之间出现二次雪崩，保证二极管可靠工作。

Description

二极管抑制二次雪崩的缓冲区域结构和二极管
技术领域
本公开涉及电子器件技术领域，尤其涉及一种二极管抑制二次雪崩的缓冲区域结构和二极管。
背景技术
当二极管中的PN结反向电压增加时，空间电荷区中的电场随着增强。通过空间电荷区的电子和空穴，在电场作用下获得的能量增大，在晶体中运动的电子和空穴，将不断地与晶体原子发生碰撞，当电子和空穴的能量足够大时，通过这样的碰撞，可使共价键中的电子激发形成自由电子—空穴对，这种现象称为碰撞电离。新产生的电子和空穴与原有的电子和空穴一样，在电场作用下，也向相反的方向运动，重新获得能量，又可通过碰撞，再产生电子—空穴对，这就是载流子的倍增效应。当反向电压增大到某一数值后，载流子的倍增情况就像在陡峻的积雪山坡上发生雪崩一样，载流子增加得多而快，使反向电流急剧增大，于是PN结就发生雪崩击穿。
然而，随着二极管的电压要求越来越高(如2000V以上)，二极管会出现二次雪崩，即由于雪崩电子引起NN+结附近电场变强，使得二极管在NN+结附近发生二次雪崩，此时二极管瞬间通过大电流并产生大量热能，大量热能短时无法散发会烧坏二极管。
发明内容
本公开提供一种二极管抑制二次雪崩的缓冲区域结构和二极管，以解决相关技术的不足。
根据本公开实施例的第一方面，提供一种二极管抑制二次雪崩的缓冲区域结构，包括依次设置的阳极层、衬底层和阴极层；所述阴极层内设置有与所述衬底层贴合的缓冲层；所述缓冲层内包括多个缓冲区域；每个缓冲区域内材料与所述阳极层内材料相同，并且每个缓冲区域的掺杂浓度小于所述阳极层的掺杂浓度和大于所述衬底层的掺杂浓度。
在一实施例中，所述多个缓冲区域的厚度从内向外依次变大。
在一实施例中，所述多个缓冲区域的面积从内向外依次变大。
在一实施例中，所述多个缓冲区域中每个缓冲区域的掺杂浓度相同。
在一实施例中，所述多个缓冲区域的掺杂浓度从内向外依次增加。
在一实施例中，所述多个缓冲区域的面积从内向外依次变大。
在一实施例中，所述多个缓冲区域中每个缓冲区域的掺杂浓度相同。
在一实施例中，所述多个缓冲区域的掺杂浓度从内向外依次增加。
在一实施例中，所述阳极层和衬底层所形成PN结的边缘设有弧形沟槽。
根据本公开实施例的第二方面，提供一种二极管，包括如权利要求1～9任一项所述的二极管抑制二次雪崩的缓冲区域结构。
本公开的实施例提供的技术方案可以包括以下有益效果：
本公开实施例提供的方案中可以包括依次设置的阳极层、衬底层和阴极层；所述阴极层内设置有与所述衬底层贴合的缓冲层；所述缓冲层内包括多个缓冲区域；每个缓冲区域内材料与所述阳极层内材料相同，并且每个缓冲区域的掺杂浓度小于所述阳极层的掺杂浓度和大于所述衬底层的掺杂浓度。这样，本实施例的方案中通过设置缓冲层可以在二极管的反向恢复过程发生雪崩时使多个缓冲区域内的空穴注入到衬底层，可以在较短时间内中和向阴极区迁移的大量电子，从而避免衬底层和阴极层之间出现二次雪崩，保证二极管可靠工作。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1是根据一示例性实施例示出的一种二极管抑制二次雪崩的缓冲区域结构示意图。
图2是根据一示例性实施例示出的另一种二极管抑制二次雪崩的缓冲区域结构示意图。
图3是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
图4是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
图5是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
图6是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
图7是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
图8是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
图9是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
图10是根据一示例性实施例示出的又一种二极管抑制二次雪崩的缓冲区域结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性所描述的实施例并不代表与本公开相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置例子。需要说明的是，在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。
本公开实施例提供了一种二极管抑制二次雪崩的缓冲区域结构，如图1所示，包括依次设置的阳极层11、衬底层12和阴极层13。上述阳极层11和阴极层可以具有不同掺杂浓度的杂质，以表现相应的极性。阴极层13内设置有与衬底层12贴合的缓冲层14；所述缓冲层14内包括多个缓冲区域15；每个缓冲区域15内材料与阳极层11内材料相同，并且每个缓冲区域15的掺杂浓度小于阳极层的掺杂浓度和大于衬底层12的掺杂浓度。
本实施例提供的二极管抑制二次雪崩的缓冲区域结构在阳极层11和阴极层13分别施加正电压和负电压后，阳极层11和阴极层13之间可以建立正向电场，该正向电场使电子自由地从阴极层13向阳极层11移动，从而形成从正极到负极的电流，即二极管抑制二次雪崩的缓冲区域结构处于正向导通状态。当二极管抑制二次雪崩的缓冲区域结构在阳极层11和阴极层13分别施加负电压和正电压后，阳极层11和阴极层13之间可以建立反向电场，参见图2，该反向电场会阻止电子从阴极层13向阳极层11移动；这样，阳极层11和阴极层13之间的电压差需要达到预设电压后才能将上述反向电场击穿，使二极管抑制二次雪崩的缓冲区域结构处于(可恢复性地)反向导通状态。
考虑到二极管，尤其是高压二极管，在导通过程后的反向恢复过程中，由于上述反向电场的存在，尤其是阴极层13与衬底层12之间所形成的强电场，使得电子会从阳极层11向阳极层11移动而产生二次雪崩；在二次雪崩过程中电子和空穴的碰撞会释放出大量能量，使得二极管无法及时散热，从而烧坏二极管。本实施例中通过在阳极层11和衬底层12之间设置缓冲层14，可以在二次雪崩时向衬底层12注入大量空穴，从而减弱阴极层13与衬底层12之间所形成的强电场，降低电子与空穴碰撞所释放的能量，进而降低二极管的温度，保证二极管正常地、可靠地的工作，有利于延长二极管的使用寿命。
考虑到二极管通常用于交流电路，二极管中电流可能存在趋肤效应，即二极管边缘的电流会大于中心部分的电流，或者说，二极管边缘的电子数量会大于中心部分的电子数量，为此，参见图3，本实施例中多个缓冲区域的厚度d从内向外依次变大。也就是说，在缓冲区域的掺杂浓度相同或者相近(小于预设阈值)的情况下，缓冲区域的厚度越小则提供的空穴会越少，即越靠近中心部位的缓冲区域缓解强电场的能力越弱而越靠近外部缓解强电场的能力越强，从而使二极管的中心部位和外部区域均产生较少的热量，避免烧坏二极管。在一示例中，多个缓冲区域的厚度可以设置为0.1～0.5微米。例如，从中心区域向外部区域，缓冲区域的厚度可以为0.1微米、0.2微米、0.3微米、0.4微米和0.5微米，采用阶梯式的厚度可以方便生产制造。并且，本示例中通过设置多个缓冲区域还可以降低各个缓冲区域的厚度。
在一实施例中，上述多个缓冲区域可以是均匀分布的，也可以是在衬底层的中心为圆心形成的环形区域。以均匀分布为例，本公开实施例中各图示例了部分缓冲区域的截面；在环形区域为例，本公开实施例中各图示例了部分(或者全部)环形区域的截面。
在一实施例中，考虑到从内向外时，缓冲区域提供的空穴增加，本实施例中可以调整缓冲区域的面积，参见图4，即多个缓冲区域的面积从内向外依次变大，达到调整缓冲区域提供空穴数量不同的效果，以达到减弱阴极层13和衬底层12之间的强电场的效果。在一示例中，缓冲区域的面积可以为1～100平方微米，例如10平方微米、20平方微米、30平方微米、40平方微米、50平方微米、60平方微米、70平方微米、80平方微米、90平方微米和100平方微米，可以根据具体场景进行选择，相应方案落入本公开的保护方案。
在另一实施例中，考虑到从内外扩展时，缓冲区域提供的空穴增加。在多个缓冲区域的厚度从内向外依次变大和/或面积依次变大的情况下，参见图5，本实施例中多个缓冲区域的掺杂浓度可以相同，从而方便采用一次制程形成缓冲区域，提高良率。本实施例中，缓冲区域的掺杂浓度为1013～1017/cm3。在一示例中，缓冲区域的浓度分别为1013/cm3、1014/cm3和1017/cm3，可以根据具体场景进行选择，相应方案落入本公开的保护方案。
在又一实施例中，考虑到从内外扩展时，缓冲区域提供的空穴增加。在多个缓冲区域的厚度从内向外依次变大和/或面积依次变大的情况下，参见图6，本实施例中多个缓冲区域的掺杂浓度也从内向外依次增加(采用颜色加深表示掺杂浓度增加)，多个缓冲区域从内向外可以提供越来越多的空穴，以方便快速减缓强电场。本实施例中，缓冲区域的掺杂浓度为1013～1017/cm3。在一示例中，缓冲区域的浓度分别为1013/cm3、1014/cm3、1017/cm3，可以根据具体场景进行选择，相应方案落入本公开的保护方案。
可理解的是，考虑到多个缓冲区域的厚度、面积和/或掺杂浓度不同的情况下，可以采用多次制程形成缓冲区域，以保证缓冲区域满足要求。需要说明的是，缓冲区域的厚度、面积和/或者掺杂浓度可以参见上述各实施例的内容，组合后的方案落入本公开的保护范围。
在另一实施例中，考虑到从内外扩展时，缓冲区域提供的空穴增加，在各个缓冲区域的厚度相同的情况下，参见图7，多个缓冲区域的面积从内向外依次变大，从而使远离中心的缓冲区域提供更多的空穴，以方便快速减缓强电场。在一示例中，缓冲区域的面积可以为1～100平方微米，例如10平方微米、20平方微米、30平方微米、40平方微米、50平方微米、60平方微米、70平方微米、80平方微米、90平方微米和100平方微米，可以根据具体场景进行选择，相应方案落入本公开的保护方案。可理解的是，考虑到多个缓冲区域的厚度相同，因此可以采用一次(掩膜(Mask))制程形成多个缓冲区域，从而提高良率。
在另一实施例中，在多个缓冲区域的厚度相同且面积从内向外依次变大的情况下，参见图8，多个缓冲区域中每个缓冲区域的掺杂浓度相同，从而可以同一次制程形成缓冲区域，提高生产率和良率。本实施例中，缓冲区域的掺杂浓度为1013～1017/cm3。在一示例中，缓冲区域的浓度分别为1013/cm3、1014/cm3、1017/cm3，可以根据具体场景进行选择，相应方案落入本公开的保护方案。
在另一实施例中，在多个缓冲区域的厚度相同且面积从内向外依次变大的情况下，参见图9，多个缓冲区域的掺杂浓度从内向外依次增加，使得不同位置的缓冲区域可以提供不同数量的空穴，有利于减弱阴极层13和衬底层12之间的强电场。本实施例中，缓冲区域的掺杂浓度为1013～1017/cm3。在一示例中，缓冲区域的浓度分别为1013/cm3、1014/cm3、1017/cm3，可以根据具体场景进行选择，相应方案落入本公开的保护方案。
在一实施例中，考虑到二极管在反向恢复过程中会释放大量热量，本实施例中可以在阳极层11和衬底层12所形成的PN结的边缘设置弧形沟槽，如图10所示。或者说，由于阳极层11和衬底层12所形成的PN结处设置有弧形沟槽15，使得阴极层13和衬底层12所形成的PN结处会构成突出结构16，该突出结构16可以增加PN结的表面积，从而方便加速释放热量，避免二极管被烧坏。
在一实施例中，本公开实施例还提供了一种二极管，该二极管包括如图1～图10所述的二极管抑制二次雪崩的缓冲区域结构。上述二极管可以应用于变频器、逆变器、变流器、变压器等设备。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本公开旨在涵盖任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (8)

1.一种二极管抑制二次雪崩的缓冲区域结构，其特征在于，包括依次设置的阳极层、衬底层和阴极层；所述阴极层内设置有与所述衬底层贴合的缓冲层；所述缓冲层内包括多个缓冲区域；每个缓冲区域内材料与所述阳极层内材料相同，并且每个缓冲区域的掺杂浓度小于所述阳极层的掺杂浓度和大于所述衬底层的掺杂浓度；
所述多个缓冲区域的面积从内向外依次变大。
2.根据权利要求1所述的二极管抑制二次雪崩的缓冲区域结构，其特征在于，所述多个缓冲区域的厚度从内向外依次变大。
3.根据权利要求2所述的二极管抑制二次雪崩的缓冲区域结构，其特征在于，所述多个缓冲区域中每个缓冲区域的掺杂浓度相同。
4.根据权利要求2所述的二极管抑制二次雪崩的缓冲区域结构，其特征在于，所述多个缓冲区域的掺杂浓度从内向外依次增加。
5.根据权利要求1所述的二极管抑制二次雪崩的缓冲区域结构，其特征在于，所述多个缓冲区域中每个缓冲区域的掺杂浓度相同。
6.根据权利要求1所述的二极管抑制二次雪崩的缓冲区域结构，其特征在于，所述多个缓冲区域的掺杂浓度从内向外依次增加。
7.根据权利要求1所述的二极管抑制二次雪崩的缓冲区域结构，其特征在于，所述阳极层和衬底层所形成PN结的边缘设有弧形沟槽。
8.一种二极管，其特征在于，包括如权利要求1～7任一项所述的二极管抑制二次雪崩的缓冲区域结构。
CN202211103003.9A 2022-09-09 2022-09-09 二极管抑制二次雪崩的缓冲区域结构和二极管 Active CN116190414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211103003.9A CN116190414B (zh) 2022-09-09 2022-09-09 二极管抑制二次雪崩的缓冲区域结构和二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211103003.9A CN116190414B (zh) 2022-09-09 2022-09-09 二极管抑制二次雪崩的缓冲区域结构和二极管

Publications (2)

Publication Number Publication Date
CN116190414A CN116190414A (zh) 2023-05-30
CN116190414B true CN116190414B (zh) 2024-05-07

Family

ID=86451153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211103003.9A Active CN116190414B (zh) 2022-09-09 2022-09-09 二极管抑制二次雪崩的缓冲区域结构和二极管

Country Status (1)

Country Link
CN (1) CN116190414B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016265A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 高耐圧ダイオード
KR20140047404A (ko) * 2012-10-12 2014-04-22 주식회사 시지트로닉스 애벌런치 성능이 강화된 고전압 고속회복다이오드(ｈｖ－ｆｒｄ) 및 그 제조 방법
US10043936B1 (en) * 2016-10-27 2018-08-07 Semiconductor Components Industries, Llc Avalanche diode, and a process of manufacturing an avalanche diode
CN108807508A (zh) * 2018-07-06 2018-11-13 安徽钜芯半导体科技有限公司 一种抑制二次雪崩的二极管芯片结构
CN109075213A (zh) * 2016-11-16 2018-12-21 富士电机株式会社 半导体装置
CN110162879A (zh) * 2019-05-21 2019-08-23 中国科学技术大学 一种雪崩二极管电场的计算方法
CN114628530A (zh) * 2020-12-14 2022-06-14 株洲中车时代半导体有限公司 一种快恢复二极管、芯片及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105283962B (zh) * 2013-06-12 2018-01-19 三菱电机株式会社 半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016265A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 高耐圧ダイオード
KR20140047404A (ko) * 2012-10-12 2014-04-22 주식회사 시지트로닉스 애벌런치 성능이 강화된 고전압 고속회복다이오드(ｈｖ－ｆｒｄ) 및 그 제조 방법
US10043936B1 (en) * 2016-10-27 2018-08-07 Semiconductor Components Industries, Llc Avalanche diode, and a process of manufacturing an avalanche diode
CN109075213A (zh) * 2016-11-16 2018-12-21 富士电机株式会社 半导体装置
CN108807508A (zh) * 2018-07-06 2018-11-13 安徽钜芯半导体科技有限公司 一种抑制二次雪崩的二极管芯片结构
CN110162879A (zh) * 2019-05-21 2019-08-23 中国科学技术大学 一种雪崩二极管电场的计算方法
CN114628530A (zh) * 2020-12-14 2022-06-14 株洲中车时代半导体有限公司 一种快恢复二极管、芯片及其制作方法

Also Published As

Publication number Publication date
CN116190414A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
JP5725083B2 (ja) 半導体装置
US7687891B2 (en) Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type
CN102867846B (zh) 半导体器件
US7282781B2 (en) Semiconductor device with a short-lifetime region and manufacturing method thereof
DE112011103506T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
US7649244B2 (en) Vertical semiconductor device having semiconductor zones for improved operability under dynamic processes
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2002289879A (ja) ダイオード
JP2003224281A (ja) 半導体装置およびその製造方法
CN116190414B (zh) 二极管抑制二次雪崩的缓冲区域结构和二极管
JP5277882B2 (ja) 半導体装置およびその製造方法
WO2000016406A1 (fr) Dispositif semi-conducteur
JP2003510850A (ja) リカバリタイムにおける電圧衝撃耐性をもつサイリスタ
EP2790226A1 (en) Semiconductor device
US7705369B2 (en) High-voltage diode with optimized turn-off method and corresponding optimization method
CN117637651A (zh) 二极管和光伏模组
JPS63205958A (ja) 静電誘導サイリスタ
JP4655350B2 (ja) 半導体装置
US20100301384A1 (en) Diode
JP2002016265A (ja) 高耐圧ダイオード
US3911461A (en) Semiconductor device with improved reverse transient capability
CN116053311A (zh) 沟槽栅igbt器件及其制造方法、电子设备
KR100218262B1 (ko) 절연 게이트 바이폴라 트랜지스터
WO2001091187A1 (en) A semiconductor device
CN113299640A (zh) SiGe工艺中基于SCR的ESD防护器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 247100 No. 2, Shuanglong Road, economic and Technological Development Zone, Chizhou City, Anhui Province

Applicant after: Anhui Juxin Semiconductor Technology Co.,Ltd.

Address before: 247100 No. 2, Shuanglong Road, economic and Technological Development Zone, Chizhou City, Anhui Province

Applicant before: ANHUI JUXIN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant