JP2002289879A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JP2002289879A JP2002289879A JP2001090061A JP2001090061A JP2002289879A JP 2002289879 A JP2002289879 A JP 2002289879A JP 2001090061 A JP2001090061 A JP 2001090061A JP 2001090061 A JP2001090061 A JP 2001090061A JP 2002289879 A JP2002289879 A JP 2002289879A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration impurity
- semiconductor layer
- impurity layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 136
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 スイッチング損失の小さいダイオードを提供
する。 【解決手段】 ｎ−型半導体層１の第１主面にｐ型アノ
ード層２が形成され、このアノード層２から一定距離離
れてｎ型カソード層４が形成され、そのアノード層にア
ノード電極３が接続され、カソード層にカソード電極が
接続され、一方、ｎ−型半導体層１の第２主面にアノー
ド層２と対向するようにｎ型不純物層６が形成され、ま
た、カソード層４と対向するようにｐ型不純物層７が形
成され、このｎ型不純物層６およびｐ型不純物層７とが
金属層８にて互いに接続されている。
する。 【解決手段】 ｎ−型半導体層１の第１主面にｐ型アノ
ード層２が形成され、このアノード層２から一定距離離
れてｎ型カソード層４が形成され、そのアノード層にア
ノード電極３が接続され、カソード層にカソード電極が
接続され、一方、ｎ−型半導体層１の第２主面にアノー
ド層２と対向するようにｎ型不純物層６が形成され、ま
た、カソード層４と対向するようにｐ型不純物層７が形
成され、このｎ型不純物層６およびｐ型不純物層７とが
金属層８にて互いに接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイオード、特に
高耐圧高速のダイオードに関する。
高耐圧高速のダイオードに関する。
【０００２】
【従来の技術】一般に、新幹線、電車等の鉄道車両にお
けるスイッチング素子として、ダイオードが用いられて
いるが、この種のダイオードにおいては、高耐圧で、且
つ高速動作が要求されている。
けるスイッチング素子として、ダイオードが用いられて
いるが、この種のダイオードにおいては、高耐圧で、且
つ高速動作が要求されている。
【０００３】従来、この種の高耐圧高速のダイオードと
しては、図５に示すような構造になっている。
しては、図５に示すような構造になっている。
【０００４】図７は、その高耐圧高速のダイオードの構
造を示す断面図である。即ち、ｎ−型半導体基板（半導
体層）１０１の表面の中央部には、ｐ型アノード層１０
２が選択的に拡散形成され、また、前記ｎ−型半導体層
１０１の周端部には、前記ｐ型アノード層１０２を取り
囲むようにｎ型ストッパー層１０４が選択的に拡散形成
されている。そして、前記ｐ型アノード層１０２の表面
には、アノード電極１０３がオーミック接触されてい
る。
造を示す断面図である。即ち、ｎ−型半導体基板（半導
体層）１０１の表面の中央部には、ｐ型アノード層１０
２が選択的に拡散形成され、また、前記ｎ−型半導体層
１０１の周端部には、前記ｐ型アノード層１０２を取り
囲むようにｎ型ストッパー層１０４が選択的に拡散形成
されている。そして、前記ｐ型アノード層１０２の表面
には、アノード電極１０３がオーミック接触されてい
る。
【０００５】一方、前記ｎ−型半導体層１０１の裏面に
は、その全面に亘ってｎ型カソード層１０５が拡散形成
され、前記ｎ型カソード層１０５の表面にカソード電極
１０６がオーミック接触されている。
は、その全面に亘ってｎ型カソード層１０５が拡散形成
され、前記ｎ型カソード層１０５の表面にカソード電極
１０６がオーミック接触されている。
【０００６】このような高耐圧高速のダイオードは、前
記アノード電極１０３と前記カソード電極１０６間に順
方向電圧を印加すると、前記ｐ型アノード層１０２から
正孔が、前記ｎ型カソード層１０５からは電子が前記ｎ
−型半導体層１０１に注入され、前記ｎ−型半導体層１
０１には高濃度の正孔および電子が充満し高注入状態と
なる。このように前記ｎ−型半導体層１０１が高注入状
態になると、非常に低い電圧で前記アノード・カソード
電極間に電流が流れるため、高耐圧ダイオードの順方向
電圧降下(オン電圧)小さくするためには、前記ｎ−型半
導体層１０１に電子・正孔対（以下、キャリアと称す
る）を充満させることが重要な設計項目となっている。
記アノード電極１０３と前記カソード電極１０６間に順
方向電圧を印加すると、前記ｐ型アノード層１０２から
正孔が、前記ｎ型カソード層１０５からは電子が前記ｎ
−型半導体層１０１に注入され、前記ｎ−型半導体層１
０１には高濃度の正孔および電子が充満し高注入状態と
なる。このように前記ｎ−型半導体層１０１が高注入状
態になると、非常に低い電圧で前記アノード・カソード
電極間に電流が流れるため、高耐圧ダイオードの順方向
電圧降下(オン電圧)小さくするためには、前記ｎ−型半
導体層１０１に電子・正孔対（以下、キャリアと称す
る）を充満させることが重要な設計項目となっている。
【０００７】一方、ダイオードのスイッチング時には、
前記ｎ−型半導体層１０１に溜まったキャリアを抜く必
要があるが、前記ｎ−型半導体層１０１に溜まったキャ
リアが多い程、キャリアを抜くために時間がかかり、ス
イッチング損失は大きくなる。そこで、スイッチング損
失を改善するために、できるだけ前記ｎ−型半導体層１
０１は薄く設計されるのが一般的である。
前記ｎ−型半導体層１０１に溜まったキャリアを抜く必
要があるが、前記ｎ−型半導体層１０１に溜まったキャ
リアが多い程、キャリアを抜くために時間がかかり、ス
イッチング損失は大きくなる。そこで、スイッチング損
失を改善するために、できるだけ前記ｎ−型半導体層１
０１は薄く設計されるのが一般的である。
【０００８】
【発明が解決しようとする課題】しかしながら、逆阻止
電圧を確保するための最低限の前記ｎ−型半導体層厚は
物理的に決まっており、それ以上は薄くできないため、
スイッチング損失が大きいという問題があった。
電圧を確保するための最低限の前記ｎ−型半導体層厚は
物理的に決まっており、それ以上は薄くできないため、
スイッチング損失が大きいという問題があった。
【０００９】本発明は、上記課題に鑑みなされてもの
で、その目的とするところは、スイッチング損失の小さ
いダイオードを提供することにある。
で、その目的とするところは、スイッチング損失の小さ
いダイオードを提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、第１の本発明に係わるダイオードは、対向する第1
主面及び第２主面を有する第１導電型の第1の半導体層
と、前記第1の半導体層の第1主面に選択的に形成された
第２導電型の第２の高濃度半導体層と、前記第1の半導
体層の第1主面に前記第２の高濃度不純物層から離間し
て選択的に形成された第１導電型の第３の高濃度不純物
層と、前記第２の高濃度不純物層に接続された第１の主
電極と、前記第３の高濃度不純物層に接続された第２の
主電極と、前記第１の半導体層の第２主面に選択的に形
成され、且つ前記２の高濃度不純物層に対向するように
形成された第１導電型の第４の高濃度不純物層と、前記
第１の半導体層の第２主面に選択的に形成され、且つ前
記第３の高濃度不純物層に対向するように形成された第
２導電型の第５の高濃度不純物層と、前記第４の高濃度
不純物層と前記第５の高濃度不純物層とを電気的接続す
る短絡手段とを具備してなることを特徴としている。
に、第１の本発明に係わるダイオードは、対向する第1
主面及び第２主面を有する第１導電型の第1の半導体層
と、前記第1の半導体層の第1主面に選択的に形成された
第２導電型の第２の高濃度半導体層と、前記第1の半導
体層の第1主面に前記第２の高濃度不純物層から離間し
て選択的に形成された第１導電型の第３の高濃度不純物
層と、前記第２の高濃度不純物層に接続された第１の主
電極と、前記第３の高濃度不純物層に接続された第２の
主電極と、前記第１の半導体層の第２主面に選択的に形
成され、且つ前記２の高濃度不純物層に対向するように
形成された第１導電型の第４の高濃度不純物層と、前記
第１の半導体層の第２主面に選択的に形成され、且つ前
記第３の高濃度不純物層に対向するように形成された第
２導電型の第５の高濃度不純物層と、前記第４の高濃度
不純物層と前記第５の高濃度不純物層とを電気的接続す
る短絡手段とを具備してなることを特徴としている。
【００１１】この構成によれば、スイッチング（逆回
復）損失が小さいダイオードを得ることができる。
復）損失が小さいダイオードを得ることができる。
【００１２】また、上記第１の発明のダイオードにおい
ては、具体的には、以下のように構成することが好まし
い。 （１）前記第２の高濃度不純物層と前記第３の高濃度不
純物層とは、該第２および第３の高濃度不純物層で形成
するダイオードが動作しない距離以上離されているこ
と。 （２）前記短絡手段は金属層からなり、該金属層は前記
第４および第５の高濃度不純物層の表面に跨って形成さ
れていること。 （３）前記第３の高濃度不純物層は、前記第２の高濃度
不純物層を取り囲むように環状構造に形成され、前記第
５の高濃度不純物層は、前記第４の高濃度不純物層を取
り囲むように環状構造に形成されていること。
ては、具体的には、以下のように構成することが好まし
い。 （１）前記第２の高濃度不純物層と前記第３の高濃度不
純物層とは、該第２および第３の高濃度不純物層で形成
するダイオードが動作しない距離以上離されているこ
と。 （２）前記短絡手段は金属層からなり、該金属層は前記
第４および第５の高濃度不純物層の表面に跨って形成さ
れていること。 （３）前記第３の高濃度不純物層は、前記第２の高濃度
不純物層を取り囲むように環状構造に形成され、前記第
５の高濃度不純物層は、前記第４の高濃度不純物層を取
り囲むように環状構造に形成されていること。
【００１３】更に、第２の本発明に係わるダイオード
は、対向する第1主面及び第２主面を有する第１導電型
の第1の半導体層と、前記第1の半導体層の第1主面に選
択的に形成された第２導電型の第２の高濃度半導体層
と、前記第1の半導体層の第1主面に前記第２の高濃度不
純物層から離間して選択的に形成された第１導電型の第
３の高濃度不純物層と、前記第２と第３の高濃度不純物
層間で前記第１の半導体層の第１主面から該第１の半導
体層内に形成された電気的絶縁領域と、前記第２の高濃
度不純物層に接続された第１の主電極と、前記第３の高
濃度不純物層に接続された第２の主電極と、前記第１の
半導体層の第２主面に選択的に形成され、且つ前記２の
高濃度不純物層に対向するように形成された第１導電型
の第４の高濃度不純物層と、前記第１の半導体層の第２
主面に選択的に形成され、且つ前記第３の高濃度不純物
層に対向するように形成された第２導電型の第５の高濃
度不純物層と、前記第４の高濃度不純物層と前記第５の
高濃度不純物層とを電気的接続する短絡手段とを具備し
てなることを特徴としている。
は、対向する第1主面及び第２主面を有する第１導電型
の第1の半導体層と、前記第1の半導体層の第1主面に選
択的に形成された第２導電型の第２の高濃度半導体層
と、前記第1の半導体層の第1主面に前記第２の高濃度不
純物層から離間して選択的に形成された第１導電型の第
３の高濃度不純物層と、前記第２と第３の高濃度不純物
層間で前記第１の半導体層の第１主面から該第１の半導
体層内に形成された電気的絶縁領域と、前記第２の高濃
度不純物層に接続された第１の主電極と、前記第３の高
濃度不純物層に接続された第２の主電極と、前記第１の
半導体層の第２主面に選択的に形成され、且つ前記２の
高濃度不純物層に対向するように形成された第１導電型
の第４の高濃度不純物層と、前記第１の半導体層の第２
主面に選択的に形成され、且つ前記第３の高濃度不純物
層に対向するように形成された第２導電型の第５の高濃
度不純物層と、前記第４の高濃度不純物層と前記第５の
高濃度不純物層とを電気的接続する短絡手段とを具備し
てなることを特徴としている。
【００１４】この構成によれば、スイッチング（逆回
復）損失が小さいダイオードを得ることができることに
加えて、ダイオードを小型化できる。
復）損失が小さいダイオードを得ることができることに
加えて、ダイオードを小型化できる。
【００１５】また、第２の発明のダイオードにおいて
は、具体的には、以下の構成にすることが好ましい。 （１）前記電気的絶縁領域は、トレンチ溝からなるこ
と。 （２）前記トレンチ溝内に絶縁物が埋め込まれているこ
と。 （３）前記短絡手段は金属層からなり、該金属層は前記
第４および第５の高濃度不純物層の表面に跨って形成さ
れていること。 （４）前記第３の高濃度不純物層は、前記第２の高濃度
不純物層を取り囲むように環状構造に形成され、前記第
５の高濃度不純物層は、前記第４の高濃度不純物層を取
り囲むように環状構造に形成されていること。
は、具体的には、以下の構成にすることが好ましい。 （１）前記電気的絶縁領域は、トレンチ溝からなるこ
と。 （２）前記トレンチ溝内に絶縁物が埋め込まれているこ
と。 （３）前記短絡手段は金属層からなり、該金属層は前記
第４および第５の高濃度不純物層の表面に跨って形成さ
れていること。 （４）前記第３の高濃度不純物層は、前記第２の高濃度
不純物層を取り囲むように環状構造に形成され、前記第
５の高濃度不純物層は、前記第４の高濃度不純物層を取
り囲むように環状構造に形成されていること。
【００１６】更にまた、第３の本発明に係わるダイオー
ドは、対向する第1主面及び第２主面を有する第１導電
型の第1の半導体層と、前記第1の半導体層の第1主面に
選択的に形成された第２導電型の第２の高濃度半導体層
と、前記第1の半導体層の第1主面に前記第２の高濃度不
純物層から離間して選択的に形成された第１導電型の第
３の高濃度不純物層と、前記第２と第３の高濃度不純物
層間で前記第１の半導体層の第１主面から該第１の半導
体層内に形成された低ライフタイム領域と、前記第２の
高濃度不純物層に接続された第１の主電極と、前記第３
の高濃度不純物層に接続された第２の主電極と、前記第
１の半導体層の第２主面に選択的に形成され、且つ前記
２の高濃度不純物層に対向するように形成された第１導
電型の第４の高濃度不純物層と、前記第１の半導体層の
第２主面に選択的に形成され、且つ前記第３の高濃度不
純物層に対向するように形成された第２導電型の第５の
高濃度不純物層と、前記第４の高濃度不純物層と前記第
５の高濃度不純物層とを電気的接続する短絡手段とを具
備してなることを特徴としている。
ドは、対向する第1主面及び第２主面を有する第１導電
型の第1の半導体層と、前記第1の半導体層の第1主面に
選択的に形成された第２導電型の第２の高濃度半導体層
と、前記第1の半導体層の第1主面に前記第２の高濃度不
純物層から離間して選択的に形成された第１導電型の第
３の高濃度不純物層と、前記第２と第３の高濃度不純物
層間で前記第１の半導体層の第１主面から該第１の半導
体層内に形成された低ライフタイム領域と、前記第２の
高濃度不純物層に接続された第１の主電極と、前記第３
の高濃度不純物層に接続された第２の主電極と、前記第
１の半導体層の第２主面に選択的に形成され、且つ前記
２の高濃度不純物層に対向するように形成された第１導
電型の第４の高濃度不純物層と、前記第１の半導体層の
第２主面に選択的に形成され、且つ前記第３の高濃度不
純物層に対向するように形成された第２導電型の第５の
高濃度不純物層と、前記第４の高濃度不純物層と前記第
５の高濃度不純物層とを電気的接続する短絡手段とを具
備してなることを特徴としている。
【００１７】この構成によれば、スイッチング（逆回
復）損失が小さいダイオードを得ることができることに
加えて、ダイオードを小型化できる。
復）損失が小さいダイオードを得ることができることに
加えて、ダイオードを小型化できる。
【００１８】また、第３の発明のダイオードにおいて
は、具体的には、以下の構成にすることが好ましい。 （１）前記低ライフタイム領域は、前記第１の半導体層
の第１主面から該第１の半導体層を貫いて第２主面に達
するように形成されていること。 （２）前記低ライフタイム領域は、電子線照射により形
成されること。
は、具体的には、以下の構成にすることが好ましい。 （１）前記低ライフタイム領域は、前記第１の半導体層
の第１主面から該第１の半導体層を貫いて第２主面に達
するように形成されていること。 （２）前記低ライフタイム領域は、電子線照射により形
成されること。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態（以
下、実施形態と称する）について、図面を参照して説明
する。 （第１の実施形態）図１は、本発明の第１の実施の形態
に係わる高耐圧高速ダイオードを示す断面図である。本
実施形態において、第１導電型をｎ型、第２導電型をｐ
型とするが、逆に第１導電型がｐ型、第２導電型がｎ型
であってもよい。
下、実施形態と称する）について、図面を参照して説明
する。 （第１の実施形態）図１は、本発明の第１の実施の形態
に係わる高耐圧高速ダイオードを示す断面図である。本
実施形態において、第１導電型をｎ型、第２導電型をｐ
型とするが、逆に第１導電型がｐ型、第２導電型がｎ型
であってもよい。
【００２０】図１に示すように、本実施の形態では、高
抵抗のｎ−型半導体基板（第１の半導体層）１は、例え
ば２００μｍの厚みに形成され、対向する第１主面及び
第２主面を有している。前記ｎ−型半導体層１における
第１主面の中央部には、第２の高濃度不純物層である例
えば平面円形構造のｐ型アノード層２が選択的に拡散形
成されている。そして前記p型アノード層２の表面に
は、第１の主電極である平面円形構造のアノード電極３
がオーミック接触されている。
抵抗のｎ−型半導体基板（第１の半導体層）１は、例え
ば２００μｍの厚みに形成され、対向する第１主面及び
第２主面を有している。前記ｎ−型半導体層１における
第１主面の中央部には、第２の高濃度不純物層である例
えば平面円形構造のｐ型アノード層２が選択的に拡散形
成されている。そして前記p型アノード層２の表面に
は、第１の主電極である平面円形構造のアノード電極３
がオーミック接触されている。
【００２１】また、前記n−型半導体層１の第１主面に
は、第３の高濃度不純物層であるｎ型カソード層４が前
記ｐ型アノード層２から離間して選択的に拡散形成され
ている。前記ｎ型カソード層４は、例えば前記ｐ型アノ
ード層２を取り囲むように、例えば平面円環状構造に形
成されている。また、前記ｎ型カソード層４は、前記ｐ
型アノード層２と前記ｎ型カソード層４とで構成される
寄生ダイオードが動作しないように、前記ｐ型アノード
層２から充分に離間されていることが望ましい。ここで
は、前記ｎ型カソード層４は、前記ｐ型アノード層２か
ら、例えば１ｍｍ程度離間されている。
は、第３の高濃度不純物層であるｎ型カソード層４が前
記ｐ型アノード層２から離間して選択的に拡散形成され
ている。前記ｎ型カソード層４は、例えば前記ｐ型アノ
ード層２を取り囲むように、例えば平面円環状構造に形
成されている。また、前記ｎ型カソード層４は、前記ｐ
型アノード層２と前記ｎ型カソード層４とで構成される
寄生ダイオードが動作しないように、前記ｐ型アノード
層２から充分に離間されていることが望ましい。ここで
は、前記ｎ型カソード層４は、前記ｐ型アノード層２か
ら、例えば１ｍｍ程度離間されている。
【００２２】そして前記ｎ型カソード層４の表面には、
第２の主電極である平面円環状構造のカソード電極５が
オーミック接触されている。
第２の主電極である平面円環状構造のカソード電極５が
オーミック接触されている。
【００２３】一方、前記ｎ−型半導体層１の第２主面の
中央部には、前記ｐ型アノード層２と対向して第４の高
濃度不純物層である、例えば平面円形構造のｎ型不純物
層６が選択的に拡散形成されている。
中央部には、前記ｐ型アノード層２と対向して第４の高
濃度不純物層である、例えば平面円形構造のｎ型不純物
層６が選択的に拡散形成されている。
【００２４】また、同様に、前記ｎ−型半導体層１の第
２主面には、前記ｎ型カソード層４と対向して第５の高
濃度不純物層であるｐ型度不純物層７が選択的に拡散形
成されている。前記ｐ型不純物層７は、前記ｎ型カソー
ド層４の前記ｐ型アノード層２側に位置する部分と対向
して形成され、前記ｎ型不純物層６を取り囲むように、
例えば平面円環状構造に形成されている。
２主面には、前記ｎ型カソード層４と対向して第５の高
濃度不純物層であるｐ型度不純物層７が選択的に拡散形
成されている。前記ｐ型不純物層７は、前記ｎ型カソー
ド層４の前記ｐ型アノード層２側に位置する部分と対向
して形成され、前記ｎ型不純物層６を取り囲むように、
例えば平面円環状構造に形成されている。
【００２５】そして、前記ｎ型不純物層６と前記ｐ型不
純物層７との両層に跨って電気的短絡手段である、例え
ば平面円形構造の金属層８がオーミック接触され、両層
６、７は、互いに電気的に接続されている。
純物層７との両層に跨って電気的短絡手段である、例え
ば平面円形構造の金属層８がオーミック接触され、両層
６、７は、互いに電気的に接続されている。
【００２６】また、前記ｎ−型半導体層１の第２主面に
おける周縁端には、前記ｐ型不純物層７を取り囲むよう
に、第６の高濃度不純物層である、例えば平面円環状構
造のｎ型ストッパー層９が選択的に拡散形成されてい
る。
おける周縁端には、前記ｐ型不純物層７を取り囲むよう
に、第６の高濃度不純物層である、例えば平面円環状構
造のｎ型ストッパー層９が選択的に拡散形成されてい
る。
【００２７】このように構成された高耐圧高速ダイオー
ドでは、前記アノード電極３と前記カソード電極５の間
に順方向電圧を印加すると、前記ｐ型アノード層２から
正孔が、前記ｎ型カソード層４からは電子が、各々、前
記ｎ−型半導体層１に注入される。この時、上述のよう
に、前記ｐ型アノード層２と前記ｎ型カソード層４がこ
れらで構成される寄生ダイオードが動作しないように十
分に離間されているため、前記ｎ−型半導体層１の電荷
中性条件を満たすために、前記ｎ型不純物層６からは電
子が、前記ｐ型不純物層７からは正孔が、各々、前記ｎ
−型半導体層１に注入され、図中の矢印で示すような電
流経路で電流が流れる。
ドでは、前記アノード電極３と前記カソード電極５の間
に順方向電圧を印加すると、前記ｐ型アノード層２から
正孔が、前記ｎ型カソード層４からは電子が、各々、前
記ｎ−型半導体層１に注入される。この時、上述のよう
に、前記ｐ型アノード層２と前記ｎ型カソード層４がこ
れらで構成される寄生ダイオードが動作しないように十
分に離間されているため、前記ｎ−型半導体層１の電荷
中性条件を満たすために、前記ｎ型不純物層６からは電
子が、前記ｐ型不純物層７からは正孔が、各々、前記ｎ
−型半導体層１に注入され、図中の矢印で示すような電
流経路で電流が流れる。
【００２８】図２は、同じ定格に形成された本実施の形
態のダイオードと従来のダイオードについて、電流経路
に沿って１次元的に示した電界分布の状態を示す電界強
度分布図で、図２（ａ）は、本実施の形態のダイオード
における電界強度分布を示し、図２（ｂ）は、従来のダ
イオードにおける電界強度分布を示す。
態のダイオードと従来のダイオードについて、電流経路
に沿って１次元的に示した電界分布の状態を示す電界強
度分布図で、図２（ａ）は、本実施の形態のダイオード
における電界強度分布を示し、図２（ｂ）は、従来のダ
イオードにおける電界強度分布を示す。
【００２９】図２から明らかのように、同じ定格、例え
ば２５００Ｖにもかかわらず、本実施の形態のダイオー
ドの方が従来のダイオードに比べて、アノード電極から
カソード電極までの距離が短い(厚みが薄い)のが分か
る。これは中間に金属層８を挟んで前記ｎ型不純物層６
及び前記ｐ型不純物層７が形成されることによって、前
記ｐ型不純物層７と前記カソード電極４間の電界強度が
持ち上がるためである。即ち、前記ｐ型アノード層２と
前記ｎ型不純物層６とで構成する第１のダイオード部と
前記ｐ型不純物層７と前記ｎ型カソード層５とで構成す
る第２のダイオード部で前記アノード電極と前記カソー
ド電極間の印可電圧を分割した状態となるため、前記ｎ
−型半導体層１１の厚みを薄くしても従来のダイオード
と同等の耐圧を得ることができる。例えば、前記ｎ−型
半導体層１１は、従来では、５００μｍ程度の厚みが必
要であったが、本実施の形態では、従来の半分以下の２
００μｍ程度の厚みでよく、非常に薄くできる。
ば２５００Ｖにもかかわらず、本実施の形態のダイオー
ドの方が従来のダイオードに比べて、アノード電極から
カソード電極までの距離が短い(厚みが薄い)のが分か
る。これは中間に金属層８を挟んで前記ｎ型不純物層６
及び前記ｐ型不純物層７が形成されることによって、前
記ｐ型不純物層７と前記カソード電極４間の電界強度が
持ち上がるためである。即ち、前記ｐ型アノード層２と
前記ｎ型不純物層６とで構成する第１のダイオード部と
前記ｐ型不純物層７と前記ｎ型カソード層５とで構成す
る第２のダイオード部で前記アノード電極と前記カソー
ド電極間の印可電圧を分割した状態となるため、前記ｎ
−型半導体層１１の厚みを薄くしても従来のダイオード
と同等の耐圧を得ることができる。例えば、前記ｎ−型
半導体層１１は、従来では、５００μｍ程度の厚みが必
要であったが、本実施の形態では、従来の半分以下の２
００μｍ程度の厚みでよく、非常に薄くできる。
【００３０】また、前記ｎ−型半導体層１１が薄いた
め、スイッチング時には、従来に比べて、前記ｎ−型半
導体層１１内に溜まったキャリアが短い時間で排出され
ので、スイッチング損失が小さい。
め、スイッチング時には、従来に比べて、前記ｎ−型半
導体層１１内に溜まったキャリアが短い時間で排出され
ので、スイッチング損失が小さい。
【００３１】図３は、同じ定格に形成された本実施の形
態のダイオードと従来のダイオードについて、電流経路
に沿って１次元的に示したキャリア濃度分布の状態を示
すキャリア濃度分布図で、図３（ａ）は、本実施形態の
ダイオードにおけるキャリア濃度分布を示し、図３
（ｂ）は、従来のダイオードにおけるキャリア濃度分布
を示す。
態のダイオードと従来のダイオードについて、電流経路
に沿って１次元的に示したキャリア濃度分布の状態を示
すキャリア濃度分布図で、図３（ａ）は、本実施形態の
ダイオードにおけるキャリア濃度分布を示し、図３
（ｂ）は、従来のダイオードにおけるキャリア濃度分布
を示す。
【００３２】図３から明らかなように、キャリア分布
も、中間の金属層８を挟んだ前記ｎ型不純物層６および
前記ｐ型不純物層７からのキャリア注入が起こるため
に、見掛け上、従来のダイオードの中心領域のキャリア
濃度が持ち上がった形になっている。即ち、従来のダイ
オードに比べて、前記ｎ−型半導体層内の蓄積キャリア
総量が増大するため、従来に比べて、オン電圧を小さく
できる。
も、中間の金属層８を挟んだ前記ｎ型不純物層６および
前記ｐ型不純物層７からのキャリア注入が起こるため
に、見掛け上、従来のダイオードの中心領域のキャリア
濃度が持ち上がった形になっている。即ち、従来のダイ
オードに比べて、前記ｎ−型半導体層内の蓄積キャリア
総量が増大するため、従来に比べて、オン電圧を小さく
できる。
【００３３】また、従来のダイオードでは、アノード電
極およびカソード電極の２個所からの放熱であるが、本
実施の形態のダイオードでは、アノード電極およびカソ
ード電極に加えて金属層からも放熱が行われる。従っ
て、発熱による電気的特性への影響が抑制される。 （第２の実施形態）図４は、本発明の第２の実施の形態
に係わる高耐圧高速ダイオードを模式的に示す断面図で
ある。なお、上記第１の実施形態と同一機能、若しくは
同一構成部分には同一符号を付して詳細な説明は省略す
る。
極およびカソード電極の２個所からの放熱であるが、本
実施の形態のダイオードでは、アノード電極およびカソ
ード電極に加えて金属層からも放熱が行われる。従っ
て、発熱による電気的特性への影響が抑制される。 （第２の実施形態）図４は、本発明の第２の実施の形態
に係わる高耐圧高速ダイオードを模式的に示す断面図で
ある。なお、上記第１の実施形態と同一機能、若しくは
同一構成部分には同一符号を付して詳細な説明は省略す
る。
【００３４】本実施形態と上記第１の実施形態との相違
点は、第１の実施形態ではアノード層２とカソード層４
とを十分に離間して、該両層で形成されるダイオードが
動作しないようにしているが、本実施形態ではアノード
層とカソード層間に両層を電気的に分離する電気的絶縁
領域を設けた点である。
点は、第１の実施形態ではアノード層２とカソード層４
とを十分に離間して、該両層で形成されるダイオードが
動作しないようにしているが、本実施形態ではアノード
層とカソード層間に両層を電気的に分離する電気的絶縁
領域を設けた点である。
【００３５】即ち、図４に示すように、本実施の形態で
は、ｎ−型半導体１の第１主面の中央部に、ｐ型アノー
ド層２が選択的に拡散形成され、更に、ｎ型カソード層
４が前記ｐ型アノード層２から離間して、且つ取り囲む
ように選択的に拡散形成されている。
は、ｎ−型半導体１の第１主面の中央部に、ｐ型アノー
ド層２が選択的に拡散形成され、更に、ｎ型カソード層
４が前記ｐ型アノード層２から離間して、且つ取り囲む
ように選択的に拡散形成されている。
【００３６】そして、前記ｎ型カソード層と前記ｐ型ア
ノード層２との間には、前記ｎ−型半導体層１の表面か
ら内部の所定深さに至るトレンチ溝１０が形成され、前
記トレンチ溝１０には酸化膜等の絶縁物１１が埋め込ま
れている。前記トレンチ溝１０は、平面的には前記ｐ型
アノード層２と前記カソード層４とを電気的に分離する
ために、前記ｐ型アノード層２を完全に取り囲むよう
に、例えば円環状構造に形成されており、断面的には前
記ｎ型カソード層４とで構成される寄生ダイオードが動
作しないように、前記ｎ−型半導体層１表面から充分な
深さに形成されている。前記絶縁物１１は必ずしも必要
ではない。
ノード層２との間には、前記ｎ−型半導体層１の表面か
ら内部の所定深さに至るトレンチ溝１０が形成され、前
記トレンチ溝１０には酸化膜等の絶縁物１１が埋め込ま
れている。前記トレンチ溝１０は、平面的には前記ｐ型
アノード層２と前記カソード層４とを電気的に分離する
ために、前記ｐ型アノード層２を完全に取り囲むよう
に、例えば円環状構造に形成されており、断面的には前
記ｎ型カソード層４とで構成される寄生ダイオードが動
作しないように、前記ｎ−型半導体層１表面から充分な
深さに形成されている。前記絶縁物１１は必ずしも必要
ではない。
【００３７】また、第１の実施形態と同様に、前記ｐ型
アノード層２の表面には、アノード電極３が、前記ｎ型
カソード層４の表面には、カソード電極５がオーミック
接触され、前記ｎ−型半導体層１の第２主面には、前記
ｎ型不純物層６、前記ｐ型不純物層７および前記ｎ型ス
トッパー層９が、各々、選択的に形成され、前記ｎ型不
純物層６と前記ｐ型不純物層７との両層に跨って金属層
８がオーミック接触されている。
アノード層２の表面には、アノード電極３が、前記ｎ型
カソード層４の表面には、カソード電極５がオーミック
接触され、前記ｎ−型半導体層１の第２主面には、前記
ｎ型不純物層６、前記ｐ型不純物層７および前記ｎ型ス
トッパー層９が、各々、選択的に形成され、前記ｎ型不
純物層６と前記ｐ型不純物層７との両層に跨って金属層
８がオーミック接触されている。
【００３８】このように構成されたダイオードでは、上
記第１の実施形態と同様の効果に加え、前記トレンチ溝
１０によって前記ｎ型カソード層４とで構成される寄生
ダイオードが動作しないようにしているため、前記アノ
ード層２と前記カソード層４とをトレンチ溝１０を形成
できる程度離間すればよく、上記第１の実施形態のダイ
オード比べて小型化できるという格別な効果が得られ
る。 （第３の実施の形態）図５は、本発明の第３の実施の形
態に係わる高耐圧高速ダイオードを模式的に示す断面図
である。なお、上記第１の実施形態と同一機能、若しく
は同一構成部分には同一符号を付して詳細な説明は省略
する。
記第１の実施形態と同様の効果に加え、前記トレンチ溝
１０によって前記ｎ型カソード層４とで構成される寄生
ダイオードが動作しないようにしているため、前記アノ
ード層２と前記カソード層４とをトレンチ溝１０を形成
できる程度離間すればよく、上記第１の実施形態のダイ
オード比べて小型化できるという格別な効果が得られ
る。 （第３の実施の形態）図５は、本発明の第３の実施の形
態に係わる高耐圧高速ダイオードを模式的に示す断面図
である。なお、上記第１の実施形態と同一機能、若しく
は同一構成部分には同一符号を付して詳細な説明は省略
する。
【００３９】本実施形態と上記第１の実施形態との相違
点は、第１の実施形態ではアノード層２とカソード層４
とを十分に離間して、該両層で形成されるダイオードが
動作しないようにしているが、本実施形態ではアノード
層とカソード層間に低ライフタイム領域を設けた点であ
る。
点は、第１の実施形態ではアノード層２とカソード層４
とを十分に離間して、該両層で形成されるダイオードが
動作しないようにしているが、本実施形態ではアノード
層とカソード層間に低ライフタイム領域を設けた点であ
る。
【００４０】即ち、図５に示すように、本実施の形態で
は、ｎ−型半導体１の第１主面の中央部に、ｐ型アノー
ド層２が選択的に拡散形成され、更に、ｎ型カソード層
４が前記ｐ型アノード層２から離間して、且つ取り囲む
ように選択的に拡散形成されている。
は、ｎ−型半導体１の第１主面の中央部に、ｐ型アノー
ド層２が選択的に拡散形成され、更に、ｎ型カソード層
４が前記ｐ型アノード層２から離間して、且つ取り囲む
ように選択的に拡散形成されている。
【００４１】そして、前記ｎ型カソード層４と前記ｐ型
アノード層２との間には、前記ｎ−型半導体層１の表面
から内部の所定深さに至る低ライフタイム領域１２が形
成されている。前記低ライフタイム領域１２は、前記ｐ
型アノード層２と前記カソード層４とで構成される寄生
ダイオードが動作しないようにするために、平面的には
前記ｐ型アノード層２を完全に取り囲むように、例えば
円環状構造に形成されており、断面的には前記ｎ−型半
導体層１表面から充分な深さに形成されている。この低
ライフタイム領域１２は、電子線、若しくはプロトン照
射やヘリウム照射とうにより形成している。
アノード層２との間には、前記ｎ−型半導体層１の表面
から内部の所定深さに至る低ライフタイム領域１２が形
成されている。前記低ライフタイム領域１２は、前記ｐ
型アノード層２と前記カソード層４とで構成される寄生
ダイオードが動作しないようにするために、平面的には
前記ｐ型アノード層２を完全に取り囲むように、例えば
円環状構造に形成されており、断面的には前記ｎ−型半
導体層１表面から充分な深さに形成されている。この低
ライフタイム領域１２は、電子線、若しくはプロトン照
射やヘリウム照射とうにより形成している。
【００４２】また、第１の実施形態と同様に、前記ｐ型
アノード層２の表面には、アノード電極３が、前記ｎ型
カソード層４の表面には、カソード電極５がオーミック
接触され、前記ｎ−型半導体層１の第２主面には、前記
ｎ型不純物層６、前記ｐ型不純物層７および前記ｎ型ス
トッパー層９が、各々、選択的に形成され、前記ｎ型不
純物層６と前記ｐ型不純物層７との両層に跨って金属層
８がオーミック接触されている。
アノード層２の表面には、アノード電極３が、前記ｎ型
カソード層４の表面には、カソード電極５がオーミック
接触され、前記ｎ−型半導体層１の第２主面には、前記
ｎ型不純物層６、前記ｐ型不純物層７および前記ｎ型ス
トッパー層９が、各々、選択的に形成され、前記ｎ型不
純物層６と前記ｐ型不純物層７との両層に跨って金属層
８がオーミック接触されている。
【００４３】このように構成されたダイオードでは、上
記第１の実施形態と同様の効果に加え、上記第２の実施
形態と同様にダイオードを小型化できるという効果が得
られる。 （第３の実施の形態の変形例）図６は、本発明の第３の
実施の形態の変形例に係わる高耐圧高速ダイオードを模
式的に示す断面図である。なお、上記第３の実施形態と
同一機能、若しくは同一構成部分には同一符号を付して
詳細な説明は省略する。
記第１の実施形態と同様の効果に加え、上記第２の実施
形態と同様にダイオードを小型化できるという効果が得
られる。 （第３の実施の形態の変形例）図６は、本発明の第３の
実施の形態の変形例に係わる高耐圧高速ダイオードを模
式的に示す断面図である。なお、上記第３の実施形態と
同一機能、若しくは同一構成部分には同一符号を付して
詳細な説明は省略する。
【００４４】本実施形態と上記第３の実施形態との相違
点は、第３の実施形態では低ライフタイム領域１２を、
ｎ−型半導体層１の第１主面から当該ｎ−型半導体層１
内の所望深さに形成しているが、本実施形態では前記低
ライフタイム領域１３を、前記ｎ−型半導体層１の第１
主面から当該ｎ−型半導体層１を貫いて第２主面に至る
ように設けた点である。なお、その他については、上記
第３の実施の形態と同様に構成される。
点は、第３の実施形態では低ライフタイム領域１２を、
ｎ−型半導体層１の第１主面から当該ｎ−型半導体層１
内の所望深さに形成しているが、本実施形態では前記低
ライフタイム領域１３を、前記ｎ−型半導体層１の第１
主面から当該ｎ−型半導体層１を貫いて第２主面に至る
ように設けた点である。なお、その他については、上記
第３の実施の形態と同様に構成される。
【００４５】このように構成しても、上記第３の実施の
形態と同様の効果が得られる。
形態と同様の効果が得られる。
【００４６】なお、上記第１の実施形態では、アノード
層２およびｎ型不純物層６を平面円形構造、カソード層
４およびｐ型不純物層７を平面円環状構造に形成した
が、この構造に限定されず、例えばアノード層およびｎ
型不純物層を平面矩形構造、カソード層およびｐ型不純
物を平面矩形の環状構造に形成してもよく、また、アノ
ード層、ｎ型不純物層、カソード層およびｐ型不純物層
を、いずれも平面短冊状構造に形成してもよい。
層２およびｎ型不純物層６を平面円形構造、カソード層
４およびｐ型不純物層７を平面円環状構造に形成した
が、この構造に限定されず、例えばアノード層およびｎ
型不純物層を平面矩形構造、カソード層およびｐ型不純
物を平面矩形の環状構造に形成してもよく、また、アノ
ード層、ｎ型不純物層、カソード層およびｐ型不純物層
を、いずれも平面短冊状構造に形成してもよい。
【００４７】本発明は、上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲で、種々、変形
して実施してもよいことは勿論である。
のではなく、その要旨を逸脱しない範囲で、種々、変形
して実施してもよいことは勿論である。
【００４８】
【発明の効果】以上詳述したように本発明によれば、理
論限界よりも基板厚を薄くでき、蓄積キャリア総量も増
大させることができ、高速でスイッチング損失の少ない
ダイオードを得ることができる。
論限界よりも基板厚を薄くでき、蓄積キャリア総量も増
大させることができ、高速でスイッチング損失の少ない
ダイオードを得ることができる。
【図１】図１は、本発明の第１の実施形態に係わるダイ
オードを模式的に示す断面図である。
オードを模式的に示す断面図である。
【図２】図２は、本発明の第１の実施形態と従来のダイ
オードにおける電流経路に沿って１次元的に示した電界
強度分布の状態を示す電界強度分布図である。
オードにおける電流経路に沿って１次元的に示した電界
強度分布の状態を示す電界強度分布図である。
【図３】図３は、本発明の第１の実施形態と従来のダイ
オードにおける電流経路に沿って１次元的に示したキャ
リア濃度分布を示したキャリア濃度分布である。
オードにおける電流経路に沿って１次元的に示したキャ
リア濃度分布を示したキャリア濃度分布である。
【図４】図４は、本発明の第２の実施形態に係わるダイ
オードを模式的に示す断面図である。
オードを模式的に示す断面図である。
【図５】図５は、本発明の第３の実施形態に係わるダイ
オードを模式的に示す断面図である。
オードを模式的に示す断面図である。
【図６】図６は、本発明の第３の実施形態の変形例に係
わるダイオードを模式的に示す断面図である。
わるダイオードを模式的に示す断面図である。
【図７】図７は、従来のダイオードを模式的に示す断面
図である。
図である。
１、２１…ｎ型半導体基板（第１の半導体層） ２、２２…ｐ型アノード層（第２の高濃度不純物層） ３、２３…アノード電極（第１の主電極９ ４、２５…カソード層（第３の高濃度不純物層） ５、２６…カソード電極（第２の主電極） ６…ｎ型不純物層（第４の高濃度不純物層） ７…ｐ型不純物層（第５の高濃度不純物層） ８…金属層（短絡手段） ９、２４…ｎ型ストッパー層（第６の高濃度不純物層） １０…トレンチ溝（電気的絶縁領域） １１…絶縁物 １２、１３…低ライフタイム領域
Claims (12)
- 【請求項１】対向する第1主面及び第２主面を有する第
１導電型の第1の半導体層と、 前記第1の半導体層の第1主面に選択的に形成された第２
導電型の第２の高濃度半導体層と、 前記第1の半導体層の第1主面に前記第２の高濃度不純物
層から離間して選択的に形成された第１導電型の第３の
高濃度不純物層と、 前記第２の高濃度不純物層に接続された第１の主電極
と、 前記第３の高濃度不純物層に接続された第２の主電極
と、 前記第１の半導体層の第２主面に選択的に形成され、且
つ前記２の高濃度不純物層に対向するように形成された
第１導電型の第４の高濃度不純物層と、 前記第１の半導体層の第２主面に選択的に形成され、且
つ前記第３の高濃度不純物層に対向するように形成され
た第２導電型の第５の高濃度不純物層と、 前記第４の高濃度不純物層と前記第５の高濃度不純物層
とを電気的接続する短絡手段とを具備してなることを特
徴とするダイオード。 - 【請求項２】前記第２の高濃度不純物層と前記第３の高
濃度不純物層とは、該第２および第３の高濃度不純物層
で形成するダイオードが動作しない距離以上離されてい
ることを特徴とする請求項１に記載のダイオード。 - 【請求項３】前記短絡手段は金属層からなり、該金属層
は前記第４および第５の高濃度不純物層の表面に跨って
形成されていることを特徴とする請求項１、又は２に記
載のダイオード。 - 【請求項４】前記第３の高濃度不純物層は、前記第２の
高濃度不純物層を取り囲むように環状構造に形成され、
前記第５の高濃度不純物層は、前記第４の高濃度不純物
層を取り囲むように環状構造に形成されていることを特
徴とする請求項１乃至３のいずれか１項に記載のダイオ
ード。 - 【請求項５】対向する第1主面及び第２主面を有する第
１導電型の第1の半導体層と、 前記第1の半導体層の第1主面に選択的に形成された第２
導電型の第２の高濃度半導体層と、 前記第1の半導体層の第1主面に前記第２の高濃度不純物
層から離間して選択的に形成された第１導電型の第３の
高濃度不純物層と、 前記第２と第３の高濃度不純物層間で前記第１の半導体
層の第１主面から該第１の半導体層内に形成された電気
的絶縁領域と、 前記第２の高濃度不純物層に接続された第１の主電極
と、 前記第３の高濃度不純物層に接続された第２の主電極
と、 前記第１の半導体層の第２主面に選択的に形成され、且
つ前記２の高濃度不純物層に対向するように形成された
第１導電型の第４の高濃度不純物層と、 前記第１の半導体層の第２主面に選択的に形成され、且
つ前記第３の高濃度不純物層に対向するように形成され
た第２導電型の第５の高濃度不純物層と、 前記第４の高濃度不純物層と前記第５の高濃度不純物層
とを電気的接続する短絡手段とを具備してなることを特
徴とするダイオード。 - 【請求項６】前記電気的絶縁領域は、トレンチ溝からな
ることを特徴とする請求項５に記載のダイオード。 - 【請求項７】前記トレンチ溝内に絶縁物が埋め込まれて
いることを特徴とする請求項６に記載のダイオード。 - 【請求項８】前記短絡手段は金属層からなり、該金属層
は前記第４および第５の高濃度不純物層の表面に跨って
形成されていることを特徴とする請求項５乃至７のいず
れか１項に記載のダイオード。 - 【請求項９】前記第３の高濃度不純物層は、前記第２の
高濃度不純物層を取り囲むように環状構造に形成され、
前記第５の高濃度不純物層は、前記第４の高濃度不純物
層を取り囲むように環状構造に形成されていることを特
徴とする請求項５乃至８のいずれか１項に記載のダイオ
ード。 - 【請求項１０】対向する第1主面及び第２主面を有する
第１導電型の第1の半導体層と、 前記第1の半導体層の第1主面に選択的に形成された第２
導電型の第２の高濃度半導体層と、 前記第1の半導体層の第1主面に前記第２の高濃度不純物
層から離間して選択的に形成された第１導電型の第３の
高濃度不純物層と、 前記第２と第３の高濃度不純物層間で前記第１の半導体
層の第１主面から該第１の半導体層内に形成された低ラ
イフタイム領域と、 前記第２の高濃度不純物層に接続された第１の主電極
と、 前記第３の高濃度不純物層に接続された第２の主電極
と、 前記第１の半導体層の第２主面に選択的に形成され、且
つ前記２の高濃度不純物層に対向するように形成された
第１導電型の第４の高濃度不純物層と、 前記第１の半導体層の第２主面に選択的に形成され、且
つ前記第３の高濃度不純物層に対向するように形成され
た第２導電型の第５の高濃度不純物層と、 前記第４の高濃度不純物層と前記第５の高濃度不純物層
とを電気的接続する短絡手段とを具備してなることを特
徴とするダイオード。 - 【請求項１１】前記低ライフタイム領域は、前記第１の
半導体層の第１主面から該第１の半導体層を貫いて第２
主面に達するように形成されていることを特徴とする請
求項１０に記載のダイオード。 - 【請求項１２】前記低ライフタイム領域は、電子線照射
により形成されていることを特徴とする請求項１０、又
は１１に記載のダイオード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090061A JP2002289879A (ja) | 2001-03-27 | 2001-03-27 | ダイオード |
| US10/105,390 US6822313B2 (en) | 2001-03-27 | 2002-03-26 | Diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001090061A JP2002289879A (ja) | 2001-03-27 | 2001-03-27 | ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289879A true JP2002289879A (ja) | 2002-10-04 |
Family
ID=18944898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001090061A Pending JP2002289879A (ja) | 2001-03-27 | 2001-03-27 | ダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6822313B2 (ja) |
| JP (1) | JP2002289879A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233772A (ja) * | 2010-04-28 | 2011-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2016092335A (ja) * | 2014-11-10 | 2016-05-23 | 株式会社デンソー | ダイオード |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| JP2009004668A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| US8212327B2 (en) * | 2008-03-06 | 2012-07-03 | Sionyx, Inc. | High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| WO2011160130A2 (en) | 2010-06-18 | 2011-12-22 | Sionyx, Inc | High speed photosensitive devices and associated methods |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| WO2013010127A2 (en) | 2011-07-13 | 2013-01-17 | Sionyx, Inc. | Biometric imaging devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| US10714894B1 (en) | 2017-03-28 | 2020-07-14 | Acacia Communications, Inc. | Carrier sweep-out in a tunable laser |
| US10554014B1 (en) * | 2017-12-29 | 2020-02-04 | Acacia Communications, Inc. | Shorted p-n junction |
| US11411371B1 (en) | 2017-01-18 | 2022-08-09 | Acacia Communications, Inc. | Carrier sweep-out in a tunable laser |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1289242C (en) * | 1985-11-13 | 1991-09-17 | Shigetoshi Sugawa | Device and method of photoelectrically converting light into electrical signal |
| FR2687009B1 (fr) * | 1992-01-31 | 1994-04-29 | Sgs Thomson Microelectronics | Composant de protection pour circuit automobile. |
| FR2704094B1 (fr) | 1993-04-13 | 1995-07-07 | Sgs Thomson Microelectronics | Réseau de diodes monolithique. |
| FR2735907B1 (fr) * | 1995-06-22 | 1997-09-05 | Sgs Thomson Microelectronics | Assemblage monolitique de composants semiconducteurs incluant une diode rapide |
| FR2779292B1 (fr) | 1998-05-27 | 2000-09-29 | Sgs Thomson Microelectronics | Association de diodes en serie |
-
2001
- 2001-03-27 JP JP2001090061A patent/JP2002289879A/ja active Pending
-
2002
- 2002-03-26 US US10/105,390 patent/US6822313B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233772A (ja) * | 2010-04-28 | 2011-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2016092335A (ja) * | 2014-11-10 | 2016-05-23 | 株式会社デンソー | ダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| US6822313B2 (en) | 2004-11-23 |
| US20020140054A1 (en) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002289879A (ja) | ダイオード | |
| JP3751463B2 (ja) | 高耐圧半導体素子 | |
| JP5725083B2 (ja) | 半導体装置 | |
| JP4167313B2 (ja) | 高耐圧電力用半導体装置 | |
| US9142692B2 (en) | Thyristor-based, dual-polarity blocking photo-conductive semiconductor switch (PCSS) for short pulse switching and methods | |
| JP5972881B2 (ja) | 逆導通パワー半導体デバイス | |
| JP2007134625A (ja) | 半導体装置およびその製造方法 | |
| EP2822038A1 (en) | Insulated gate bipolar transistor | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN113035955B (zh) | 集成肖特基二极管的碳化硅mosfet器件及其制备方法 | |
| JP2019067890A (ja) | 半導体装置及びその製造方法 | |
| US8823052B2 (en) | Power semiconductor device | |
| JP2012124464A (ja) | ダイオード | |
| US11967638B2 (en) | Segmented power diode structure with improved reverse recovery | |
| CN111223856B (zh) | 半导体装置 | |
| US8907374B2 (en) | Insulated gate bipolar transistor | |
| JPH098301A (ja) | 電力用半導体装置 | |
| JPH11274516A (ja) | 電力用半導体装置 | |
| JP2012182391A (ja) | 半導体装置 | |
| JPH03225960A (ja) | 半導体デバイス | |
| JP2002026314A (ja) | 半導体装置 | |
| CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
| JPH10303436A (ja) | 半導体装置 | |
| CN111668313A (zh) | 半导体装置 | |
| US20230046742A1 (en) | Reverse Conducting Power Semiconductor Device and Method for Manufacturing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |