JP2011233772A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011233772A JP2011233772A JP2010103916A JP2010103916A JP2011233772A JP 2011233772 A JP2011233772 A JP 2011233772A JP 2010103916 A JP2010103916 A JP 2010103916A JP 2010103916 A JP2010103916 A JP 2010103916A JP 2011233772 A JP2011233772 A JP 2011233772A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- type region
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 72
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005469 granulation Methods 0.000 description 1
- 230000003179 granulation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】実施形態に係る半導体装置において、半導体基板と、前記半導体基板の一部に形成された第1導電型領域と、前記半導体基板の上面に形成され、前記第1導電型領域の直上域の一部に開口部が形成された素子分離絶縁膜と、前記開口部内に形成され、前記第1導電型領域に接した第2導電型領域と、前記開口部の側面に沿って形成され、第2導電型であり、実効的な不純物濃度が前記第2導電型領域の実効的な不純物濃度よりも低く、前記第1導電型領域と前記第2導電型領域との界面を前記素子分離絶縁膜から離隔する低濃度領域と、を設ける。
【選択図】図2
Description
先ず、第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を例示する平面図であり、
図2は、図1に示すA−A’線による断面図である。
図3(a)〜(d)及び図4(a)〜(d)は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。
次に、図3(b)に示すように、p形基材12の上層部分の一部に対してリン等のn形不純物をイオン注入して、導電型がn形の高濃度領域16を形成する。
次に、図3(c)に示すように、p形基材12上にn形のシリコンをエピタキシャル成長させて、エピタキシャル層13を形成する。エピタキシャル層13の厚さは例えば5μmとする。p形基材12及びエピタキシャル層13により、シリコン基板10が形成される。
半導体装置1においては、p形領域25とn形領域18とが相互に接することにより、p形領域25をアノードとし、n形領域18をカソードとしたダイオードDが形成される。そして、p形領域25に相対的に負の電位を印加し、コンタクト領域29に相対的に正の電位を印加することにより、p形領域25とn形領域18とのpn界面26に逆バイアス電圧が印加されて、ダイオードDはツェナーダイオードとして機能する。上方から見て、枠材17及び枠材17に囲まれた領域が、ツェナーダイオード領域である。
図5は、本実施形態に係る半導体装置を例示する断面図である。
図5に示すように、本実施形態に係る半導体装置2は、前述の第1の実施形態に係る半導体装置1(図1及び図2参照)と比較して、導電型がp形の低濃度領域28(図2参照)の代わりに、導電型がn形の低濃度領域38が設けられている点が異なっている。低濃度領域38の実効的な不純物濃度は、n形領域18の実効的な不純物濃度よりも低い。このような半導体装置2は、前述の図4(c)に示す工程において、注入するp形不純物量を少なくし、n形領域18内に形成される低濃度領域38の導電型がp形に反転しない程度の量とすることにより、製造することができる。
図6は、本比較例に係る半導体装置を例示する平面図であり、
図7は、図6に示すB−B’線による断面図である。
図8(a)及び(b)は、半導体装置のツェナーダイオード領域を例示する平面図であり、(a)は本比較例を示し、(b)は前述の第1の実施形態を示す。
なお、図8(a)及び(b)内に記入されている寸法の単位は「μm」である。また、図8(a)及び(b)は、比較例に係る半導体装置101と第1の実施形態に係る半導体装置1とで、pn界面26の面積(ツェナー面積)を相互に等しくした例を示している。以下の説明は全て平面構造の説明であり、上方から見た場合の形状及び寸法である。
Claims (14)
- 半導体基板と、
前記半導体基板の一部に形成された第1導電型領域と、
前記半導体基板の上面に形成され、前記第1導電型領域の直上域の一部に開口部が形成された素子分離絶縁膜と、
前記開口部内に形成され、前記第1導電型領域に接した第2導電型領域と、
前記開口部の側面に沿って形成され、第2導電型であり、実効的な不純物濃度が前記第2導電型領域の実効的な不純物濃度よりも低く、前記第1導電型領域と前記第2導電型領域との界面を前記素子分離絶縁膜から離隔する低濃度領域と、
を備えたことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板の一部に形成された第1導電型領域と、
前記半導体基板の上面に形成され、前記第1導電型領域の直上域の一部に開口部が形成された素子分離絶縁膜と、
前記開口部内に形成され、前記第1導電型領域に接した第2導電型領域と、
不純物注入法により前記開口部の側面に沿って形成され、実効的な不純物濃度が前記第1導電型領域及び前記第2導電型領域の実効的な不純物濃度よりも低く、前記第1導電型領域と前記第2導電型領域との界面を前記素子分離絶縁膜から離隔する低濃度領域と、
を備えたことを特徴とする半導体装置。 - 前記低濃度領域の導電型は第2導電型であることを特徴とする請求項2記載の半導体装置。
- 前記低濃度領域の導電型は第1導電型であることを特徴とする請求項2記載の半導体装置。
- 上方から見て、前記第2導電型領域は、前記開口部内の全領域に形成されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記素子分離絶縁膜には、前記第1導電型領域の直上域における他の一部に、他の開口部が形成されていることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置。
- 前記半導体基板における前記他の開口部内に形成され、前記第1導電型領域に接続され、第1導電型であり、実効的な不純物濃度が前記第1導電型領域の実効的な不純物濃度よりも高いコンタクト領域をさらに備えたことを特徴とする請求項6記載の半導体装置。
- 前記第1導電型領域の直下域に形成され、前記第1導電型領域の下面に接し、第1導電型であり、実効的な不純物濃度が前記第1導電型領域の実効的な不純物濃度よりも高い高濃度領域をさらに備えたことを特徴とする請求項1〜7のいずれか1つに記載の半導体装置。
- 上方から見て、前記半導体基板内における前記第1導電型領域を囲む領域に枠状に形成され、絶縁材料からなる枠材をさらに備えたことを特徴とする請求項1〜8のいずれか1つに記載の半導体装置。
- 前記半導体基板における前記第1導電型領域を囲む部分の導電型は、第2導電型であることを特徴とする請求項1〜9のいずれか1つに記載の半導体装置。
- 半導体基板の一部に第1導電型領域を形成する工程と、
前記半導体基板の上面に前記第1導電型領域の直上域の一部に開口部が形成された素子分離絶縁膜を形成する工程と、
上方から見て、前記開口部の側面を含む領域に第2導電型不純物を注入することにより、前記側面に沿って実効的な不純物濃度が前記第1導電型領域の実効的な不純物濃度よりも低い低濃度領域を形成する工程と、
前記開口部内に、前記第1導電型領域に接するように、実効的な不純物濃度が前記低濃度領域の実効的な不純物濃度よりも高い第2導電型領域を形成する工程と、
を備え、
前記第1導電型領域と前記第2導電型領域との界面を、前記低濃度領域によって前記素子分離絶縁膜から離隔させることを特徴とする半導体装置の製造方法。 - 前記低濃度領域の導電型を第2導電型とすることを特徴とする請求項11記載の半導体装置の製造方法。
- 前記低濃度領域の導電型を第1導電型とすることを特徴とする請求項11記載の半導体装置の製造方法。
- 前記第1導電型領域を形成する工程は、
半導体基材上にエピタキシャル成長によって半導体層を形成する工程と、
前記半導体層の一部に第1導電型不純物を導入する工程と、
前記第1導電型不純物を拡散させる工程と、
を有することを特徴とする請求項11〜13のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103916A JP5558901B2 (ja) | 2010-04-28 | 2010-04-28 | ダイオード及びその製造方法 |
US13/045,504 US8637952B2 (en) | 2010-04-28 | 2011-03-10 | Semiconductor device with zener diode and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103916A JP5558901B2 (ja) | 2010-04-28 | 2010-04-28 | ダイオード及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014112205A Division JP2014179650A (ja) | 2014-05-30 | 2014-05-30 | ダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233772A true JP2011233772A (ja) | 2011-11-17 |
JP5558901B2 JP5558901B2 (ja) | 2014-07-23 |
Family
ID=44857588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010103916A Expired - Fee Related JP5558901B2 (ja) | 2010-04-28 | 2010-04-28 | ダイオード及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8637952B2 (ja) |
JP (1) | JP5558901B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149926A (ja) * | 2012-01-23 | 2013-08-01 | Toshiba Corp | 半導体装置 |
JP2015090913A (ja) * | 2013-11-06 | 2015-05-11 | セイコーエプソン株式会社 | 半導体装置 |
JP2019054240A (ja) * | 2017-09-13 | 2019-04-04 | ローム株式会社 | 半導体装置およびその製造方法 |
JP7368121B2 (ja) | 2019-06-20 | 2023-10-24 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9842836B2 (en) * | 2015-04-14 | 2017-12-12 | Rohm Co., Ltd. | Diode |
JP6930481B2 (ja) | 2018-04-13 | 2021-09-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
US11869986B2 (en) | 2021-08-27 | 2024-01-09 | Texas Instruments Incorporated | Vertical deep trench and deep trench island based deep n-type well diode and diode triggered protection device |
CN114883417B (zh) * | 2022-07-04 | 2022-10-18 | 深圳市威兆半导体股份有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02296374A (ja) * | 1989-05-11 | 1990-12-06 | Toshiba Corp | ダイオード |
JPH04259260A (ja) * | 1991-02-14 | 1992-09-14 | New Japan Radio Co Ltd | モノシリックダイオード |
JPH0645597A (ja) * | 1991-11-06 | 1994-02-18 | Sony Corp | 半導体装置の製造方法 |
JPH0964379A (ja) * | 1995-08-24 | 1997-03-07 | Sony Corp | Pnダイオード構造及びその製造方法 |
JP2002289879A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | ダイオード |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4035907A (en) * | 1973-08-27 | 1977-07-19 | Signetics Corporation | Integrated circuit having guard ring Schottky barrier diode and method |
JPS51120674A (en) * | 1975-04-16 | 1976-10-22 | Hitachi Ltd | Semiconductor device |
JPH04127576A (ja) | 1990-09-19 | 1992-04-28 | Nec Corp | 電圧標準ダイオード |
US6426541B2 (en) * | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
JP5061407B2 (ja) * | 2001-01-31 | 2012-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2004214575A (ja) | 2003-01-09 | 2004-07-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006165370A (ja) | 2004-12-09 | 2006-06-22 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
US8415765B2 (en) * | 2009-03-31 | 2013-04-09 | Panasonic Corporation | Semiconductor device including a guard ring or an inverted region |
-
2010
- 2010-04-28 JP JP2010103916A patent/JP5558901B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-10 US US13/045,504 patent/US8637952B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02296374A (ja) * | 1989-05-11 | 1990-12-06 | Toshiba Corp | ダイオード |
JPH04259260A (ja) * | 1991-02-14 | 1992-09-14 | New Japan Radio Co Ltd | モノシリックダイオード |
JPH0645597A (ja) * | 1991-11-06 | 1994-02-18 | Sony Corp | 半導体装置の製造方法 |
JPH0964379A (ja) * | 1995-08-24 | 1997-03-07 | Sony Corp | Pnダイオード構造及びその製造方法 |
JP2002289879A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | ダイオード |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149926A (ja) * | 2012-01-23 | 2013-08-01 | Toshiba Corp | 半導体装置 |
JP2015090913A (ja) * | 2013-11-06 | 2015-05-11 | セイコーエプソン株式会社 | 半導体装置 |
US9190470B2 (en) | 2013-11-06 | 2015-11-17 | Seiko Epson Corporation | Semiconductor device which suppresses fluctuations in breakdown voltage |
JP2019054240A (ja) * | 2017-09-13 | 2019-04-04 | ローム株式会社 | 半導体装置およびその製造方法 |
JP7217111B2 (ja) | 2017-09-13 | 2023-02-02 | ローム株式会社 | 半導体装置およびその製造方法 |
JP7368121B2 (ja) | 2019-06-20 | 2023-10-24 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
DE102020115655B4 (de) | 2019-06-20 | 2024-04-25 | Rohm Co., Ltd. | Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils |
Also Published As
Publication number | Publication date |
---|---|
US8637952B2 (en) | 2014-01-28 |
JP5558901B2 (ja) | 2014-07-23 |
US20110266650A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5558901B2 (ja) | ダイオード及びその製造方法 | |
KR101745776B1 (ko) | 전력용 반도체 소자 | |
US8889493B2 (en) | Manufacturing method of semiconductor device | |
US8643089B2 (en) | Semiconductor device and fabricating method thereof | |
JPWO2017010393A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6668798B2 (ja) | 半導体装置 | |
JP6561611B2 (ja) | 半導体装置 | |
JP2013062344A (ja) | 半導体装置およびその製造方法 | |
JP2005322700A (ja) | 半導体装置及びその製造方法 | |
US9711642B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2022177293A (ja) | 半導体装置 | |
JP6391136B2 (ja) | 高電圧ダイオード | |
JP5399650B2 (ja) | 半導体装置 | |
WO2011155105A1 (ja) | 半導体装置及びその製造方法 | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JP7368121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006303111A (ja) | 半導体素子 | |
JP2016058485A (ja) | 半導体装置 | |
JP2014030050A (ja) | 半導体装置 | |
US8021951B2 (en) | Formation of longitudinal bipolar transistor with base region in trenches having emitter and collector regions disposed along portions of side surfaces of base region | |
JP2014179650A (ja) | ダイオード | |
JP2014236159A (ja) | 半導体装置および半導体装置の製造方法 | |
JP7006389B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2011004670A1 (ja) | 半導体装置 | |
JP6125866B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120815 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140605 |
|
LAPS | Cancellation because of no payment of annual fees |