JP6930481B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6930481B2
JP6930481B2 JP2018077820A JP2018077820A JP6930481B2 JP 6930481 B2 JP6930481 B2 JP 6930481B2 JP 2018077820 A JP2018077820 A JP 2018077820A JP 2018077820 A JP2018077820 A JP 2018077820A JP 6930481 B2 JP6930481 B2 JP 6930481B2
Authority
JP
Japan
Prior art keywords
diffusion region
region
main surface
semiconductor substrate
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018077820A
Other languages
English (en)
Other versions
JP2019186463A5 (ja
JP2019186463A (ja
Inventor
伸 瀧澤
伸 瀧澤
野中　裕介
裕介 野中
振一郎 柳
振一郎 柳
淳志 笠原
淳志 笠原
奨悟 池浦
奨悟 池浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018077820A priority Critical patent/JP6930481B2/ja
Priority to PCT/JP2019/014979 priority patent/WO2019198614A1/ja
Publication of JP2019186463A publication Critical patent/JP2019186463A/ja
Publication of JP2019186463A5 publication Critical patent/JP2019186463A5/ja
Priority to US17/066,743 priority patent/US11322584B2/en
Application granted granted Critical
Publication of JP6930481B2 publication Critical patent/JP6930481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ツェナーダイオード素子を有する半導体装置およびその製造方法に関するものである。
従来より、ツェナーダイオード素子を利用して定電圧電源を構成することが知られている。例えば、定電圧電源は、車両に搭載される電池の監視ＩＣ等にも用いられるが、ＩＣ等への電源供給には高精度な電圧制御が要求される。
ツェナーダイオード素子としては、例えば、Ｎ導電型のエピタキシャル層とＰ導電型の拡散層との間のＰＮ接合において、両者の濃度に依存してツェナー電圧が一義的に決まるものが知られている。これに対し、特許文献１には、半導体基板に第１の拡散領域と第２の拡散領域とを設け、ＰＮ接合における２つの拡散領域の不純物濃度を任意に制御可能にすることにより、拡散領域の不純物濃度を制御して所望のツェナー特性を得られと記載されている。
特開２０１０−２３９０１５号公報
ところで、ツェナー電圧には降伏による経時的な変動があることが知られている。この特性変動は、降伏現象によって発生するホットキャリアが半導体基板の表面欠陥にトラップされることにより起こると推察されている。
上記特許文献１の半導体装置は、第１の拡散領域と第２の拡散領域との重なりによる接合部において、その重なりに起因する降伏電圧が低下するとされている。そして、この重なりに相当する部分で降伏が発生するとしている。このような構成では、重なりに相当する部分は３次元的に存在する領域であり、降伏現象は３次元的な領域のうちの何処かで発生するが、その位置は不定である。すなわち、降伏が発生する正確な位置は制御不可能である。
降伏が発生する位置によって、ホットキャリアの発生や当該ホットキャリアの表面欠陥へのトラップの状態が異なるため、降伏の発生位置が不定であることは、ツェナー電圧の経時的な変動量を大きくする原因となる。そして、ツェナー電圧の経時的な変動は、高精度な電圧制御を妨げる虞がある。
本発明は上記点に鑑み、ツェナー電圧の変動を抑制できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するための請求項１および３では、ダイオード素子（１）が形成された半導体装置であって、主面（１０ａ）を有する半導体基板（１０）と、半導体基板の主面側に形成され、第１導電型とされた上部拡散領域（２０）と、半導体基板の深さ方向において、主面を基準として上部拡散領域よりも深い位置まで形成され、半導体基板よりも不純物濃度が高くされた第２導電型の下部拡散領域（３０）と、を備え、上部拡散領域と下部拡散領域との界面にてＰＮ接合面（Ｓ）が構成されることでダイオード素子が形成されており、ＰＮ接合面は、主面と反対側の部分に曲面を有する構成とされている。
そして、請求項１では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大（Ｐ１）を有し、主面に対する法線方向から視たときに上部拡散領域の中心を通り、深さ方向に沿って延びる仮想線を軸（Ａ）とすると、さらに、ＰＮ接合面は、軸と交差する部分の周囲の部分が主面から最も離れ、周囲の部分を含んで曲面が構成されており、極大は、上部拡散領域のうちの、ＰＮ接合面における主面から最も離れた部分の上方に位置する構成とされている。
請求項３では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大（Ｐ１）を有すると共に、下部拡散領域にも不純物濃度の極大（Ｐ２）を有する構成とされている。
これによれば、ダイオード素子は、ＰＮ接合面が主面と反対側の部分に曲面を有しているため、上部拡散領域または下部拡散領域に不純物濃度の極大が構成される。このため、降伏現象が発生する位置を固定でき、従来のように３次元的に降伏現象が発生する構成と比較して、降伏現象の発生位置を制限することができる。したがって、ツェナー電圧の経時的な変動を抑制することができる。
また請求項５は、請求項１に記載の半導体装置の製造方法であり、請求項６は、請求項３に記載の半導体装置の製造方法である。そして、請求項５および６では、主面を有する半導体基板を用意することと、半導体基板にイオン注入を行い、上部拡散領域を構成する第１導電型の上部注入領域（２０ａ）を形成することと、半導体基板にイオン注入を行い、下部拡散領域を構成する第２導電型の下部注入領域（３０ａ）を形成することと、アニールを行うことにより、上部注入領域および下部注入領域を拡散させて上部拡散領域および下部注入領域を形成することにより、主面と反対側の部分に曲面を有するＰＮ接合面が構成されたダイオード素子を構成することと、を行うようにしている。
これによれば、主面と反対側の部分に曲面を有するＰＮ接合面が構成される。このため、ツェナー電圧の経時的な変動を抑制した半導体装置が製造される。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体装置の断面図である。 図１に示す半導体装置の上面図である。 図１中の領域IIIにおける不純物濃度の３次元プロファイルを示す図である。 ツェナー電圧の変動量の経時変化を示す図である。 図１に示す半導体装置の製造工程を示す断面図である。 図５Ａに続く半導体装置の製造工程を示す断面図である。 図５Ｂに続く半導体装置の製造工程を示す断面図である。 図５Ｃに続く半導体装置の製造工程を示す断面図である。 第２実施形態における半導体装置の断面図である。 図６に示す半導体装置の製造方法を示す断面図である。 第３実施形態における半導体装置の断面図である。 図８中の領域IXにおける不純物濃度の３次元プロファイルを示す図である。 図８に示す半導体装置の製造工程を示す断面図である。 図１０Ａに続く半導体装置の製造工程を示す断面図である。 図１０Ｂに続く半導体装置の製造工程を示す断面図である。 図１０Ｃに続く半導体装置の製造工程を示す断面図である。 第４実施形態における半導体装置の断面図である。 図１１に示す半導体装置の製造工程を示す断面図である。 図１２Ａに続く半導体装置の製造工程を示す断面図である。 図１２Ｂに続く半導体装置の製造工程を示す断面図である。 図１２Ｃに続く半導体装置の製造工程を示す断面図である。 第５実施形態における半導体装置の断面図である。 図１３中の領域XIVにおける不純物濃度の３次元プロファイルを示す図である。 第６実施形態における半導体装置の断面図である。 図１５に示す半導体装置の製造工程を示す断面図である。 図１６Ａに続く半導体装置の製造工程を示す断面図である。 図１６Ｂに続く半導体装置の製造工程を示す断面図である。 図１６Ｃに続く半導体装置の製造工程を示す断面図である。 第７実施形態における半導体装置の製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態の半導体装置について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、ツェナーダイオード素子を有する構成とされ、例えば、電源回路に導入されて定電圧電源として使用されると好適である。
まず、本実施形態の半導体装置の構成について、図１および図２を参照しつつ説明する。半導体装置は、半導体基板１０と、上部拡散領域２０と、下部拡散領域３０と、シリサイドブロック層４０とを備えた構成とされている。
半導体基板１０は、本実施形態では、Ｎ導電型とされており、主面１０ａ側にダイオード領域Ｄｉを有している。なお、図１は、半導体装置のうちのダイオード領域Ｄｉを主に示す図である。そして、ダイオード領域Ｄｉには、上部拡散領域２０および下部拡散領域３０が形成されることによってツェナーダイオード素子（以下では、単にダイオード素子という）１が形成されている。
上部拡散領域２０は、Ｐ導電型の不純物が拡散されることで構成されている。そして、上部拡散領域２０は、半導体基板１０の主面１０ａから露出するように、半導体基板１０の主面１０ａ側における表層部に形成されている。
また、上部拡散領域２０は、主面１０ａと交差する軸Ａに対して略回転対称に形成されている。具体的には、本実施形態の上部拡散領域２０は、主面１０ａに対する法線方向（以下では、単に法線方向という）から視たとき、軸Ａと主面１０ａが交差する点を中心とした略真円状に形成されている。なお、軸Ａは、法線方向から視たときの上部拡散領域２０の中心を通り、半導体基板１０の深さ方向に延びる軸である。言い換えると、軸Ａは、法線方向から視たときの上部拡散領域２０の中心を通り、主面１０ａと直交する方向に延びる軸である。
そして、上部拡散領域２０の軸Ａを通る断面形状は、軸Ａが通過する部分が主面１０ａ側と反対側に膨らんだ構造になっている。すなわち、上部拡散領域２０の外縁は、軸Ａと交差する部分が最も主面１０ａから離れた構造となっている。つまり、上部拡散領域２０は、主面１０ａから最も離れた唯一の点を有する構成とされている。このため、上部拡散領域２０は、軸Ａ近傍が膨らんだ円盤状とされているといえる。言い換えると、上部拡散領域２０は、主面１０ａ側と反対側の部分に曲面を有する構成とされた円盤状とされているといえる。
なお、上部拡散領域２０の外縁とは、言い換えると、上部拡散領域２０と下部拡散領域３０との界面のことである。また、本実施形態では、上部拡散領域２０が軸Ａに対して略回転対称に形成されているため、軸Ａを対称軸ということもできる。さらに、本実施形態では、上部拡散領域２０は、法線方向から視たとき、略真円状とされたいわゆる回転体のような形状になっているが、必ずしも真円状とされていなくてもよい。例えば、上部拡散領域２０は、ｎ回対称形状であればよい。具体的には、上部拡散領域２０は、主面１０ａに対する法線方向から視たとき、楕円やカプセル形状（すなわち、２回対称）、正三角形状（すなわち、３回対称）、正方形状（すなわち、４回対称）等の形状とされていてもよい。
下部拡散領域３０は、Ｎ導電型の不純物が拡散されて構成されている。そして、下部拡散領域３０は、上部拡散領域２０を覆いつつ、上部拡散領域２０と同様に、軸Ａに対して略回転対称に形成されている。本実施形態では、下部拡散領域３０は、法線方向から視たとき、軸Ａが主面１０ａと交差する点を中心にした略真円状に形成されている。なお、下部拡散領域３０についても上部拡散領域２０と同様に、法線方向から視たときの形状が真円状に限定されるものではなく、ｎ回対称に形成されていればよい。
また、本実施形態の下部拡散領域３０は、上部拡散領域２０を完全に覆っており、一部が主面１０ａから露出するように形成されている。つまり、法線方向から視たとき、下部拡散領域３０は、中心に対して上部拡散領域２０の外縁以遠の領域で主面１０ａから露出している。すなわち、主面１０ａでは、図２に示されるように、軸Ａと主面１０ａとが交差する点を中心とし、上部拡散領域２０、下部拡散領域３０、半導体基板１０がこの順で同心円状に広がって形成されている。
さらに、本実施形態の下部拡散領域３０は、主面１０ａと反対側の部分に主面１０ａと略平行な部分を有する構成とされている。つまり、下部拡散領域３０の外縁は、主面と反対側の部分に当該主面１０ａの面方向に沿って延びる部分を有している。なお、下部拡散領域３０の外縁とは、下部拡散領域３０と、半導体基板１０における下部拡散領域３０等が形成されていない半導体領域との境界のことである。
そして、このように上部拡散領域２０および下部拡散領域３０が形成されることにより、Ｐ導電型の上部拡散領域２０と、Ｎ導電型の下部拡散領域３０とによるダイオード素子１が構成される。つまり、上部拡散領域２０がアノードとして機能し、下部拡散領域３０がカソードとして機能するダイオード素子１が構成される。
また、このようなダイオード素子１では、Ｐ導電型である上部拡散領域２０とＮ導電型である下部拡散領域３０との間にＰＮ接合面Ｓが構成される。つまり、上部拡散領域２０の外縁に沿ってＰＮ接合面Ｓが構成される。このため、ＰＮ接合面Ｓは、主面１０ａと反対側の部分に曲面を有する構成とされている。本実施形態では、ＰＮ接合面Ｓは、主面１０ａから最も離れた部分が曲面とされ、上部拡散領域２０を主体とすれば、軸Ａと交差する部分が主面１０ａから最も離れた凸面形状とされているといえる。
シリサイドブロック層４０は、半導体基板１０の主面１０ａ上に形成されており、酸化膜（ＳｉＯ２）等の絶縁膜で形成されている。本実施形態のシリサイドブロック層４０は、軸Ａと主面１０ａとが交差する点を中心とした円環状に形成されている。
本実施形態では、上記のように、主面１０ａでは、上部拡散領域２０および下部拡散領域３０が露出し、下部拡散領域３０の外側に半導体基板１０の半導体領域が露出している。そして、シリサイドブロック層４０は、上部拡散領域２０の外縁部から下部拡散領域３０を経て半導体基板１０の半導体領域に至る面を覆うように形成されている。すなわち、シリサイドブロック層４０は、主面１０ａから露出するＰ導電型の上部拡散領域２０とＮ導電型の下部拡散領域３０とのＰＮ接合線Ｌ１、および下部拡散領域３０と半導体基板１０との境界線Ｌ２を跨ぐように形成されている。
なお、このシリサイドブロック層４０は、例えばコバルトを含むシリサイド電極を主面１０ａに積層して形成する際に、上部拡散領域２０と、下部拡散領域３０あるいは半導体基板１０との間の電気的絶縁を維持する目的で形成されている。
以上が本実施形態における半導体装置の構成である。次に、本実施形態のダイオード素子１の不純物濃度プロファイルについて、図３を参照しつつ具体的に説明する。
本実施形態では、上記のように、上部拡散領域２０および下部拡散領域３０が軸Ａに対して略回転対称に形成されているため、ダイオード素子１における不純物濃度プロファイルは、軸Ａに対して略回転対称形となる。そして、図３に示されるように、ダイオード素子１は、不純物濃度プロファイルにおいて、上部拡散領域２０内に極大Ｐ１を有する構成とされている。具体的には、ダイオード素子１は、不純物濃度プロファイルにおいて、軸Ａ上に位置する部分であって、ＰＮ接合面Ｓの上方に位置する部分であり、主面１０ａから離れた内部の位置に唯一の極大Ｐ１を有する構成とされている。
なお、上部拡散領域２０および下部拡散領域３０は、それぞれ不純物が拡散されることで構成されている。そして、ＰＮ接合面Ｓは、主面１０ａから最も離れた部分が曲面とされている。このため、不純物濃度プロファイルにおいて、上部拡散領域２０内に極大Ｐ１を有する構成となる。
ここで、一般的に、ＰＮ接合ツェナーダイオード素子では、逆バイアスが印加される際、Ｎ導電型の領域とＰ導電型の領域とのそれぞれの不純物濃度が高い部分の間で電界が大きくなって降伏現象が発生し易いことが知られている。また、ツェナー電圧の経時的な変動量を大きくする原因は、降伏現象の発生源が３次元的に分布することで降伏現象の発生が不定であることにあると推察されている。
しかしながら、本実施形態における半導体装置は、Ｐ導電型の上部拡散領域２０における不純物濃度の高い部分（すなわち、極大Ｐ１）が、従来のように３次元的に分布するのではなく、０次元（すなわち、点）として規定されている。このため、本実施形態の半導体装置では、降伏現象が発生する部分を点として特定することができる。すなわち、本実施形態の半導体装置における降伏現象は、その発生位置をほぼ所定の位置（すなわち、極大Ｐ１）で固定することができる。したがって、本実施形態の半導体装置では、従来のように３次元的に降伏現象が発生する構成と比較すると、降伏現象の発生位置を制限することができる。これにより、ホットキャリアの発生や当該ホットキャリアの表面欠陥へのトラップの状態が異なることを抑制できる。
また、降伏現象の発生位置を制限できるため、降伏現象が発生する位置に結晶欠陥が混入された状態となることを抑制できる。つまり、結晶欠陥によってツェナー電圧が変化することも抑制できる。
以上より、本実施形態の半導体装置によれば、図４に示されるように、ツェナー電圧の経時的な変動を従来と比較して抑制することができる。したがって、例えば、本実施形態の半導体装置に含まれるダイオード素子１を定電圧電源に採用することにより、出力電圧を時間経過によらずに高精度に制御することができる。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について、図５Ａ〜図５Ｄ、および図２を参照しつつ説明する。
まず、図５Ａに示されるように、Ｎ導電型とされた半導体基板１０を用意する。そして、主面１０ａに図示しないフォトレジストを配置し、真円状の開口部が形成されるようにフォトレジストをパターニングする。
次に、フォトレジストをマスクとし、リンまたはヒ素等の不純物をイオン注入してＮ導電型の下部注入領域３０ａを形成する。この際、フォトレジストの開口部が真円状とされているため、下部注入領域３０ａは、軸Ａを中心とした円盤状に形成される。その後、フォトレジストをアッシング等によって除去する。
本実施形態のイオン注入では、ドーズ量が１×１０１４〜１×１０１５ｃｍ−２程度となるように行う。また、このイオン注入では、下部注入領域３０ａの注入深さが略一定となるように、主面１０ａの各部分に対して同一のエネルギーで行う。本実施形態では、主面１０ａから半導体基板１０の深さ方向に所定距離だけ離れた第１深さＤ１に下部注入領域３０ａを形成する。
なお、下部注入領域３０ａは、アニールによって拡散される前の領域であり、アニールが行われることで下部拡散領域３０となる領域である。また、フォトレジストに形成される開口部は、後述するアニールを行って下部注入領域３０ａから下部拡散領域３０を構成する際、下部拡散領域３０における主面１０ａと反対側の部分が主面１０ａと略平行な部分を有するように、直径が規定される。
続いて、図５Ｂに示されるように、半導体基板１０に第１上部注入領域２１を形成する。具体的には、まず、主面１０ａに再び図示しないフォトレジストを配置し、フォトレジストをパターニングする。フォトレジストをパターニングする際には、下部注入領域３０ａと同じ中心を有し、下部注入領域３０ａよりも小さい真円状となる開口部が形成されるようにフォトレジストをパターニングする。
そして、このフォトレジストをマスクとし、ホウ素等の不純物をイオン注入して第１上部注入領域２１を形成する。この際、フォトレジストの開口部が真円状とされているため、第１上部注入領域２１は、軸Ａを中心とした円盤状に形成される。その後、フォトレジストをアッシング等により除去する。
このイオン注入では、後述する図５Ｃの工程の際、第２上部注入領域２２のドーズ量が１×１０１４〜１×１０１５ｃｍ−２となるように、図５Ｃの工程と合わせてドーズ量を調整する。また、このイオン注入では、第１上部注入領域２１の注入深さが略一定となるように、主面１０ａの各部分に対して同一のエネルギーで行う。本実施形態では、主面１０ａから半導体基板１０の深さ方向に所定距離だけ離れ、第１深さＤ１より浅い第２深さＤ２に第１上部注入領域２１を形成する。
なお、第１上部注入領域２１は、アニールにより拡散する前の領域であり、後述のアニールを行った後は後述の第２上部注入領域２２と共に上部拡散領域２０となる領域である。また、第２深さＤ２は、第１深さＤ１より浅い深さであるが、後述するアニールを行った際、上部拡散領域２０における不純物濃度において、主面１０ａから露出する部分よりも深い位置にピークが存在する深さとされている。
次に、図５Ｃに示されるように、半導体基板１０に第２上部注入領域２２を形成して上部注入領域２０ａを構成する。具体的には、再び主面１０ａにフォトレジストを配置し、フォトレジストをパターニングする。フォトレジストをパターニングする際には、第１上部注入領域２１と同じ中心を有し、第１上部注入領域２１よりも直径が小さい真円状の開口部が形成されるようにする。
そして、このフォトレジストをマスクとし、再び、ホウ素等の不純物をイオン注入して第２上部注入領域２２を形成する。この際、フォトレジストの開口部が真円状とされているため、第２上部注入領域２２は、軸Ａを中心とした円盤状に形成される。その後、図示しないフォトレジストをアッシング等により除去する。
このイオン注入では、第１上部注入領域２１を形成する際のエネルギーと等しいエネルギーで行い、第２上部注入領域２２が第１上部注入領域２１と同じ深さとなるようにする。つまり、第１上部注入領域２１内に第２上部注入領域２２を形成する。また、このイオン注入では、図５Ｂの工程と合わせ、第２上部注入領域２２のドーズ量が１×１０１４〜１×１０１５ｃｍ−２程度となるようにドーズ量を調整する。
なお、第２上部注入領域２２は、アニールにより拡散する前の領域であり、後述のアニールを行った後は第１上部注入領域２１と共に上部拡散領域２０となる領域である。つまり、図５Ｂおよび図５Ｃの工程を行うことにより、アニールによって上部拡散領域２０となる上部注入領域２０ａを形成する。
次に、図５Ｄに示されるように、アニールを行い、下部注入領域３０ａを熱拡散して下部拡散領域３０を構成すると共に、第１上部注入領域２１および第２上部注入領域２２を有する上部注入領域２０ａを熱拡散して上部拡散領域２０を構成する。この際、下部注入領域３０ａおよび上部注入領域２０ａが同じ中心を有する円盤上に形成されているため、上部拡散領域２０および下部拡散領域３０が軸Ａに対して略回転対称に形成される。
また、上記のように、第１上部注入領域２１および第２上部注入領域２２を形成しているため、上部注入領域２０ａでは、第２上部注入領域２２のドーズ量が多くなる。つまり、上部注入領域２０ａでは、軸Ａ上にドーズ量が最も多くなっている部分が存在している。このため、上部注入領域２０ａを熱拡散して上部拡散領域２０を構成すると、上部拡散領域２０は、軸Ａ上に不純物濃度のピークが存在する構成となる。
そして、軸Ａ上の部分における上部拡散領域２０と下部拡散領域３０との界面では、上部拡散領域２０の不純物濃度が最も高くなる部分が軸Ａ上に存在するため、界面の他の部分と比較して上部拡散領域２０が拡散し易い。言い換えると、軸Ａ上の部分における上部拡散領域２０と下部拡散領域３０との界面では、界面の他の部分と比較して、下部拡散領域３０が拡散し難い。
このため、上部拡散領域２０と下部拡散領域３０との界面は、軸Ａと交差する部分が主面１０ａと反対側に膨らんだ構成となる。つまり、上部拡散領域２０は、外縁のうちの軸Ａと交差する部分が主面１０ａから最も離れる構成となる。すなわち、上部拡散領域２０は、第２上部注入領域２２が形成された部分の下方に位置する部分が主面１０ａから最も離れる構成となる。言い換えると、ＰＮ接合面Ｓは、上部拡散領域２０を主体とすれば、軸Ａと交差する部分が主面１０ａから最も離れた凸面形状となる。そして、上部拡散領域２０および下部拡散領域３０がこのような構成となることにより、上部拡散領域２０内には、不純物濃度の極大Ｐ１となる部分が構成される。
また、上記のように、主面１０ａから所定距離だけ離れた第２深さＤ２に上部注入領域２０ａを構成しているため、上部拡散領域２０は、主面１０ａから所定距離だけ離れた位置に極大Ｐ１が構成される。
なお、図５Ｄにおいて、上部拡散領域２０に示した等高線は、不純物濃度の等高線を示しており、上部拡散領域２０における不純物濃度のピークが軸Ａ上に位置していることを示している。
その後は特に図示しないが、主面１０ａから露出するＰ導電型の上部拡散領域２０とＮ導電型の下部拡散領域３０とのＰＮ接合線Ｌ１、および下部拡散領域３０と半導体基板１０との境界線Ｌ２を跨ぐようにシリサイドブロック層４０を形成する。以上のようにして、本実施形態の半導体装置が製造される。
以上説明したように、本実施形態では、ダイオード素子１は、不純物濃度プロファイルにおいて、上部拡散領域２０に極大Ｐ１を有する構成とされている。このため、降伏現象が発生する位置を固定でき、従来のように３次元的に降伏現象が発生する構成と比較して、降伏現象の発生位置を制限することができる。また、降伏現象の発生位置を制限できるため、降伏現象が発生する位置に結晶欠陥が混入されることが抑制され、結晶欠陥によって出力電圧が変化することを抑制できる。したがって、ツェナー電圧の経時的な変動を従来と比較して抑制することができる。
さらに、上部拡散領域２０の極大Ｐ１は、主面１０ａから所定距離だけ離れた内部に形成される。このため、上部拡散領域２０の極大Ｐ１が主面１０ａに形成されている場合と比較して、主面１０ａ近傍に存在する表面欠陥に起因する準位にホットキャリアがトラップされることを抑制でき、さらにツェナー電圧の経時的変動量を抑制することができる。
また、本実施形態における半導体装置は、法線方向から視たとき、上部拡散領域２０および下部拡散領域３０は、回転対称形状、特には真円状になっている。これによれば、上部拡散領域２０における不純物濃度の極大Ｐ１を回転対称軸（本実施形態では軸Ａ）上にすることができ、極大Ｐ１を点状に形成し易くできる。
さらに、本実施形態では、下部拡散領域３０が上部拡散領域２０を覆うように形成され、主面１０ａから露出している。このため、下部拡散領域３０が主面に露出していない場合と比較して、主面１０ａの表層におけるＰ導電型の上部拡散領域２０とＮ導電型の領域との間に形成される空乏層の広がりを抑制できる。したがって、主面１０ａ近傍に存在する表面欠陥に起因する準位にホットキャリアがトラップされることを抑制でき、さらにツェナー電圧の経時的変動量を抑制することができる。
また、本実施形態では、主面１０ａにシリサイドブロック層４０を備えている。そして、シリサイドブロック層４０は、上部拡散領域２０と下部拡散領域３０のＰＮ接合線Ｌ１を跨ぐと共に、下部拡散領域３０と半導体基板１０における半導体領域との境界線Ｌ２を跨ぐように形成されている。このため、シリサイド電極を主面１０ａに積層して形成する際に、Ｐ導電型である上部拡散領域２０と、Ｎ導電型である下部拡散領域３０あるいは半導体基板１０との間で、シリサイドによる電気的導通が発生することを抑制できる。
さらに、本実施形態では、下部注入領域３０ａおよび上部注入領域２０ａを形成し、アニールすることによって同時に下部拡散領域３０および上部拡散領域２０を構成するため、アニールを一回とできる。このため、複数回のアニールを行う場合と比較して、不純物の拡散距離が短くなる。したがって、複数回のアニールを行う場合と比較して、不純物濃度を所望の値とするためのドーズ量を少なくすることができ、イオン注入をする際に発生し得る結晶欠陥を少なくできる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、上部拡散領域２０の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図６に示されるように、上部拡散領域２０の軸Ａを通る断面形状は、軸Ａが通過する部分が周囲よりも窪んだ構造になっている。そして、上部拡散領域２０の軸Ａを通る断面形状は、軸Ａの周囲に位置する部分が主面１０ａから最も離れた構造になっている。すなわち、上部拡散領域２０の外縁は、軸Ａの周囲に位置する部分が主面１０ａから最も離れた構造になっており、この部分が曲面とされている。そして、ＰＮ接合面Ｓは、軸Ａと交差する部分が凹面形状となっており、軸Ａと交差する部分の周囲に位置する部分が凸面形状となっている。
このようなダイオード素子１では、不純物濃度プロファイルにおいて、上部拡散領域２０のうち、ＰＮ接合面Ｓの主面１０ａから最も離れた部分の上方に極大Ｐ１が構成される。なお、実際には、上部拡散領域２０および下部拡散領域３０は略円盤状であるため、極大Ｐ１も軸Ａを対称軸とする円の一部となる。つまり、本実施形態における上部拡散領域２０の極大Ｐ１は、軸Ａの周りに１次元的（具体的には円状）に分布した形状となる。
次に、本実施形態の半導体装置の製造方法について、簡単に説明する。
本実施形態の半導体装置は、図５Ｂの工程を行った後、図５Ｃの第２上部注入領域２２を構成する位置を変更することによって製造される。すなわち、図５Ｂの工程を行った後の第２上部注入領域２２を形成する際には、軸Ａを中心とした円環状となるように、第２上部注入領域２２を形成すればよい。これにより、その後に図５Ｄの工程を行うことにより、軸Ａの周囲に位置する部分が主面１０ａから最も離れた外縁となる上部拡散領域２０が構成される。なお、図７の第２上部注入領域２２は、マスクとなるフォトレジストのパターニングを変更することで形成される。
以上説明したように、本実施形態のダイオード素子１は、不純物濃度プロファイルにおいて、上部拡散領域２０内に極大Ｐ１を１次元的に分布させた構成とされている。このため、本実施形態では、降伏現象の発生位置を線として規定することができる。したがって、従来のように３次元的に降伏現象が発生する構成と比較すると、降伏現象の発生位置を制限することができ、上記第１実施形態と同様の効果を得ることができる。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、下部拡散領域３０に不純物濃度の極大が存在するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図８に示されるように、上部拡散領域２０の軸Ａを通る断面形状は、軸Ａが通過する部分が周囲よりも窪んだ構造になっている。また、下部拡散領域３０の軸Ａを通る断面形状は、主面１０ａと最も離れた部分が曲面とされている。つまり、下部拡散領域３０の軸Ａを通る断面形状は、半円状とされている。言い換えると、下部拡散領域３０は、主面１０ａと反対側の部分に主面１０ａと略平行となる部分を有しない構成とされている。そして、ＰＮ接合面Ｓは、軸Ａと交差する部分が主面１０ａ側に窪んだ凹面形状とされている。つまり、ＰＮ接合面Ｓは、主面１０ａ側と反対側の部分に曲面を有する構成とされている。
なお、上部拡散領域２０における外縁は、軸Ａの周囲に位置する部分が主面１０ａから最も離れた構成となっており、上記第２実施形態の上部拡散領域２０の構成と類似している。しかしながら、本実施形態の上部拡散領域２０は、上記第２実施形態の上部拡散領域２０と比較すると、軸Ａの周囲に位置する部分の膨らみ方が緩やかとされている。
このようなダイオード素子１では、図９に示されるように、不純物濃度プロファイルにおいて、下部拡散領域３０に極大Ｐ２が構成される。具体的には、ダイオード素子１では、不純物濃度プロファイルにおいて、軸Ａ上であって、ＰＮ接合面Ｓの下方に唯一の極大Ｐ２が構成される。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について、図１０Ａ〜図１０Ｄを参照しつつ説明する。
まず、図１０Ａに示されるように、Ｎ導電型とされた半導体基板１０を用意する。そして、主面１０ａに図示しないフォトレジストを配置し、真円状の開口部が形成されるようにフォトレジストをパターニングする。
そして、フォトレジストをマスクとし、リンまたはヒ素等の不純物をイオン注入してＮ導電型の下部注入領域３０ａを形成する。このイオン注入では、上記第１実施形態で説明した図５Ａの工程よりも下部注入領域３０ａが主面１０ａ側に形成されるように、エネルギーが設定される。また、このイオン注入では、ドーズ量が１×１０１５ｃｍ−２以上となるように行われる。つまり、このイオン注入では、上記第１実施形態よりもドーズ量が多くなるように行われる。その後、フォトレジストをアッシング等によって除去する。なお、本実施形態では、下部注入領域３０ａの直径がＲとなるように、フォトレジストがパターニングされる。
次に、図１０Ｂに示されるように、１回目のアニールを行い、下部注入領域３０ａを拡散させて下部不純物領域３１を構成する。なお、下部不純物領域３１は、後述の２回目のアニールを行うことで下部拡散領域３０となる領域であり、下部拡散領域３０より小さくなっている。また、１回目のアニールでは、下部注入領域３０ａが下部拡散領域３０となるまで拡散しないように、温度や時間が設定される。
続いて、図１０Ｃに示されるように、下部不純物領域３１内に上部注入領域２０ａを形成する。具体的には、主面１０ａに再び図示しないフォトレジストを配置し、フォトレジストをパターニングする。フォトレジストをパターニングする際には、下部注入領域３０ａと同じ中心を有し、下部不純物領域３１よりも直径の小さい真円状となる開口部が形成されるようにする。
そして、フォトレジストをマスクとして上部注入領域２０ａを形成する。これにより、下部不純物領域３１に取り囲まれた上部注入領域２０ａが形成される。このイオン注入は、上記第１実施形態で説明した図５Ｂの工程よりも主面１０ａ側に上部注入領域２０ａが形成されるように、エネルギーが設定される。また、このイオン注入では、ドーズ量が１×１０１５ｃｍ−２以上となるように行われる。つまり、このイオン注入では、上記第１実施形態よりもドーズ量が多くなるように行われる。その後、フォトレジストをアッシング等によって除去する。
次に、図１０Ｄに示されるように、２回目のアニールを行い、上部注入領域２０ａを熱拡散させて上部拡散領域２０を構成すると共に、下部注入領域３０ａがある程度拡散した下部不純物領域３１をさらに熱拡散させて下部拡散領域３０を構成する。
この際、下部注入領域３０ａに起因する下部不純物領域３１の不純物濃度は、軸Ａ上であって上部注入領域２０ａよりも深い位置にピークが存在する。このため、２回目のアニールで上部注入領域２０ａが熱拡散する際には、円盤状の上部注入領域２０ａの中央近傍では導電型が反転し難くなる。これにより、２回目のアニールを行った後は、上部拡散領域２０の軸Ａを通る断面形状は、軸Ａ近傍ほど窪んだ構造になる。すなわち、上部拡散領域２０は、中央が凹んだ円盤状に形成される。そして、ＰＮ接合面Ｓは、上部拡散領域２０を主体とすれば、軸Ａと交差する部分が主面１０ａ側に窪んだ凹面形状となる。
なお、熱拡散後の下部拡散領域３０の形成深さは、下部注入領域３０ａのイオン注入の直径Ｒと略同一になるように設計することが好ましい。アニールの温度、イオン注入のエネルギー、および不純物濃度等は、半導体基板１０に形成される他の素子との工程共通化等によってパラメータが決められることがあり、各種の値の変更が困難な場合がある。このため、下部拡散領域３０の形成深さを下部注入領域３０ａのイオン注入の直径Ｒと略同一になるように設計するとは、下部注入領域３０ａの形成半径を、想定される下部拡散領域３０の形成深さに合わせることを意味する。
また、図１０Ｄにおいて下部拡散領域３０に示した等高線は、不純物濃度の等高線を示しており、下部拡散領域３０における不純物濃度のピークが上部拡散領域２０における凹みの下部に位置していることを示している。
その後は特に図示しないが、上記第１実施形態と同様にシリサイドブロック層４０を形成することにより、図８に示す半導体装置が製造される。
以上説明したように、本実施形態では、ダイオード素子１は、不純物濃度プロファイルにおいて、下部拡散領域３０に極大Ｐ２を有する構成とされている。このため、降伏現象が発生する位置を制限でき、上記第１実施形態と同様の効果を得ることができる。
また、本実施形態では、下部注入領域３０ａの直径Ｒを下部拡散領域３０の想定される形成深さと略同一にする。これによれば、下部拡散領域３０における不純物濃度の極大Ｐ２を点状に形成しやすくできる。
例えば、下部注入領域３０ａの形成直径Ｒが下部拡散領域３０の想定される形成深さよりも大きいと、下部拡散領域３０は、主面１０ａと反対側の部分に主面１０ａと略平行な部分を有する構成となり易い。つまり、上記第１実施形態のような構成になり易い。この場合、下部拡散領域３０では、不純物濃度の極大Ｐ２が主面１０ａに沿う方向に延びた１次元あるいは２次元的に分布し易くなる。また、下部注入領域３０ａの形成直径Ｒが下部拡散領域３０の想定される形成深さよりも小さいと、不純物濃度の極大Ｐ２は半導体基板１０の深さ方向に延びた１次元あるいは２次元的に分布し易くなる。
これに対し、本実施形態のように下部注入領域３０ａの直径Ｒを下部拡散領域３０の想定される形成深さと略同一にすることにより、下部拡散領域３０における不純物濃度の極大Ｐ２を点状に形成し易くできる。
さらに、本実施形態では、半導体装置を製造する際に２回のアニールを行っている。このため、アニールによって再結晶化を期待でき、結晶欠陥の低減を図ることができる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第３実施形態に対し、下部拡散領域３０の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１１に示されるように、上部拡散領域２０の軸Ａを通る断面形状は、軸Ａを通過する部分の周囲が窪んだ形状になっている。このため、ＰＮ接合面Ｓは、軸Ａと交差する部分が凸面形状となり、軸Ａと交差する部分の周囲に位置する部分が主面１０ａ側に窪んだ凹面形状となる。つまり、ＰＮ接合面Ｓは、主面１０ａ側と反対側の部分に曲面を有する構成とされている。
このようなダイオード素子１では、不純物濃度プロファイルにおいて、下部拡散領域３０のうちのＰＮ接合面Ｓが窪んだ部分の下方に極大Ｐ２が構成される。なお、実際には、上部拡散領域２０および下部拡散領域３０が円盤状であるため、極大Ｐ２も軸Ａを対称軸とする円の一部となる。つまり、本実施形態における下部拡散領域３０の不純物濃度の極大Ｐ２は、軸Ａの周りに１次元的（具体的には円状）に分布した形状となる。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について、図１２Ａ〜図１２Ｄを参照しつつ説明する。
まず、図１２Ａに示されるように、Ｎ導電型の半導体基板１０を用意し、リンまたはヒ素をイオン注入して下部注入領域３０ａを形成する。具体的には、下部注入領域３０ａを軸Ａを対称軸とした回転対称形状に形成する。本実施形態では、下部注入領域３０ａを円環状に形成する。なお、このような下部注入領域３０ａは、フォトレジストのパターニングを変更することによって形成される。また、図１２Ａでは、下部注入領域３０ａを二つ図示しているが、実際には、紙面前後方向においてこれらの下部注入領域３０ａは連続して形成されている。
次に、図１２Ｂに示されるように、１回目のアニールを行う。これにより、下部注入領域３０ａが熱拡散してＮ導電型の下部不純物領域３１が形成される。なお、アニール前の下部注入領域３０ａが円環状とされているため、熱拡散後の下部不純物領域３１における不純物の濃度構造は、高濃度の部分が軸Ａを対称軸とする円状に分布する略トーラス構造とる。
続いて、図１２Ｃに示されるように、ホウ素をイオン注入し、下部不純物領域３１内に上部注入領域２０ａを形成する。具体的には、下部不純物領域３１において濃度がピークとなる部分の上部に、上部注入領域２０ａを形成する。つまり、上部注入領域２０ａを軸Ａを対象軸とした回転対称形状に形成する。
なお、下部注入領域３０ａが円環状に形成されており、下部不純物領域３１の不純物の濃度構造は、高濃度の部分が円状となる。このため、上部注入領域２０ａは、円環状に形成される。より詳しくは、下部注入領域３０ａが形成された位置とほぼ同じ位置に、上部注入領域２０ａを形成する。また、このような上部注入領域２０ａは、フォトレジストのパターニングを変更することによって形成される。そして、図１２Ｃでは、２つの上部注入領域２０ａを２つ図示しているが、実際には、紙面前後方向においてこれらの下部注入領域３０ａが連続している。
次に、図１２Ｄに示されるように、２回目のアニールを行うことにより、上部拡散領域２０および下部拡散領域３０を構成する。この際、上記第３実施形態と同様に、下部不純物領域３１における不純物濃度が高い部分では、導電型が反転し難くなる。このため、上部拡散領域２０の軸Ａを通る断面形状は、軸Ａの周囲に位置する部分が窪んだ構成となる。そして、下部拡散領域３０では、軸Ａの周囲に位置する部分であって、ＰＮ接合面Ｓにおける凹部の下方に位置する部分に極大Ｐ２を有する構成となる。
以上説明したように、本実施形態のダイオード素子１は、不純物濃度プロファイルにおいて、下部拡散領域３０内に極大Ｐ２を１次元的に分布させた構成とされている。このため、本実施形態では、降伏現象の発生位置を線として規定することができる。したがって、従来のように３次元的に降伏現象が発生する構成と比較すると、降伏現象の発生位置を制限することができ、上記第３実施形態と同様の効果を得ることができる。
（第５実施形態）
第５実施形態について説明する。本実施形態は、第１実施形態と第３実施形態を組み合わせ、上部拡散領域２０および下部拡散領域３０にそれぞれ不純物濃度の極大Ｐ１、Ｐ２が存在するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態の半導体装置は、図１３に示されるように、第１実施形態の上部拡散領域２０と第３実施形態の下部拡散領域３０とを組み合わせたものである。すなわち、本実施形態では、上部拡散領域２０の軸Ａを通る断面形状は、上記第１実施形態と同様に、軸Ａが通過する部分が主面１０ａ側と反対側に膨らんだ構造になっている。つまり、ＰＮ接合面Ｓは、軸Ａと交差する部分が最も主面１０ａから離れた構造となっており、曲面とされている。
また、下部拡散領域３０の軸Ａを通る断面形状は、上記第３実施形態と同様に、主面１０ａと最も離れた部分が曲面とされている。
このようなダイオード素子１では、図１４に示されるように、不純物濃度プロフィルにおいて、上部拡散領域２０に極大Ｐ１を有すると共に、下部拡散領域３０に極大Ｐ２を有する構成となる。具体的には、ダイオード素子１は、不純物濃度プロファイルにおいて、軸Ａ上であって、ＰＮ接合面Ｓの上方に極大Ｐ１を有すると共に、ＰＮ接合面Ｓの下方に極大Ｐ２を有する構成となる。
以上が本実施形態における半導体装置の構成である。なお、このような半導体装置は、例えば、上記第１実施形態の半導体装置の製造方法と、上記第３実施形態の半導体装置の製造方法とを組み合わせることによって製造される。
すなわち、まず、図１０Ａに示す工程を行って下部注入領域３０ａを形成し、図１０Ｂに示す工程を行って下部不純物領域３１を構成する。その後、図５Ｂおよび図５Ｃの工程を行い、第１上部注入領域２１および第２上部注入領域２２を形成して上部注入領域２０ａを構成する。そして、図５Ｄの工程を行って上部拡散領域２０および下部拡散領域３０を構成することにより、図１３に示す半導体装置が製造される。
この際、下部拡散領域３０の不純物濃度は、軸Ａ上であって上部拡散領域２０よりも深い位置にピークが存在するが、上部拡散領域２０も軸Ａ上に不純物濃度のピークが存在する。このため、上記第３実施形態より、上部拡散領域２０における軸Ａと交差する部分が膨らんだ形状となる。したがって、図１３に示されるように、上部拡散領域２０に極大Ｐ１を有すると共に、下部拡散領域３０に極大Ｐ２を有する半導体装置が製造される。
以上説明したように、上部拡散領域２０および下部拡散領域３０のそれぞれに不純物濃度の極大Ｐ１、Ｐ２を有する構成としても、降伏現象が発生する位置を制限でき、上記第１、第３実施形態と同様の効果を得ることができる。
なお、ここでは、上記第１実施形態と上記第３実施形態とを組み合わせた例について説明したが、上記第１実施形態と上記第４実施形態とを組み合わせることもできる。また、上記第２実施形態を上記第３実施形態または上記第４実施形態と組み合わせることもできる。
（第６実施形態）
第６実施形態について説明する。本実施形態は、第３実施形態に極間領域を追加したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
ここで、まず、第３実施形態のような半導体装置では、ブレークダウンが発生した際、空乏層が半導体基板１０の表層における下部拡散領域３０の外側の広い領域まで伸びる場合がある。これは、半導体基板１０の表層における表面トラップに起因すると推察されている。そして、このように空乏層が伸びると、アノードとしての上部拡散領域２０とカソードとの間の電流経路の電気抵抗が上昇する原因となり、ツェナー電圧の経時的変動の要因となる虞がある。
このため、本実施形態では、図１５に示されるように、半導体基板１０には、上部拡散領域２０および下部拡散領域３０に加え、ダイオード領域Ｄｉ内に、カソード領域５０と極間領域６０が形成されている。
カソード領域５０は、Ｎ導電型とされており、半導体基板１０よりも不純物濃度が高くされている。そして、カソード領域５０は、半導体基板１０の主面１０ａ側であって、下部拡散領域３０と離れた位置に形成されており、法線方向から視たとき、上部拡散領域２０と同心円の円環状に形成されている。また、カソード領域５０は、主面１０ａから露出しており、露出した部分がカソード電極とオーミック接合されている。本実施形態では、カソード領域５０は、後述するように、下部拡散領域３０と同じ工程で形成されるため、平均した不純物濃度が下部拡散領域３０とほぼ等しくなっている。なお、本実施形態のカソード領域５０は、対極領域ともいえる。
極間領域６０は、Ｎ導電型とされており、半導体基板１０よりも不純物濃度が高くされている。そして、極間領域６０は、半導体基板１０の主面１０ａ側であって、下部拡散領域３０とカソード領域５０との間に、下部拡散領域３０およびカソード領域５０のそれぞれと接するように形成されている。これにより、カソード領域５０に囲まれた領域は、その主面１０ａにおいて、半導体基板１０を構成するＮ導電型の半導体領域が露出しない構成となる。つまり、主面１０ａにおいて、上部拡散領域２０の中心から見た動径方向の不純物の分布は、上部拡散領域２０のＰ導電型、主面１０ａから露出した下部拡散領域３０のＮ導電型、極間領域６０のＮ導電型、カソード領域５０のＮ導電型の順で同心円状に広がっている。
なお、本実施形態の半導体装置は、後述するように、極間領域６０は、下部拡散領域３０やカソード領域５０を形成する工程とは別の工程として形成される。このため、極間領域６０の不純物濃度は、下部拡散領域３０やカソード領域５０とは独立して制御可能である。但し、極間領域６０の不純物濃度は、カソード電極が接続されるカソード領域５０よりも低濃度とすることが好ましく、半導体基板１０よりも高濃度であって、かつ下部拡散領域３０の不純物濃度の最大値よりも低濃度とすることが好ましい。本実施形態における下部拡散領域３０の不純物濃度が最大となる場所は不純物濃度の極大Ｐ２であり、極大Ｐ２は、ほぼ点（０次元）として形成されてブレークポイントとなる。このため、極間領域６０の不純物濃度がこのブレークポイントよりも低濃度とされることにより、極間領域６０の近傍でのブレークダウンが発生することを抑制できる。つまり、下部拡散領域３０において、意図的にブレークダウンを発生させることができる。
また、本実施形態では、シリサイドブロック層４０は、円環の内縁が上部拡散領域２０に跨ると共に、円環の外縁がカソード領域５０に跨るように形成されている。つまり、シリサイドブロック層４０は、主面１０ａにおける下部拡散領域３０の露出部と極間領域６０を完全に覆うように形成されている。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について、図１６Ａ〜図１６Ｃを参照しつつ説明する。
まず、図１６Ａに示されるように、Ｎ導電型とされた半導体基板１０を用意する。そして、第３実施形態と同様に、イオン注入によって下部注入領域３０ａを形成する。この際、下部注入領域３０ａと同一または別の工程により、カソード注入領域５０ａを形成する。なお、下部注入領域３０ａおよびカソード注入領域５０ａは、それぞれ主面１０ａの表層部に形成される。また、カソード注入領域５０ａは、後述のアニールによってカソード領域５０になる領域である。
次に、図１６Ｂに示されるように、１回目のアニールを行い、下部注入領域３０ａから下部不純物領域３１を形成すると共に、カソード注入領域５０ａからカソード不純物領域５１を形成する。
その後、図１６Ｃに示されるように、図１０Ｃと同様の工程を行い、下部不純物領域３１に、上部注入領域２０ａを形成する。また、下部注入領域３０ａとカソード注入領域５０ａとに囲まれた主面１０ａの表層にイオン注入を行い、Ｎ導電型の極間注入領域６０ａを形成する。なお、極間注入領域６０ａは、後述のアニールによって極間領域６０になる領域である。
続いて、図１６Ｄに示されるように、２回目のアニールを行う。これにより、下部拡散領域３０が構成されると共に、上部拡散領域２０が構成される。また、カソード不純物領域５１からカソード領域５０が構成され、極間注入領域６０ａから極間領域６０が構成される。
その後は、特に図示しないが、シリサイドブロック層４０を形成することにより、図１５に示す半導体装置が製造される。なお、シリサイドブロック層４０は、上記のように、円環の内縁が上部拡散領域２０に跨ると共に、円環の外縁がカソード領域５０に跨るように形成される。
以上説明したように、本実施形態では、カソード領域５０を備えると共に、カソード領域５０と下部拡散領域３０との間から半導体基板１０を構成するＮ導電型の半導体領域が露出しないように、半導体基板１０よりも高濃度の極間領域６０が形成されている。このため、上部拡散領域２０から延びる空乏層を極間領域６０に侵入し難くでき、上部拡散領域２０とカソード領域５０との間の電気抵抗の上昇を抑制することができる。したがって、ツェナー電圧の経時的変動をさらに抑制できる。
（第７実施形態）
第７実施形態について説明する。本実施形態は、第６実施形態に対し、極間領域６０の製造方法を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
上記第６実施形態では、極間領域６０を形成する際、下部拡散領域３０とカソード領域５０を構成する不純物のイオン注入とは別の工程として極間注入領域６０ａを形成する例について説明した。しかしながら、下部拡散領域３０とカソード領域５０の形成位置を近接させることより、極間注入領域６０ａを形成する工程を省略するようにしてもよい。
すなわち、本実施形態では、図１７に示されるように、極間領域６０は、下部拡散領域３０とカソード領域５０とが重なった部分で構成されている。なお、極間領域６０はＮ導電型であり、第６実施形態と同様に、半導体基板１０を構成する不純物濃度よりも高濃度になっている。
このような構成とする場合には、例えば、第６実施形態において、図１６Ｂを参照して説明した下部注入領域３０ａとカソード注入領域５０ａを形成する際、互いの離間距離を短くレイアウトすればよい。これにより、イオン注入後のアニールによって不純物が熱拡散していく領域が互いにオーバーラップすることで極間領域６０が形成される。
以上説明したように、本実施形態では、極間注入領域６０ａを形成する工程を削減している。このため、製造工程の簡略化を図りつつ、上記第６実施形態と同様の効果を得ることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態において、第１導電型をＮ導電型、第２導電型をＰ導電型としてもよい。但し、上記第６実施形態および上記第７実施形態のように、極間領域６０を有する場合には、カソード領域５０に相当する対極領域および下部拡散領域３０と、半導体基板１０とは同一の導電型であることが好ましい。
また、上記各実施形態において、上部拡散領域２０は、上記のように、法線方向から視たときの形状が真円状に限定されるものではなく、ｎ回対称形状とされていればよい。例えば、上部拡散領域２０は、法線方向から視たときの形状が楕円やカプセル形状（２回対称）、正三角形（３回対称）、正方形（４回対称）、正五角形（５回対称）、正六角形（６回対称）等とされていてもよい。同様に、下部拡散領域３０は、法線方向から視たとき、真円状ではなく、ｎ回対称形状であればよい。なお、２回対称の形状では、不純物濃度の極大Ｐ１、Ｐ２は点ではなく長辺に沿う線状（１次元）になる。
そして、上記各実施形態において、上部拡散領域２０および下部拡散領域３０は、法線方向から視たとき、互いの形状が相似形であることが好ましい。上部拡散領域２０および下部拡散領域３０が対称性を有することにより、３次元よりも低い１次元や０次元でブレークポイントを形成しやすくできる。
さらに、上記各実施形態では、シリサイドブロック層４０は、上部拡散領域２０および下部拡散領域３０と中心を同じくして形成される例について説明したが、これに限定されず、形成中心がずれていてもよい。なお、シリサイドブロック層４０は、シリサイドによる電極形成を行わない場合には不要な場合があり、このような形態では必須な要素ではない。
また、上記各実施形態において、下部拡散領域３０は、主面１０ａから露出しない構成とされていてもよい。但し、下部拡散領域３０は、上部拡散領域２０を覆いつつ主面１０ａから露出することにより、上記のように、主面１０ａの表層において、Ｐ導電型の上部拡散領域２０に起因する空乏層が主面１０ａに沿う方向に広がることを抑制できる。つまり、主面１０ａ近傍に存在する表面欠陥に起因する準位にホットキャリアがトラップされることを抑制でき、ツェナー電圧の経時的変動量を抑制することができる。このため、下部拡散領域３０は、主面１０ａから露出していることが好ましい。なお、この点においては、カソード領域５０および極間領域６０を備えた構成とすることにより、さらにツェナー電圧の経時的変動量を抑制することができる。
また、下部拡散領域３０が主面１０ａから露出していない場合は、シリサイドブロック層４０は、上部拡散領域２０と半導体基板１０における半導体領域との境界線を跨ぐように形成されればよい。
そして、上記各実施形態では、半導体基板１０にツェナーダイオードが形成された半導体装置について説明したが、他の素子が形成されていてもよい。例えば、同一の半導体基板１０において、ダイオード領域Ｄｉと異なる領域に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）やＩＧＢＴ（Insulated Gate Bipolar Transistorの略）等の半導体素子が形成されていてもよい。
また、上記各実施形態では、上部拡散領域２０および下部拡散領域３０の少なくとも一方に不純物濃度の極大Ｐ１、Ｐ２が有する例について説明した。しかしながら、上記第６、第７実施形態で説明したように、極間領域６０が形成されることによっても、ツェナー電圧の経時的変動を抑制することができる。つまり、極間領域６０を備えることによる効果は、上部拡散領域２０および下部拡散領域３０の少なくとも一方に不純物濃度の極大Ｐ１、Ｐ２が有する構成とは、独立した効果ともいえる。このため、従来の半導体装置に対し、極間領域６０のみを形成することによってツェナー電圧の経時的変動を抑制するようにしてもよい。
さらに、上記第５実施形態の半導体装置は、例えば、次のように製造してもよい。すなわち、図５Ａの工程を行って下部注入領域３０ａを形成した後、下部注入領域３０ａにおける軸Ａと交差する部分に再びイオン注入を行うことにより、下部注入領域３０ａの内縁部が外縁部よりもドーズ量が多くなる構成とする。そして、その後に図５Ｂ以降の工程を行うようにしてもよい。
これによれば、図５Ｄの工程にてアニールを行うことにより、下部拡散領域３０の軸Ａ上に位置する部分の不純物濃度が高くなり易くなるため、下部拡散領域３０における軸Ａと交差する部分は、主面１０ａと反対側に膨らんだ構成となる。つまり、下部拡散領域３０は、上記第１実施形態の上部拡散領域２０と同様の構成となる。このように下部拡散領域３０を形成するようにしても、上部拡散領域２０に極大Ｐ１を有すると共に下部拡散領域３０に極大Ｐ２を有する構成となるため、上記第５実施形態と同様の効果を得ることができる。
さらに、上記各実施形態を適宜組み合わせることもできる。例えば、上記第１、第２、第４、第５実施形態を第６実施形態または第７実施形態に組み合わせ、カソード領域５０および極間領域６０を備える構成としてもよい。
１ ツェナーダイオード素子
１０ 半導体基板
１０ａ 主面
２０ 上部拡散領域
３０ 下部拡散領域
Ｓ ＰＮ接合面

Claims (7)

  1. ダイオード素子（１）が形成された半導体装置であって、
    主面（１０ａ）を有する半導体基板（１０）と、
    前記半導体基板の主面側に形成され、第１導電型とされた上部拡散領域（２０）と、
    前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第２導電型の下部拡散領域（３０）と、を備え、
    前記上部拡散領域と前記下部拡散領域との界面にてＰＮ接合面（Ｓ）が構成されることで前記ダイオード素子が形成されており、
    前記ＰＮ接合面は、前記主面と反対側に位置する部分に曲面を有し、
    前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大（Ｐ１）を有し、
    前記主面に対する法線方向から視たときに前記上部拡散領域の中心を通り、前記深さ方向に沿って延びる仮想線を軸（Ａ）とすると、
    さらに、前記ＰＮ接合面は、前記軸と交差する部分の周囲の部分が前記主面から最も離れ、前記周囲の部分を含んで前記曲面が構成されており、
    前記極大は、前記上部拡散領域のうちの、前記ＰＮ接合面における前記主面から最も離れた部分の上方に位置する半導体装置。
  2. 前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記極大を有すると共に、前記下部拡散領域にも前記不純物濃度の極大（Ｐ２）を有する請求項１に記載の半導体装置。
  3. ダイオード素子（１）が形成された半導体装置であって、
    主面（１０ａ）を有する半導体基板（１０）と、
    前記半導体基板の主面側に形成され、第１導電型とされた上部拡散領域（２０）と、
    前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第２導電型の下部拡散領域（３０）と、を備え、
    前記上部拡散領域と前記下部拡散領域との界面にてＰＮ接合面（Ｓ）が構成されることで前記ダイオード素子が形成されており、
    前記ＰＮ接合面は、前記主面と反対側に位置する部分に曲面を有し、
    前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大（Ｐ１）を有すると共に、前記下部拡散領域にも前記不純物濃度の極大（Ｐ２）を有する半導体装置。
  4. 前記下部拡散領域は、前記上部拡散領域を覆いつつ、一部が前記主面から露出している請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 主面（１０ａ）を有する半導体基板（１０）と、
    前記半導体基板の主面側に形成され、第１導電型とされた上部拡散領域（２０）と、
    前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第２導電型の下部拡散領域（３０）と、を備え、
    前記上部拡散領域と前記下部拡散領域との界面にてＰＮ接合面（Ｓ）が構成されることでダイオード素子（１）が形成されており、
    前記ＰＮ接合面は、前記主面と反対側に位置する部分が曲面とされており、
    前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大（Ｐ１）を有し、
    前記主面に対する法線方向から視たときに前記上部拡散領域の中心を通り、前記深さ方向に沿って延びる仮想線を軸（Ａ）とすると、
    さらに、前記ＰＮ接合面は、前記軸と交差する部分の周囲の部分が前記主面から最も離れ、前記周囲の部分を含んで前記曲面が構成されており、
    前記極大は、前記上部拡散領域のうちの、前記ＰＮ接合面における前記主面から最も離れた部分の上方に位置する半導体装置の製造方法であって、
    前記主面を有する前記半導体基板を用意することと、
    前記半導体基板にイオン注入を行い、前記上部拡散領域を構成する第１導電型の上部注入領域（２０ａ）を形成することと、
    前記半導体基板にイオン注入を行い、前記下部拡散領域を構成する第２導電型の下部注入領域（３０ａ）を形成することと、
    アニールを行うことにより、前記上部注入領域および前記下部注入領域を拡散させて前記上部拡散領域および前記下部注入領域を形成することにより、前記主面と反対側の部分に曲面を有する前記ＰＮ接合面が構成された前記ダイオード素子を構成することと、を行う半導体装置の製造方法。
  6. 主面（１０ａ）を有する半導体基板（１０）と、
    前記半導体基板の主面側に形成され、第１導電型とされた上部拡散領域（２０）と、
    前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第２導電型の下部拡散領域（３０）と、を備え、
    前記上部拡散領域と前記下部拡散領域との界面にてＰＮ接合面（Ｓ）が構成されることでダイオード素子（１）が形成されており、
    前記ＰＮ接合面は、前記主面と反対側に位置する部分が曲面とされており、
    前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大（Ｐ１）を有すると共に、前記下部拡散領域にも前記不純物濃度の極大（Ｐ２）を有する半導体装置の製造方法であって、
    前記主面を有する前記半導体基板を用意することと、
    前記半導体基板にイオン注入を行い、前記上部拡散領域を構成する第１導電型の上部注入領域（２０ａ）を形成することと、
    前記半導体基板にイオン注入を行い、前記下部拡散領域を構成する第２導電型の下部注入領域（３０ａ）を形成することと、
    アニールを行うことにより、前記上部注入領域および前記下部注入領域を拡散させて前記上部拡散領域および前記下部注入領域を形成することにより、前記主面と反対側の部分に曲面を有する前記ＰＮ接合面が構成された前記ダイオード素子を構成することと、を行う半導体装置の製造方法。
  7. 前記下部注入領域を形成することでは、前記主面から前記半導体基板の深さ方向における第１深さ（Ｄ１）に前記下部注入領域が形成されるように前記イオン注入を行い、
    前記上部注入領域を形成することでは、前記主面から前記半導体基板の深さ方向における前記第１深さよりも浅い第２深さ（Ｄ２）に第１上部注入領域（２１）が形成される前記イオン注入を行うことと、前記第１上部注入領域内に、前記第１上部注入領域よりも不純物濃度が高くなる第２上部注入領域（２２）が形成されるように再び前記イオン注入を行うことと、を行い、
    前記ダイオード素子を構成することでは、前記第２上部注入領域の下方に位置する部分が前記主面から最も離れる前記ＰＮ接合面を構成する請求項５または６に記載の半導体装置の製造方法。
JP2018077820A 2018-04-13 2018-04-13 半導体装置およびその製造方法 Active JP6930481B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018077820A JP6930481B2 (ja) 2018-04-13 2018-04-13 半導体装置およびその製造方法
PCT/JP2019/014979 WO2019198614A1 (ja) 2018-04-13 2019-04-04 半導体装置およびその製造方法
US17/066,743 US11322584B2 (en) 2018-04-13 2020-10-09 Semiconductor device and manufacturing method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018077820A JP6930481B2 (ja) 2018-04-13 2018-04-13 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2019186463A JP2019186463A (ja) 2019-10-24
JP2019186463A5 JP2019186463A5 (ja) 2020-07-30
JP6930481B2 true JP6930481B2 (ja) 2021-09-01

Family

ID=68164084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018077820A Active JP6930481B2 (ja) 2018-04-13 2018-04-13 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US11322584B2 (ja)
JP (1) JP6930481B2 (ja)
WO (1) WO2019198614A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7346226B2 (ja) * 2019-10-10 2023-09-19 株式会社三共 遊技機
JP7346227B2 (ja) * 2019-10-10 2023-09-19 株式会社三共 遊技機

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4812395B1 (ja) * 1968-11-28 1973-04-20
JPS5010981A (ja) * 1973-05-28 1975-02-04
US4405933A (en) * 1981-02-04 1983-09-20 Rca Corporation Protective integrated circuit device utilizing back-to-back zener diodes
JPS59115565A (ja) * 1982-12-22 1984-07-04 Fuji Electric Corp Res & Dev Ltd 半導体集積回路の製造方法
JPH023291A (ja) * 1988-01-11 1990-01-08 Motorola Inc ツェナーダイオードの二重インプラント製作法
JPH04206780A (ja) * 1990-11-30 1992-07-28 Nec Corp 半導体装置
JPH10189761A (ja) * 1996-12-20 1998-07-21 Fuji Electric Co Ltd 半導体装置
JP2003249663A (ja) * 2002-02-25 2003-09-05 Nec Kansai Ltd 半導体装置およびその製造方法
JP2007027449A (ja) 2005-07-19 2007-02-01 Mitsubishi Electric Corp ツェナーダイオード
US8415765B2 (en) 2009-03-31 2013-04-09 Panasonic Corporation Semiconductor device including a guard ring or an inverted region
JP5558901B2 (ja) 2010-04-28 2014-07-23 株式会社東芝 ダイオード及びその製造方法
JP5671867B2 (ja) 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
JP2014179560A (ja) 2013-03-15 2014-09-25 Hitachi High-Tech Instruments Co Ltd 斜め認識カメラ及びダイボンダ

Also Published As

Publication number Publication date
WO2019198614A1 (ja) 2019-10-17
US11322584B2 (en) 2022-05-03
US20210028277A1 (en) 2021-01-28
JP2019186463A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
WO2017047285A1 (ja) 半導体装置および半導体装置の製造方法
WO2015145929A1 (ja) 半導体装置
JP4500891B1 (ja) Ｐｉｎダイオード
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US20170125401A1 (en) Bipolar junction transistor and method of manufacturing the same
JP2016063072A (ja) 半導体装置の製造方法
JP6611532B2 (ja) 半導体装置および半導体装置の製造方法
TW201222649A (en) HV Schottky diode with dual guard regions
JP2009188178A (ja) 半導体装置
JP2007012972A (ja) 半導体装置及びその製造方法
JP6930481B2 (ja) 半導体装置およびその製造方法
TW201737499A (zh) 半導體裝置以及半導體裝置的製造方法
CN108496252A (zh) 功率半导体装置以及功率半导体装置的制造方法
JP2012186318A (ja) 高耐圧半導体装置
WO2019039304A1 (ja) 半導体装置およびその製造方法
JP6295444B2 (ja) 半導体装置
JP5827020B2 (ja) 高耐圧半導体装置
JP2012174895A (ja) 高耐圧半導体装置
JP6740982B2 (ja) 半導体装置
US11114571B2 (en) Semiconductor device and method for manufacturing same
JP2010056380A (ja) 半導体装置及びその製造方法
US9006780B2 (en) Semiconductor device
WO2018074228A1 (ja) 半導体装置およびその製造方法
JP2007059800A (ja) 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード
JP4264316B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210726

R151 Written notification of patent or utility model registration

Ref document number: 6930481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151