JP2019186463A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019186463A5 JP2019186463A5 JP2018077820A JP2018077820A JP2019186463A5 JP 2019186463 A5 JP2019186463 A5 JP 2019186463A5 JP 2018077820 A JP2018077820 A JP 2018077820A JP 2018077820 A JP2018077820 A JP 2018077820A JP 2019186463 A5 JP2019186463 A5 JP 2019186463A5
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- main surface
- semiconductor substrate
- region
- upper diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 30
- 238000002513 implantation Methods 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000002093 peripheral Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
Description
上記目的を達成するための請求項1、2、および4では、ダイオード素子(1)が形成された半導体装置であって、主面(10a)を有する半導体基板(10)と、半導体基板の主面側に形成され、第1導電型とされた上部拡散領域(20)と、半導体基板の深さ方向において、主面を基準として上部拡散領域よりも深い位置まで形成され、半導体基板よりも不純物濃度が高くされた第2導電型の下部拡散領域(30)と、を備え、上部拡散領域と下部拡散領域との界面にてPN接合面(S)が構成されることでダイオード素子が形成されており、PN接合面は、主面と反対側の部分に曲面を有する構成とされている。
そして、請求項1では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大(P1)を有し、主面に対する法線方向から視たときに上部拡散領域の中心を通り、深さ方向に沿って延びる仮想線を軸(A)とすると、さらに、PN接合面は、軸と交差する部分が主面から最も離れ、軸と交差する部分を含んで曲面が構成されており、極大は、上部拡散領域のうちの軸上に位置する構成とされている。
請求項2では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大(P1)を有し、主面に対する法線方向から視たときに上部拡散領域の中心を通り、深さ方向に沿って延びる仮想線を軸(A)とすると、さらに、PN接合面は、軸と交差する部分の周囲の部分が主面から最も離れ、周囲の部分を含んで曲面が構成されており、極大は、上部拡散領域のうちの、PN接合面における主面から最も離れた部分の上方に位置する構成とされている。
請求項4では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大(P1)を有すると共に、下部拡散領域にも不純物濃度の極大(P2)を有する構成とされている。
そして、請求項1では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大(P1)を有し、主面に対する法線方向から視たときに上部拡散領域の中心を通り、深さ方向に沿って延びる仮想線を軸(A)とすると、さらに、PN接合面は、軸と交差する部分が主面から最も離れ、軸と交差する部分を含んで曲面が構成されており、極大は、上部拡散領域のうちの軸上に位置する構成とされている。
請求項2では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大(P1)を有し、主面に対する法線方向から視たときに上部拡散領域の中心を通り、深さ方向に沿って延びる仮想線を軸(A)とすると、さらに、PN接合面は、軸と交差する部分の周囲の部分が主面から最も離れ、周囲の部分を含んで曲面が構成されており、極大は、上部拡散領域のうちの、PN接合面における主面から最も離れた部分の上方に位置する構成とされている。
請求項4では、ダイオード素子は、不純物濃度のプロファイルにおいて、上部拡散領域に不純物濃度の極大(P1)を有すると共に、下部拡散領域にも不純物濃度の極大(P2)を有する構成とされている。
また、請求項6は、請求項1に記載の半導体装置の製造方法であり、請求項7は、請求項2に記載の半導体装置の製造方法であり、請求項8は、請求項4に記載の半導体装置の製造方法である。そして、請求項6ないし8では、主面を有する半導体基板を用意することと、半導体基板にイオン注入を行い、上部拡散領域を構成する第1導電型の上部注入領域(20a)を形成することと、半導体基板にイオン注入を行い、下部拡散領域を構成する第2導電型の下部注入領域(30a)を形成することと、アニールを行うことにより、上部注入領域および下部注入領域を拡散させて上部拡散領域および下部注入領域を形成することにより、主面と反対側の部分に曲面を有するPN接合面が構成されたダイオード素子を構成することと、を行うようにしている。
Claims (9)
- ダイオード素子(1)が形成された半導体装置であって、
主面(10a)を有する半導体基板(10)と、
前記半導体基板の主面側に形成され、第1導電型とされた上部拡散領域(20)と、
前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第2導電型の下部拡散領域(30)と、を備え、
前記上部拡散領域と前記下部拡散領域との界面にてPN接合面(S)が構成されることで前記ダイオード素子が形成されており、
前記PN接合面は、前記主面と反対側に位置する部分に曲面を有し、
前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大(P1)を有し、
前記主面に対する法線方向から視たときに前記上部拡散領域の中心を通り、前記深さ方向に沿って延びる仮想線を軸(A)とすると、
さらに、前記PN接合面は、前記軸と交差する部分が前記主面から最も離れ、前記軸と交差する部分を含んで前記曲面が構成されており、
前記極大は、前記上部拡散領域のうちの前記軸上に位置する半導体装置。 - ダイオード素子(1)が形成された半導体装置であって、
主面(10a)を有する半導体基板(10)と、
前記半導体基板の主面側に形成され、第1導電型とされた上部拡散領域(20)と、
前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第2導電型の下部拡散領域(30)と、を備え、
前記上部拡散領域と前記下部拡散領域との界面にてPN接合面(S)が構成されることで前記ダイオード素子が形成されており、
前記PN接合面は、前記主面と反対側に位置する部分に曲面を有し、
前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大(P1)を有し、
前記主面に対する法線方向から視たときに前記上部拡散領域の中心を通り、前記深さ方向に沿って延びる仮想線を軸(A)とすると、
さらに、前記PN接合面は、前記軸と交差する部分の周囲の部分が前記主面から最も離れ、前記周囲の部分を含んで前記曲面が構成されており、
前記極大は、前記上部拡散領域のうちの、前記PN接合面における前記主面から最も離れた部分の上方に位置する半導体装置。 - 前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記極大を有すると共に、前記下部拡散領域にも前記不純物濃度の極大(P2)を有する請求項1または2記載の半導体装置。
- ダイオード素子(1)が形成された半導体装置であって、
主面(10a)を有する半導体基板(10)と、
前記半導体基板の主面側に形成され、第1導電型とされた上部拡散領域(20)と、
前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第2導電型の下部拡散領域(30)と、を備え、
前記上部拡散領域と前記下部拡散領域との界面にてPN接合面(S)が構成されることで前記ダイオード素子が形成されており、
前記PN接合面は、前記主面と反対側に位置する部分に曲面を有し、
前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大(P1)を有すると共に、前記下部拡散領域にも前記不純物濃度の極大(P2)を有する半導体装置。 - 前記下部拡散領域は、前記上部拡散領域を覆いつつ、一部が前記主面から露出している請求項1ないし4のいずれか1つに記載の半導体装置。
- 主面(10a)を有する半導体基板(10)と、
前記半導体基板の主面側に形成され、第1導電型とされた上部拡散領域(20)と、
前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第2導電型の下部拡散領域(30)と、を備え、
前記上部拡散領域と前記下部拡散領域との界面にてPN接合面(S)が構成されることでダイオード素子(1)が形成されており、
前記PN接合面は、前記主面と反対側に位置する部分が曲面とされており、
前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大(P1)を有し、
前記主面に対する法線方向から視たときに前記上部拡散領域の中心を通り、前記深さ方向に沿って延びる仮想線を軸(A)とすると、
さらに、前記PN接合面は、前記軸と交差する部分が前記主面から最も離れ、前記軸と交差する部分を含んで前記曲面が構成されており、
前記極大は、前記上部拡散領域のうちの前記軸上に位置する半導体装置の製造方法であって、
前記主面を有する前記半導体基板を用意することと、
前記半導体基板にイオン注入を行い、前記上部拡散領域を構成する第1導電型の上部注入領域(20a)を形成することと、
前記半導体基板にイオン注入を行い、前記下部拡散領域を構成する第2導電型の下部注入領域(30a)を形成することと、
アニールを行うことにより、前記上部注入領域および前記下部注入領域を拡散させて前記上部拡散領域および前記下部注入領域を形成することにより、前記主面と反対側の部分に曲面を有する前記PN接合面が構成された前記ダイオード素子を構成することと、を行う半導体装置の製造方法。 - 主面(10a)を有する半導体基板(10)と、
前記半導体基板の主面側に形成され、第1導電型とされた上部拡散領域(20)と、
前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第2導電型の下部拡散領域(30)と、を備え、
前記上部拡散領域と前記下部拡散領域との界面にてPN接合面(S)が構成されることでダイオード素子(1)が形成されており、
前記PN接合面は、前記主面と反対側に位置する部分が曲面とされており、
前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大(P1)を有し、
前記主面に対する法線方向から視たときに前記上部拡散領域の中心を通り、前記深さ方向に沿って延びる仮想線を軸(A)とすると、
さらに、前記PN接合面は、前記軸と交差する部分の周囲の部分が前記主面から最も離れ、前記周囲の部分を含んで前記曲面が構成されており、
前記極大は、前記上部拡散領域のうちの、前記PN接合面における前記主面から最も離れた部分の上方に位置する半導体装置の製造方法であって、
前記主面を有する前記半導体基板を用意することと、
前記半導体基板にイオン注入を行い、前記上部拡散領域を構成する第1導電型の上部注入領域(20a)を形成することと、
前記半導体基板にイオン注入を行い、前記下部拡散領域を構成する第2導電型の下部注入領域(30a)を形成することと、
アニールを行うことにより、前記上部注入領域および前記下部注入領域を拡散させて前記上部拡散領域および前記下部注入領域を形成することにより、前記主面と反対側の部分に曲面を有する前記PN接合面が構成された前記ダイオード素子を構成することと、を行う半導体装置の製造方法。 - 主面(10a)を有する半導体基板(10)と、
前記半導体基板の主面側に形成され、第1導電型とされた上部拡散領域(20)と、
前記半導体基板の深さ方向において、前記主面を基準として前記上部拡散領域よりも深い位置まで形成され、前記半導体基板よりも不純物濃度が高くされた第2導電型の下部拡散領域(30)と、を備え、
前記上部拡散領域と前記下部拡散領域との界面にてPN接合面(S)が構成されることでダイオード素子(1)が形成されており、
前記PN接合面は、前記主面と反対側に位置する部分が曲面とされており、
前記ダイオード素子は、不純物濃度のプロファイルにおいて、前記上部拡散領域に前記不純物濃度の極大(P1)を有すると共に、前記下部拡散領域にも前記不純物濃度の極大(P2)を有する半導体装置の製造方法であって、
前記主面を有する前記半導体基板を用意することと、
前記半導体基板にイオン注入を行い、前記上部拡散領域を構成する第1導電型の上部注入領域(20a)を形成することと、
前記半導体基板にイオン注入を行い、前記下部拡散領域を構成する第2導電型の下部注入領域(30a)を形成することと、
アニールを行うことにより、前記上部注入領域および前記下部注入領域を拡散させて前記上部拡散領域および前記下部注入領域を形成することにより、前記主面と反対側の部分に曲面を有する前記PN接合面が構成された前記ダイオード素子を構成することと、を行う半導体装置の製造方法。 - 前記下部注入領域を形成することでは、前記主面から前記半導体基板の深さ方向における第1深さ(D1)に前記下部注入領域が形成されるように前記イオン注入を行い、
前記上部注入領域を形成することでは、前記主面から前記半導体基板の深さ方向における前記第1深さよりも浅い第2深さ(D2)に第1上部注入領域(21)が形成される前記イオン注入を行うことと、前記第1上部注入領域内に、前記第1上部注入領域よりも不純物濃度が高くなる第2上部注入領域(22)が形成されるように再び前記イオン注入を行うことと、を行い、
前記ダイオード素子を構成することでは、前記第2上部注入領域の下方に位置する部分が前記主面から最も離れる前記PN接合面を構成する請求項6ないし8のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018077820A JP6930481B2 (ja) | 2018-04-13 | 2018-04-13 | 半導体装置およびその製造方法 |
PCT/JP2019/014979 WO2019198614A1 (ja) | 2018-04-13 | 2019-04-04 | 半導体装置およびその製造方法 |
US17/066,743 US11322584B2 (en) | 2018-04-13 | 2020-10-09 | Semiconductor device and manufacturing method for same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018077820A JP6930481B2 (ja) | 2018-04-13 | 2018-04-13 | 半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019186463A JP2019186463A (ja) | 2019-10-24 |
JP2019186463A5 true JP2019186463A5 (ja) | 2020-07-30 |
JP6930481B2 JP6930481B2 (ja) | 2021-09-01 |
Family
ID=68164084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018077820A Active JP6930481B2 (ja) | 2018-04-13 | 2018-04-13 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11322584B2 (ja) |
JP (1) | JP6930481B2 (ja) |
WO (1) | WO2019198614A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7346227B2 (ja) * | 2019-10-10 | 2023-09-19 | 株式会社三共 | 遊技機 |
JP7346226B2 (ja) * | 2019-10-10 | 2023-09-19 | 株式会社三共 | 遊技機 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4812395B1 (ja) * | 1968-11-28 | 1973-04-20 | ||
JPS5010981A (ja) * | 1973-05-28 | 1975-02-04 | ||
US4405933A (en) * | 1981-02-04 | 1983-09-20 | Rca Corporation | Protective integrated circuit device utilizing back-to-back zener diodes |
JPS59115565A (ja) * | 1982-12-22 | 1984-07-04 | Fuji Electric Corp Res & Dev Ltd | 半導体集積回路の製造方法 |
JPH023291A (ja) * | 1988-01-11 | 1990-01-08 | Motorola Inc | ツェナーダイオードの二重インプラント製作法 |
JPH04206780A (ja) * | 1990-11-30 | 1992-07-28 | Nec Corp | 半導体装置 |
JPH10189761A (ja) * | 1996-12-20 | 1998-07-21 | Fuji Electric Co Ltd | 半導体装置 |
JP2003249663A (ja) * | 2002-02-25 | 2003-09-05 | Nec Kansai Ltd | 半導体装置およびその製造方法 |
JP2007027449A (ja) | 2005-07-19 | 2007-02-01 | Mitsubishi Electric Corp | ツェナーダイオード |
US8415765B2 (en) | 2009-03-31 | 2013-04-09 | Panasonic Corporation | Semiconductor device including a guard ring or an inverted region |
JP5558901B2 (ja) | 2010-04-28 | 2014-07-23 | 株式会社東芝 | ダイオード及びその製造方法 |
JP5671867B2 (ja) | 2010-08-04 | 2015-02-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2014179560A (ja) | 2013-03-15 | 2014-09-25 | Hitachi High-Tech Instruments Co Ltd | 斜め認識カメラ及びダイボンダ |
-
2018
- 2018-04-13 JP JP2018077820A patent/JP6930481B2/ja active Active
-
2019
- 2019-04-04 WO PCT/JP2019/014979 patent/WO2019198614A1/ja active Application Filing
-
2020
- 2020-10-09 US US17/066,743 patent/US11322584B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019054087A5 (ja) | ||
JP2018098324A5 (ja) | ||
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
JP2013093579A5 (ja) | ||
JP2009164289A5 (ja) | ||
JP2019046908A5 (ja) | ||
JP2015153787A5 (ja) | ||
JP2014204047A5 (ja) | ||
JP2015201559A5 (ja) | ||
JP2017507502A5 (ja) | ||
JP6190943B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2010267762A5 (ja) | ||
JP2019186463A5 (ja) | ||
JP2015076453A5 (ja) | ||
JP2011009578A5 (ja) | 半導体装置 | |
JP2021082838A (ja) | 半導体装置および製造方法 | |
US8642427B1 (en) | Semiconductor device and method for fabricating the same | |
JP2019161047A5 (ja) | ||
JP2018117070A5 (ja) | ||
JP2015225872A5 (ja) | ||
JP2010267767A5 (ja) | ||
JP2012049466A5 (ja) | ||
JP2015230920A5 (ja) | ||
JP6221922B2 (ja) | 半導体装置の製造方法 | |
JP2016115882A5 (ja) |