JP2011009578A5 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011009578A5 JP2011009578A5 JP2009152954A JP2009152954A JP2011009578A5 JP 2011009578 A5 JP2011009578 A5 JP 2011009578A5 JP 2009152954 A JP2009152954 A JP 2009152954A JP 2009152954 A JP2009152954 A JP 2009152954A JP 2011009578 A5 JP2011009578 A5 JP 2011009578A5
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- substrate
- trench
- channel region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、本発明は、以下の態様を含む。
(付記1)
一面に第1導電型のソース領域およびドレイン領域、ならびに前記ソース領域および前記ドレイン領域の間に第2導電型のチャネル領域が形成された基板と、
前記基板の前記一面の前記チャネル領域において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチと、
前記基板の前記一面の前記チャネル領域において、前記トレンチの内部を埋め込むように形成されたゲート電極と、
を有するトランジスタを含み、
前記基板の前記一面の前記チャネル領域において、前記基板表面および前記トレンチの底部の前記第2導電型の不純物濃度が前記トレンチ側方における前記第2導電型の不純物濃度よりも高く、前記トレンチの底部の前記第2導電型の不純物濃度が前記基板表面の前記第2導電型の不純物濃度以上である半導体装置。
(付記2)
付記1に記載の半導体装置において、
前記ゲート幅方向に、複数の前記トレンチが形成された半導体装置。
(付記3)
基板の一面に、第2導電型の不純物イオンを注入してチャネル領域を形成する工程と、
前記基板の前記一面の前記チャネル領域に、ゲート幅方向に断続的に深さが変化するようにトレンチを形成する工程と、
前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程と、
前記基板の前記一面の前記チャネル領域において、前記トレンチの内部を埋め込むようにゲート電極を形成する工程と、
前記基板の前記一面の前記チャネル領域の両側方に第1導電型の不純物イオンを注入して、ソース領域およびドレイン領域を形成する工程と、
によりトランジスタを形成する工程を含み、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程において、前記基板表面および前記トレンチの底部の前記第2導電型の不純物濃度が前記トレンチ側方における前記第2導電型の不純物濃度よりも高く、前記トレンチの底部の前記第2導電型の不純物濃度が前記基板表面の前記第2導電型の不純物濃度以上となるように前記第2導電型の不純物イオンを注入する半導体装置の製造方法。
(付記4)
付記3に記載の半導体装置の製造方法において、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程は、前記トレンチを形成した後に、前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入して、前記基板表面および前記トレンチ底部に前記第2導電型の不純物イオンを注入する工程を含む半導体装置の製造方法。
(付記5)
付記3に記載の半導体装置の製造方法において、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程は、前記トレンチを形成する前に、
前記基板表面をターゲットとして、前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程と、
前記トレンチの底部となる所定の深さをターゲットとして、前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程と、
を含む半導体装置の製造方法。
(付記6)
付記4に記載の半導体装置の製造方法において、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程は、前記トレンチを形成する前に、前記トレンチの底部となる所定の深さをターゲットとして、前記基板の一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程を含む半導体装置の製造方法。
なお、本発明は、以下の態様を含む。
(付記1)
一面に第1導電型のソース領域およびドレイン領域、ならびに前記ソース領域および前記ドレイン領域の間に第2導電型のチャネル領域が形成された基板と、
前記基板の前記一面の前記チャネル領域において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチと、
前記基板の前記一面の前記チャネル領域において、前記トレンチの内部を埋め込むように形成されたゲート電極と、
を有するトランジスタを含み、
前記基板の前記一面の前記チャネル領域において、前記基板表面および前記トレンチの底部の前記第2導電型の不純物濃度が前記トレンチ側方における前記第2導電型の不純物濃度よりも高く、前記トレンチの底部の前記第2導電型の不純物濃度が前記基板表面の前記第2導電型の不純物濃度以上である半導体装置。
(付記2)
付記1に記載の半導体装置において、
前記ゲート幅方向に、複数の前記トレンチが形成された半導体装置。
(付記3)
基板の一面に、第2導電型の不純物イオンを注入してチャネル領域を形成する工程と、
前記基板の前記一面の前記チャネル領域に、ゲート幅方向に断続的に深さが変化するようにトレンチを形成する工程と、
前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程と、
前記基板の前記一面の前記チャネル領域において、前記トレンチの内部を埋め込むようにゲート電極を形成する工程と、
前記基板の前記一面の前記チャネル領域の両側方に第1導電型の不純物イオンを注入して、ソース領域およびドレイン領域を形成する工程と、
によりトランジスタを形成する工程を含み、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程において、前記基板表面および前記トレンチの底部の前記第2導電型の不純物濃度が前記トレンチ側方における前記第2導電型の不純物濃度よりも高く、前記トレンチの底部の前記第2導電型の不純物濃度が前記基板表面の前記第2導電型の不純物濃度以上となるように前記第2導電型の不純物イオンを注入する半導体装置の製造方法。
(付記4)
付記3に記載の半導体装置の製造方法において、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程は、前記トレンチを形成した後に、前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入して、前記基板表面および前記トレンチ底部に前記第2導電型の不純物イオンを注入する工程を含む半導体装置の製造方法。
(付記5)
付記3に記載の半導体装置の製造方法において、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程は、前記トレンチを形成する前に、
前記基板表面をターゲットとして、前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程と、
前記トレンチの底部となる所定の深さをターゲットとして、前記基板の前記一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程と、
を含む半導体装置の製造方法。
(付記6)
付記4に記載の半導体装置の製造方法において、
前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程は、前記トレンチを形成する前に、前記トレンチの底部となる所定の深さをターゲットとして、前記基板の一面の前記チャネル領域に、前記第2導電型の不純物イオンを鉛直方向にイオン注入する工程を含む半導体装置の製造方法。
Claims (1)
- 一面に第1導電型のソース領域およびドレイン領域、ならびに前記ソース領域および前記ドレイン領域の間に第2導電型のチャネル領域が形成された基板と、
前記基板の前記一面の前記チャネル領域において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチと、
前記基板の前記一面の前記チャネル領域において、前記トレンチの内部を埋め込むように形成されたゲート電極と、
を有するトランジスタを含み、
前記基板の前記一面の前記チャネル領域において、前記基板表面および前記トレンチの底部の前記第2導電型の不純物濃度が前記トレンチ側方における前記第2導電型の不純物濃度よりも高く、前記トレンチの底部の前記第2導電型の不純物濃度が前記基板表面の前記第2導電型の不純物濃度以上である半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152954A JP5341639B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置および半導体装置の製造方法 |
US12/820,531 US8319279B2 (en) | 2009-06-26 | 2010-06-22 | Semiconductor device |
US13/598,000 US8809944B2 (en) | 2009-06-26 | 2012-08-29 | Semiconductor device including a transistor with gate in a trench and a doped region under the trench to modify the threshold voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152954A JP5341639B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置および半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011009578A JP2011009578A (ja) | 2011-01-13 |
JP2011009578A5 true JP2011009578A5 (ja) | 2012-06-21 |
JP5341639B2 JP5341639B2 (ja) | 2013-11-13 |
Family
ID=43379732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009152954A Expired - Fee Related JP5341639B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8319279B2 (ja) |
JP (1) | JP5341639B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120273882A1 (en) * | 2011-04-27 | 2012-11-01 | Perumal Ratnam | Shallow-trench cmos-compatible super junction device structure for low and medium voltage power management applications |
JP5852913B2 (ja) * | 2012-03-27 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20150206973A1 (en) * | 2012-08-17 | 2015-07-23 | PS4 Luxco S.A.R.L | Semiconductor device and method for manufacturing same |
JP2015053411A (ja) * | 2013-09-09 | 2015-03-19 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
JP6889048B2 (ja) * | 2017-06-30 | 2021-06-18 | 株式会社日立製作所 | 炭化ケイ素半導体装置およびその製造方法 |
DE112020000717T5 (de) * | 2019-02-07 | 2021-11-04 | Rohm Co., Ltd. | Halbleiterbauelement |
US11404460B2 (en) * | 2020-01-07 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical gate field effect transistor |
US11521997B2 (en) * | 2020-04-16 | 2022-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-protrusion transfer gate structure |
US11469307B2 (en) * | 2020-09-29 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thicker corner of a gate dielectric structure around a recessed gate electrode for an MV device |
CN116648051B (zh) * | 2023-05-26 | 2024-05-14 | 长鑫存储技术有限公司 | 半导体结构以及存储器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294477A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH04276662A (ja) * | 1991-03-05 | 1992-10-01 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH06302817A (ja) * | 1993-04-16 | 1994-10-28 | Kawasaki Steel Corp | 半導体装置 |
JP3405681B2 (ja) | 1997-07-31 | 2003-05-12 | 株式会社東芝 | 半導体装置 |
JP4216676B2 (ja) | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
JP5110776B2 (ja) | 2004-07-01 | 2012-12-26 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
KR100618861B1 (ko) * | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
JP2007005568A (ja) | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体装置 |
US8338887B2 (en) * | 2005-07-06 | 2012-12-25 | Infineon Technologies Ag | Buried gate transistor |
JP2008192985A (ja) * | 2007-02-07 | 2008-08-21 | Seiko Instruments Inc | 半導体装置、及び半導体装置の製造方法 |
-
2009
- 2009-06-26 JP JP2009152954A patent/JP5341639B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-22 US US12/820,531 patent/US8319279B2/en not_active Expired - Fee Related
-
2012
- 2012-08-29 US US13/598,000 patent/US8809944B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011009578A5 (ja) | 半導体装置 | |
JP2009516361A5 (ja) | ||
JP2013093579A5 (ja) | ||
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
JP2017527110A5 (ja) | ||
GB2511445A (en) | Finfet with merged fins and vertical silicide | |
TW200614507A (en) | Finfet transistor process | |
WO2007110832A3 (en) | Trench-gate semiconductor device and method of fabrication thereof | |
TW200742045A (en) | Semiconductor device having a recess channel transistor | |
JP2013508981A5 (ja) | ||
WO2006027739A3 (en) | Semiconductor devices and methods of manufacture thereof | |
EP3002777A3 (en) | Semiconductor device and manufacturing method thereof | |
JP2010114152A5 (ja) | ||
JP2013514632A5 (ja) | ||
JP2004363263A (ja) | 半導体装置およびその製造方法 | |
TW200731509A (en) | Semiconductor device and manufacturing method thereof | |
JP2017507502A5 (ja) | ||
JP2016536781A5 (ja) | ||
JP2008270806A (ja) | 半導体素子及びその製造方法 | |
US9406752B2 (en) | FinFET conformal junction and high EPI surface dopant concentration method and device | |
JP2014143419A5 (ja) | ||
JP2010186989A5 (ja) | ||
TW200611409A (en) | Lateral semiconductor device using trench structure and method of manufacturing the same | |
WO2007072405A3 (en) | Semiconductor device with recessed field plate and method of manufacturing the same | |
JP2017152490A5 (ja) |