JP2017152490A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017152490A5 JP2017152490A5 JP2016032293A JP2016032293A JP2017152490A5 JP 2017152490 A5 JP2017152490 A5 JP 2017152490A5 JP 2016032293 A JP2016032293 A JP 2016032293A JP 2016032293 A JP2016032293 A JP 2016032293A JP 2017152490 A5 JP2017152490 A5 JP 2017152490A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- deep
- compound semiconductor
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims 36
- 239000004065 semiconductor Substances 0.000 claims 28
- 150000001875 compounds Chemical class 0.000 claims 20
- 239000002019 doping agent Substances 0.000 claims 11
- 238000004519 manufacturing process Methods 0.000 claims 11
- 239000012535 impurity Substances 0.000 claims 7
- 239000000758 substrate Substances 0.000 claims 7
- 239000002344 surface layer Substances 0.000 claims 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N Trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000000630 rising Effects 0.000 claims 1
Claims (10)
- 化合物半導体装置の製造方法であって、
化合物半導体にて構成される第1導電型の下地層(2)を有する半導体基板(1、2)を用意することと、
前記下地層に対してディープトレンチ(15)を形成することと、
エピタキシャル成長装置内に第2導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記ディープトレンチ内に第2導電型のディープ層(5)をエピタキシャル成長させることと、を含み、
前記ディープ層を形成することでは、前記ディープ層をエピタキシャル成長させる温度まで前記エピタキシャル成長装置を昇温させる期間を昇温期間として、該昇温期間中から第2導電型ドーパントを含むドーパントガスを導入したのち、前記昇温期間後に前記原料ガスを導入することで、前記ディープトレンチの底部の角部にも前記ディープ層を形成することである化合物半導体装置の製造方法。 - 化合物半導体装置の製造方法であって、
化合物半導体にて構成される第1導電型の下地層(2)を有する半導体基板(1、2)を用意することと、
前記下地層に対してディープトレンチ(15)を形成することと、
エピタキシャル成長装置内に第2導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記ディープトレンチ内に第2導電型のディープ層(5)をエピタキシャル成長させることと、を含み、
前記ディープ層を形成することでは、前記ディープ層をエピタキシャル成長させる温度まで前記エピタキシャル成長装置を昇温させる期間を昇温期間として、該昇温期間中から第2導電型ドーパントを含むドーパントガスを導入したのち、前記昇温期間中における前記ドーパントガスの導入後に前記原料ガスを導入することで、前記ディープトレンチの底部の角部にも前記ディープ層を形成することである化合物半導体装置の製造方法。 - トレンチゲート構造のスイッチング素子を有する化合物半導体装置の製造方法であって、
裏面側に備えられた裏面層(1)と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第1導電型のドリフト層(2)と、を有する前記半導体基板(1、2)を用意することと、
前記ドリフト層(2)の上に第2導電型のベース領域(3)を形成することと、
前記ベース領域の上層部に、前記ドリフト層よりも高不純物濃度の第1導電型のソース領域(4)を形成することと、
前記ソース領域の表面から前記ベース領域よりも深くまでゲートトレンチ(6)を形成することと、
前記ゲートトレンチの内壁面にゲート絶縁膜(7)を形成すると共に、前記ゲート絶縁膜の上にゲート電極(8)を形成することでトレンチゲート構造を構成することと、
前記ソース領域に電気的に接続されるソース電極(9)を形成することと、
前記半導体基板の裏面側における前記裏面層と電気的に接続されるドレイン電極(10)を形成することと、を含み、
前記ディープトレンチを形成することとして、前記ドリフト層に対して前記ゲートトレンチよりも深く前記ディープトレンチを形成することを行う請求項1または2に記載の化合物半導体装置の製造方法。 - 前記ディープ層を形成することでは、前記化合物半導体のエッチングガスを導入しつつ前記エピタキシャル成長装置内の昇温を行う請求項1ないし3のいずれか1つに記載の化合物半導体装置の製造方法。
- 前記ディープ層を形成することでは、前記原料ガスの導入するときには、該原料ガスの導入前よりも前記ドーパントガスの導入量を低下させる請求項1ないし4のいずれか1つに記載の化合物半導体装置の製造方法。
- 前記ディープ層を形成することでは、前記原料ガスの導入量を徐々に増加させたのち、該原料ガスの導入量を一定とする請求項1ないし5のいずれか1つに記載の化合物半導体装置の製造方法。
- 前記ドーパントガスとしてトリメチルアルミニウムを用いる請求項1ないし6のいずれか1つに記載の化合物半導体装置の製造方法。
- 前記ディープ層を形成することでは、前記ディープ層のうち前記ディープトレンチの底部の角部の第2導電型不純物濃度を最も高くする請求項1ないし7のいずれか1つに記載の化合物半導体装置の製造方法。
- 化合物半導体装置であって、
化合物半導体にて構成される第1導電型の下地層(2)を有する半導体基板(1、2)と、
前記下地層に対して形成されたディープトレンチ(15)の底部の角部を含めて該ディープトレンチ内に形成された第2導電型のディープ層(5)と、を有し、
前記ディープ層は、該ディープ層の中で前記ディープトレンチの底部の角部に位置している部分(5a)が最も第2導電型不純物濃度が高くなっている化合物半導体装置。 - 裏面側に備えられた高不純物濃度となる裏面層(1)と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第1導電型のドリフト層(2)と、を有する前記半導体基板(1、2)と、
前記ドリフト層の上に形成された第2導電型のベース領域(3)と、
前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度の第1導電型のソース領域(4)と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ(6)内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、を有して構成されたトレンチゲート構造と、
前記ソース領域に電気的に接続されるソース電極(9)と、
前記半導体基板の裏面側における前記裏面層と電気的に接続されるドレイン電極(10)とを有する縦型MOSFETを備え、
前記ソース領域および前記ベース領域を貫通して前記ドリフト層に至るように前記ディープトレンチが形成され、該ディープトレンチ内に前記ディープ層が配置されている請求項9に記載の化合物半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032293A JP6485383B2 (ja) | 2016-02-23 | 2016-02-23 | 化合物半導体装置およびその製造方法 |
PCT/JP2017/001773 WO2017145595A1 (ja) | 2016-02-23 | 2017-01-19 | 化合物半導体装置およびその製造方法 |
US16/069,914 US10593750B2 (en) | 2016-02-23 | 2017-01-19 | Compound semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032293A JP6485383B2 (ja) | 2016-02-23 | 2016-02-23 | 化合物半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017152490A JP2017152490A (ja) | 2017-08-31 |
JP2017152490A5 true JP2017152490A5 (ja) | 2018-06-07 |
JP6485383B2 JP6485383B2 (ja) | 2019-03-20 |
Family
ID=59685286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016032293A Active JP6485383B2 (ja) | 2016-02-23 | 2016-02-23 | 化合物半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10593750B2 (ja) |
JP (1) | JP6485383B2 (ja) |
WO (1) | WO2017145595A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7331783B2 (ja) | 2020-05-29 | 2023-08-23 | 豊田合成株式会社 | 半導体装置の製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6673232B2 (ja) * | 2017-01-17 | 2020-03-25 | 株式会社デンソー | 炭化珪素半導体装置 |
JP6870547B2 (ja) * | 2017-09-18 | 2021-05-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP7144651B2 (ja) * | 2019-02-22 | 2022-09-30 | 豊田合成株式会社 | 半導体装置 |
JP6773198B1 (ja) | 2019-11-06 | 2020-10-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP7347335B2 (ja) * | 2020-05-29 | 2023-09-20 | 豊田合成株式会社 | 半導体装置 |
JP7327283B2 (ja) | 2020-05-29 | 2023-08-16 | 豊田合成株式会社 | 半導体装置 |
TW202220206A (zh) * | 2020-10-12 | 2022-05-16 | 日商Flosfia股份有限公司 | 半導體裝置 |
TW202221924A (zh) * | 2020-10-12 | 2022-06-01 | 日商Flosfia股份有限公司 | 半導體裝置 |
CN115148826B (zh) * | 2022-09-06 | 2023-01-06 | 深圳平创半导体有限公司 | 一种深沟槽碳化硅jfet结构的制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4683075B2 (ja) * | 2008-06-10 | 2011-05-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5991809B2 (ja) * | 2011-12-07 | 2016-09-14 | ユニ・チャーム株式会社 | 使い捨て着用物品 |
JP5884617B2 (ja) * | 2012-04-19 | 2016-03-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6048317B2 (ja) * | 2013-06-05 | 2016-12-21 | 株式会社デンソー | 炭化珪素半導体装置 |
JP6485299B2 (ja) * | 2015-06-05 | 2019-03-20 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
-
2016
- 2016-02-23 JP JP2016032293A patent/JP6485383B2/ja active Active
-
2017
- 2017-01-19 WO PCT/JP2017/001773 patent/WO2017145595A1/ja active Application Filing
- 2017-01-19 US US16/069,914 patent/US10593750B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7331783B2 (ja) | 2020-05-29 | 2023-08-23 | 豊田合成株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017152490A5 (ja) | ||
JP2016528730A5 (ja) | ||
JP2017139499A5 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2018098324A5 (ja) | ||
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
EP2482321A3 (en) | Method of fabricating a deep trench insulated gate bipolar transistor | |
CN102254827B (zh) | 制造超结半导体器件的方法 | |
JP2013508981A5 (ja) | ||
JP2016536781A5 (ja) | ||
KR101767866B1 (ko) | 반도체 디바이스에서의 단순화된 전하 균형 | |
JP2017152489A5 (ja) | ||
JP2008535213A (ja) | 埋込みドープ領域を有する半導体デバイスの製造方法 | |
JP2019046909A5 (ja) | ||
JP2017507502A5 (ja) | ||
CN103367157B (zh) | 一种超结mosfet的制备方法 | |
CN104919594B (zh) | 制造半导体器件的方法 | |
CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
WO2019000703A1 (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
TWI496293B (zh) | 半導體功率元件及用於製備半導體功率元件之方法 | |
JP2017084839A5 (ja) | ||
JP2012049466A5 (ja) | ||
KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
CN104835739A (zh) | 功率晶体管的制造方法和功率晶体管 | |
CN104681438B (zh) | 一种半导体器件的形成方法 | |
CN105826195B (zh) | 一种超结功率器件及其制作方法 |