JP2017152490A5

JP2017152490A5 -

Info

Publication number: JP2017152490A5
Application number: JP2016032293A
Authority: JP
Filing date: 2016-02-23
Publication date: 2018-06-07
Anticipated expiration: 2036-02-23

Claims

化合物半導体装置の製造方法であって、
化合物半導体にて構成される第１導電型の下地層（２）を有する半導体基板（１、２）を用意することと、
前記下地層に対してディープトレンチ（１５）を形成することと、
エピタキシャル成長装置内に第２導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記ディープトレンチ内に第２導電型のディープ層（５）をエピタキシャル成長させることと、を含み、
前記ディープ層を形成することでは、前記ディープ層をエピタキシャル成長させる温度まで前記エピタキシャル成長装置を昇温させる期間を昇温期間として、該昇温期間中から第２導電型ドーパントを含むドーパントガスを導入したのち、前記昇温期間後に前記原料ガスを導入することで、前記ディープトレンチの底部の角部にも前記ディープ層を形成することである化合物半導体装置の製造方法。
化合物半導体装置の製造方法であって、
化合物半導体にて構成される第１導電型の下地層（２）を有する半導体基板（１、２）を用意することと、
前記下地層に対してディープトレンチ（１５）を形成することと、
エピタキシャル成長装置内に第２導電型ドーパントを含むドーパントガスを導入しつつ、前記化合物半導体の原料ガスを導入し、前記ディープトレンチ内に第２導電型のディープ層（５）をエピタキシャル成長させることと、を含み、
前記ディープ層を形成することでは、前記ディープ層をエピタキシャル成長させる温度まで前記エピタキシャル成長装置を昇温させる期間を昇温期間として、該昇温期間中から第２導電型ドーパントを含むドーパントガスを導入したのち、前記昇温期間中における前記ドーパントガスの導入後に前記原料ガスを導入することで、前記ディープトレンチの底部の角部にも前記ディープ層を形成することである化合物半導体装置の製造方法。
トレンチゲート構造のスイッチング素子を有する化合物半導体装置の製造方法であって、
裏面側に備えられた裏面層（１）と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第１導電型のドリフト層（２）と、を有する前記半導体基板（１、２）を用意することと、
前記ドリフト層（２）の上に第２導電型のベース領域（３）を形成することと、
前記ベース領域の上層部に、前記ドリフト層よりも高不純物濃度の第１導電型のソース領域（４）を形成することと、
前記ソース領域の表面から前記ベース領域よりも深くまでゲートトレンチ（６）を形成することと、
前記ゲートトレンチの内壁面にゲート絶縁膜（７）を形成すると共に、前記ゲート絶縁膜の上にゲート電極（８）を形成することでトレンチゲート構造を構成することと、
前記ソース領域に電気的に接続されるソース電極（９）を形成することと、
前記半導体基板の裏面側における前記裏面層と電気的に接続されるドレイン電極（１０）を形成することと、を含み、
前記ディープトレンチを形成することとして、前記ドリフト層に対して前記ゲートトレンチよりも深く前記ディープトレンチを形成することを行う請求項１または２に記載の化合物半導体装置の製造方法。
前記ディープ層を形成することでは、前記化合物半導体のエッチングガスを導入しつつ前記エピタキシャル成長装置内の昇温を行う請求項１ないし３のいずれか１つに記載の化合物半導体装置の製造方法。
前記ディープ層を形成することでは、前記原料ガスの導入するときには、該原料ガスの導入前よりも前記ドーパントガスの導入量を低下させる請求項１ないし４のいずれか１つに記載の化合物半導体装置の製造方法。
前記ディープ層を形成することでは、前記原料ガスの導入量を徐々に増加させたのち、該原料ガスの導入量を一定とする請求項１ないし５のいずれか１つに記載の化合物半導体装置の製造方法。
前記ドーパントガスとしてトリメチルアルミニウムを用いる請求項１ないし６のいずれか１つに記載の化合物半導体装置の製造方法。
前記ディープ層を形成することでは、前記ディープ層のうち前記ディープトレンチの底部の角部の第２導電型不純物濃度を最も高くする請求項１ないし７のいずれか１つに記載の化合物半導体装置の製造方法。
化合物半導体装置であって、
化合物半導体にて構成される第１導電型の下地層（２）を有する半導体基板（１、２）と、
前記下地層に対して形成されたディープトレンチ（１５）の底部の角部を含めて該ディープトレンチ内に形成された第２導電型のディープ層（５）と、を有し、
前記ディープ層は、該ディープ層の中で前記ディープトレンチの底部の角部に位置している部分（５ａ）が最も第２導電型不純物濃度が高くなっている化合物半導体装置。
裏面側に備えられた高不純物濃度となる裏面層（１）と、表面側に備えられ前記下地層を構成すると共に前記裏面層よりも低不純物濃度とされた第１導電型のドリフト層（２）と、を有する前記半導体基板（１、２）と、
前記ドリフト層の上に形成された第２導電型のベース領域（３）と、
前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度の第１導電型のソース領域（４）と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ（６）内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜（７）と、前記ゲート絶縁膜の上に形成されたゲート電極（８）と、を有して構成されたトレンチゲート構造と、
前記ソース領域に電気的に接続されるソース電極（９）と、
前記半導体基板の裏面側における前記裏面層と電気的に接続されるドレイン電極（１０）とを有する縦型ＭＯＳＦＥＴを備え、
前記ソース領域および前記ベース領域を貫通して前記ドリフト層に至るように前記ディープトレンチが形成され、該ディープトレンチ内に前記ディープ層が配置されている請求項９に記載の化合物半導体装置。