JP7144651B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7144651B2
JP7144651B2 JP2019030652A JP2019030652A JP7144651B2 JP 7144651 B2 JP7144651 B2 JP 7144651B2 JP 2019030652 A JP2019030652 A JP 2019030652A JP 2019030652 A JP2019030652 A JP 2019030652A JP 7144651 B2 JP7144651 B2 JP 7144651B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
electrode
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019030652A
Other languages
English (en)
Other versions
JP2020136575A (ja
Inventor
務 伊奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2019030652A priority Critical patent/JP7144651B2/ja
Priority to US16/793,949 priority patent/US20200273988A1/en
Publication of JP2020136575A publication Critical patent/JP2020136575A/ja
Application granted granted Critical
Publication of JP7144651B2 publication Critical patent/JP7144651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書の技術分野は、半導体装置に関する。
ＧａＮに代表されるIII 族窒化物半導体は、高い絶縁破壊電界と高い融点とを備えている。そのため、III 族窒化物半導体は、ＧａＡｓ系半導体に代わる、高出力、高周波、高温用の半導体デバイスの材料として期待されている。そのため、III 族窒化物半導体を用いるＨＥＭＴ素子などが研究開発されている。
例えば特許文献１には、ｐ型ＧａＮ系半導体層にオーミック接触するｐ部電極を設ける技術が開示されている（特許文献１の段落［０００７］）。また、ｐ部電極は、ｐ型ＧａＮ系半導体層中の正孔を呼び込み、外部に引き抜くことができる旨が開示されている（特許文献１の段落［０００７］）。
特開２０１１－０８２３９７号公報
ところで、縦型ＦＥＴ等の半導体装置では、高い逆方向耐圧（逆方向バイアスされるｐｎ接合の耐圧）と低いオン抵抗とが求められる。逆方向耐圧とは、逆方向に流れる電流に対する耐圧である。また、オン抵抗が低いほど、半導体装置に大電流を流すことができる。
本明細書の技術が解決しようとする課題は、十分な耐圧を維持しつつ低いオン抵抗を備える半導体装置を提供することである。
第１の態様における半導体装置は、第１面と第２面とを有する第１導電型の導電性基板と、導電性基板の第１面の上の第１導電型の第１半導体層と、第１半導体層の上の第２導電型の第２半導体層と、第２半導体層の上の第２導電型の第３半導体層と、第３半導体層の上の第１導電型の第４半導体層と、第４半導体層を貫通するとともに第２半導体層または第３半導体層まで達する凹部に形成された第１電極と、導電性基板の第２面の上の第２電極と、を有する。第１半導体層と第２半導体層と第３半導体層と第４半導体層とは、III 族窒化物半導体層である。第３半導体層のキャリア濃度が、第２半導体層のキャリア濃度より低い。そして、第１電極は、第２半導体層および第３半導体層の両方に接触している。
この半導体装置は、第２半導体層より不純物濃度の低い第３半導体層を有する。第３半導体層のキャリア濃度が低いため、電子がゲート電極の近傍に集まりやすい。そのため、この半導体装置は従来に比べて低いオン抵抗を備えている。また、耐圧が低下するおそれもない。
本明細書では、十分な耐圧を維持しつつ低いオン抵抗を備える半導体装置が提供されている。
第１の実施形態の半導体装置の概略構成を示す図である。 第１の実施形態における第２半導体層の不純物濃度と第３半導体層の不純物濃度との関係を示すグラフである。 第１の実施形態の半導体装置におけるオン抵抗および耐圧を説明するための図である。 第１の実施形態の変形例における第２半導体層の不純物濃度と第３半導体層の不純物濃度との関係を示すグラフである。 第１の実施形態の変形例における半導体装置の概略構成を示す図である。 第３半導体層の不純物濃度に対するドレイン電流の大きさを示すグラフである。
以下、具体的な実施形態について、半導体装置を例に挙げて説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。
（第１の実施形態）
１．半導体装置
図１は、第１の実施形態の半導体装置１００の概略構成を示す図である。半導体装置１００は、縦型ＭＯＳＦＥＴである。図１に示すように、半導体装置１００は、導電性基板１１０と、第１半導体層１２０と、第２半導体層１３０と、第３半導体層１４０と、第４半導体層１５０と、ボディ電極Ｂ１と、ドレイン電極Ｄ１と、ソース電極Ｓ１と、ゲート電極Ｇ１と、ゲート絶縁膜Ｆ１と、を有する。
導電性基板１１０は、導電性材料からなる基板である。導電性基板１１０は、第１面１１０ａと第２面１１０ｂとを有する。第１面１１０ａと第２面１１０ｂとは互いに正反対の面である。第１面１１０ａは、半導体層を形成する面である。第２面１１０ｂは、ドレイン電極Ｄ１を形成する面である。例えば、第１面１１０ａは＋ｃ面であり、第２面１１０ｂは－ｃ面である。導電性基板１１０は、例えば、ＧａＮ基板である。ＧａＮ基板の材質は多くの場合ｎＧａＮである。導電性基板１１０としてその他の導電性材料を用いてもよいが、導電性基板１１０がIII 族窒化物半導体であれば、上層の半導体を成膜するのに好適である。
第１半導体層１２０は、導電性基板１１０の第１面１１０ａの上に形成されている。第１半導体層１２０は第１導電型のIII 族窒化物半導体層である。第１半導体層１２０は、例えば、ｎ- ＧａＮである。第１半導体層１２０の膜厚は、例えば、５μｍ以上２０μｍ以下である。ここで、第１導電型はｎ型を表し、第２導電型はｐ型を表す。
第２半導体層１３０は、第１半導体層１２０の上に形成されている。第２半導体層１３０は、第２導電型のIII 族窒化物半導体層である。第２半導体層１３０は、例えば、ｐＧａＮである。第２半導体層１３０の膜厚は、例えば、０．５μｍ以上１．５μｍ以下である。
第３半導体層１４０は、第２半導体層１３０の上に形成されている。第３半導体層１４０は、第２導電型のIII 族窒化物半導体層である。第３半導体層１４０は、例えば、ｐ- ＧａＮである。後述するように、第３半導体層１４０のキャリア濃度は、第２半導体層１３０のキャリア濃度よりも低い。第３半導体層１４０の膜厚は、例えば、０．０１μｍ以上０．５μｍ以下である。
第４半導体層１５０は、第３半導体層１４０の上に形成されている。第４半導体層１５０は、第１導電型のIII 族窒化物半導体層である。第４半導体層１５０は、例えば、ｎ+ ＧａＮである。第４半導体層１５０の膜厚は、例えば、０．１μｍ以上０．６μｍ以下である。
ボディ電極Ｂ１は、第２半導体層１３０および第３半導体層１４０から正孔を引き抜くための第１電極である。ボディ電極Ｂ１は、リセスＲ１に形成されている。リセスＲ１は、第４半導体層１５０と、第３半導体層１４０と、を貫通し、第２半導体層１３０の途中まで達する凹部である。ボディ電極Ｂ１は、第２半導体層１３０と、第３半導体層１４０と、第４半導体層１５０と、ソース電極Ｓ１と、に接触している。
ドレイン電極Ｄ１は、導電性基板１１０の第２面１１０ｂの上に形成された第２電極である。前述のように、第２面１１０ｂは、例えば、－ｃ面である。
ソース電極Ｓ１は、第４半導体層１５０およびボディ電極Ｂ１の上に形成された第３電極である。ソース電極Ｓ１は、第４半導体層１５０に接触している。そのためソース電極Ｓ１は、第４半導体層１５０から電流を受入することができる。ソース電極Ｓ１は、ボディ電極Ｂ１に接触している。そのため、ソース電極Ｓ１とボディ電極Ｂ１とは等電位である。
ゲート電極Ｇ１は、トレンチＴ１の箇所にゲート絶縁膜Ｆ１を介して形成された第４電極である。トレンチＴ１は、第４半導体層１５０と、第３半導体層１４０と、第２半導体層１３０と、を貫通し、第１半導体層１２０の途中まで達する凹部である。ゲート電極Ｇ１は、ソース電極Ｓ１に向かって延伸している。
ゲート絶縁膜Ｆ１は、トレンチＴ１を覆っている。つまり、ゲート絶縁膜Ｆ１は、第４半導体層１５０と、第３半導体層１４０と、第２半導体層１３０と、第１半導体層１２０と、の側面と、第４半導体層１５０の表面と、を覆っている。そのため、ゲート絶縁膜Ｆ１は、ゲート電極Ｇ１と各半導体層とを絶縁している。
ボディ電極Ｂ１の下端と第３半導体層１４０の下端とは、ほぼ同じ高さである。ボディ電極Ｂ１の下端と第３半導体層１４０の下端との差は、１ｎｍ以上１００ｎｍ以下である。
２．半導体層の不純物濃度
第１半導体層１２０の不純物濃度は、例えば、５×１０15ｃｍ-3以上２×１０16ｃｍ-3以下である。第２半導体層１３０の不純物濃度は、例えば、６×１０17ｃｍ-3以上２×１０18ｃｍ-3以下である。第３半導体層１４０の不純物濃度は、例えば、５×１０16ｃｍ-3以上３×１０17ｃｍ-3以下である。第４半導体層１５０の不純物濃度は、例えば、２×１０18ｃｍ-3以上４×１０18ｃｍ-3以下である。
図２に示すように、第３半導体層１４０の不純物濃度は、第２半導体層１３０の不純物濃度より低い。また、第３半導体層１４０の不純物濃度が、第２半導体層１３０の不純物濃度の０．６倍以下である。より好ましくは、０．１倍以下である。
３．半導体装置の特性
３－１．ドレイン電流
図３は、第１の実施形態の半導体装置１００に流れるドレイン電流Ｉｄを示している。ゲート電極Ｇ１が所定の電位となったときに、ドレイン電極Ｄ１からソース電極Ｓ１に向かって電流が流れる。これがドレイン電流Ｉｄである。図３に示すように、ドレイン電流Ｉｄは、ドレイン電極Ｄ１からゲート近傍のチャネルを通り、ソース電極Ｓ１に向かって流れる。
３－２．オン抵抗と耐圧
そのため、図３の矢印Ａ１に示すように、半導体装置１００のオン抵抗は、ソース電極Ｓ１とドレイン電極Ｄ１とに挟まれた層の電気抵抗である。つまり、導電性基板１１０から第４半導体層１５０までの電気抵抗が、半導体装置１００のオン抵抗を担っている。
図３の矢印Ａ２に示すように、半導体装置１００の耐圧は、ボディ電極Ｂ１とドレイン電極Ｄ１とに挟まれた層により決定される。これはｐｎ接合に印加された逆方向電圧による電界によって逆電圧降伏が生じるためである。したがって、導電性基板１１０と、第１半導体層１２０と、第２半導体層１３０の途中までの層が、半導体装置１００の耐圧を担っている。
このように、導電性基板１１０と、第１半導体層１２０と、第２半導体層１３０の途中までとは、オン抵抗および逆方向耐圧の両方に関係している。一方、第３半導体層１４０と、第４半導体層１５０とは、オン抵抗に関係するものの、耐圧には関係しない。
４．第１の実施形態の効果
半導体装置１００は、第２半導体層１３０より不純物濃度の低い第３半導体層１４０を有する。第３半導体層１４０のようにキャリア濃度が低いほうが、オン時に電子が集まりやすい。つまり、逆方向耐圧に関係せず、オン抵抗に関係する第３半導体層１４０のキャリア濃度を低くすることにより、低いオン抵抗の半導体装置１００が実現される。このようにキャリア濃度の低い第３半導体層１４０が存在するため、半導体装置１００のオン抵抗は従来に比べて低い。
また、第１の実施形態では、逆方向耐圧に関係しない第３半導体層１４０のキャリア濃度を調整するため、逆方向耐圧が下がるおそれはない。つまり、耐圧は従来と同じように高いままである。
５．変形例
５－１．キャリア濃度
図４に示すように、第３半導体層１４０に第１導電型（ｎ型）とする不純物と第２導電型（ｐ型）とする不純物とをドープしてもよい。ｎ型にする不純物は、例えばＳｉである。ｐ型にする不純物は、例えばＭｇである。ただし、第３半導体層１４０における第２導電型となる不純物の濃度が、第３半導体層１４０における第１導電型となる不純物の濃度より高い。
この場合には、第３半導体層１４０の実効キャリア濃度は、第３半導体層１４０における第２導電型の不純物濃度よりも小さくなる。第３半導体層１４０のキャリア濃度が、第２半導体層１３０のキャリア濃度より低ければよい。そして、第３半導体層１４０のキャリア濃度が、第２半導体層１３０のキャリア濃度の０．６倍以下である。
５－２．ボディ電極が接触する半導体層
図５は、第１の実施形態の変形例における半導体装置２００の概略構成を示す図である。図５に示すように、半導体装置２００においては、ボディ電極Ｂ２が、第２半導体層１３０に接触せず、第３半導体層１４０および第４半導体層１５０に接触している。リセスＲ２は、第４半導体層１５０を貫通し、第３半導体層１４０の途中まで達する凹部である。
このため、ボディ電極Ｂ２は、第３半導体層１４０から正孔を引き抜くことができるが、第２半導体層１３０から正孔を引き抜くことができない。また、不純物濃度が高いほどボディ電極Ｂ１が正孔を引き抜く効果が高い。図５の場合であっても、ボディ電極Ｂ２は、正孔を引き抜く効果をある程度有している。図１の半導体装置１００よりも図５の半導体装置２００のほうが、逆方向耐圧がわずかに向上している。しかし、正孔を引き抜く効果を考慮すると、図５の半導体装置２００よりも図１の半導体装置１００のほうが好ましい。
５－３．ボディ電極とソース電極
ボディ電極Ｂ１とソース電極Ｓ１とは、それぞれ独立して設けられていてもよい。この場合、ボディ電極Ｂ１とソース電極Ｓ１とは接触していない。
５－４．組み合わせ
上記の変形例を自由に組み合わせてよい。
（シミュレーション）
第３半導体層１４０のＭｇ濃度を変えてドレイン電流Ｉｄをシミュレーションにより計算した。ＧａＮ基板の上にｎ- ＧａＮ層（第１半導体層１２０）、ｐＧａＮ層（第２半導体層１３０）、ｐ- ＧａＮ層（第３半導体層１４０）、ｎ+ ＧａＮ層（第４半導体層１５０）を順に形成した構造を採用した。
ｎ- ＧａＮ層の膜厚は１０μｍであり、ｎ- ＧａＮ層の不純物濃度は１×１０16ｃｍ-3であった。ｐＧａＮ層の膜厚は０．９μｍであり、ｐＧａＮ層の不純物濃度は１×１０18ｃｍ-3であった。ｐ- ＧａＮ層の膜厚は０．１μｍであった。ｎ+ ＧａＮ層の膜厚は０．３μｍであり、ｎ+ ＧａＮ層の不純物濃度は３×１０18ｃｍ-3であった。そして、ｐ- ＧａＮ層の不純物濃度を変化させた。
図６は、ｐ- ＧａＮ層（第３半導体層１４０）の不純物濃度に対するドレイン電流の大きさを示すグラフである。図６の横軸はｐ- ＧａＮ層の不純物濃度である。図６の縦軸はドレイン電流Ｉｄ／Ｉｄ0 である。ここでＩｄ0 は、ｐ- ＧａＮ層の不純物濃度が１×１０18ｃｍ-3のときのドレイン電流Ｉｄの値である。
図６に示すように、ｐ- ＧａＮ層（第３半導体層１４０）の不純物濃度がｐＧａＮ層（第２半導体層１３０）の不純物濃度の０．６倍以下の場合に、ドレイン電流Ｉｄは、基準値より１％以上大きい。また、ｐ- ＧａＮ層（第３半導体層１４０）の不純物濃度がｐＧａＮ層（第２半導体層１３０）の不純物濃度の０．１倍以下の場合に、ドレイン電流Ｉｄは、基準値より３％以上大きい。
このように、ｐ- ＧａＮ層（第３半導体層１４０）の不純物濃度が小さいほど、ドレイン電流Ｉｄは上昇する。そして、ｐ- ＧａＮ層（第３半導体層１４０）の不純物濃度がｐＧａＮ層（第２半導体層１３０）の不純物濃度の０．１倍以下の場合に、ドレイン電流Ｉｄは飽和する。
（付記）
第１の態様における半導体装置は、第１面と第２面とを有する第１導電型の導電性基板と、導電性基板の第１面の上の第１導電型の第１半導体層と、第１半導体層の上の第２導電型の第２半導体層と、第２半導体層の上の第２導電型の第３半導体層と、第３半導体層の上の第１導電型の第４半導体層と、第４半導体層を貫通するとともに第２半導体層または第３半導体層まで達する凹部に形成された第１電極と、導電性基板の第２面の上の第２電極と、を有する。第１半導体層と第２半導体層と第３半導体層と第４半導体層とは、III 族窒化物半導体層である。第３半導体層のキャリア濃度が、第２半導体層のキャリア濃度より低い。
第２の態様における半導体装置においては、第３半導体層の不純物濃度が、第２半導体層の不純物濃度より低い。
第３の態様における半導体装置においては、第３半導体層における第２導電型となる不純物の濃度が、第３半導体層における第１導電型となる不純物の濃度より高い。
第４の態様における半導体装置においては、第１電極は、第２半導体層および第３半導体層の両方に接触している。
第５の態様における半導体装置においては、第３半導体層のキャリア濃度が、第２半導体層のキャリア濃度の０．６倍以下である。
第６の態様における半導体装置は、第４半導体層に接触する第３電極と、第４半導体層と第３半導体層と第２半導体層とを貫通するとともに第１半導体層の途中まで達する凹部に形成された第４電極と、を有する。
１００…半導体装置
１１０…導電性基板
１１０ａ…第１面
１１０ｂ…第２面
１２０…第１半導体層
１３０…第２半導体層
１４０…第３半導体層
１５０…第４半導体層
Ｂ１…ボディ電極
Ｄ１…ドレイン電極
Ｓ１…ソース電極
Ｇ１…ゲート電極

Claims (5)

  1. 第１面と第２面とを有する第１導電型の導電性基板と、
    前記導電性基板の前記第１面の上の第１導電型の第１半導体層と、
    前記第１半導体層の上の第２導電型の第２半導体層と、
    前記第２半導体層の上の第２導電型の第３半導体層と、
    前記第３半導体層の上の第１導電型の第４半導体層と、
    前記第４半導体層を貫通するとともに前記第２半導体層または前記第３半導体層まで達する凹部に形成された第１電極と、
    前記導電性基板の前記第２面の上の第２電極と、
    を有し、
    前記第１半導体層と前記第２半導体層と前記第３半導体層と前記第４半導体層とは、III 族窒化物半導体層であり、
    前記第３半導体層のキャリア濃度が、前記第２半導体層のキャリア濃度より低く、
    前記第１電極は、前記第２半導体層および前記第３半導体層の両方に接触していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第３半導体層の不純物濃度が、前記第２半導体層の不純物濃度より低いことを特徴とする半導体装置。
  3. 請求項１または請求項２に記載の半導体装置において、
    前記第３半導体層における第２導電型となる不純物の濃度が、前記第３半導体層における第１導電型となる不純物の濃度より高いことを特徴とする半導体装置。
  4. 請求項１から請求項３までのいずれか１項に記載の半導体装置において、
    前記第３半導体層のキャリア濃度が、前記第２半導体層のキャリア濃度の０．６倍以下であることを特徴とする半導体装置。
  5. 請求項１から請求項３までのいずれか１項に記載の半導体装置において、
    前記第４半導体層に接触する第３電極と、
    前記第４半導体層と前記第３半導体層と前記第２半導体層とを貫通するとともに前記第１半導体層の途中まで達する凹部に形成された第４電極と、
    を含む半導体装置。
JP2019030652A 2019-02-22 2019-02-22 半導体装置 Active JP7144651B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019030652A JP7144651B2 (ja) 2019-02-22 2019-02-22 半導体装置
US16/793,949 US20200273988A1 (en) 2019-02-22 2020-02-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019030652A JP7144651B2 (ja) 2019-02-22 2019-02-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2020136575A JP2020136575A (ja) 2020-08-31
JP7144651B2 true JP7144651B2 (ja) 2022-09-30

Family

ID=72142740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019030652A Active JP7144651B2 (ja) 2019-02-22 2019-02-22 半導体装置

Country Status (2)

Country Link
US (1) US20200273988A1 (ja)
JP (1) JP7144651B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015222787A (ja) 2014-05-23 2015-12-10 トヨタ自動車株式会社 イオン注入方法および半導体装置の製造方法
JP2017152490A (ja) 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置およびその製造方法
JP2018170334A (ja) 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015222787A (ja) 2014-05-23 2015-12-10 トヨタ自動車株式会社 イオン注入方法および半導体装置の製造方法
JP2017152490A (ja) 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置およびその製造方法
JP2018170334A (ja) 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20200273988A1 (en) 2020-08-27
JP2020136575A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
US11121216B2 (en) III-nitride devices including a graded depleting layer
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
JP5940235B1 (ja) 半導体装置
US8816355B2 (en) Semiconductor device
JP4929882B2 (ja) 半導体装置
JP2018110234A (ja) 半導体デバイスおよびその製造方法
JP5494474B2 (ja) 半導体装置及びその製造方法
JP2008034411A (ja) 窒化物半導体素子
CN110021661B (zh) 半导体器件及其制作方法
JPWO2011033550A1 (ja) 半導体装置
JP5386987B2 (ja) 半導体装置
JPWO2017179102A1 (ja) 半導体装置
JP6271197B2 (ja) 半導体装置およびその製造方法
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
JP2013016627A (ja) 窒化物半導体装置
JP5424128B2 (ja) 保護素子およびそれを備えた半導体装置
JP7144651B2 (ja) 半導体装置
JP2017050511A (ja) 半導体装置
US10777674B2 (en) Semiconductor device
JP2011023527A (ja) 半導体装置
JP2008235588A (ja) ショットキーバリアダイオード
JP7313197B2 (ja) 半導体装置
JP2012094889A (ja) 半導体装置
TW201338130A (zh) 垂直式半導體元件及其製造方法
JPWO2005093842A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R151 Written notification of patent or utility model registration

Ref document number: 7144651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151