JP2018098324A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018098324A5 JP2018098324A5 JP2016240558A JP2016240558A JP2018098324A5 JP 2018098324 A5 JP2018098324 A5 JP 2018098324A5 JP 2016240558 A JP2016240558 A JP 2016240558A JP 2016240558 A JP2016240558 A JP 2016240558A JP 2018098324 A5 JP2018098324 A5 JP 2018098324A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- guard ring
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005684 electric field Effects 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims 65
- 239000000758 substrate Substances 0.000 claims 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N Silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 15
- 230000002093 peripheral Effects 0.000 claims 9
- 238000004519 manufacturing process Methods 0.000 claims 5
- 239000000969 carrier Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
Description
さらに、凹部20の形成時に用いたマスクをそのまま用いて、n型不純物をイオン注入したのち、活性化アニールを行うことで、凹部20内に電界緩和層50を形成する。このときのn型不純物のドーズ量については、上記したように、電界緩和層50のドナー濃度Ndとアクセプタ濃度Naとの差の絶対値について、|Nd−Na|<0.5×1017/cm3が成り立つように調整している。この後、凹部20の形成や電界緩和層50の形成時に用いたマスクを除去したのち、図3(d)に示す工程のうちのゲートトレンチ6の形成工程を行う。
〔図7(d)に示す工程〕
更に図4(a)以降の各工程を行う。これにより、本実施形態のSiC半導体装置を製造することができる。
更に図4(a)以降の各工程を行う。これにより、本実施形態のSiC半導体装置を製造することができる。
Claims (9)
- セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置であって、
前記セル部および前記外周部には、
第1または第2導電型の基板(1)と、
前記基板の表面側に形成され、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)と、
前記ドリフト層の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)と、が備えられ、
前記セル部には、
前記電流分散層にストライプ状に形成された第2導電型層(5)と、
前記第2導電型層に電気的に接続された第1電極(9)と、
前記基板の裏面側に電気的に接続された第2電極(11)と、を有し、
前記第1電極と前記第2電極との間に電流を流す縦型の半導体素子が備えられ、
前記ガードリング部には、
前記電流分散層の表面から形成されていると共に前記セル部を囲む複数の枠形状とされたライン状の第2導電型のガードリング(21)が備えられ、
前記ガードリング部において前記セル部よりも前記電流分散層が凹んだ凹部(20)が形成されることで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部が構成され、
前記メサ部と前記凹部との境界位置から前記メサ部の外周側に向けて、前記ドリフト層の表層部に、前記ガードリングよりも低不純物濃度とされた第2導電型の電界緩和層(40)が備えられている炭化珪素半導体装置。 - 前記電界緩和層は、前記メサ部を囲む帯状の枠体形状とされている請求項1に記載の炭化珪素半導体装置。
- 前記電界緩和層は、前記ガードリングに対して直交配置された複数本のライン状とされている請求項1に記載の炭化珪素半導体装置。
- セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置であって、
前記セル部および前記外周部には、
第1または第2導電型の基板(1)と、
前記基板の表面側に形成され、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)と、
前記ドリフト層の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)と、が備えられ、
前記セル部には、
前記電流分散層にストライプ状に形成された第2導電型層(5)と、
前記第2導電型層に電気的に接続された第1電極(9)と、
前記基板の裏面側に電気的に接続された第2電極(11)と、を有し、
前記第1電極と前記第2電極との間に電流を流す縦型の半導体素子が備えられ、
前記ガードリング部には、
前記電流分散層の表面から形成されていると共に前記セル部を囲む複数の枠形状とされたライン状の第2導電型のガードリング(21)が備えられ、
前記ガードリング部において前記セル部よりも前記電流分散層が凹んだ凹部(20)が形成されることで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部が構成され、
前記メサ部と前記凹部との境界位置から前記メサ部の外周側に向けて、前記電流分散層内に、前記電流分散層および前記ガードリングよりもキャリア濃度が低くされた第1導電型または第2導電型の電界緩和層(50)が備えられ、
前記電界緩和層の上面は、前記ガードリングの表面よりも深く、かつ、底面よりも浅い位置とされている炭化珪素半導体装置。 - 前記電界緩和層は、前記ガードリング部の全域に形成されている請求項4に記載の炭化珪素半導体装置。
- 前記セル部には、
前記電流分散層の上に形成された第2導電型のベース領域(3)と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型のソース領域(4)と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ(6)内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、を有して構成されたトレンチゲート構造と、
前記ゲートトレンチよりも深い位置まで形成されたトレンチ(5a)内に配置された前記第2導電型層と、
前記ソース領域および前記ベース領域に電気的に接続された前記第1電極を構成するソース電極(9)と、
前記基板の裏面側に電気的に接続された前記第2電極を構成するドレイン電極(11)と、を備えた縦型の半導体素子が形成されている請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。 - セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置の製造方法であって、
第1または第2導電型の基板(1)を用意することと、
前記基板の表面側に、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)を形成することと、
前記ドリフト層の表層部に、第2導電型不純物をイオン注入することで第2導電型の電界緩和層(40)を形成することと、
前記ドリフト層の上に、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)を形成することと、
前記セル部において、前記電流分散層にストライプ状に第2導電型層(5)を形成すると共に、前記ガードリング部において、前記電流分散層に前記セル部を囲む複数の枠形状とされるライン状の第2導電型のガードリング(21)を形成することと、
前記ガードリング部において、前記セル部よりも前記電流分散層を凹ませた凹部(20)を形成することで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部を構成することと、
前記第2導電型層に電気的に接続される第1電極(9)を形成することと、
前記基板の裏面側に電気的に接続される第2電極(11)を形成することと、を含み、
前記電界緩和層を形成することでは、前記メサ部と前記凹部との境界位置となる予定の位置から前記メサ部の外周側に向けて前記電界緩和層を形成する炭化珪素半導体装置の製造方法。 - セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置の製造方法であって、
第1または第2導電型の基板(1)を用意することと、
前記基板の表面側に、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)を形成することと、
前記ドリフト層の上に、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)を形成することと、
前記電流分散層内に、第2導電型不純物をイオン注入することで第1導電型または第2導電型の電界緩和層(50)を形成することと、
前記セル部において、前記電流分散層にストライプ状に第2導電型層(5)を形成すると共に、前記ガードリング部において、前記電流分散層に前記セル部を囲む複数の枠形状とされるライン状の第2導電型のガードリング(21)を形成することと、
前記ガードリング部において、前記セル部よりも前記電流分散層を凹ませた凹部(20)を形成することで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部を構成することと、
前記第2導電型層に電気的に接続される第1電極(9)を形成することと、
前記基板の裏面側に電気的に接続される第2電極(11)を形成することと、を含み、
前記電界緩和層を形成することでは、前記メサ部と前記凹部との境界位置となる予定の位置から前記メサ部の外周側に向けて、前記電流分散層および前記ガードリングよりもキャリア濃度が低くされた第1導電型もしくは第2導電型の前記電界緩和層を形成し、
さらに、前記電界緩和層を形成することでは、前記凹部を形成した後において、前記電界緩和層の上面が、前記ガードリングの表面よりも深く、かつ、底面よりも浅い位置とされるように前記電界緩和層を形成する炭化珪素半導体装置の製造方法。 - 前記電流分散層の上に、第2導電型のベース領域(3)を形成することと、
前記ベース領域の上に、前記ドリフト層よりも高不純物濃度とされる第1導電型のソース領域(4)を形成することと、
前記ソース領域の表面から異方性エッチングを行うことで、前記セル部のディープトレンチ(5a)と、前記ガードリング部のガードリングトレンチ(21a)と、を含むトレンチを形成することと、
第2導電型の炭化珪素層をエピタキシャル成長させることで、前記ディープトレンチおよび前記ガードリングトレンチを埋め込んだのち、エッチバックにより前記炭化珪素層のうち前記ソース領域の上に形成された部分を取り除くことで、前記ディープトレンチ内に前記第2導電型層を形成すると共に、前記ガードリングトレンチ内に前記ガードリングを形成することと、
前記セル部に、前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ(6)と、該ゲートトレンチの内壁面に形成されるゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されるゲート電極(8)と、を有して構成されるトレンチゲート構造を形成することと、を含み、
前記第1電極を形成することでは、前記第1電極として、前記ソース領域および前記ベース領域に電気的に接続されるソース電極(9)を形成し、
前記第2電極を形成することでは、前記基板の裏面側に、前記第2電極としてドレイン電極(11)を形成する請求項7または8に記載の炭化珪素半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016240558A JP6673174B2 (ja) | 2016-12-12 | 2016-12-12 | 炭化珪素半導体装置およびその製造方法 |
PCT/JP2017/044580 WO2018110556A1 (ja) | 2016-12-12 | 2017-12-12 | 炭化珪素半導体装置およびその製造方法 |
CN201780075779.5A CN110050349B (zh) | 2016-12-12 | 2017-12-12 | 碳化硅半导体装置及其制造方法 |
US16/427,413 US11177353B2 (en) | 2016-12-12 | 2019-05-31 | Silicon carbide semiconductor device, and manufacturing method of the same |
US17/477,168 US11769801B2 (en) | 2016-12-12 | 2021-09-16 | Silicon carbide semiconductor device with cell section and outer periphery section |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016240558A JP6673174B2 (ja) | 2016-12-12 | 2016-12-12 | 炭化珪素半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018098324A JP2018098324A (ja) | 2018-06-21 |
JP2018098324A5 true JP2018098324A5 (ja) | 2019-03-28 |
JP6673174B2 JP6673174B2 (ja) | 2020-03-25 |
Family
ID=62558685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016240558A Active JP6673174B2 (ja) | 2016-12-12 | 2016-12-12 | 炭化珪素半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11177353B2 (ja) |
JP (1) | JP6673174B2 (ja) |
CN (1) | CN110050349B (ja) |
WO (1) | WO2018110556A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020119922A (ja) * | 2019-01-18 | 2020-08-06 | トヨタ自動車株式会社 | 半導体装置 |
JP2020123607A (ja) * | 2019-01-29 | 2020-08-13 | トヨタ自動車株式会社 | 半導体装置 |
JP7142606B2 (ja) * | 2019-06-04 | 2022-09-27 | 三菱電機株式会社 | 半導体装置 |
JP7249921B2 (ja) | 2019-09-20 | 2023-03-31 | 株式会社東芝 | 半導体装置 |
JP7425943B2 (ja) | 2019-12-12 | 2024-02-01 | 株式会社デンソー | 炭化珪素半導体装置 |
KR20220075811A (ko) * | 2020-11-30 | 2022-06-08 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
JP2024060452A (ja) * | 2022-10-19 | 2024-05-02 | 株式会社デンソー | 半導体装置とその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3506676B2 (ja) * | 2001-01-25 | 2004-03-15 | Necエレクトロニクス株式会社 | 半導体装置 |
JP3914226B2 (ja) * | 2004-09-29 | 2007-05-16 | 株式会社東芝 | 高耐圧半導体装置 |
JP5198030B2 (ja) * | 2007-10-22 | 2013-05-15 | 株式会社東芝 | 半導体素子 |
EP2091083A3 (en) | 2008-02-13 | 2009-10-14 | Denso Corporation | Silicon carbide semiconductor device including a deep layer |
US9640609B2 (en) * | 2008-02-26 | 2017-05-02 | Cree, Inc. | Double guard ring edge termination for silicon carbide devices |
JP5224289B2 (ja) * | 2009-05-12 | 2013-07-03 | 三菱電機株式会社 | 半導体装置 |
JP2011066246A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | 静電気保護用半導体装置 |
JP5533677B2 (ja) * | 2011-01-07 | 2014-06-25 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2012169384A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
US8618582B2 (en) * | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
JP5812029B2 (ja) * | 2012-06-13 | 2015-11-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5751213B2 (ja) * | 2012-06-14 | 2015-07-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US9318624B2 (en) * | 2012-11-27 | 2016-04-19 | Cree, Inc. | Schottky structure employing central implants between junction barrier elements |
JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
JP6048317B2 (ja) * | 2013-06-05 | 2016-12-21 | 株式会社デンソー | 炭化珪素半導体装置 |
JP6477106B2 (ja) * | 2015-03-24 | 2019-03-06 | サンケン電気株式会社 | 半導体装置 |
JP6409681B2 (ja) * | 2015-05-29 | 2018-10-24 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6485382B2 (ja) * | 2016-02-23 | 2019-03-20 | 株式会社デンソー | 化合物半導体装置の製造方法および化合物半導体装置 |
JP6740759B2 (ja) | 2016-07-05 | 2020-08-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
-
2016
- 2016-12-12 JP JP2016240558A patent/JP6673174B2/ja active Active
-
2017
- 2017-12-12 WO PCT/JP2017/044580 patent/WO2018110556A1/ja active Application Filing
- 2017-12-12 CN CN201780075779.5A patent/CN110050349B/zh active Active
-
2019
- 2019-05-31 US US16/427,413 patent/US11177353B2/en active Active
-
2021
- 2021-09-16 US US17/477,168 patent/US11769801B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018098324A5 (ja) | ||
JP6354525B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5607109B2 (ja) | 半導体装置およびその製造方法 | |
JP6179409B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2017139499A5 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2013062344A (ja) | 半導体装置およびその製造方法 | |
JP6740759B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9755042B2 (en) | Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device | |
JP6870546B2 (ja) | 半導体装置およびその製造方法 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
JP5697744B2 (ja) | 半導体装置およびその製造方法 | |
CN109417090B (zh) | 碳化硅半导体装置及其制造方法 | |
US9640651B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
JP6673174B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2019046908A5 (ja) | ||
JPWO2014061367A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2019054087A5 (ja) | ||
JP2017152490A5 (ja) | ||
TWI647848B (zh) | 碳化矽半導體裝置及其製造方法 | |
JP2019046909A5 (ja) | ||
US10720492B2 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
TW201440118A (zh) | 半導體功率元件的製作方法 | |
JP2017504964A5 (ja) | ||
JP2018117070A5 (ja) |