JP2018098324A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2018098324A JP2018098324A JP2016240558A JP2016240558A JP2018098324A JP 2018098324 A JP2018098324 A JP 2018098324A JP 2016240558 A JP2016240558 A JP 2016240558A JP 2016240558 A JP2016240558 A JP 2016240558A JP 2018098324 A JP2018098324 A JP 2018098324A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- guard ring
- conductivity type
- type
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 57
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 57
- 239000010410 layer Substances 0.000 claims abstract description 292
- 230000005684 electric field Effects 0.000 claims abstract description 108
- 239000002344 surface layer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 38
- 238000003892 spreading Methods 0.000 claims description 37
- 230000007480 spreading Effects 0.000 claims description 37
- 238000009826 distribution Methods 0.000 claims description 27
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 abstract description 18
- 239000006185 dispersion Substances 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】ガードリング部においてn-型ドリフト層2の表層部に、電界緩和用の電界緩和層40を形成することにより、p型ガードリング21の間への電界の入り込みを抑制する。これにより、電界集中が緩和され、電界集中による層間絶縁膜10の破壊が抑制されて、耐圧低下を抑制することが可能となる。したがって、所望の耐圧を得ることが可能なSiC半導体装置とすることができる。
【選択図】図1
Description
第1実施形態について説明する。ここでは半導体素子で構成されるパワー素子としてトレンチゲート構造の反転型のMOSFETが形成されたSiC半導体装置を例に挙げて説明する。
まず、半導体基板として、n+型基板1を用意する。そして、このn+型基板1の主表面上にSiCからなるn-型ドリフト層2をエピタキシャル成長させたのち、図示しないマスクを用いて、n-型ドリフト層2の表層部にp型不純物をイオン注入すると共に活性化アニールを行うことで電界緩和層40を形成する。
続いて、マスクを除去したのち、n-型ドリフト層2および電界緩和層40の上に、n型電流分散層2a、p型ベース領域3およびn+型ソース領域4を順にエピタキシャル成長させる。
次に、n+型ソース領域4の表面に図示しないマスクを配置し、マスクのうちのp型ディープ層5、p型ガードリング21およびp型繋ぎ層30の形成予定領域を開口させる。そして、マスクを用いてRIE(Reactive Ion Etching)などの異方性エッチングを行うことにより、トレンチ5a、21a、30aを形成する。
マスクを除去した後、p型層を成膜したのち、p型層のうちn+型ソース領域4の表面より上に形成された部分が取り除かれるようにエッチバックし、p型ディープ層5、p型ガードリング21およびp型繋ぎ層30を形成する。
n+型ソース領域4などの上に図示しないマスクを形成したのち、マスクのうちのゲートトレンチ6の形成予定領域を開口させる。そして、マスクを用いてRIEなどの異方性エッチングを行うことで、ゲートトレンチ6を形成する。
マスクを除去した後、例えば熱酸化を行うことによって、ゲート絶縁膜7を形成し、ゲート絶縁膜7によってゲートトレンチ6の内壁面上およびn+型ソース領域4の表面上を覆う。そして、p型不純物もしくはn型不純物がドープされたPoly−Siをデポジションした後、これをエッチバックし、少なくともゲートトレンチ6内にPoly−Siを残すことでゲート電極8を形成する。
ゲート電極8およびゲート絶縁膜7の表面を覆うように、例えば酸化膜などによって構成される層間絶縁膜10を形成する。そして、層間絶縁膜10の表面上に図示しないマスクを形成したのち、マスクのうち各ゲート電極8の間に位置する部分、つまりp型ディープ層5と対応する部分およびその近傍を開口させる。この後、マスクを用いて層間絶縁膜10をパターニングすることでp型ディープ層5およびn+型ソース領域4を露出させるコンタクトホールを形成する。
層間絶縁膜10の表面上に例えば複数の金属の積層構造により構成される電極材料を形成する。そして、電極材料をパターニングすることで、ソース電極9およびゲートパッド31を形成する。なお、本図とは異なる断面において各セルのゲート電極8に繋がるゲート引出部が設けられている。その引出部において層間絶縁膜10にコンタクトホールが開けられることで、ゲートパッド31とゲート電極8との電気的接続が行われるようになっている。
第2実施形態について説明する。本実施形態は、第1実施形態に対して電界緩和層40の上面レイアウトを変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
第3実施形態について説明する。本実施形態は、第1、第2実施形態で説明した電界緩和層40の代わりとなる不純物層を備えるようにしたものであり、その他については第1、第2実施形態と同様であるため、第1、第2実施形態と異なる部分についてのみ説明する。
まず、n+型基板1の主表面上にSiCからなるn-型ドリフト層2、n型電流分散層2a、p型ベース領域3およびn+型ソース領域4を順にエピタキシャル成長させる。
次に、図3(c)、(d)に示す工程と同様の工程を行うことで、トレンチ5a、21a、30aを形成すると共に、トレンチ5a、21a、30a内にp型ディープ層5、p型ガードリング21およびp型繋ぎ層30を形成する。
図示しないマスクを形成し、マスクのうちの凹部20の形成予定領域を開口させる。そして、マスクを用いてRIEなどの異方性エッチングを行うことで凹部20を形成する。これにより、凹部20が形成された位置において、n+型ソース領域4およびp型ベース領域3を貫通してn型電流分散層2aが露出させられ、n型電流分散層2aの表層部に複数本のp型ガードリング21が配置された構造が構成される。
この後、凹部20の形成や電界緩和層50の形成時に用いたマスクを除去したのち、図3(d)に示す工程のうちのゲートトレンチ6の形成工程を行い、更に図4(a)以降の各工程を行う。これにより、本実施形態のSiC半導体装置を製造することができる。
上記第3実施形態で説明した電界緩和層50をガードリング部の全域に形成する必要はなく、例えば図8に示すように、ガードリング部のうちのセル部や繋ぎ部寄りの位置にのみ形成していても良い。さらに、電界緩和層50が繋ぎ部のうちのガードリング部寄りの位置にまで形成してあっても良い。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2a n型電流分散層
3 p型ベース領域
4 n+型ソース領域
5 p型ディープ層
8 ゲート電極
9 ソース電極
11 ドレイン電極
21 p型ガードリング層
40、50 電界緩和層
Claims (10)
- セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置であって、
前記セル部および前記外周部には、
第1または第2導電型の基板(1)と、
前記基板の表面側に形成され、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)と、
前記ドリフト層の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)と、が備えられ、
前記セル部には、
前記電流分散層にストライプ状に形成された第2導電型層(5)と、
前記第2導電型層に電気的に接続された第1電極(9)と、
前記基板の裏面側に電気的に接続された第2電極(11)と、を有し、
前記第1電極と前記第2電極との間に電流を流す縦型の半導体素子が備えられ、
前記ガードリング部には、
前記電流分散層の表面から形成されていると共に前記セル部を囲む複数の枠形状とされたライン状の第2導電型のガードリング(21)が備えられ、
前記ガードリング部において前記セル部よりも前記電流分散層が凹んだ凹部(20)が形成されることで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部が構成され、
前記メサ部と前記凹部との境界位置から前記メサ部の外周側に向けて、前記ドリフト層の表層部に、前記ガードリングよりも低不純物濃度とされた第2導電型の電界緩和層(40)が備えられている炭化珪素半導体装置。 - 前記電界緩和層は、前記メサ部を囲む帯状の枠体形状とされている請求項1に記載の炭化珪素半導体装置。
- 前記電界緩和層は、前記ガードリングに対して直交配置された複数本のライン状とされている請求項1に記載の炭化珪素半導体装置。
- セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置であって、
前記セル部および前記外周部には、
第1または第2導電型の基板(1)と、
前記基板の表面側に形成され、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)と、
前記ドリフト層の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)と、が備えられ、
前記セル部には、
前記電流分散層にストライプ状に形成された第2導電型層(5)と、
前記第2導電型層に電気的に接続された第1電極(9)と、
前記基板の裏面側に電気的に接続された第2電極(11)と、を有し、
前記第1電極と前記第2電極との間に電流を流す縦型の半導体素子が備えられ、
前記ガードリング部には、
前記電流分散層の表面から形成されていると共に前記セル部を囲む複数の枠形状とされたライン状の第2導電型のガードリング(21)が備えられ、
前記ガードリング部において前記セル部よりも前記電流分散層が凹んだ凹部(20)が形成されることで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部が構成され、
前記メサ部と前記凹部との境界位置から前記メサ部の外周側に向けて、前記電流分散層内に、前記電流分散層および前記ガードリングよりもキャリア濃度が低くされた第1導電型または第2導電型の電界緩和層(50)が備えられている炭化珪素半導体装置。 - 前記電界緩和層は、前記ガードリング部の全域に形成されている請求項4に記載の炭化珪素半導体装置。
- 前記電界緩和層の上面は、前記ガードリングの表面よりも深く、かつ、底面よりも浅い位置とされている請求項4または5に記載の炭化珪素半導体装置。
- 前記セル部には、
前記電流分散層の上に形成された第2導電型のベース領域(3)と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型のソース領域(4)と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ(6)内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、を有して構成されたトレンチゲート構造と、
前記ゲートトレンチよりも深い位置まで形成されたトレンチ(5a)内に配置された前記第2導電型層と、
前記ソース領域および前記ベース領域に電気的に接続された前記第1電極を構成するソース電極(9)と、
前記基板の裏面側に電気的に接続された前記第2電極を構成するドレイン電極(11)と、を備えた縦型の半導体素子が形成されている請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置。 - セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置の製造方法であって、
第1または第2導電型の基板(1)を用意することと、
前記基板の表面側に、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)を形成することと、
前記ドリフト層の表層部に、第2導電型不純物をイオン注入することで第2導電型の電界緩和層(40)を形成することと、
前記ドリフト層の上に、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)を形成することと、
前記セル部において、前記電流分散層にストライプ状に第2導電型層(5)を形成すると共に、前記ガードリング部において、前記電流分散層に前記セル部を囲む複数の枠形状とされるライン状の第2導電型のガードリング(21)を形成することと、
前記ガードリング部において、前記セル部よりも前記電流分散層を凹ませた凹部(20)を形成することで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部を構成することと、
前記第2導電型層に電気的に接続される第1電極(9)を形成することと、
前記基板の裏面側に電気的に接続される第2電極(11)を形成することと、を含み、
前記電界緩和層を形成することでは、前記メサ部と前記凹部との境界位置となる予定の位置から前記メサ部の外周側に向けて前記電界緩和層を形成する炭化珪素半導体装置の製造方法。 - セル部と前記セル部の外周を囲むガードリング部を含む外周部を有する炭化珪素半導体装置の製造方法であって、
第1または第2導電型の基板(1)を用意することと、
前記基板の表面側に、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)を形成することと、
前記ドリフト層の上に、前記ドリフト層よりも高不純物濃度とされた第1導電型の電流分散層(2a)を形成することと、
前記電流分散層内に、第2導電型不純物をイオン注入することで第1導電型または第2導電型の電界緩和層(50)を形成することと、
前記セル部において、前記電流分散層にストライプ状に第2導電型層(5)を形成すると共に、前記ガードリング部において、前記電流分散層に前記セル部を囲む複数の枠形状とされるライン状の第2導電型のガードリング(21)を形成することと、
前記ガードリング部において、前記セル部よりも前記電流分散層を凹ませた凹部(20)を形成することで、前記基板の厚み方向において、前記セル部が前記ガードリング部よりも突き出した島状のメサ部を構成することと、
前記第2導電型層に電気的に接続される第1電極(9)を形成することと、
前記基板の裏面側に電気的に接続される第2電極(11)を形成することと、を含み、
前記電界緩和層を形成することでは、前記メサ部と前記凹部との境界位置となる予定の位置から前記メサ部の外周側に向けて、前記電流分散層および前記ガードリングよりもキャリア濃度が低くされた第1導電型もしくは第2導電型の前記電界緩和層を形成する炭化珪素半導体装置の製造方法。 - 前記電流分散層の上に、第2導電型のベース領域(3)を形成することと、
前記ベース領域の上に、前記ドリフト層よりも高不純物濃度とされる第1導電型のソース領域(4)を形成することと、
前記ソース領域の表面から異方性エッチングを行うことで、前記セル部のディープトレンチ(5a)と、前記ガードリング部のガードリングトレンチ(21a)と、を含むトレンチを形成することと、
第2導電型の炭化珪素層をエピタキシャル成長させることで、前記ディープトレンチおよび前記ガードリングトレンチを埋め込んだのち、エッチバックにより前記炭化珪素層のうち前記ソース領域の上に形成された部分を取り除くことで、前記ディープトレンチ内に前記第2導電型層を形成すると共に、前記ガードリングトレンチ内に前記ガードリングを形成することと、
前記セル部に、前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ(6)と、該ゲートトレンチの内壁面に形成されるゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されるゲート電極(8)と、を有して構成されるトレンチゲート構造を形成することと、を含み、
前記第1電極を形成することでは、前記第1電極として、前記ソース領域および前記ベース領域に電気的に接続されるソース電極(9)を形成し、
前記第2電極を形成することでは、前記基板の裏面側に、前記第2電極としてドレイン電極(11)を形成する請求項8または9に記載の炭化珪素半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016240558A JP6673174B2 (ja) | 2016-12-12 | 2016-12-12 | 炭化珪素半導体装置およびその製造方法 |
PCT/JP2017/044580 WO2018110556A1 (ja) | 2016-12-12 | 2017-12-12 | 炭化珪素半導体装置およびその製造方法 |
CN201780075779.5A CN110050349B (zh) | 2016-12-12 | 2017-12-12 | 碳化硅半导体装置及其制造方法 |
US16/427,413 US11177353B2 (en) | 2016-12-12 | 2019-05-31 | Silicon carbide semiconductor device, and manufacturing method of the same |
US17/477,168 US11769801B2 (en) | 2016-12-12 | 2021-09-16 | Silicon carbide semiconductor device with cell section and outer periphery section |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016240558A JP6673174B2 (ja) | 2016-12-12 | 2016-12-12 | 炭化珪素半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018098324A true JP2018098324A (ja) | 2018-06-21 |
JP2018098324A5 JP2018098324A5 (ja) | 2019-03-28 |
JP6673174B2 JP6673174B2 (ja) | 2020-03-25 |
Family
ID=62558685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016240558A Active JP6673174B2 (ja) | 2016-12-12 | 2016-12-12 | 炭化珪素半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11177353B2 (ja) |
JP (1) | JP6673174B2 (ja) |
CN (1) | CN110050349B (ja) |
WO (1) | WO2018110556A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020119922A (ja) * | 2019-01-18 | 2020-08-06 | トヨタ自動車株式会社 | 半導体装置 |
JP2020123607A (ja) * | 2019-01-29 | 2020-08-13 | トヨタ自動車株式会社 | 半導体装置 |
JP2021093481A (ja) * | 2019-12-12 | 2021-06-17 | 株式会社デンソー | 炭化珪素半導体装置 |
US11094786B2 (en) | 2019-09-20 | 2021-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2024084778A1 (ja) * | 2022-10-19 | 2024-04-25 | 株式会社デンソー | 半導体装置とその製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7142606B2 (ja) * | 2019-06-04 | 2022-09-27 | 三菱電機株式会社 | 半導体装置 |
US11450734B2 (en) | 2019-06-17 | 2022-09-20 | Fuji Electric Co., Ltd. | Semiconductor device and fabrication method for semiconductor device |
KR20220075811A (ko) * | 2020-11-30 | 2022-06-08 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
JP2022106210A (ja) * | 2021-01-06 | 2022-07-19 | 富士電機株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222949A (ja) * | 2001-01-25 | 2002-08-09 | Nec Corp | 半導体装置 |
JP2009105110A (ja) * | 2007-10-22 | 2009-05-14 | Toshiba Corp | 半導体素子 |
JP2011101036A (ja) * | 2011-01-07 | 2011-05-19 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2012169384A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2013258369A (ja) * | 2012-06-14 | 2013-12-26 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
WO2016194280A1 (ja) * | 2015-05-29 | 2016-12-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3914226B2 (ja) * | 2004-09-29 | 2007-05-16 | 株式会社東芝 | 高耐圧半導体装置 |
EP2091083A3 (en) | 2008-02-13 | 2009-10-14 | Denso Corporation | Silicon carbide semiconductor device including a deep layer |
US9640609B2 (en) * | 2008-02-26 | 2017-05-02 | Cree, Inc. | Double guard ring edge termination for silicon carbide devices |
JP5224289B2 (ja) * | 2009-05-12 | 2013-07-03 | 三菱電機株式会社 | 半導体装置 |
JP2011066246A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | 静電気保護用半導体装置 |
US8618582B2 (en) * | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
JP5812029B2 (ja) * | 2012-06-13 | 2015-11-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US9318624B2 (en) * | 2012-11-27 | 2016-04-19 | Cree, Inc. | Schottky structure employing central implants between junction barrier elements |
JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
JP6048317B2 (ja) * | 2013-06-05 | 2016-12-21 | 株式会社デンソー | 炭化珪素半導体装置 |
JP6477106B2 (ja) * | 2015-03-24 | 2019-03-06 | サンケン電気株式会社 | 半導体装置 |
JP6485382B2 (ja) * | 2016-02-23 | 2019-03-20 | 株式会社デンソー | 化合物半導体装置の製造方法および化合物半導体装置 |
JP6740759B2 (ja) | 2016-07-05 | 2020-08-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
-
2016
- 2016-12-12 JP JP2016240558A patent/JP6673174B2/ja active Active
-
2017
- 2017-12-12 WO PCT/JP2017/044580 patent/WO2018110556A1/ja active Application Filing
- 2017-12-12 CN CN201780075779.5A patent/CN110050349B/zh active Active
-
2019
- 2019-05-31 US US16/427,413 patent/US11177353B2/en active Active
-
2021
- 2021-09-16 US US17/477,168 patent/US11769801B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222949A (ja) * | 2001-01-25 | 2002-08-09 | Nec Corp | 半導体装置 |
JP2009105110A (ja) * | 2007-10-22 | 2009-05-14 | Toshiba Corp | 半導体素子 |
JP2011101036A (ja) * | 2011-01-07 | 2011-05-19 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2012169384A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2013258369A (ja) * | 2012-06-14 | 2013-12-26 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
WO2016194280A1 (ja) * | 2015-05-29 | 2016-12-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020119922A (ja) * | 2019-01-18 | 2020-08-06 | トヨタ自動車株式会社 | 半導体装置 |
JP2020123607A (ja) * | 2019-01-29 | 2020-08-13 | トヨタ自動車株式会社 | 半導体装置 |
US11094786B2 (en) | 2019-09-20 | 2021-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
US11728386B2 (en) | 2019-09-20 | 2023-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2021093481A (ja) * | 2019-12-12 | 2021-06-17 | 株式会社デンソー | 炭化珪素半導体装置 |
JP7425943B2 (ja) | 2019-12-12 | 2024-02-01 | 株式会社デンソー | 炭化珪素半導体装置 |
WO2024084778A1 (ja) * | 2022-10-19 | 2024-04-25 | 株式会社デンソー | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110050349B (zh) | 2022-05-10 |
US20220005928A1 (en) | 2022-01-06 |
JP6673174B2 (ja) | 2020-03-25 |
US20190288074A1 (en) | 2019-09-19 |
US11177353B2 (en) | 2021-11-16 |
CN110050349A (zh) | 2019-07-23 |
WO2018110556A1 (ja) | 2018-06-21 |
US11769801B2 (en) | 2023-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6673174B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US10734515B2 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
JP6696328B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6870546B2 (ja) | 半導体装置およびその製造方法 | |
US10784335B2 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
JP6729523B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6696329B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012169385A (ja) | 炭化珪素半導体装置 | |
JP2016066780A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012169386A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2008004643A (ja) | 半導体装置 | |
US20150200248A1 (en) | Semiconductor device | |
CN110226233B (zh) | 碳化硅半导体装置 | |
JP2022182509A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |