JP2021093481A - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP2021093481A JP2021093481A JP2019224343A JP2019224343A JP2021093481A JP 2021093481 A JP2021093481 A JP 2021093481A JP 2019224343 A JP2019224343 A JP 2019224343A JP 2019224343 A JP2019224343 A JP 2019224343A JP 2021093481 A JP2021093481 A JP 2021093481A
- Authority
- JP
- Japan
- Prior art keywords
- cell region
- layer
- region
- current dispersion
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 94
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 94
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000000926 separation method Methods 0.000 claims abstract description 151
- 239000010410 layer Substances 0.000 claims description 471
- 239000006185 dispersion Substances 0.000 claims description 173
- 239000012535 impurity Substances 0.000 claims description 127
- 239000000758 substrate Substances 0.000 claims description 39
- 239000002344 surface layer Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 230000006378 damage Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 description 25
- 230000005684 electric field Effects 0.000 description 15
- 230000007480 spreading Effects 0.000 description 15
- 238000003892 spreading Methods 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 Ni / Al Chemical class 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
第1実施形態について説明する。図1Aに示すように、本実施形態のSiC半導体装置は、メインセルが備えられたメインセル領域Rmとセンスセルが備えられたセンスセル領域Rsを有した構成とされている。そして、メインセル領域Rmとセンスセル領域Rsとが素子分離部Inによって電気的に分離されている。メインセル領域Rmは一部が切り欠かれた四角枠体形状で構成されており、センスセル領域Rsは、メインセル領域Rm内またはメインセルに一部が隣接するように配置され、メインセル領域Rmに囲まれるように形成されている。なお、メインセル領域Rmやセンスセル領域Rsを取り囲む最外周には、ガードリングなどが備えられた外周耐圧領域が備えられているが、これについては図示を省略してある。
(1)上記第1実施形態では、メインセル領域Rmおよびセンスセル領域Rsの第1電流分散層13の不純物濃度と素子分離部Inの第1電流分散層13の不純物濃度を等しくしている。これに対して、メインセル領域Rmおよびセンスセル領域Rsの第1電流分散層13の不純物濃度よりも素子分離部Inの第1電流分散層13の不純物濃度を低くすることもできる。このような構成にすると、素子分離部Inにおいて第1電流分散層13側に形成される空乏層の幅が、メインセル領域Rmおよびセンスセル領域Rsにおいて第1電流分散層13側に形成される空乏層の幅よりも広くなる。このため、素子分離部Inがよりメインセル領域Rmよりも高耐圧になり、より素子分離部Inで先にブレークダウンが生じることを抑制することが可能となる。
第2実施形態について説明する。第2実施形態は、第1実施形態に対してセル領域における縦型MOSFETの構造および素子分離部Inの構造を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
(1)上記第2実施形態では、メインセル領域Rmおよびセンスセル領域Rsの電流分散層32の不純物濃度と素子分離部Inの電流分散層32の不純物濃度を等しくしている。これに対して、メインセル領域Rmおよびセンスセル領域Rsの電流分散層32の不純物濃度よりも素子分離部Inの電流分散層32の不純物濃度を低くすることもできる。このような構成にすると、素子分離部Inにおいて電流分散層32側に形成される空乏層の幅が、メインセル領域Rmおよびセンスセル領域Rsにおいて電流分散層32側に形成される空乏層の幅よりも広くなる。このため、素子分離部Inがよりメインセル領域Rmよりも高耐圧になり、より素子分離部Inで先にブレークダウンが生じることを抑制することが可能となる。
第3実施形態について説明する。第3実施形態は、第1実施形態に対してセル領域における縦型MOSFETの構造を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
上記第3実施形態のように、セル領域において、第1ディープ層14がトレンチゲート構造の両側に位置するように配置され、トレンチゲート構造の両側において第2ディープ層17と連結される構造に対しても、第1実施形態の各変形例と同様の構成を適用できる。すなわち、第1実施形態の変形例で示した(1)〜(4)のいずれも、第3実施形態の構成に対しても適用でき、それぞれの変形例と同様の効果を得ることができる。
第4実施形態について説明する。第4実施形態は、素子分離部Inとセンスセル領域Rsとの間の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Claims (18)
- トレンチゲート構造の縦型半導体素子がメインセル領域(Rm)およびセンスセル領域(Rs)を含むセル領域に形成され、前記メインセル領域と前記センスセル領域とが素子分離部(In)によって電気的に分離された炭化珪素半導体装置であって、
炭化珪素からなる第1導電型または第2導電型の基板(11)と、
前記基板の表面上に形成され、前記基板よりも低不純物濃度とされた第1導電型の第1不純物領域(12)と、を有し、
前記セル領域および前記素子分離部には、
前記第1不純物領域の上に形成された第1導電型の炭化珪素からなる第1電流分散層(13)と、
前記第1不純物領域の上に形成され、前記基板の面方向において前記第1電流分散層と交互に配置された第2導電型の炭化珪素からなる複数の第1ディープ層(14)と、
前記第1電流分散層および前記第1ディープ層の上に形成され、前記第1電流分散層と繋がる第1導電型の炭化珪素からなる第2電流分散層(15)と、
前記第1電流分散層および前記第1ディープ層の上に形成され、前記第1ディープ層と繋がる第2導電型の炭化珪素からなる第2ディープ層(17)と、
前記第2電流分散層および前記第2ディープ層の上に形成され、前記第2ディープ層と繋がる第2導電型の炭化珪素からなるベース領域(18)と、
前記ベース領域よりも深く一方向を長手方向として形成されたトレンチ(21)の内壁面に形成されたゲート絶縁膜(22)と、前記トレンチ内において、前記ゲート絶縁膜の上に形成されたゲート電極(23)と、を有するトレンチゲート構造と、が備えられ、
前記メインセル領域および前記センスセル領域には、
前記ベース領域の表層部において前記トレンチゲート構造と接して形成され、前記第1不純物領域よりも高不純物濃度とされた第1導電型の炭化珪素からなる第2不純物領域(19)と、
前記メインセル領域と前記センスセル領域それぞれに分離して備えられ、前記メインセル領域の前記第2不純物領域と前記センスセル領域の前記第2不純物領域それぞれに電気的に接続されると共に前記ベース領域に電気的に接続される第1電極(24、24a、24b)と、
前記基板の裏面側に形成され、前記基板と電気的に接続される第2電極(26)と、が備えられることで、前記ゲート電極への電圧印加に基づいて前記第1電極と前記第2電極との間に電流を流す前記縦型半導体素子が構成され、
前記素子分離部では、前記第1ディープ層が前記トレンチゲート構造の両側に間隔(B3)離れて配置されており、該素子分離部における前記第1ディープ層の間隔が前記メインセル領域における前記第1ディープ層の間隔(B1)以下とされている、炭化珪素半導体装置。 - 前記素子分離部における前記第1電流分散層の第1導電型不純物濃度が前記メインセル領域における前記第1電流分散層の第1導電型不純物濃度以下とされている、請求項1に記載の炭化珪素半導体装置。
- 前記素子分離部における前記第2ディープ層の間隔(B4)が前記メインセル領域における前記第2ディープ層の間隔(B2)以下とされている、請求項1または2に記載の炭化珪素半導体装置。
- 前記素子分離部における前記第2電流分散層の第1導電型不純物濃度が前記メインセル領域における前記第2電流分散層の第1導電型不純物濃度以下とされている、請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。
- 前記第1電流分散層は、当該第1電流分散層の不純物濃度をy[cm−3]とし、隣合う前記第1ディープ層の間に位置する部分における最も狭い部分の長さをx[μm]とすると、y>2×1016/x1.728とされている、請求項1ないし4のいずれか1つに記載の炭化珪素半導体装置。
- 前記第1電流分散層は、当該第1電流分散層の不純物濃度をy[cm−3]とし、隣合う前記第1ディープ層の間に位置する部分における最も狭い部分の長さをx[μm]とすると、y<−2×1017x+3×1017とされている、請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。
- 前記セル領域では、
前記第1ディープ層は、前記トレンチの長手方向と交差する方向に延設されており、
前記第2ディープ層は、前記第1ディープ層の延設方向と交差する方向に延設されている、請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置。 - 前記セル領域では、
前記第1ディープ層および前記第2ディープ層は、前記トレンチの長手方向と同方向に延設されている、請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置。 - 前記素子分離部における前記トレンチゲート構造の幅が前記メインセル領域における前記トレンチゲート構造の幅以下とされ、
前記素子分離部における前記トレンチゲート構造の深さが前記メインセル領域における前記トレンチゲート構造の深さ以下とされている、請求項1ないし8のいずれか1つに記載の炭化珪素半導体装置。 - トレンチゲート構造の縦型半導体素子がメインセル領域(Rm)およびセンスセル領域(Rs)を含むセル領域に形成され、前記メインセル領域と前記センスセル領域とが素子分離部(In)によって電気的に分離された炭化珪素半導体装置であって、
炭化珪素からなる第1導電型または第2導電型の基板(11)と、
前記基板の表面上に形成され、前記基板よりも低不純物濃度とされた第1導電型の第1不純物領域(12)と、を有し、
前記セル領域および前記素子分離部には、
前記第1不純物領域の上に形成された第1導電型の炭化珪素からなる電流分散層(32)と、
前記第1不純物領域の上に形成され、前記基板の面方向において前記電流分散層と交互に配置された第2導電型の炭化珪素からなる複数のディープ層(31)と、
前記電流分散層および前記ディープ層の上に形成され、前記ディープ層と繋がる第2導電型の炭化珪素からなるベース領域(18)と、
前記ベース領域よりも深く一方向を長手方向として形成されたトレンチ(21)の内壁面に形成されたゲート絶縁膜(22)と、前記トレンチ内において、前記ゲート絶縁膜の上に形成されたゲート電極(23)と、を有するトレンチゲート構造と、が備えられ、
前記メインセル領域および前記センスセル領域には、
前記ベース領域の表層部において前記トレンチゲート構造と接して形成され、前記第1不純物領域よりも高不純物濃度とされた第1導電型の炭化珪素からなる第2不純物領域(19)と、
前記メインセル領域と前記センスセル領域それぞれに分離して備えられ、前記メインセル領域の前記第2不純物領域と前記センスセル領域の前記第2不純物領域それぞれに電気的に接続されると共に前記ベース領域に電気的に接続される第1電極(24、24a、24b)と、
前記基板の裏面側に形成され、前記基板と電気的に接続される第2電極(26)と、が備えられることで、前記ゲート電極への電圧印加に基づいて前記第1電極と前記第2電極との間に電流を流す前記縦型半導体素子が構成され、
前記素子分離部では、前記ディープ層が前記トレンチゲート構造の両側に間隔(B3)離れて配置されており、該素子分離部における前記ディープ層の間隔が前記メインセル領域における前記ディープ層の間隔(B1)以下とされている、炭化珪素半導体装置。 - 前記素子分離部における前記電流分散層の第1導電型不純物濃度が前記メインセル領域における前記電流分散層の第1導電型不純物濃度以下とされている、請求項10に記載の炭化珪素半導体装置。
- 前記素子分離部における前記トレンチゲート構造の幅が前記メインセル領域における前記トレンチゲート構造の幅以下とされ、
前記素子分離部における前記トレンチゲート構造の深さが前記メインセル領域における前記トレンチゲート構造の深さ以下とされている、請求項10または11に記載の炭化珪素半導体装置。 - 前記素子分離部における前記ゲート電極は、前記メインセル領域および前記センスセル領域における前記ゲート電極と電気的に接続されている、請求項1ないし12のいずれか1つに記載の炭化珪素半導体装置。
- 前記素子分離部における前記ゲート電極は、前記トレンチの外部にも延設されており、断面T字型となっている、請求項1ないし13のいずれか1つに記載の炭化珪素半導体装置。
- 前記素子分離部は、前記センスセル領域を囲む多角形状とされていると共に、該多角形状の角部が円弧状とされており、
前記素子分離部と前記センスセル領域との間にも前記ベース領域が形成され、
さらに、前記素子分離部と前記センスセル領域との間に位置する前記ベース領域の表層部に、前記メインセル領域の前記第1電極もしくは前記センスセル領域の前記第1電極の一方に接続される第2導電型の引抜コンタクト層(40)が備えられている、請求項1ないし14のいずれか1つに記載の炭化珪素半導体装置。 - 前記引抜コンタクト層は、前記素子分離部の角部を覆うように形成されている、請求項15に記載の炭化珪素半導体装置。
- 前記引抜コンタクト層は、前記素子分離部のうち前記多角形状の各辺を構成する直線状の部分と前記角部を構成する円弧状の部分との境界位置と、前記センスセル領域における前記第2不純物領域とを最短距離で結ぶ直線(L1)を跨いで形成されている、請求項15または16に記載の炭化珪素半導体装置。
- 前記引抜コンタクト層は、前記素子分離部が構成する前記多角形状のすべての辺と前記センスセル領域との間に形成されている、請求項15ないし17のいずれか1つに記載の炭化珪素半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019224343A JP7425943B2 (ja) | 2019-12-12 | 2019-12-12 | 炭化珪素半導体装置 |
US17/117,413 US11538935B2 (en) | 2019-12-12 | 2020-12-10 | Silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019224343A JP7425943B2 (ja) | 2019-12-12 | 2019-12-12 | 炭化珪素半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021093481A true JP2021093481A (ja) | 2021-06-17 |
JP7425943B2 JP7425943B2 (ja) | 2024-02-01 |
Family
ID=76312749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019224343A Active JP7425943B2 (ja) | 2019-12-12 | 2019-12-12 | 炭化珪素半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11538935B2 (ja) |
JP (1) | JP7425943B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217419A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 半導体装置 |
JP2014150126A (ja) * | 2013-01-31 | 2014-08-21 | Denso Corp | 炭化珪素半導体装置 |
JP2018098324A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2018121020A (ja) * | 2017-01-27 | 2018-08-02 | 株式会社デンソー | 炭化珪素半導体装置 |
JP2019046908A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2091083A3 (en) * | 2008-02-13 | 2009-10-14 | Denso Corporation | Silicon carbide semiconductor device including a deep layer |
US7939882B2 (en) * | 2008-04-07 | 2011-05-10 | Alpha And Omega Semiconductor Incorporated | Integration of sense FET into discrete power MOSFET |
JP4640436B2 (ja) * | 2008-04-14 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP4640439B2 (ja) * | 2008-04-17 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置 |
US8164931B2 (en) * | 2008-08-19 | 2012-04-24 | Infineon Technologies Austria Ag | Rectifier circuit with a voltage sensor |
JP2012169384A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP5728992B2 (ja) | 2011-02-11 | 2015-06-03 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5758365B2 (ja) * | 2012-09-21 | 2015-08-05 | 株式会社東芝 | 電力用半導体素子 |
CN115483211A (zh) * | 2014-08-19 | 2022-12-16 | 维西埃-硅化物公司 | 电子电路 |
JP6428489B2 (ja) * | 2014-09-16 | 2018-11-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6565192B2 (ja) * | 2015-01-15 | 2019-08-28 | 富士電機株式会社 | 半導体装置 |
JP6805620B2 (ja) * | 2016-08-10 | 2020-12-23 | 富士電機株式会社 | 半導体装置 |
JP6722101B2 (ja) * | 2016-12-27 | 2020-07-15 | ルネサスエレクトロニクス株式会社 | 半導体装置および過電流保護装置 |
JP6693438B2 (ja) * | 2017-02-15 | 2020-05-13 | 株式会社デンソー | 半導体装置 |
GB2589373A (en) * | 2019-11-29 | 2021-06-02 | Mtal Gmbh | Semiconductor device monolithically integrated with a leakage current sense region |
-
2019
- 2019-12-12 JP JP2019224343A patent/JP7425943B2/ja active Active
-
2020
- 2020-12-10 US US17/117,413 patent/US11538935B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217419A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 半導体装置 |
JP2014150126A (ja) * | 2013-01-31 | 2014-08-21 | Denso Corp | 炭化珪素半導体装置 |
US20150333127A1 (en) * | 2013-01-31 | 2015-11-19 | Denso Corporation | Silicon carbide semiconductor device |
JP2018098324A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US20190288074A1 (en) * | 2016-12-12 | 2019-09-19 | Denso Corporation | Silicon carbide semiconductor device, and manufacturing method of the same |
JP2018121020A (ja) * | 2017-01-27 | 2018-08-02 | 株式会社デンソー | 炭化珪素半導体装置 |
US20190341484A1 (en) * | 2017-01-27 | 2019-11-07 | Denso Corporation | Silicon carbide semiconductor device |
JP2019046908A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US20200168732A1 (en) * | 2017-08-31 | 2020-05-28 | Denso Corporation | Silicon carbide semiconductor device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP7425943B2 (ja) | 2024-02-01 |
US11538935B2 (en) | 2022-12-27 |
US20210184031A1 (en) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6729523B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US8193564B2 (en) | Silicon carbide semiconductor device including deep layer | |
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
JP4416007B2 (ja) | 半導体装置 | |
JP5136674B2 (ja) | 半導体装置およびその製造方法 | |
US11769801B2 (en) | Silicon carbide semiconductor device with cell section and outer periphery section | |
JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
JP6696450B2 (ja) | 炭化珪素半導体装置 | |
US20140175459A1 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
WO2012108165A1 (en) | Silicon carbide semiconductor device | |
JP2011253837A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2019054087A (ja) | 半導体装置およびその製造方法 | |
JP2017152488A (ja) | 化合物半導体装置の製造方法および化合物半導体装置 | |
US20220059657A1 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP2019175930A (ja) | 半導体装置及びその製造方法 | |
JP2011243919A (ja) | 半導体装置およびその製造方法 | |
JP7425943B2 (ja) | 炭化珪素半導体装置 | |
JP2022083790A (ja) | 半導体装置 | |
US20240079492A1 (en) | Semiconductor device | |
JP2019165164A (ja) | 炭化珪素半導体装置およびその製造方法 | |
US11967634B2 (en) | Semiconductor device and method of manufacturing the same | |
JP7521553B2 (ja) | 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法 | |
JP2022182508A (ja) | 半導体装置 | |
JP5581977B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20201030 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7425943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |