JP2017504964A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017504964A5 JP2017504964A5 JP2016539924A JP2016539924A JP2017504964A5 JP 2017504964 A5 JP2017504964 A5 JP 2017504964A5 JP 2016539924 A JP2016539924 A JP 2016539924A JP 2016539924 A JP2016539924 A JP 2016539924A JP 2017504964 A5 JP2017504964 A5 JP 2017504964A5
- Authority
- JP
- Japan
- Prior art keywords
- termination
- trench
- guard ring
- substrate
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 16
- 239000004065 semiconductor Substances 0.000 claims 11
- 238000004519 manufacturing process Methods 0.000 claims 7
- 239000000463 material Substances 0.000 claims 5
- 210000000746 body regions Anatomy 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 claims 2
Claims (15)
- 半導体パワーデバイスを製造する方法であって、
前記半導体パワーデバイスは、
第1導電型のドリフト層を含む半導体基板(6)を備え、前記基板(6)は、アクティブセルエリア(3)と、基板エッジまでのエッジ終端エリア(4)とを有し、
前記方法は、
前記第1導電型と異なる第2導電型の複数の表面ガードリング(10)を形成する第1のステップを含み、前記複数の表面ガードリングは、前記エッジ終端エリア(4)の表面において互いに分離されており、
基板材料(6)を除去することにより、前記エッジ終端エリア(4)の表面から下方に延在する複数の終端トレンチ(40)を形成する第2のステップを含み、前記複数の終端トレンチ(40)は、各表面ガードリング(10)が、隣接する終端トレンチ(40)の、基板エッジに向かって前記終端トレンチ(40)の側のみに接し、かつ、前記ドリフト層が、前記終端トレンチ(40)の、アクティブセルエリア(3)に向かって前記終端トレンチ(40)の側に接するように、形成され、それにより、前記ドリフト層は前記複数の終端トレンチ(40)を分離し、
各終端トレンチ(40)の底部に隣接する基板材料内に前記第2導電型の埋込みガードリング(41)を形成する第3のステップと、
各終端トレンチ(40)を誘電材料または導電材料で充填する第4のステップとを含む、方法。 - 終端トレンチ(40)ごとに、各終端トレンチ(40)の一部および前記終端トレンチに接する表面ガードリング(10)の上に、フィールドプレート(11)を形成する第5のステップをさらに含む、請求項1に記載の方法。
- 前記第5のステップは、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在するフィールドプレート(11)を形成するステップをさらに含む、請求項2に記載の方法。
- 前記第1のステップを前記第2のステップよりも前に実行して、前記複数の終端トレンチ(40)各々について、前記第2のステップで除去された基板材料が、前記表面ガードリング(10)のうちの1つの一部を含むようにする、請求項1〜3のいずれか一項に記載の方法。
- 前記アクティブセルエリア(3)は、複数のトレンチ−ゲート装置セル(30、31、33)を含み、
前記第2のステップは、前記トレンチ−ゲート装置セル(30、31、33)のトレンチ(30)を、前記終端トレンチ(40)と同一の1つまたは複数の製造プロセス中に形成することを含む、請求項1〜4のいずれか一項に記載の方法。 - 前記アクティブセルエリア(3)は、複数のアクティブ装置セル(20、21、23、24)を含み、前記アクティブ装置セルは各々ボディ領域(20)を含み、
前記第1のステップは、前記アクティブ装置セル(20、21、23、24)の前記ボディ領域(20)を、前記表面ガードリング(10)と同一の1つまたは複数の製造プロセス中に形成することを含む、請求項1〜5のいずれか一項に記載の方法。 - 終端トレンチ(40)ごとに、各終端トレンチ(40)の一部および前記終端トレンチに接する表面ガードリング(10)の上に、フィールドプレート(11)を形成する第5のステップをさらに含み、
各アクティブ装置セル(20、21、23、24)は、ゲート接続(23)およびパワー接続(24)のうちの少なくとも一方を含み、
前記第5のステップは、前記ゲート接続(23)および前記パワー接続(24)のうちの少なくとも一方を、前記フィールドプレート(11)と同一の1つまたは複数の製造プロセス中に形成することを含む、請求項5または6に記載の方法。 - 終端トレンチ(40)ごとに、各終端トレンチ(40)の一部および前記終端トレンチに接する表面ガードリング(10)の上に、フィールドプレート(11)を形成する第5のステップをさらに含み、前記フィールドプレート(11)は、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在し、
各アクティブ装置セル(20、21、23、24)は、ゲート接続(23)およびパワー接続(24)のうちの少なくとも一方を含み、
前記第5のステップは、前記ゲート接続(23)および前記パワー接続(24)のうちの少なくとも一方を、前記フィールドプレート(11)と同一の1つまたは複数の製造プロセス中に形成することを含む、請求項5または6に記載の方法。 - 第1導電型のドリフト層を含む半導体基板(6)を備えた半導体パワー装置であって、前記基板(6)は、アクティブセルエリア(3)と、基板エッジまでのエッジ終端エリア(4)とを有し、
前記エッジ終端エリア(4)は、
前記第1導電型と異なる第2導電型の複数の表面ガードリング(10)を含み、前記複数の表面ガードリング(10)は、前記エッジ終端エリア(4)の表面に配置され、互いに分離されており、
前記エッジ終端エリア(4)の表面から下方に延在し、誘電材料または導電材料で充填された複数の終端トレンチ(40)を含み、各表面ガードリング(10)が、隣接する終端トレンチ(40)の、基板エッジに向かって前記終端トレンチ(40)の側のみに接し、かつ、前記ドリフト層が、前記終端トレンチ(40)の、アクティブセルエリア(3)に向かって前記終端トレンチ(40)の側に接し、それにより、前記ドリフト層は前記複数の終端トレンチ(40)を分離し、
複数の埋込みガードリング(41)を含み、各埋込みガードリング(41)は、前記基板(6)内において前記終端トレンチ(40)のうちの1つの底部に隣接するように配置されている、半導体パワー装置。 - 少なくとも1つのフィールドプレート(11)が、終端トレンチ(40)の一部および前記終端トレンチに接する表面ガードリング(10)の上に配置されている、請求項9に記載の半導体パワー装置。
- 前記少なくとも1つのフィールドプレート(11)は、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在する、請求項10に記載の半導体パワー装置。
- 前記アクティブセルエリア(3)は、複数のトレンチ−ゲート装置セル(30、31、33)を含み、
前記終端トレンチ(40)は、前記トレンチ−ゲート装置(30、31、33)のトレンチ−ゲートトレンチ(30)と同一の材料で充填されている、請求項9〜11のいずれか一項に記載の半導体パワー装置。 - 前記アクティブセルエリア(3)は、複数のアクティブ装置セル(20、21、23、24)を含み、前記アクティブ装置セルは各々、第2導電型のボディ領域(20)を含み、
前記表面ガードリング(10)のドーピング濃度プロファイルは、前記アクティブ装置セル(20、21、23、24)の前記ボディ領域(20)と同一である、請求項9〜12のいずれか一項に記載の半導体パワー装置。 - 少なくとも1つのフィールドプレート(11)が終端トレンチ(40)および前記終端トレンチに接する表面ガードリング(10)の上に配置されており、
各アクティブ装置セル(20、21、23、24)は、ゲート接続(23)およびパワー接続(24)のうちの少なくとも一方を含み、
前記終端トレンチ(40)および表面ガードリングフィールドプレート(11)は、前記アクティブ装置セル(20、21、23、24)の前記ゲート接続(23)および前記パワー接続(24)のうちの少なくとも一方と同一の材料を含む、請求項13に記載の半導体パワー装置。 - 前記少なくとも1つのフィールドプレート(11)は、前記ドリフト層の表面上において、前記表面ガードリングを超えるように基板エッジの側に延在している、請求項14に記載の半導体パワー装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13197534.4 | 2013-12-16 | ||
EP13197534 | 2013-12-16 | ||
PCT/EP2014/076443 WO2015090971A1 (en) | 2013-12-16 | 2014-12-03 | Edge termination for semiconductor devices and corresponding fabrication method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017504964A JP2017504964A (ja) | 2017-02-09 |
JP2017504964A5 true JP2017504964A5 (ja) | 2018-01-18 |
JP6576926B2 JP6576926B2 (ja) | 2019-09-18 |
Family
ID=49765396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016539924A Active JP6576926B2 (ja) | 2013-12-16 | 2014-12-03 | 半導体装置のエッジ終端および対応する製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9859360B2 (ja) |
EP (1) | EP3084833B1 (ja) |
JP (1) | JP6576926B2 (ja) |
CN (1) | CN105814690B (ja) |
WO (1) | WO2015090971A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015212464B4 (de) * | 2015-07-03 | 2019-05-23 | Infineon Technologies Ag | Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung |
US10998443B2 (en) | 2016-04-15 | 2021-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epi block structure in semiconductor product providing high breakdown voltage |
WO2018095870A1 (en) * | 2016-11-24 | 2018-05-31 | Abb Schweiz Ag | Power semiconductor device with floating field ring termination |
US10312710B1 (en) * | 2017-01-31 | 2019-06-04 | The United States Of America, As Represented By The Secretary Of The Navy | Energy recovery pulse forming network |
CN108461541A (zh) * | 2017-02-17 | 2018-08-28 | 中芯国际集成电路制造(上海)有限公司 | Igbt的终端结构、igbt器件及其制造方法 |
CN108054196B (zh) * | 2017-12-08 | 2020-09-04 | 南京溧水高新创业投资管理有限公司 | 半导体功率器件的终端结构及其制作方法 |
DE102019103899A1 (de) * | 2019-02-15 | 2020-08-20 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements |
CN111293172B (zh) * | 2020-02-19 | 2023-10-10 | 北京工业大学 | 一种逆阻igbt的终端结构 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10014660C2 (de) * | 2000-03-24 | 2002-08-29 | Infineon Technologies Ag | Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode |
JP2007109712A (ja) * | 2005-10-11 | 2007-04-26 | Shindengen Electric Mfg Co Ltd | トランジスタ、ダイオード |
JP4735235B2 (ja) * | 2005-12-19 | 2011-07-27 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP5188037B2 (ja) * | 2006-06-20 | 2013-04-24 | 株式会社東芝 | 半導体装置 |
DE102006036347B4 (de) * | 2006-08-03 | 2012-01-12 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einer platzsparenden Randstruktur |
JP2009088345A (ja) * | 2007-10-01 | 2009-04-23 | Toshiba Corp | 半導体装置 |
WO2011013379A1 (en) * | 2009-07-31 | 2011-02-03 | Fuji Electric Systems Co., Ltd. | Semiconductor apparatus |
CN101969068A (zh) * | 2010-08-06 | 2011-02-09 | 浙江大学 | 一种高压功率半导体器件的边缘终端结构 |
US8680613B2 (en) * | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
US8785279B2 (en) * | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
CN103165604B (zh) * | 2011-12-19 | 2016-11-09 | 英飞凌科技奥地利有限公司 | 具有节省空间的边缘结构的半导体部件 |
CN103715232B (zh) * | 2012-09-28 | 2017-10-10 | 中国科学院微电子研究所 | 用于半导体功率器件的沟槽式终端及其制备方法 |
-
2014
- 2014-12-03 CN CN201480068737.5A patent/CN105814690B/zh active Active
- 2014-12-03 WO PCT/EP2014/076443 patent/WO2015090971A1/en active Application Filing
- 2014-12-03 EP EP14808949.3A patent/EP3084833B1/en active Active
- 2014-12-03 JP JP2016539924A patent/JP6576926B2/ja active Active
-
2016
- 2016-06-16 US US15/184,261 patent/US9859360B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017504964A5 (ja) | ||
SG10201805060XA (en) | Semiconductor device and method of manufacturing the same | |
EP2755237A3 (en) | Trench MOS gate semiconductor device and method of fabricating the same | |
JP2012009522A5 (ja) | ||
JP2017139499A5 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
KR102156130B1 (ko) | 반도체 소자 형성 방법 | |
JP2010147477A5 (ja) | ||
JP2016541114A5 (ja) | 半導体構造、集積回路構造、及びそれらの製造方法 | |
JP2016536781A5 (ja) | ||
JP2016029710A5 (ja) | 半導体装置およびその製造方法 | |
JP2012015500A5 (ja) | ||
JP2015513798A5 (ja) | ||
GB2524677A (en) | Deep gate-all-around semiconductor device having germanium or group III-V active layer | |
JP2015153787A5 (ja) | ||
JP2019046908A5 (ja) | ||
JP2015073095A5 (ja) | ||
JP2018098324A5 (ja) | ||
JP2014518016A5 (ja) | ||
EP3018719A3 (en) | Solar cell and method for manufacturing the same | |
JP2013508981A5 (ja) | ||
JP2019054087A5 (ja) | ||
JP2016528730A5 (ja) | ||
TWI539577B (zh) | 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術 | |
JP2019046909A5 (ja) | ||
JP2012064849A5 (ja) |