DE10014660C2 - Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode - Google Patents

Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode

Info

Publication number
DE10014660C2
DE10014660C2 DE10014660A DE10014660A DE10014660C2 DE 10014660 C2 DE10014660 C2 DE 10014660C2 DE 10014660 A DE10014660 A DE 10014660A DE 10014660 A DE10014660 A DE 10014660A DE 10014660 C2 DE10014660 C2 DE 10014660C2
Authority
DE
Germany
Prior art keywords
semiconductor arrangement
cavity
arrangement according
trench
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10014660A
Other languages
English (en)
Other versions
DE10014660A1 (de
Inventor
Wolfgang Werner
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10014660A priority Critical patent/DE10014660C2/de
Priority to US09/817,579 priority patent/US6498382B2/en
Publication of DE10014660A1 publication Critical patent/DE10014660A1/de
Application granted granted Critical
Publication of DE10014660C2 publication Critical patent/DE10014660C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Description

Die vorliegende Erfindung betrifft eine Halbleiteranordnung mit wenigstens zwei starren Elektroden, die elektrisch von­ einander durch eine Isoliereinrichtung aus mindestens einer Isolier- bzw. Halteschicht und/oder einem pn-Übergang ge­ trennt sind, wobei die Isoliereinrichtung zusätzlich wenig­ stens einen Hohlraum enthält.
Unter "starren" Elektroden sollen solche Elektroden verstan­ den werden, wie sie üblicherweise in Halbleiteranordnungen verwendet werden und beispielsweise aus Metall, polykristal­ linem Silizium, usw. bestehen. Membranelektroden, wie sie in Druckaufnehmern oder auch Tintenstrahldruckern eingesetzt werden, sind dagegen keine starren Elektroden.
Unter Halbleiter sind alle üblichen halbleitenden Materiali­ en, wie Silizium, Siliziumcarbid, AIIIBV usw. zu verstehen.
Eine Halbleiteranordnung der eingangs genannten Art is aus DE 197 48 523 A1 bekannt. Weiterhin ist in JP 11-17166 (A) eine Halbleiteranordnung beschrieben, bei der eine durch ei­ nen Spacer gebildete Isoliereinrichtung eines Feldeffekt­ transistors zusätzlich einen Hohlraum zwischen der Gateelek­ trode und dem Spacer bzw. zwischen dem Halbleitersubstrat und dem Spacer hat. Schließlich ist aus DE 196 50 599 A1 ein IGBT mit Trenchstruktur bekannt, bei dem zwei starre Elek­ troden voneinander durch einen pn-Übergang elektrisch ge­ trennt sind.
Bekanntlich gibt es auch Hochvolt-DMOS-Transistoren für Spannungen über 200 V, bei denen durch Einführung einer Trench- bzw. Grabenelektrode zwischen Bodygebieten der Einschaltwiderstand um einen Faktor 2 . . . 3 reduziert ist. Durch die Trenchelektrode zwischen den Bodygebieten des Zel­ lenfeldes von DMOS-Transistoren wird der bei großen Durch­ bruchspannungen über 200 V dominierende Epitaxieanteil am Widerstand der eine DMOS-Zelle bildenden DMOS-Transistoren entscheidend reduziert, so daß die angegebene Verringerung des Einschaltwiderstandes erreicht werden kann.
In einer solchen DMOS-Zelle ist das durch die Trenchelektro­ den zwischen den Bodygebieten gebildete Trenchsystem so auf­ gebaut, daß die Trenchelektroden mit Gate oder gegebenen­ falls auch Source der DMOS-Transistoren verbunden und von der Driftstrecke dieser DMOS-Transistoren durch eine Iso­ liereinrichtung getrennt sind. Die Driftstrecke besteht ge­ wöhnlich aus einer n-leitenden epitaktischen Silizium­ schicht, in welche Trenches zwischen den Bodygebieten der Transistoren eingebracht sind. Diese Trenches sind mit Elek­ troden aus beispielsweise n+-leitendem polykristallinem Sili­ zium in ihrem Kern und einem dieses polykristalline Silizium umgebenden Isoliereinrichtung aus beispielsweise Siliziumdi­ oxid gefüllt. Für dieses Siliziumdioxid sind für auf etwa 600 V ausgelegte Transistoren Schichtdicken in der Größen­ ordnung von 5 bis 10 µm erforderlich, was aufgrund der un­ terschiedlichen Wärmeausdehnungskoeffizienten von Silizium und Siliziumdioxid zu Kristallfehlern führen kann.
Es ist Aufgabe der vorliegenden Erfindung, eine Halblei­ teranordnung der eingangs genannten Art so zu verbessern, daß bei dieser eine weitere Erhöhung der Dotierung der Driftstrecke bei gleichbleibender Spannungsfestigkeit mög­ lich ist und durch unterschiedliche Wärmeausdehnungskoeffi­ zienten hervorgerufene Probleme vermieden werden können, wo­ bei diese Halbleiteranordnung mit geringem Aufwand herstell­ bar sein und sich durch einen verringerten Einschaltwider­ stand auszeichnen soll.
Diese Aufgabe wird bei einer Halbleiteranordnung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Der Hohlraum kann beispielsweise mit Wasserstoff gasgefüllt oder aber auch evakuiert sein. Selbstverständlich sind auch andere Gasfüllungen möglich.
Die vorliegende Erfindung beschreitet insgesamt einen vom bisherigen Stand der Technik abweichenden Weg: anstelle von Siliziumdioxid und/oder Siliziumnitrid als üblicher Iso­ liereinrichtung wird ein gasgefüllter oder evakuierter Hohl­ raum verwendet, welcher die Trenchelektrode umgibt. Ein sol­ cher Hohlraum weist gegenüber üblichen Isolatoren ganz ent­ scheidende und wesentliche Vorteile auf:
  • a) Die relative Dielektrizitätskonstante eines Hohlraumes (ε = 1) ist wesentlich niedriger als die relative Dielektri­ zitätskonstante von beispielsweise Siliziumdioxid (ε = 4). Dadurch ist das Verhältnis der Dielektrizitätskon­ stante von Silizium (ε = 12) zur Dielektrizitätskonstante des Hohlraumes um einen Faktor 4 größer als das Verhält­ nis der Dielektrizitätskonstante von Silizium zur Dielek­ trizitätskonstante von Siliziumdioxid. Aufgrund dieses wesentlich größeren Verhältnisses der Dielektrizitätskon­ stanten von Silizium und dem Hohlraum läßt sich in der Halbleiteranordnung, wie beispielsweise einem Hochvolt- DMOS-Transistor für Spannungen über 200 V, eine idealer­ weise nahezu konstante Feldstärke in der Driftstrecke aufbauen. Infolge dieser konstanten Feldstärke kann die Länge der Driftstrecke reduziert werden. Die verringerte Länge der Driftstrecke und die durch die Trenchelektrode erzielte Ladungs-Kompensationswirkung führen zu einer er­ heblichen Verminderung des Einschaltwiderstandes Ron.
  • b) Die Problematik von durch unterschiedliche Wärmeausdeh­ nungskoeffizienten von Silizium und Siliziumdioxid und/oder Siliziumnitrid bedingten Kristallfehlern wird vollständig vermieden.
  • c) Mittels der üblichen Möglichkeiten der Oberflächen-Mikro­ mechanik lassen sich Hohlraum-Trenchstrukturen mit einer durch einen Hohlraum isolierten Trenchelektrode relativ einfach und ohne großen Aufwand realisieren.
Ein Hohlraum nutzt, wie noch weiter unten näher erläutert werden wird, in vorteilhafter Weise das Paschengesetz aus: nach diesem nimmt die Durchbruchspannung mit kleiner werden­ den Abmessungen des Hohlraumes wieder zu, da bei diesen Ab­ ständen keine Stoßionisation mehr eintreten kann. So werden für Abmessungen in der Größenordnung von 1 µm Durchbruch­ spannungen von etwa 6 kV erreicht.
Die mechanische Festigkeit der Trenchelektrode in einem Hohlraum ist vollkommen unproblematisch: ein Balken aus po­ lykristallinem Silizium mit einer Länge von beispielsweise 30 µm und einer Querschnittsfläche von 1 × 1 µm2 weist eine Resonanzfrequenz von etwa 1,5 MHz auf. Diese Frequenz liegt deutlich über der Frequenz von Schaltnetzteilen, die bis zu 100 kHz betragen kann. Eine Durchbiegung eines solchen Bal­ kens um 1 µm erfordert am Ende des Balkens eine Biegekraft von etwa 1,5 µN. Die dabei auftretende Zugspannung beträgt aber lediglich etwa 10% der Bruchspannung des Balkens. Die resultierende elektrische Anziehungskraft zwischen der Trenchelektrode und dem diese über den Hohlraum umgebenden Halbleitergebiet, insbesondere einer n-leitenden epitaktischen Schicht, ist aufgrund des symmetrischen Aufbaues, bei dem das Halbleitergebiet die Trenchelektrode über deren ge­ samten Umfang umgibt, praktisch gleich Null. Erst bei bei­ spielsweise durch Unsymmetrien im geometrischen Aufbau be­ dingten Spannungsdifferenzen von etwa 100 V zwischen der einen Seite und der anderen Seite der Trenchelektrode würde eine vergleichbare Kraft von 1,3 µN auftreten. Ein solcher unsymmetrischer Aufbau liegt aber in der Praxis nicht vor.
Zur Absättigung von Grenzflächenzuständen kann der Hohlraum an seinen Wänden mit einer dünnen Siliziumdioxidschicht ganz oder teilweise belegt sein.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 den Verlauf der Durchschlagsspannung UD (kV) in Abhängigkeit von der Abmessung rD (m) eines Hohl­ raumes,
Fig. 2 einen Schnitt durch eine DMOS-Transistorzelle als einem Ausführungsbeispiel der Erfindung,
Fig. 3 einen Schnitt durch einen Randabschluß einer Zel­ lenanordnung, und
Fig. 4 einen Schnitt durch einen nicht erfindungsgemäßen MOS-Transistor.
Fig. 1 zeigt den Verlauf der Durchschlagsspannung UD eines Hohlraumes in Abhängigkeit von dessen Durchmesser rD bei ei­ nem Luftdruck p = 105 Pa. Wie aus der dargestellten Kurve für die Durchschlagsfeldstärke ED zu ersehen ist, nimmt die Durchbruchspannung UD unterhalb von Abmessungen von etwa 10 µm wieder zu und liegt bei Abmessungen von etwa 1 µm in der Größenordnung von 6 kV. Diese durch unterhalb von etwa 10 µm nicht mehr auftretende Stoßionisation bedingte Zunahme der Durchbruchspannung wird durch das bereits erwähnte Paschen­ gesetz beschrieben.
Die vorliegende Erfindung nutzt nun in vorteilhafter Weise das Paschengesetz aus: als Isoliereinrichtung von Trenche­ lektroden wird ein Hohlraum verwendet. Eine solche Trenche­ lektrode bewirkt in dem sie umgebenden Halbleiterkörper eine Ladungskompensation, so daß in diesem die Dotierung höher gemacht werden kann, was wiederum zu einer Verringerung des Einschaltwiderstandes führt. Bei Bedarf können dabei selbst­ verständlich auch mehrere solche Hohlräume zur Anwendung ge­ langen.
Fig. 2 zeigt als ein Ausführungsbeispiel der Erfindung einen schematischen Schnitt durch eine DMOS-Transistorzelle.
Auf einem n+-leitenden Siliziumsubstrat 1, das mit einer Drainelektrode D verbunden ist, befindet sich eine n--leiten­ de epitaktische Siliziumschicht 2, in welche eine p-leitende Bodyzone 3 und eine n+-leitende Sourcezone 4 eingebracht sind. Die Sourcezone 4 und die Bodyzone 3 sind mit einer Sourceelektrode S kontaktiert, während in einem nicht ge­ zeigten Isolator oberhalb der Bodyzone 3 eine Gateelektrode G vorgesehen ist.
Im dargestellten Ausführungsbeispiel ist im Bereich der Bo­ dyzone 3 ein Trench 5 mit einer Trenchelektrode 6 angeord­ net, welche mit der Sourceelektrode S verbunden ist. Die Trenchelektrode 6 ist von einem Hohlraum 7 als einer Iso­ liereinrichtung umgeben.
Zur Absättigung von Grenzflächenzuständen können die Wände des Hohlraumes 7 noch ganz oder teilweise mit einer dünnen Siliziumschicht 14 belegt sein.
Die Trenches 5 mit der Trenchelektrode 6 und dem Hohlraum 7 können auch außerhalb der Bodyzone 3 zwischen einzelnen Bo­ dyzonen angeordnet sein.
Die Trenchelektroden 6 sind hier durch den pn-Übergang zwi­ schen der Bodyzone 3 und der Siliziumschicht 2 elektrisch von letzterer getrennt.
Fig. 3 zeigt einen Randabschluß für eine erfindungsgemäße Halbleiteranordnung. Mit einem solchen Randabschluß läßt sich beispielsweise ein 600 V-Transistor mit hoher Dotierung der epitaktischen Schicht realisieren. Bei einer am linken Rand von Fig. 3 dargestellten Transistorzelle a, die ledig­ lich die Bodyzone 3 hat, handelt es sich um eine inaktive Randzelle.
Als Randabschluß sind Trenches 5 eingebracht, in welchen die Trenchelektroden 6, durch einen Hohlraum 7 isoliert, gelegen sind. Da das polykristalline Silizium der Trenchelektroden 6 vorzugsweise mit dem Silizium der epitaktischen Schicht 2 in Kontakt steht, muß für den Randabschluß eine Auflagefläche des polykristallinen Siliziums durch einen pn-Übergang 8 isoliert werden. Das heißt, es wird ein p-leitendes Gebiet 9 im oberen Bereich des Trenches 5 des Randabschlusses ange­ bracht.
Um ein Punchen durch ein Anstoßen der Raumladungszone an dem im mesaförmigen Gebiet der epitaktischen Siliziumschicht 2 angrenzenden "Balken" der Trenchelektrode aus polykristalli­ nem Silizium zu verhindern, kann dieser "Balken" durch ein n+-dotiertes Gebiet 10 abgeschirmt werden. Die Durchbruch­ spannung des so gebildeten lateralen pn-Überganges 8 und da­ mit die Spannung zwischen zwei benachbarten Trenches 5 kann über den Abstand zwischen dem p-leitenden Gebiet 9 und dem n+-leitenden Gebiet 10 eingestellt werden. Das n+-leitende Gebiet 10 kann auch in einem sich über dem ganzen mesaförmi­ gen Bereich der n-leitenden Siliziumschicht 2 erstreckenden p-leitenden Gebiet eingebettet sein.
Durch die Reihenschaltung mehrerer pn-Dioden (vgl. den pn- Übergang 8) in den benachbarten mesaförmigen Gebieten wird so ein Spannungsteiler mit sehr kleinem Leckstrom reali­ siert, der für eine definierte Spannung an den "Balken" der Trenchelektroden aus polykristallinem Silizium in den Tren­ ches 5 sorgt.
Es kann also eine Vielzahl einzelner Abschlußzellen b vorge­ sehen werden.
Die Breite der mesaförmigen Gebiete der epitaktischen Sili­ ziumschicht 2 kann zum Chiprand hin zunehmen. Zunächst soll­ te die Breite aber ähnlich zu der Breite der Zellen selbst sein.
Gegebenenfalls ist es möglich, zwischen zwei Trenchelektro­ den des Randabschlusses ein definiertes Potential mittels eines externen Spannungsteilers zwischen Source S und Drain D zu legen. Ein solcher Spannungsteiler kann durch hochohmi­ ge Widerstände oder Zenerdioden realisiert werden. Diese hochohmigen Widerstände oder Zenerdioden können im polykri­ stallinen Silizium der Halbleiteranordnung selbst realisiert werden.
Fig. 3 zeigt zusätzlich noch eine Feldoxidschicht 11, eine Borphosphorsilikatglasschicht 12 und Aluminium-Metallisie­ rungen 13 für die Sourceelektrode S und die Trenchelektroden 6.
Fig. 4 zeigt einen nicht erfindungsgemäßen MOS-Transistor mit einer n+-leitenden Sourcezone 4 und einer n+-leitenden Drainzone 15, die in ei­ nem p-leitenden Halbleitergebiet 16 liegen. Eine Gateelek­ trode G liegt an ihrem Umfang auf einer Siliziumdioxid­ schicht 17 als Isolier- und Halteschicht auf und ist durch einen Hohlraum 7, der evakuiert oder mit Gas gefüllt sein kann, vom Halbleitergebiet 16 getrennt. Auf dem Halbleiter­ gebiet 16 kann sich noch eine dünne Siliziumdioxidschicht 14 zur Absättigung von Grenzflächenzuständen befinden. Außerdem ist noch eine Borphosphorsilikatglasschicht 12 gezeigt, in die die Gateelektrode G eingebettet ist.
Die erfindungsgemäße Halbleiteranordnung wurde oben anhand einer DMOS-Transistorzelle erläutert. Die Erfindung ist selbstverständlich nicht auf eine DMOS-Transistorzelle be­ schränkt, sondern kann in vorteilhafter Weise auch auf ande­ re Halbleiterbauelemente angewandt werden. Beispiele hierfür sind allgemein Gatedielektrika, Metallisolierungsdielektrika und sonstige Isolationen in MOS-Transistoren, IGBT-Zellen, Dioden usw.
Die in den obigen Ausführungsbeispielen angegebenen Leitung­ stypen können selbstverständlich jeweils auch umgekehrt wer­ den. In diesem Fall ist also das Siliziumsubstrat 1 p+-lei­ tend, während das Bodygebiet 3 n-leitend ist.

Claims (11)

1. Halbleiteranordnung mit wenigstens zwei starren Elektro­ den (6), die elektrisch voneinander durch eine Isolier­ einrichtung aus mindestens einer Isolier- bzw. Halte­ schicht und/oder einem pn-Übergang getrennt sind, wobei die Isoliereinrichtung zusätzlich wenigstens einen Hohl­ raum (7) enthält, dadurch gekennzeichnet, daß mindestens eine der Elektroden (6) eine zur Reduzierung des Einschaltwiderstandes der Halbleiteranordnung zwi­ schen Bodygebieten (3) eingeführte Trenchelektrode (6) ist, die elektrisch mit einer aktiven Zone (4) der Halb­ leiteranordnung verbunden und von einer Driftstrecke der Halbleiteranordnung durch den Hohlraum (7) getrennt ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß in einem Randabschluß die Trenchelektrode (6) mit ihrer Auflagefläche durch einen pn-Übergang (8) isoliert ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in einem Randabschluß die Trenchelektrode (6) durch ein hochdotiertes Gebiet (10) des gleichen Leitungstyps wie die Driftstrecke abgeschirmt ist.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in einem Randabschluß der Abstand zwischen Trenchelektro­ den (6) zum Rand hin größer wird.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Trenchelektroden (6) zwischen benachbarten Bodygebie­ ten (3) liegen.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Trenchelektroden durch Bodygebiete (3) geführt sind.
7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in einem Randabschluß eine Vielzahl von durch einen Hohl­ raum (7) isolierten Trenchelektroden (6) vorgesehen ist.
8. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Hohlraum (7) gasgefüllt oder evakuiert ist.
9. Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß wenigstens eine der Elektroden (6) aus polykristallinem Silizium besteht.
10. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß der Hohlraum (7) mit Wasserstoff gefüllt ist.
11. Halbleiteranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Hohlraum (7) an seinen Wänden wenigstens teilweise mit einer dünnen Siliziumdioxidschicht (14) versehen ist.
DE10014660A 2000-03-24 2000-03-24 Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode Expired - Fee Related DE10014660C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10014660A DE10014660C2 (de) 2000-03-24 2000-03-24 Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
US09/817,579 US6498382B2 (en) 2000-03-24 2001-03-26 Semiconductor configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10014660A DE10014660C2 (de) 2000-03-24 2000-03-24 Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode

Publications (2)

Publication Number Publication Date
DE10014660A1 DE10014660A1 (de) 2001-10-11
DE10014660C2 true DE10014660C2 (de) 2002-08-29

Family

ID=7636193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10014660A Expired - Fee Related DE10014660C2 (de) 2000-03-24 2000-03-24 Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode

Country Status (2)

Country Link
US (1) US6498382B2 (de)
DE (1) DE10014660C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor
DE102004047772A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Lateraler Halbleitertransistor
DE102005041322A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung
DE102005041257A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041358A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102004041892B4 (de) 2004-08-30 2018-08-16 Infineon Technologies Ag Trenchtransistor

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127885B4 (de) * 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
DE10153315B4 (de) * 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
CN100472801C (zh) * 2003-04-10 2009-03-25 印芬龙科技股份有限公司 制造双极型半导体元件的方法和相应的双极型半导体元件
GB0326030D0 (en) * 2003-11-06 2003-12-10 Koninkl Philips Electronics Nv Insulated gate field effect transistor
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
KR100641555B1 (ko) * 2004-12-30 2006-10-31 동부일렉트로닉스 주식회사 트랜치 소스 구조를 갖는 수평형 디모스 트랜지스터
US7482220B2 (en) 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US9431490B2 (en) * 2013-08-09 2016-08-30 Infineon Technologies Austria Ag Power semiconductor device and method
CN104518021A (zh) * 2013-09-26 2015-04-15 无锡华润华晶微电子有限公司 一种vdmos器件元胞结构及其制作方法
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits
EP3084833B1 (de) * 2013-12-16 2017-09-13 ABB Schweiz AG Randabschluss für halbleiteranordnungen und entsprechendes herstellungsverfahren
US9691864B1 (en) 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
DE102016108949B4 (de) * 2016-05-13 2023-02-09 Infineon Technologies Austria Ag Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
EP3621116B1 (de) 2018-09-06 2022-11-02 Infineon Technologies Austria AG Halbleiterbauelement und dessen herstellungsverfahren
US11908928B2 (en) 2021-11-24 2024-02-20 Infineon Technologies Austria Ag Field plate anchoring structure for trench-based semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117166A (ja) * 1987-10-30 1989-05-10 Ricoh Co Ltd 排紙装置
DE19650599A1 (de) * 1996-12-06 1998-06-10 Semikron Elektronik Gmbh IGBT mit Trench- Gate- Struktur
DE19748523A1 (de) * 1997-11-03 1999-05-12 Siemens Ag Halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2717308B1 (fr) * 1994-03-14 1996-07-26 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions dans des circuits intégrés.
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
JP3325736B2 (ja) * 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
DE69602114T2 (de) * 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US5986304A (en) * 1997-01-13 1999-11-16 Megamos Corporation Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
JPH1117166A (ja) 1997-06-23 1999-01-22 Nec Corp 半導体装置の製造方法
US5981999A (en) * 1999-01-07 1999-11-09 Industrial Technology Research Institute Power trench DMOS with large active cell density

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117166A (ja) * 1987-10-30 1989-05-10 Ricoh Co Ltd 排紙装置
DE19650599A1 (de) * 1996-12-06 1998-06-10 Semikron Elektronik Gmbh IGBT mit Trench- Gate- Struktur
DE19748523A1 (de) * 1997-11-03 1999-05-12 Siemens Ag Halbleiterbauelement

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10317383B4 (de) * 2003-04-15 2008-10-16 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor
DE102004041892B4 (de) 2004-08-30 2018-08-16 Infineon Technologies Ag Trenchtransistor
DE102004047772A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Lateraler Halbleitertransistor
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
US7893486B2 (en) 2005-08-31 2011-02-22 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US7465987B2 (en) 2005-08-31 2008-12-16 Infineon Technologies Austria Ag Field electrode trench transistor structure with voltage divider
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041358A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US8334564B2 (en) 2005-08-31 2012-12-18 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US8759905B2 (en) 2005-08-31 2014-06-24 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US9171841B2 (en) 2005-08-31 2015-10-27 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US9373700B2 (en) 2005-08-31 2016-06-21 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
DE102005041322B4 (de) * 2005-08-31 2017-03-16 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005041257A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041322A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung

Also Published As

Publication number Publication date
DE10014660A1 (de) 2001-10-11
US20010035561A1 (en) 2001-11-01
US6498382B2 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
DE10014660C2 (de) Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
DE3122768C2 (de)
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE19854915C2 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE60222099T2 (de) Halbleiteranordnungen mit feldformungsgebieten
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102005046427B4 (de) Leistungstransistor mit parallelgeschalteten Nanodrähten
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE102006056139A1 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102007053104A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005043916B3 (de) Leistungshalbleiterbauelement mit einer Feldelektrode und Verfahren zu dessen Herstellung
DE19923466A1 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE102012108142B4 (de) MOS-Transistor
DE10122846C2 (de) Halbleiterbauelement mit hochspannungstauglichem Randabschluss
WO2007144416A1 (de) Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf
DE10005772B4 (de) Trench-MOSFET
DD147897A5 (de) Dielektrisch isolierter hochspannungs-festkoerperschalter
DE19535783A1 (de) Laterale Halbleitervorrichtung und Verfahren zum Betrieb dieser Vorrichtungen
DE102004005775A1 (de) Halbleiterbauelement
DE19755868C1 (de) Hochvolt-SOI-Dünnfilmtransistor
DE102006014580B4 (de) Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee