JP6409681B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6409681B2 JP6409681B2 JP2015110269A JP2015110269A JP6409681B2 JP 6409681 B2 JP6409681 B2 JP 6409681B2 JP 2015110269 A JP2015110269 A JP 2015110269A JP 2015110269 A JP2015110269 A JP 2015110269A JP 6409681 B2 JP6409681 B2 JP 6409681B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- guard ring
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims description 218
- 239000012535 impurity Substances 0.000 claims description 53
- 230000002093 peripheral effect Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 37
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 36
- 230000005684 electric field Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Description
本発明の第1実施形態について説明する。ここではトレンチゲート構造のMOSFETとして反転型のMOSFETが形成されたSiC半導体装置を例に挙げて説明する。
まず、半導体基板として、n型不純物濃度が例えば6.0×1018/cm3とされ、厚さが300μmのSiCからなるn+型基板1を用意する。このn+型基板1の主表面上に、例えばn型不純物濃度が1.0×1016/cm3で厚さ9μmのSiCからなる下層部2aをエピタキシャル成長させる。
次に、下層部2aの表面上に、下層部2aよりも高濃度、例えばn型不純物濃度が2.0〜3.0×1016/cm3で厚さ2.4μmのSiCからなる上層部2bをエピタキシャル成長させる。
上層部2bの上に例えば2μm程度の膜厚の酸化膜40を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜40をパターニングして酸化膜40のうちのp型ディープ層5のトレンチ5cおよびp型ガードリング層21のトレンチ21cの形成予定領域を開口させる。そして、パターニング後の酸化膜40をマスクとして用いて、上層部2aをRIE(Reactive Ion Etching)などによって異方性エッチングし、例えば幅0.7μm、深さ2.1μmのトレンチ5c、21cを形成する。
酸化膜40をマスクとしたままAlなどのp型不純物のイオン注入を深さ方向において多段階に行ったのち熱処理することで、p型不純物濃度が例えば1.5〜2.0×1017/cm3、厚さ(深さ)0.9μm程度の下部ディープ層5bおよび下部ガードリング21bを形成する。
酸化膜40を除去した後、p型不純物濃度が例えば6.0×1017/cm3のp型層41を成膜する。このとき、埋込エピにより、トレンチ5c、21c内にもp型層41が埋め込まれることになるが、トレンチ5c、21cを同じ幅で形成していることから、p型層41の表面に形状異常が発生したり凹凸が発生することを抑制できる。したがって、p型層41の表面は凹凸が無い平坦な形状となる。
ドライエッチングによってp型層41のうち上層部2bの表面より上に形成された部分がなくなるようにエッチバックする。具体的には、上層部2bが1.9μm程度残るようにオーバエッチングを行う。これにより、上部ディープ層5aや上部ガードリング21aが形成される。このとき、上記したように、p型層41の表面が凹凸の無い平坦な形状となっていることから、上部ディープ層5aや上部ガードリング21aおよびn型ドリフト層2の表面は平坦な状態となる。したがって、この後にトレンチゲート構造を形成するための各種プロセスを行ったときに、所望のゲート形状を得ることが可能となる。
上部ディープ層5aや上部ガードリング21aおよび上層部2bの上にマスクとして例えば酸化膜42を成膜したのち、フォトエッチング工程を経て、酸化膜42をパターニングし、p+型連結層30の形成予定領域において開口させる。そして、酸化膜42をマスクとしてAlなどのp型不純物のイオン注入を行うことで、p型不純物濃度が例えば1.0×1018/cm3、厚さ(深さ)0.9μm程度のp+型連結層30を形成する。
酸化膜42を除去した後、p型不純物濃度が例えば2.0×1017/cm3、厚さ0.5μm程度のp型ベース領域3と、表層部におけるn型不純物濃度が例えば8.0×1018/cm3、厚さ0.4μm程度のn+型ソース領域4を連続してエピタキシャル成長させる。
n+型ソース領域4の上にマスクとして例えば酸化膜43を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜43をパターニングして酸化膜43のうちのゲートトレンチ6および凹部20の形成予定領域を開口させる。そして、パターニング後の酸化膜43をマスクとして用いて、n+型ソース領域4やp型ベース領域3およびn型ドリフト層2の一部をRIEなどによって異方性エッチングし、ゲートトレンチ6および凹部20を同時に形成する。
酸化膜43を除去した後、ゲートトレンチ6および凹部20内を含めてn+型ソース領域4の上に再びマスクとして例えば酸化膜44を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜44をパターニングして酸化膜44のうちのトレンチ7の形成予定領域を開口させる。そして、パターニング後の酸化膜44をマスクとして用いて、n+型ソース領域4やp型ベース領域3の一部をRIEなどによって異方性エッチングし、トレンチ7を形成する。
例えば熱酸化工程を行うことによって、熱酸化膜により構成されるゲート絶縁膜8によってゲートトレンチ6の内壁面上およびn+型ソース領域4の表面上を覆う。
p型不純物もしくはn型不純物がドープされたPoly−Siをデポジションした後、これをエッチバックし、少なくともゲートトレンチ6内にPoly−Siを残すことでゲート電極9を形成する。
ゲート電極9およびゲート絶縁膜8の表面上にマスクとして例えば酸化膜45を成膜する。続いて、図示しないマスクを用いたフォトエッチング工程を経て、酸化膜45をパターニングして酸化膜45のうちのトレンチ7と対応する領域を開口させる。そして、パターニング後の酸化膜45をマスクとして用いて、トレンチ7内に残っていたPoly−Siを除去する。
ゲート電極9およびゲート絶縁膜8の表面を覆うように、例えば酸化膜などによって構成される層間絶縁膜10を形成する。
層間絶縁膜10の表面上にマスクとして例えばレジスト46を成膜する。続いて、図示しないマスクを用いたフォト工程を経て、レジスト46を露光してレジスト46のうちのトレンチ7と対応する領域を開口させる。そして、パターニング後のレジスト46をマスクとして用いて、トレンチ7内に形成されている層間絶縁膜10およびゲート絶縁膜8を除去する。
トレンチ7内を含めて、層間絶縁膜10の表面上に例えば複数の金属の積層構造により構成される電極材料を形成する。そして、電極材料をパターニングすることで、ソース電極11およびゲート配線を形成する。なお、本図とは異なる断面において各セルのゲート電極9に繋がるゲート引出部が設けられている。その引出部において層間絶縁膜10にコンタクトホールが開けられることで、ゲート配線とゲート電極9との電気的接続が行われるようになっている。
基板表面側の全面にパッシベーション膜13を成膜したのち、パターニングして開口部を設け、部分的にソース電極11やゲート配線を露出させる。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してp型ガードリング層21の構成を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態は、第1、第2実施形態に対してp型ディープ層5とp型ガードリング層21とを接続するようにしたものであり、その他については第1、第2実施形態と同様であるため、第1、第2実施形態と異なる部分についてのみ説明する。なお、ここでは第1実施形態のレイアウトに対して本実施形態の構成を適用する場合を例に挙げて説明するが、第2実施形態のレイアウトに対しても同様のことが言える。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2 n型ドリフト層
3 p型ベース領域
4 n+型ソース領域
5 p型ディープ層
6 ゲートトレンチ
8 ゲート絶縁膜
9 ゲート電極
11 ソース電極
12 ドレイン電極
21 p型ガードリング層
Claims (11)
- 第1または第2導電型の基板(1)、および、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型のドリフト層(2)を有し、
セル領域には、
前記ドリフト層の上に形成された第2導電型のベース領域(3)と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型のソース領域(4)と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ(6)内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜(8)と、前記ゲート絶縁膜の上に形成されたゲート電極(9)と、を有して構成されたトレンチゲート構造と、
前記ドリフト層の表面から前記ゲートトレンチよりも深い位置まで形成された複数のライン状のディープトレンチ(5c)内に埋め込まれた第1層(5a)を有するディープ層(5)と、
前記ソース領域および前記ベース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)と、を備え、
前記ゲート電極への印加電圧を制御することで前記ゲートトレンチの側面に位置する前記ベース領域の表面部にチャネル領域を形成し、前記ソース領域および前記ドリフト層を介して、前記ソース電極および前記ドレイン電極の間に電流を流す半導体素子が形成され、
前記セル領域の外周を囲む外周領域には、
前記ドリフト層のうち、該外周領域に形成された凹部(20)により前記ソース領域および前記ベース領域が除去されて露出した部分に、前記ドリフト層の表面において前記セル領域を囲む複数の枠形状とされたライン状のガードリングトレンチ(21c)内に配置された、第2導電型不純物濃度が前記第1層と等しい第2導電型の第1ガードリング(21a)を有してなるガードリング層(21)が形成され、
ライン状とされた前記ディープトレンチと前記ガードリングトレンチの幅が等しくされていることを特徴とする半導体装置。 - ライン状とされる前記ディープ層の長手方向両端は前記ガードリング層から離間していることを特徴とする請求項1に記載の半導体装置。
- 前記ドリフト層の表層部には、第2導電型不純物のイオン注入部分であり、前記ディープ層のうち前記半導体素子が形成された領域よりも前記外周領域側に位置している部分と前記外周領域のうち最も前記セル領域側に位置している前記ガードリング層とを連結する連結層(30)が形成されていることを特徴とする請求項2に記載の半導体装置。
- 前記凹部の境界位置が前記連結層と重なっており、前記境界位置において前記凹部の底面が前記連結層によって構成されていることを特徴とする請求項3に記載の半導体装置。
- 複数の前記ディープトレンチの間隔と、複数の前記ガードリングトレンチの間隔が等しいことを特徴とする請求項3または4に記載の半導体装置。
- 等間隔に並べられた複数の前記ガードリングトレンチ内に配置された第1ガードリングそれぞれと重なるように、第2導電型不純物のイオン注入部分によって形成された複数の第2導電型層(21d)が備えられ、前記ガードリング層が前記第1ガードリングと前記第2導電型層を有した構成とされ、複数の前記第2導電型層の間隔が前記セル領域から離れるに連れて広がっていることを特徴とする請求項5に記載の半導体装置。
- 前記第2導電型層は、前記連結層と同じ深さおよび同じ不純物濃度とされていることを特徴とする請求項6に記載の半導体装置。
- ライン状とされる前記ディープ層の長手方向両端は前記ガードリング層に接続されており、該接続箇所において、前記ディープ層の幅と前記ガードリング層の幅が該接続箇所と異なる場所における前記ディープ層の幅と前記ガードリング層の幅よりも狭くされていることを特徴とする請求項1に記載の半導体装置。
- 前記ディープトレンチは、<11−20>方向が長手方向とされていることを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置。
- 前記ディープトレンチの底部には、前記ディープ層の一部を構成するイオン注入部分によって形成された第2導電型の第2層(5b)が形成され、
前記ガードリングトレンチの底部には、前記ガードリング層の一部を構成するイオン注入部分によって形成された第2導電型の第2ガードリング(21b)が形成されていることを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。 - 請求項1ないし10のいずれか1つに記載の半導体装置の製造方法であって、
前記基板の主表面上にドリフト層を形成する工程と、
前記ドリフト層の上に前記ディープトレンチおよび前記ガードリングトレンチの形成予定領域が開口するマスク(40)を配置したのち、該マスクを用いて前記ドリフト層をエッチングすることで、前記ディープトレンチおよび前記ガードリングトレンチを同時に形成する工程と、
前記ディープトレンチおよび前記ガードリングトレンチ内を埋め込むように、前記ドリフト層の上に第2導電型不純物層(41)をエピタキシャル成長させる工程と、
前記ドリフト層の上に形成された前記第2導電型不純物層を除去しつつ表面を平坦化することで、前記ディープトレンチ内に前記第1層を形成すると共に前記ガードリングトレンチ内に前記第1ガードリングを形成する工程と、を含んでいることを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015110269A JP6409681B2 (ja) | 2015-05-29 | 2015-05-29 | 半導体装置およびその製造方法 |
CN201680030119.0A CN107615492B (zh) | 2015-05-29 | 2016-04-05 | 半导体装置及其制造方法 |
US15/570,841 US10134593B2 (en) | 2015-05-29 | 2016-04-05 | Semiconductor device and method for manufacturing same |
PCT/JP2016/001907 WO2016194280A1 (ja) | 2015-05-29 | 2016-04-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015110269A JP6409681B2 (ja) | 2015-05-29 | 2015-05-29 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016225455A JP2016225455A (ja) | 2016-12-28 |
JP6409681B2 true JP6409681B2 (ja) | 2018-10-24 |
Family
ID=57440419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015110269A Active JP6409681B2 (ja) | 2015-05-29 | 2015-05-29 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10134593B2 (ja) |
JP (1) | JP6409681B2 (ja) |
CN (1) | CN107615492B (ja) |
WO (1) | WO2016194280A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181617A (ja) * | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
WO2016199546A1 (ja) * | 2015-06-09 | 2016-12-15 | 三菱電機株式会社 | 電力用半導体装置 |
US10559652B2 (en) * | 2016-02-09 | 2020-02-11 | Mitsubishi Electric Corporation | Semiconductor device |
JP6560141B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
JP6560142B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
JP6740759B2 (ja) * | 2016-07-05 | 2020-08-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6696329B2 (ja) * | 2016-07-05 | 2020-05-20 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6696328B2 (ja) | 2016-07-05 | 2020-05-20 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6914624B2 (ja) | 2016-07-05 | 2021-08-04 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6708257B2 (ja) * | 2016-07-20 | 2020-06-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR101988202B1 (ko) * | 2016-08-10 | 2019-06-11 | 닛산 지도우샤 가부시키가이샤 | 반도체 장치 |
JP6871562B2 (ja) * | 2016-11-16 | 2021-05-12 | 富士電機株式会社 | 炭化珪素半導体素子およびその製造方法 |
JP6673174B2 (ja) | 2016-12-12 | 2020-03-25 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6828449B2 (ja) * | 2017-01-17 | 2021-02-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6809330B2 (ja) | 2017-03-28 | 2021-01-06 | 豊田合成株式会社 | 半導体装置の製造方法 |
WO2019009091A1 (ja) * | 2017-07-07 | 2019-01-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP7327905B2 (ja) * | 2017-07-07 | 2023-08-16 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP6870546B2 (ja) * | 2017-09-14 | 2021-05-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2019192699A (ja) * | 2018-04-19 | 2019-10-31 | 住友電気工業株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US11056586B2 (en) * | 2018-09-28 | 2021-07-06 | General Electric Company | Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices |
US11257943B2 (en) * | 2019-06-17 | 2022-02-22 | Fuji Electric Co., Ltd. | Semiconductor device |
JP7107284B2 (ja) * | 2019-07-08 | 2022-07-27 | 株式会社デンソー | 半導体装置とその製造方法 |
JP7404722B2 (ja) | 2019-09-06 | 2023-12-26 | 富士電機株式会社 | 半導体装置 |
JP7257927B2 (ja) * | 2019-09-19 | 2023-04-14 | 三菱電機株式会社 | 半導体装置 |
DE102019216138A1 (de) * | 2019-10-21 | 2021-04-22 | Robert Bosch Gmbh | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben |
DE102020214398A1 (de) * | 2020-11-17 | 2022-05-19 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vertikales halbleiterbauelement und verfahren zum herstellen desselben |
WO2023199570A1 (ja) * | 2022-04-14 | 2023-10-19 | 株式会社デンソー | 半導体装置とその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE527205C2 (sv) | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
JP4879545B2 (ja) * | 2005-09-29 | 2012-02-22 | 株式会社デンソー | 半導体基板の製造方法 |
DE102006045912B4 (de) | 2005-09-29 | 2011-07-21 | Sumco Corp. | Verfahren zur Fertigung einer Halbleitervorrichtung und Epitaxialwachstumseinrichtung |
EP2091083A3 (en) | 2008-02-13 | 2009-10-14 | Denso Corporation | Silicon carbide semiconductor device including a deep layer |
JP2011176157A (ja) * | 2010-02-25 | 2011-09-08 | On Semiconductor Trading Ltd | 半導体装置の製造方法 |
JP5533677B2 (ja) * | 2011-01-07 | 2014-06-25 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5817204B2 (ja) * | 2011-04-28 | 2015-11-18 | トヨタ自動車株式会社 | 炭化珪素半導体装置 |
JP5812029B2 (ja) * | 2012-06-13 | 2015-11-11 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
-
2015
- 2015-05-29 JP JP2015110269A patent/JP6409681B2/ja active Active
-
2016
- 2016-04-05 US US15/570,841 patent/US10134593B2/en active Active
- 2016-04-05 CN CN201680030119.0A patent/CN107615492B/zh active Active
- 2016-04-05 WO PCT/JP2016/001907 patent/WO2016194280A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN107615492B (zh) | 2020-09-29 |
WO2016194280A1 (ja) | 2016-12-08 |
CN107615492A (zh) | 2018-01-19 |
US10134593B2 (en) | 2018-11-20 |
US20180151366A1 (en) | 2018-05-31 |
JP2016225455A (ja) | 2016-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6409681B2 (ja) | 半導体装置およびその製造方法 | |
JP5751213B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4798119B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6354525B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5482745B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5776610B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5621340B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP4412335B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6696328B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN109417087B (zh) | 碳化硅半导体装置及其制造方法 | |
JP6914624B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6696329B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN110050349B (zh) | 碳化硅半导体装置及其制造方法 | |
CN113826213B (zh) | 碳化硅半导体装置及其制造方法 | |
JP6673232B2 (ja) | 炭化珪素半導体装置 | |
JP2012019088A (ja) | 縦型半導体素子を備えた半導体装置 | |
JP5505443B2 (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6409681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |