DE102019216138A1 - Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben - Google Patents

Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben Download PDF

Info

Publication number
DE102019216138A1
DE102019216138A1 DE102019216138.3A DE102019216138A DE102019216138A1 DE 102019216138 A1 DE102019216138 A1 DE 102019216138A1 DE 102019216138 A DE102019216138 A DE 102019216138A DE 102019216138 A1 DE102019216138 A1 DE 102019216138A1
Authority
DE
Germany
Prior art keywords
semiconductor fin
shielding structure
drift region
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019216138.3A
Other languages
English (en)
Inventor
Dick Scholten
Jens Baringhaus
Daniel Krebs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019216138.3A priority Critical patent/DE102019216138A1/de
Priority to US17/762,993 priority patent/US20220416028A1/en
Priority to JP2022523325A priority patent/JP7471403B2/ja
Priority to CN202080073919.7A priority patent/CN114586173A/zh
Priority to EP20776124.8A priority patent/EP4049317A1/de
Priority to PCT/EP2020/076293 priority patent/WO2021078451A1/de
Publication of DE102019216138A1 publication Critical patent/DE102019216138A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

Es wird ein vertikaler Feldeffekttransistor (200) bereitgestellt, aufweisend: einen Driftbereich (212) mit einem ersten Leitfähigkeitstyp; eine Halbleiter-Finne (302) auf oder über dem Driftbereich (212), eine Source/Drain-Elektrode (202) auf oder über dem Driftbereich (212); und eine Abschirmstruktur (214), die lateral neben der mindestens einen Seitenwand der Halbleiter-Finne (302) in dem Driftbereich (212) angeordnet ist, wobei die Abschirmstruktur (214) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet und wobei die Halbleiter-Finne (302) elektrisch leitfähig mit der Source/Drain-Elektrode (202) verbunden ist.

Description

  • Die Erfindung betrifft einen vertikalen Feldeffekttransistor und ein Verfahren zum Ausbilden desselben.
  • In konventionellen Transistoren (beispielsweise MOSFETs oder MISFETs) wird die aktiv schaltfähige Komponente durch einen Inversionskanal bereitgestellt, beispielsweise durch das p-Gebiet in einem npn-Übergang, in welchem durch Anlegen einer Gate-Spannung ein Elektronenpfad ausgebildet wird. Für die Anwendung von Halbleitern mit breitem Bandabstand (beispielsweise Siliziumcarbid (SiC) oder Galliumnitirid (GaN)) in der Leistungselektronik kann der Einsatz von sogenannten Leistungs-FinFETs (Fin=Finne, FET=Feldeffekttransistor) vorteilhaft sein. Die Struktur eines herkömmlichen Leistungs-FinFETs 100 ist in 1 veranschaulicht. Zudem sind das Dotierungsprofil 120 und das elektrische Feld 140 bei 600 V Drain-Spannung dieser Struktur in 1 veranschaulicht mit den lateralen und vertikalen Abmessungen 150 bzw. 160 in µm. Der herkömmliche Leistungs-FinFET 100 weist einen Driftbereich 110 mit einer n- Dotierung 114, eine Drain-Elektrode 112, eine Source-Elektrode 102, eine Gate-Elektrode 108, eine Halbleiter-Finne 104 und eine Isolation 106 auf. Die Halbleiter-Finne 104 ist mittels einer n+ Dotierung 116 mit der Source-Elektrode 102 verbunden. In dem Leistungs-FinFET 100 besteht die schaltfähige Komponente aus der schmalen Halbleiter-Finne 104, welche durch ihre Geometrie und passende Wahl der Gate-Metallisierung 108 schaltfähig ist. Der Kanalwiderstand des Leistungs-FinFETs 100 ist wesentlich geringer als bei einem konventionellen MOSFET oder MISFET auf Basis von SiC oder GaN. Hieraus resultiert ein geringerer Einschaltwiderstand des gesamten Bauteils. Der herkömmliche Leistungs-FinFET 100 verfügt über keine Abschirmung des Kanalgebiets gegen elektrische Felder, wie sie insbesondere im Sperrbetrieb auftreten. Entsprechend ist die erreichbare Durchbruchsspannung begrenzt und insbesondere stark abhängig von Prozessschwankungen (z.B. Ätztiefe). In der rechten Abbildung in 1 ist die Simulation des elektrischen Feldes 140 im Sperrbetrieb bei einer angelegten Drain-Spannung von 600 V für einen konventionellen FinFET 100 gezeigt. Die höchste Feldbelastung 142 ist in der Isolation 106 unterhalb der Gate-Elektrode 108 zu finden.
  • Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor sowie ein Verfahren zu dessen Herstellung bereitzustellen, der/das einen vertikalen Feldeffekttransistor mit einer höheren Spannungsfestigkeit und Zuverlässigkeit bereitstellt.
  • Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: einen Driftbereich mit einem ersten Leitfähigkeitstyp; eine Halbleiter-Finne auf oder über dem Driftbereich, wobei lateral neben mindestens einer Seitenwand der Halbleiter-Finne eine Source/Drain-Elektrode auf oder über dem Driftbereich ausgebildet ist; und eine Abschirmstruktur, die lateral neben der mindestens einen Seitenwand der Halbleiter-Finne in dem Driftbereich angeordnet ist, wobei die Abschirmstruktur einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Die Halbleiter-Finne ist mit der Source/Drain-Elektrode elektrisch leitfähig verbunden.
  • Die Abschirmstruktur innerhalb des Driftbereiches bewirkt eine Veränderung der Feldverteilung. Das elektrische Feld wird an den p-n-Übergängen des vertikalen Feldeffekttransistors erhöht und sinkt dadurch in der Isolation unterhalb des Gate-Metalls. Mittels der Abschirmstruktur kann das elektrische Feld insbesondere im Sperrbetrieb in der Isolation reduziert werden und in den Driftbereich verlagert werden. Dies ermöglicht, dass die maximal erreichten Feldspitzen reduziert werden. Dadurch kann ein Feldeffekttransistor mit einer höheren Spannungsfestigkeit und Zuverlässigkeit bereitgestellt werden.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: einen Driftbereich mit einem ersten Leitfähigkeitstyp; eine erste Halbleiter-Finne auf oder über dem Driftbereich und eine zweite Halbleiter-Finne, die lateral neben der ersten Halbleiter-Finne auf oder über dem Driftbereich angeordnet ist, wobei lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne eine Source/Drain-Elektrode auf oder über dem Driftbereich ausgebildet ist; und eine Abschirmstruktur, die lateral neben der mindestens einen Seitenwand der ersten Halbleiter-Finne ausgebildet ist, wobei die Abschirmstruktur in der zweiten Halbleiter-Finne angeordnet ist, und wobei die Abschirmstruktur einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Halbleiter-Finne elektrisch leitfähig mit der Source/Drain-Elektrode verbunden ist.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors. Das Verfahren weist auf: Ausbilden eines Driftbereichs mit einem ersten Leitfähigkeitstyp; Ausbilden einer Halbleiter-Finne auf oder über dem Driftbereich, wobei lateral neben mindestens einer Seitenwand der Halbleiter-Finne eine Source/Drain-Elektrode auf oder über dem Driftbereich ausgebildet wird; und Ausbilden einer Abschirmstruktur, die lateral neben der mindestens einen Seitenwand der Halbleiter-Finne in dem Driftbereich angeordnet wird, wobei die Abschirmstruktur einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Halbleiter-Finne elektrisch leitfähig mit der Source/Drain-Elektrode verbunden wird.
  • Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:
    • 1 Schnittdarstellungen einer Transistorstruktur der bezogenen Technik;
    • 2A und 2B schematische Schnittdarstellungen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 3A bis 3K schematische Schnittdarstellungen eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen; und
    • 4 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 2A, B und 3A bis 3K zeigen Ansichten eines vertikalen Feldeffekttransistors 200 gemäß verschiedenen Ausführungsformen. 2A zeigt eine Ausführungsform, bei der eine p-dotierte Abschirmstruktur 214 lateral neben einer Seitenwand einer bzw. jeder Halbleiter-Finne 302 im Driftbereich 212 ausgebildet ist.
  • In verschiedenen Ausführungsformen weist ein vertikaler Feldeffekttransistor 200 einen Driftbereich 212 auf einem Halbleiter-Substrat 216; eine Halbleiter-Finne 302 (deren Längsrichtung sich senkrecht zur Zeichenebene erstreckt) auf oder über dem Driftbereich 212, eine Abschirmstruktur 214, eine erste Source/Drain-Elektrode (z.B. eine Source-Elektrode 202), eine zweite Source/Drain-Elektrode (z.B. eine Drain-Elektrode 218) auf. Nachfolgend wird beispielhaft angenommen, dass die erste Source/Drain-Elektrode 202 eine Source-Elektrode ist und dass die zweite Source/Drain-Elektrode 218 eine Drain-Elektrode ist. Der vertikale Feldeffekttransistor 200 weist weiterhin eine Gate-Elektrode 210 neben mindestens einer Seitenwand der Halbleiter-Finne 302 auf, wobei die Gate-Elektrode 210 mittels einer Isolation 206 von der Source-Elektrode 202 elektrisch isoliert ist. Ein Gate-Dielektrikum 208 ist zwischen der Gate-Elektrode 210 und der Halbleiter-Finne 302 angeordnet. Ein hochdotiertes Anschlussgebiet 204 kann die Halbleiter-Finne 302 mit der Source-Elektrode 202 elektrisch leitfähig verbinden. Die Source-Elektrode 202 kann zusätzlich lateral neben mindestens einer Seitenwand der Halbleiter-Finne 302 auf oder über dem Driftbereich 212 ausgebildet sein. Die Abschirmstruktur 214 ist lateral neben der mindestens einen Seitenwand der Halbleiter-Finne 302 in dem Driftbereich 212 angeordnet. Die Abschirmstruktur 214 weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  • Das Halbleiter-Substrat 216 kann beispielsweise ein GaN-Substrat 216 oder ein SiC-Substrat 216 sein. Auf dem Halbleiter-Substrat 216 kann der schwach n-leitende Halbleiter-Driftbereich 212 (auch bezeichnet als Driftzone 212) ausgebildet (z.B. aufgebracht) sein, beispielsweise ein GaN- oder SiC-Driftbereich 212. Oberhalb des Driftbereichs 212 kann ein n-leitendes Halbleiter-Gebiet in Form der Halbleiter-Finne 302 ausgebildet sein, beispielsweise in Form einer GaN- oder SiC-Finne 302. Auf der Halbleiter-Finne 302 oder in einem oberen Teilbereich der Finne 302 kann ein n+ - leitendes Anschlussgebiet 204 ausgebildet sein, mittels dessen die Source-Elektrode 202 kontaktiert ist. Die Source-Elektrode 202 kann sowohl die Abschirmstruktur 214 als auch die Halbleiter-Finne 302 kontaktieren. Auf der Rückseite des Substrats 216 kann sich die Drain-Elektrode 218 befinden.
  • Mittels der Einbringung der Abschirmstruktur 214, beispielsweise in Form hoch dotierter p-GaN oder p-SiC Gebiete in den Driftbereich 212, wird ermöglicht, den Boden der Halbleiter-Finne 302 (der Bereich zwischen Halbleiter-Finne 302 und Driftbereich 212) abzuschirmen. Zwischen den Gebieten der Abschirmstruktur 214 und dem Driftbereich 212 kann im Betrieb eine Raumladungszone ausgebildet werden. Dadurch kann der Bereich, in dem ein Strom fließen kann, reduziert werden, wodurch der Widerstand erhöht werden kann. Durch die Einbringung der Abschirmstruktur 214 wird der Gesamtwiderstand des Feldeffekttransistors 200 im Vergleich zur Variante ohne Abschirmstruktur (1) erhöht, wie in 2B veranschaulicht ist. 2B veranschaulicht das Dotierungsprofil 242 und das elektrische Feld 244 bei 600 V Drain-Spannung dieser Struktur 200 mit den lateralen und vertikalen Abmessungen 250 bzw. 260 in µm. In der rechten in 2B ist die Simulation des elektrischen Feldes 140 im Sperrbetrieb bei einer angelegten Drain-Spannung von 600 V gezeigt. Die Feldbelastung unterhalb der Gate-Elektrode 210 ist mittels der Abschirmstruktur 214 reduziert. Das im Sperrfall an der Drain-Elektrode 218 anliegende Potential führt zu einem elektrischen Feld, welches sein Maximum direkt unterhalb der Abschirmstruktur 214 aufweist und nicht, wie im Fall ohne die Abschirmstruktur 214 (siehe 1), in der Nähe des Bodens der Halbleiter-Finne 302. Dies verhindert beispielsweise einen frühzeitigen elektrischen Durchbruch des Feldeffekttransistors 200 bzw. ein Durchgreifen der an die Drain-Elektrode 218 angelegten Spannung auf die Gate-Elektrode 210. Die Halbleiter-Finne 302 wird in dem Bereich, welcher der Gate-Elektrode 210 benachbart ist, verarmt. Ohne Anlegen einer Gate-Spannung kann der Feldeffekttransistor 200 selbstsperrend sein, da das Elektronengas unterhalb der Halbleiter-Finne 302 in dem Driftbereich verarmt sein kann. Durch Anlegen einer positiven Spannung an die Gate-Elektrode 210 können Elektronen in den Bereich der Halbleiter-Finne 302, welcher der Gate-Elektrode 210 benachbart ist, akkumuliert werden. Die Elektronen können von der Source-Elektrode 202 durch die Halbleiter-Finne 302 in den Boden der Halbleiter-Finne 302 fließen und von dort in den Driftbereich 212, und weiter durch den Driftbereich 212 und das Substrat 216 in die Drain-Elektrode 218 gelangen.
  • In 3A-3K sind weitere Ausführungsformen des in 2 veranschaulichten vertikalen Feldeffekttransistors 200 dargestellt, wobei die weiteren Schichten bzw. Strukturen oberhalb des Driftbereiches 212 nicht veranschaulicht sind.
  • Die laterale und vertikale Ausdehnung der Abschirmstruktur 212 sowie ihr Dotierniveau richtet sich anwendungsspezifisch nach dem Grad der Abschirmung der Raumladungszone unterhalb des Bodens der Halbleiter-Finne 302. Die Gate-Elektrode 210 braucht hierbei im Gegensatz zum herkömmlichen Fin-FET (1) nicht vollständig zwischen zwei Halbleiter-Finnen 302 ausgebildet zu sein, sondern beispielsweise jeweils nur an jeder Seitenwand einer Halbleiter-Finne 302. Dies ermöglicht eine verringerte Kapazität zwischen der Gate-Elektrode 210 und der Drain-Elektrode 218. Alternativ kann die p-dotierte Abschirmstruktur nach jeder zweiten, dritten, usw. Halbeiter-Finne 302 ausgebildet sein. In 3A ist eine Ausführungsform veranschaulicht, bei der eine Abschirmstruktur 214 nach jeder zweiten Halbleiter-Finne 302 bzw. alle zwei Halbleiter-Finnen 302 ausgebildet ist. In 3B ist eine Ausführungsform mit einer Abschirmstruktur 214 zwischen jeweils vier Halbleiter-Finnen 302 gezeigt.
  • In verschiedenen Ausführungsformen ist auf jeder Seite der Halbleiter-Finne 302 eine Abschirmstruktur 214 ausgebildet. Die Abschirmstruktur 214 kann in diesem Fall zwischen zwei Halbleiter-Finnen 302 (3D) und/oder einer Vielzahl von Halbleiter-Finnen zwischen zwei benachbarten Abschirmstrukturen 214 ausgebildet sein (3B).
  • Die Abschirmstruktur 214 kann vollständig von dem Driftbereich 212 umgeben sein (siehe beispielsweise 3C). Alternativ (siehe beispielsweise 3B) oder zusätzlich (siehe beispielsweise 3E) kann die Abschirmstruktur 214 mindestens einen Bereich aufweisen, der frei ist von dem Driftbereich 212. Mit anderen Worten: In verschiedenen Ausführungsformen können vergrabene Abschirmstrukturen 214 und/oder Abschirmstrukturen 214, die an der Oberfläche des Driftbereiches 212 angeordnet sind, vorgesehen sein. Die Position der vergrabenen Abschirmstrukturen 214 ist nicht auf den Graben zwischen den Halbleiter-Finnen 302 beschränkt. Alternativ oder zusätzlich können die vergrabenen Abschirmstrukturen 214 vertikal unterhalb des Bodens der Halbleiter-Finne 302 angeordnet sein (siehe beispielsweise 3F). In verschiedenen Ausführungsformen können zusätzliche Abschirmstrukturen ausgebildet sein, um die Abschirmwirkung weiter zu erhöhen. Beispielsweise kann der vertikale Abstand der Abschirmstruktur vom Boden der Halbleiter-Finne 302 und/oder die laterale Ausdehnung der Abschirmstruktur in unterschiedlichen Ausführungsformen variieren (siehe beispielsweise 3A-3F). Mit anderen Worten, in verschiedenen Ausführungsformen weist die Abschirmstruktur 214 mindestens eine erste Abschirmstruktur 214 und eine zweite Abschirmstruktur 214 auf. Die erste Abschirmstruktur 214 kann sich bezogen auf die Halbleiter-Finne 302 vertikal weiter in den Driftbereich 212 erstrecken oder vertikal weiter von der Halbleiter-Finne 302 beabstandet sein als die zweite Abschirmstruktur 214. Dies ermöglicht eine anwendungsspezifische Abschirmung des Bodens der Halbleiter-Finne 302 gegen elektrische Felder.
  • In verschiedenen Ausführungsformen können Abschirmstrukturen 214 in benachbarten Halbleiter-Finnen 302, die nicht als vertikale Feldeffekttransistoren dienen, ausgebildet sein (siehe beispielsweise 3G-31). Mit anderen Worten: In verschiedenen Ausführungsformen weist der vertikale Feldeffekttransistor 200 einen Driftbereich 212 mit einem ersten Leitfähigkeitstyp; eine erste Halbleiter-Finne 302 auf oder über dem Driftbereich 212 und eine zweite Halbleiter-Finne 302, die lateral neben der ersten Halbleiter-Finne 302 auf oder über dem Driftbereich 212 angeordnet ist, auf. Lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne 302 ist eine Source/Drain-Elektrode 202 auf oder über dem Driftbereich 212 ausgebildet. Eine Abschirmstruktur 214 ist lateral neben der mindestens einen Seitenwand der ersten Halbleiter-Finne 302 ausgebildet, wobei die Abschirmstruktur 214 in der zweiten Halbleiter-Finne 302 angeordnet ist. Die Abschirmstruktur 214 weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Die Halbleiter-Finne 302 ist elektrisch leitfähig mit der Source/Drain-Elektrode 202 verbunden. Anschaulich kann eine zusätzliche Halbleiter-Finne 302 vorgesehen sein, die in der Ebene zu der Halbleiter-Finne 302 versetzt ist, so dass die Abschirmstruktur 214 in der zusätzlichen Halbleiter-Finne 302 angeordnet ist.
  • In 3G ist eine Ausführungsform eines vertikalen Feldeffekttransistors veranschaulicht, bei dem in jeder dritten Halbleiter-Finne 302 eine Abschirmstruktur 214, beispielsweise in Form eines p-dotierten Bereichs, ausgebildet ist. Alternativ kann eine Abschirmstruktur 214 in jeder zweiten, vierten, etc., Halbleiter-Finne 302 ausgebildet sein. Der Abstand A zwischen einer Halbleiter-Finne 302 mit Abschirmstruktur 214 und der Abstand B zwischen zwei Halbleiter-Finnen 302 ohne Abschirmstruktur 214, kann anwendungsspezifisch gewählt werden, beispielsweise identisch oder unterschiedlich. Beispielsweise kann der Abstand A größer als Abstand B oder der Abstand B größer als der Abstand A gewählt werden. Die räumliche Ausdehnung der Abschirmstruktur 214 innerhalb einer Halbleiter-Finne 302 in der Zeichenebene von 3G und/oder in Richtung des Bodens der Halbleiter-Finne 302 kann in verschiedenen Ausführungsformen anwendungsspezifisch gewählt werden. Die Abschirmstruktur 214 kann optional auch in der gesamten Halbleiter-Finne 302 ausgebildet sein. Alternativ und/oder zusätzlich kann sich die Abschirmstruktur 214 über den Boden der Halbleiter-Finne 302 hinaus in den Driftbereich 212 erstrecken (siehe beispielsweise 3H - rechte Abschirmstruktur 214). In verschiedenen Ausführungsformen wird eine effektive Abschirmung des Bodens der Halbleiter-Finne 302 dadurch realisiert, dass die Abschirmstruktur 214 sich in Richtung oder bis unterhalb des Bodens der Halbleiter-Finne 302 erstreckt. Die Abschirmstruktur kann über die gesamte Breite (in der Zeichenebene) der Halbleiter-Finne 302 ausgebildet sein. Mit anderen Worten: die Abschirmstruktur 214 kann die gesamte Breite einer Halbleiter-Finne 302 einnehmen bzw. ausfüllen. Alternativ oder zusätzlich (beispielsweise in anderen Bereichen der Halbleiter-Finne 302) kann die Abschirmstruktur 214 eine laterale Ausdehnung aufweisen, die kleiner als die Breite der Halbleiter-Finne 302 ist. Die Abschirmstruktur 214 kann derart eingerichtet sein, dass sie lateral die gleiche Ausdehnung aufweist wie die Source/Drain-Elektrode 202 oder kann alternativ derart eingerichtet sein, dass sie eine lateral geringere Ausdehnung aufweist als die Ausdehnung der Source/Drain-Elektrode 202 (siehe beispielsweise 3H). Die Variation der lateralen Ausdehnung der Abschirmstruktur 214 bietet die Möglichkeit, das Bauteil hinsichtlich der Abschirmung (kann besser werden mit größer werdender lateraler Ausdehnung) oder hinsichtlich des Durchlasswiderstands (kann geringer werden mit geringer werdender lateraler Ausdehnung) zu optimieren.
  • Die Grabenstrukturen (der Bereich zwischen zwei benachbarten Halbleiter-Finnen 302), welche in verschiedenen Ausführungsformen die Abschirmstrukturen 214 beinhalten, können eine größere laterale Ausdehnung aufweisen, als die Gräben zwischen den einzelnen Halbleiter-Finnen 302. In einer weiteren Ausführungsform können die Abschirmstrukturen 214 auch tief in dem Driftbereich 212 eingebettet sein, beispielsweise vollständig von dem Driftbereich 212 umgeben sein und von dem Boden der Halbleiter-Finne 302 beabstandet sein. Die vergrabenen Abschirmstrukturen 214 können an anderer Stelle des vertikalen Feldeffekttransistors elektrisch mit der Source/Drain-Elektrode 202 verbunden sein. Die Ausgestaltung der Anschlüsse des vertikalen Feldeffekttransistors erfolgt beispielsweise in einer Superzellenstruktur (nicht veranschaulicht).
  • In verschiedenen Ausführungsformen weist die Abschirmstruktur 214 ein in dem Driftbereich 212 angeordnetes Gebiet auf, das sich lateral in Richtung der Halbleiter-Finne 302 erstreckt. In verschiedenen Ausführungsformen kann die Abschirmstruktur 214 an den Boden der Halbleiter-Finne 302 angrenzen, beispielsweise diesen berühren (nicht veranschaulicht).
  • Die Abschirmstruktur 214 kann mit der Halbleiter-Finne 302 und dem Driftbereich 212 elektrisch leitfähig verbunden sein. In verschiedenen Ausführungsformen sind die Abschirmstrukturen 214 elektrisch leitfähig mit der Source/Drain-Elektrode 202 verbunden (siehe beispielsweise 3B). Alternativ oder zusätzlich können Abschirmstrukturen vorgesehen sein, die nicht (direkt) mit der Source/Drain-Elektrode 202 elektrisch leitfähig verbunden sind (siehe beispielsweise 3A). In diesem Fall ist die Abschirmstruktur 214 auf einem schwebenden elektrischen Potential (engl. floating). In diesem Fall bleibt die Abschirmwirkung der Abschirmstruktur 214 erhalten. Die Struktur mit der schwebenden Abschirmstruktur kann jedoch nicht mehr als Body-Diode für den Rückwärtsbetrieb verwendet werden. In verschiedenen Ausführungsformen können alle zuvor gezeigten Abschirmstrukturen 214 auch in dieser schwebenden Form ausgeführt sein.
  • In verschiedenen Ausführungsformen mit einer Vielzahl von Halbleiter-Finnen 302, können die Halbleiter-Finnen unterschiedliche Breiten aufweisen. Als Beispiel, eine (zweite) Halbleiter-Finne mit eingebetteter Abschirmstruktur 214, kann breiter ausgebildet werden als eine (erste) Halbleiter-Finne ohne Abschirmstruktur.
  • In verschiedenen Ausführungsformen können die vergrabenen Abschirmstrukturen 214 des zweiten Leitfähigkeitstyps mit zusätzlichen Gebieten 312 des ersten Leitfähigkeitstyps kombiniert werden (siehe beispielsweise 3K). Dadurch kann die Verarmung zwischen den vergrabenen p-Gebieten der Abschirmstrukturen und damit die Spreizung des Stromes in dem Driftbereich 212 eingestellt werden. Entsprechend ist es möglich, die Stromdichte in diesem Bereich zu steuern bzw. einzustellen. Die zweiten Gebiete 312 können auch in allen anderen Ausführungsformen vorgesehen sein.
  • In verschiedenen Ausführungsformen kann die Halbleiter-Finne säulenförmig ausgebildet sein, beispielsweise räumlich begrenzt in alle Raumrichtungen. Mit anderen Worten: die Halbleiter-Finne kann in verschiedenen Ausführungsformen eine Halbleiter-Säule sein. Die Halbleiter-Säule kann einen quadratischen, rechteckigen, runden oder hexagonalen Querschnitt der Säule aufweisen.
  • In verschiedenen Ausführungsformen kann die Halbleiter-Finne mit nicht-rechtwinkligen Seitenwänden ausgebildet sein, beispielsweise kegel- oder pyramidenförmig. Die oben gezeigten Abschirmstrukturen sind ebenfalls auf diese Strukturvarianten anwendbar.
  • Die vergrabenen Abschirmstrukturen können sowohl parallel als auch senkrecht als auch in einem beliebigen Winkel relativ lateral zu den Halbleiter-Finnen ausgebildet sein.
  • 4 zeigt ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. In verschiedenen Ausführungsformen weist das Verfahren 400 zum Ausbilden eines vertikalen Feldeffekttransistors 200 auf: ein Ausbilden 410 eines Driftbereichs mit einem ersten Leitfähigkeitstyp; ein Ausbilden 420 einer Halbleiter-Finne 302 auf oder über dem Driftbereich, wobei lateral neben mindestens einer Seitenwand der Halbleiter-Finne 302 eine Source/Drain-Elektrode auf oder über dem Driftbereich 212 ausgebildet wird; und ein Ausbilden 430 einer Abschirmstruktur 214, die lateral neben der mindestens einen Seitenwand der Halbleiter-Finne 302 in dem Driftbereich 212 angeordnet wird, wobei die Abschirmstruktur 214 einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Abschirmstruktur 214 mit der Halbleiter-Finne 302 und dem Driftbereich 212 elektrisch leitfähig verbunden ist.
  • Die Abschirmstrukturen 214 können beispielsweise mittels Ionenimplantation ausgebildet werden, beispielsweise im Falle einer SiC-Halbleiter-Finne bzw. eines SiC-Driftbereiches mit Aluminium-Ionenimplantation oder im Falle von einer GaN-Halbleiter-Finne bzw. eines GaN-Driftbereiches mit Mg-Ionen. Um tief in dem Driftbereich eingebettete Abschirmstrukturen ohne hochenergetische Ionenimplantation bereitzustellen, kann ein zusätzlicher Graben 310 vorgesehen werden, in dessen Boden die Implantation erfolgt (siehe beispielsweise 3J).
  • In verschiedenen Ausführungsformen können die Abschirmstrukturen mittels einer sogenannten Tot-Implantation ausgebildet werden. Dabei werden die Abschirmstrukturen durch Implantation einer lonenspezies, beispielsweise Argon-Ionen, welche keine Dotierung im SiC- oder GaN-Driftbereich verursacht, ausgebildet. Diese Abschirmstrukturen sind elektrisch nicht mehr leitfähig. Entsprechend bleibt zwar ihre Abschirmwirkung erhalten, sie können aber nicht mehr als Body-Diode für den Rückwärtsbetrieb verwendet werden. Ein Anschluss derart elektrisch nicht-leitender Abschirmstrukturen an die Source-Elektrode ist optional.
  • Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.

Claims (12)

  1. Vertikaler Feldeffekttransistor (200), aufweisend: einen Driftbereich (212) mit einem ersten Leitfähigkeitstyp; eine Halbleiter-Finne (302) auf oder über dem Driftbereich (212); eine Source/Drain-Elektrode (202) auf oder über dem Driftbereich (212); und eine Abschirmstruktur (214), die lateral neben der mindestens einen Seitenwand der Halbleiter-Finne (302) in dem Driftbereich (212) angeordnet ist, wobei die Abschirmstruktur (214) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; und wobei die Halbleiter-Finne (302) elektrisch leitfähig mit der Source/Drain-Elektrode (202) verbunden ist.
  2. Vertikaler Feldeffekttransistor (200) gemäß Anspruch 1, wobei die Source/Drain-Elektrode (202) lateral neben mindestens einer Seitenwand der Halbleiter-Finne ausgebildet ist und mit der Abschirmstruktur (214) elektrisch leitfähig verbunden ist.
  3. Vertikaler Feldeffekttransistor (200) gemäß Anspruch 1 oder 2, ferner aufweisend: eine Gate-Elektrode (210), die neben der mindestens einen Seitenwand der Halbleiter-Finne (302) ausgebildet ist.
  4. Vertikaler Feldeffekttransistor (200) gemäß einem der Ansprüche 1 bis 3, wobei der Driftbereich (212) n-leitend ist, und wobei die Abschirmstruktur (214) mindestens ein p-leitendes Gebiet aufweist.
  5. Vertikaler Feldeffekttransistor (200) gemäß einem der vorhergehenden Ansprüche, wobei die Abschirmstruktur (214) ein in dem Driftbereich (212) angeordnetes Gebiet aufweist, das sich lateral in Richtung der Halbleiter-Finne (302) erstreckt.
  6. Vertikaler Feldeffekttransistor (200) gemäß einem der vorhergehenden Ansprüche, wobei die Abschirmstruktur (214) vollständig von dem Driftbereich (212) umgeben ist.
  7. Vertikaler Feldeffekttransistor (200) gemäß einem der Ansprüche 1 bis 6, wobei die Abschirmstruktur (214) mindestens einen Bereich aufweist, der frei ist von dem Driftbereich (212).
  8. Vertikaler Feldeffekttransistor (200) gemäß einem der vorhergehenden Ansprüche, wobei die Abschirmstruktur (214) mindestens eine erste Abschirmstruktur (214) und eine zweite Abschirmstruktur (214) aufweist, die direkt benachbart sind, und ferner mindestens eine zweite Halbleiter-Finne (302) lateral neben der Halbleiter-Finne (302) auf oder über dem Driftbereich (212) ausgebildet ist, wobei die Halbleiter-Finne (302) und die mindestens eine zweite Halbleiter-Finne (302) lateral zwischen der ersten Abschirmstruktur (214) und der zweiten Abschirmstruktur (214) angeordnet sind.
  9. Vertikaler Feldeffekttransistor (200) gemäß einem der Ansprüche 1 bis 7, wobei die Abschirmstruktur (214) mindestens eine erste Abschirmstruktur (214) und eine zweite Abschirmstruktur (214) aufweist, wobei sich die erste Abschirmstruktur (214) bezogen auf die Halbleiter-Finne (302) vertikal weiter in den Driftbereich (212) erstreckt oder vertikal weiter von der Halbleiter-Finne (302) beabstandet ist als die zweite Abschirmstruktur (214).
  10. Vertikaler Feldeffekttransistor (200) gemäß einem der Ansprüche 1 bis 9, ferner aufweisend mindestens ein zusätzliches Gebiet (312), das den ersten Leitfähigkeitstyp aufweist und lateral neben der Abschirmstruktur (214) ausgebildet ist.
  11. Vertikaler Feldeffekttransistor (200), aufweisend: einen Driftbereich (212) mit einem ersten Leitfähigkeitstyp; eine erste Halbleiter-Finne (302) auf oder über dem Driftbereich (212) und eine zweite Halbleiter-Finne (302), die lateral neben der ersten Halbleiter-Finne (302) auf oder über dem Driftbereich (212) angeordnet ist, wobei lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne (302) eine Source/Drain-Elektrode (202) auf oder über dem Driftbereich (212) ausgebildet ist; und eine Abschirmstruktur (214), die lateral neben der mindestens einen Seitenwand der ersten Halbleiter-Finne (302) ausgebildet ist, wobei die Abschirmstruktur (214) in der zweiten Halbleiter-Finne (302) angeordnet ist, und wobei die Abschirmstruktur (214) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Halbleiter-Finne (302) elektrisch leitfähig mit der Source/Drain-Elektrode (202) verbunden ist.
  12. Verfahren (400) zum Ausbilden eines vertikalen Feldeffekttransistors (200), das Verfahren (400) aufweisend: Ausbilden (410) eines Driftbereichs mit einem ersten Leitfähigkeitstyp; Ausbilden (420) einer Halbleiter-Finne (302) auf oder über dem Driftbereich, wobei lateral neben mindestens einer Seitenwand der Halbleiter-Finne (302) eine Source/Drain-Elektrode (202) auf oder über dem Driftbereich (212) ausgebildet wird; und Ausbilden (430) einer Abschirmstruktur (214), die lateral neben der mindestens einen Seitenwand der Halbleiter-Finne (302) in dem Driftbereich (212) angeordnet wird, wobei die Abschirmstruktur (214) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Halbleiter-Finne (302) elektrisch leitfähig mit der Source/Drain-Elektrode (202) verbunden wird.
DE102019216138.3A 2019-10-21 2019-10-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben Pending DE102019216138A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102019216138.3A DE102019216138A1 (de) 2019-10-21 2019-10-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
US17/762,993 US20220416028A1 (en) 2019-10-21 2020-09-21 Vertical field effect transistor and method for the formation thereof
JP2022523325A JP7471403B2 (ja) 2019-10-21 2020-09-21 縦型電界効果トランジスタおよびその形成方法
CN202080073919.7A CN114586173A (zh) 2019-10-21 2020-09-21 垂直场效应晶体管和用于其构造的方法
EP20776124.8A EP4049317A1 (de) 2019-10-21 2020-09-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
PCT/EP2020/076293 WO2021078451A1 (de) 2019-10-21 2020-09-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019216138.3A DE102019216138A1 (de) 2019-10-21 2019-10-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Publications (1)

Publication Number Publication Date
DE102019216138A1 true DE102019216138A1 (de) 2021-04-22

Family

ID=72615858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019216138.3A Pending DE102019216138A1 (de) 2019-10-21 2019-10-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Country Status (6)

Country Link
US (1) US20220416028A1 (de)
EP (1) EP4049317A1 (de)
JP (1) JP7471403B2 (de)
CN (1) CN114586173A (de)
DE (1) DE102019216138A1 (de)
WO (1) WO2021078451A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022203048A1 (de) 2022-03-29 2023-10-05 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043468A1 (en) * 2011-08-17 2013-02-21 Ramgoss, Inc. Vertical field effect transistor on oxide semiconductor substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856692A (en) * 1995-06-02 1999-01-05 Siliconix Incorporated Voltage-clamped power accumulation-mode MOSFET
JP3575331B2 (ja) 1999-05-17 2004-10-13 日産自動車株式会社 電界効果トランジスタ
JP4564362B2 (ja) 2004-01-23 2010-10-20 株式会社東芝 半導体装置
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
JP5742657B2 (ja) * 2011-10-20 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
JP6855793B2 (ja) * 2016-12-28 2021-04-07 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043468A1 (en) * 2011-08-17 2013-02-21 Ramgoss, Inc. Vertical field effect transistor on oxide semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022203048A1 (de) 2022-03-29 2023-10-05 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements

Also Published As

Publication number Publication date
EP4049317A1 (de) 2022-08-31
CN114586173A (zh) 2022-06-03
JP7471403B2 (ja) 2024-04-19
US20220416028A1 (en) 2022-12-29
JP2022553281A (ja) 2022-12-22
WO2021078451A1 (de) 2021-04-29

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2000014807A1 (de) Hochspannungs-halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102018203693A1 (de) Halbleitervorrichtung
EP1719184A2 (de) Hochvolt-pmos-transistor
WO2006015822A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102015121497A1 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE10310552B4 (de) Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102017117442B3 (de) Transistorbauelement mit Grabenrandabschluss
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren
WO2021037422A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102019106087B3 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid und verfahren
WO2021165184A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren
WO2021089230A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102020201997A1 (de) Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102005003127B3 (de) Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben
DE102019212642A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
R163 Identified publications notified