DE102022203048A1 - Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements - Google Patents

Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements Download PDF

Info

Publication number
DE102022203048A1
DE102022203048A1 DE102022203048.6A DE102022203048A DE102022203048A1 DE 102022203048 A1 DE102022203048 A1 DE 102022203048A1 DE 102022203048 A DE102022203048 A DE 102022203048A DE 102022203048 A1 DE102022203048 A1 DE 102022203048A1
Authority
DE
Germany
Prior art keywords
dopant concentration
epitaxial layer
power semiconductor
semiconductor component
vertical power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022203048.6A
Other languages
English (en)
Inventor
Bernd Thomas
Alberto Martinez-Limia
Stephan SCHWAIGER
Jan-Hendrik Alsmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102022203048.6A priority Critical patent/DE102022203048A1/de
Publication of DE102022203048A1 publication Critical patent/DE102022203048A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Vertikales Leistungshalbleiterbauelement (100) mit einer Pufferschicht (102), wobei die Pufferschicht (102) eine bestimmte Dotierstoffkonzentration aufweist, dadurch gekennzeichnet, dass auf der Pufferschicht (102) eine erste Epitaxieschicht (103) mit einer ersten Dotierstoffkonzentration angeordnet ist, wobei die erste Dotierstoffkonzentration kleiner ist als die bestimmte Dotierstoffkonzentration, und auf der ersten Epitaxieschicht (103) eine zweite Epitaxieschicht (104) mit einer zweiten Dotierstoffkonzentration angeordnet ist, wobei die zweite Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration, und auf der zweiten Epitaxieschicht (104) eine dritte Epitaxieschicht (105) mit einer dritten Dotierstoffkonzentration angeordnet ist, wobei die dritte Dotierstoffkonzentration kleiner ist als die zweite Dotierstoffkonzentration, und auf der dritten Epitaxieschicht (105) eine vierte Epitaxieschicht (106) mit einer vierten Dotierstoffkonzentration angeordnet ist, wobei die vierte Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein vertikales Leistungshalbleiterbauelement und ein Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements.
  • Vertikale Leistungshalbleiterbauelemente weisen auf der Pufferschicht eine dicke Epitaxieschicht auf. Diese beeinflusst den Einschaltwiderstand im Durchlassfall, die Sperrspannung und die Feldbelastung am Gateoxid im Sperrfall.
  • Nachteilig ist hierbei, dass nur eine der Größen optimal eingestellt werden kann, d. h. dass der Einschaltwiderstand im Durchlassfall minimal ist oder dass die Sperrspannung im Sperrfall maximal ist oder dass die Feldbelastung am Gateoxid im Sperrfall gering ist.
  • Die Aufgabe der Erfindung ist es diesen Nachteil zu überwinden.
  • Offenbarung der Erfindung
  • Das vertikale Leistungshalbleiterbauelement umfasst eine Pufferschicht mit einer bestimmten Dotierstoffkonzentration. Erfindungsgemäß ist auf der Pufferschicht eine erste Epitaxieschicht mit einer ersten Dotierstoffkonzentration angeordnet, wobei die erste Dotierstoffkonzentration kleiner ist als die bestimmte Dotierstoffkonzentration. Auf der ersten Epitaxieschicht ist eine zweite Epitaxieschicht mit einer zweiten Dotierstoffkonzentration angeordnet, wobei die zweite Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration. Auf der zweiten Epitaxieschicht ist eine dritte Epitaxieschicht mit einer dritten Dotierstoffkonzentration angeordnet, wobei die dritte Dotierstoffkonzentration kleiner ist als die zweite Dotierstoffkonzentration. Auf der dritten Epitaxieschicht ist eine vierte Epitaxieschicht mit einer vierten Dotierstoffkonzentration angeordnet, wobei die vierte Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration.
  • Der Vorteil ist hierbei, dass das Verhältnis zwischen Einschaltwiderstand im Durchlassfall und Sperrspannung im Sperrfall minimal ist, wobei die Feldbelastung des Gateoxids im Sperrfall ebenfalls minimal ist.
  • In einer Weiterbildung weist die erste Dotierstoffkonzentration einen Wert zwischen 5E15 cm^-3 und 5E16 cm^-3 auf.
  • Vorteilhaft ist hierbei, dass der Feldverlauf einen hohen Feldstärkengradient aufweist, um die spannungsaufnehmende Region optimal auszunutzen, indem die integrierte Fläche unter dem Feldverlauf maximiert wird.
  • In einer weiteren Ausgestaltung weist die zweite Dotierstoffkonzentration einen Wert zwischen 1E15 cm^-3 und 5E16 cm^-3 auf.
  • Der Vorteil ist hierbei, dass diese Schicht die Funktion einer Driftschicht nach Stand der Technik übernimmt, wobei die Dotierung die Durchbruchsspannung und den Durchlasswiderstand wesentlich bestimmt.
  • In einer Weiterbildung weist die dritte Dotierstoffkonzentration einen Wert zwischen 1E15 cm^-3 und 2E16cm^-3 auf.
  • Vorteilhaft ist hierbei, dass das maximale elektrische Feld in dem Halbleiter, das im Sperrbetrieb anliegt, kleingehalten wird.
  • In einer weiteren Ausgestaltung weisen die erste Epitaxieschicht, die zweite Epitaxieschicht, die dritte Epitaxieschicht und die vierte Epitaxieschicht jeweils eine Höhe zwischen 0,5 µm und 5 µm auf.
  • Der Vorteil ist hierbei, dass im Sperrbetrieb eine Spannung zwischen 400V und 2000V gesperrt werden kann.
  • In einer Weiterbildung umfassen die erste Epitaxieschicht, die zweite Epitaxieschicht, die dritte Epitaxieschicht und die vierte Epitaxieschicht Siliziumkarbid.
  • Vorteilhaft ist hierbei, dass ein unipolarer MOSFET mit geringem Durchlasswiderstand und hoher Sperrspannung entsteht.
  • In einer weiteren Ausgestaltung ist die vierte Dotierstoffkonzentration kleiner als die erste Dotierstoffkonzentration.
  • Der Vorteil ist hierbei, dass die Feldspitze im Sperrbetrieb gering und die Überlebensdauer im Kurzschlussfall des MOSFETs hoch ist.
  • In einer weiteren Ausgestaltung ist die vierte Dotierstoffkonzentration größer als die erste Dotierstoffkonzentration.
  • Vorteilhaft ist hierbei, dass der Durchlasswiderstand besonders gering ist.
  • In einer Weiterbildung ist das vertikale Leistungshalbleiterbauelement ein Graben-MOSFET.
  • Der Vorteil ist hierbei, dass die Integrationsdichte hoch ist, wobei der Durchlasswiderstand gering ist.
  • Das erfindungsgemäße Verfahren zum Herstellen eines Leistungshalbleiterbauelements mit einer Pufferschicht, die eine bestimmte Dotierstoffkonzentration aufweist, umfasst das Aufbringen einer ersten Epitaxieschicht mit einer ersten Dotierstoffkonzentration auf die Pufferschicht mittels Homoepitaxie, wobei die erste Dotierstoffkonzentration kleiner ist als die bestimmte Dotierstoffkonzentration, und das Aufbringen einer zweiten Epitaxieschicht mit einer zweiten Dotierstoffkonzentration auf die erste Epitaxieschicht mittels Homoepitaxie, wobei die zweite Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration. Das Verfahren umfasst des Weiteren das Aufbringen einer dritten Epitaxieschicht mit einer dritten Dotierstoffkonzentration auf die zweite Epitaxieschicht mittels Homoepitaxie, wobei die dritte Dotierstoffkonzentration kleiner ist als die zweite Dotierstoffkonzentration. Das Verfahren umfasst weiterhin das Aufbringen einer vierten Epitaxieschicht mit einer vierten Dotierstoffkonzentration auf die dritte Epitaxieschicht, wobei die vierte Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration.
  • Der Vorteil ist hierbei, dass die Abscheidung aller vier Epitaxieschichten erfolgen kann, ohne dass die Wafer, auf denen die MOSFETs angelegt werden, die Prozesskammer verlassen müssen.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
    • 1 ein vertikales Leistungshalbleiterbauelement und
    • 2 ein Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements.
  • 1 zeigt ein vertikales Leistungshalbleiterbauelement 100 mit einem Halbleitersubstrat 101. Das Halbleitersubstrat 101 weist eine Vorderseite und eine Rückseite auf, wobei die Vorderseite der Rückseite gegenüberliegt. Auf der Vorderseite ist eine Pufferschicht 102 angeordnet. Die Pufferschicht 102 weist eine bestimmte Dotierstoffkonzentration auf. Auf der Pufferschicht 102 ist eine erste Epitaxieschicht 103 mit einer ersten Dotierstoffkonzentration angeordnet. Die erste Dotierstoffkonzentration ist geringer bzw. kleiner als die bestimmte Dotierstoffkonzentration. Auf der ersten Epitaxieschicht 103 ist eine zweite Epitaxieschicht 104 mit einer zweiten Dotierstoffkonzentration angeordnet. Die zweite Dotierstoffkonzentration ist geringer bzw. kleiner als die erste Dotierstoffkonzentration. Auf der zweiten Epitaxieschicht 104 ist eine dritte Epitaxieschicht 105 mit einer dritten Dotierstoffkonzentration angeordnet. Die dritte Dotierstoffkonzentration ist geringer bzw. kleiner als die zweite Dotierstoffkonzentration. Das bedeutet die dritte Dotierstoffkonzentration ist auch geringer bzw. kleiner als die erste Dotierstoffkonzentration. Auf der dritten Epitaxieschicht 105 ist eine vierte Epitaxieschicht 106 mit einer vierten Dotierstoffkonzentration angeordnet. Die vierte Dotierstoffkonzentration ist höher bzw. größer als die zweite Dotierstoffkonzentration. Das bedeutet die vierte Dotierstoffkonzentration ist auch höher bzw. größer als die dritte Dotierstoffkonzentration. Auf der vierten Epitaxieschicht 106 ist ein Kanalgebiet 107 angeordnet. Auf dem Kanalgebiet 107 sind Sourcebereiche 108 angeordnet. Das vertikale Leistungshalbleiterbauelement 100 umfasst Gräben, die sich von den Sourcebereichen 108 bis in die vierte Epitaxieschicht 106 erstrecken. Die Gräben weisen eine Isolationsschicht 109 auf, die die Grabenwände und Grabenböden bedeckt, sodass Gatebereiche 110 von der vierten Epitaxieschicht 106 elektrisch isoliert sind. Seitlich beabstandet zu den Gräben bzw. lateral alternierend zu den Gräben sind Abschirmgebiete 111 angeordnet. Die Abschirmgebiete 111 reichen tiefer in die vierte Epitaxieschicht 106 hinein als die Gräben. Die Abschirmgebiete 111 schützen die Gatebereiche vor hohen Feldstärken im Kurzschlussfall. Das vertikale Leistungshalbleiterbauelement 100 weist oberhalb der Sourcebereiche 108 und der Abschirmgebiete 111 eine Metallisierungsschicht 112 auf. Unterhalb des Halbleitersubstrats 101 ist eine Drainelektrode 113 angeordnet.
  • Die erste Dotierstoffkonzentration weist einen Wert zwischen 5E15 cm^-3 und 5E16 cm^-3 auf. Die zweite Dotierstoffkonzentration weist einen Wert zwischen 1E15 cm^-3 und 5E16 cm^-3 auf, wobei die zweite Dotierstoffkonzentration geringer ist als die erste Dotierstoffkonzentration. Die dritte Dotierstoffkonzentration weist einen Wert zwischen 1E15 cm^-3 und 2E16cm^-3 auf, wobei der Wert der dritten Dotierstoffkonzentration geringer ist als der Wert der ersten Dotierstoffkonzentration und die zweite Dotierstoffkonzentration.
  • Die erste Epitaxieschicht 103 fungiert als Feldanstiegsschicht und dient zur Erzeugung eines hohen Gradienten des elektrischen Felds im Sperrfall des vertikalen Leistungshalbleiterbauelements 100. Die zweite Epitaxieschicht 104 fungiert als Spannungsaufnahmeschicht und dient zur Aufnahme der Sperrspannung im Sperrfall des vertikalen Leistungshalbleiterbauelements 100. Die dritte Epitaxieschicht 105 fungiert als Feldabschwächschicht und dient zur Erzeugung eines geringen Gradienten des elektrischen Felds im Sperrfall, sodass ein Spannungsintegral der Feldstärke maximiert wird und das Gateoxid vor hohen Feldstärken besser abgeschirmt ist als bei einer einzigen dicken Epitaxieschicht wie aus dem Stand der Technik bekannt. Die vierte Epitaxieschicht 106 fungiert als Spreizschicht bzw. Spreadingschicht und dient zur Aufweitung des Stroms im Durchlassfall, sodass der Widerstand in Grabennähe minimal ist. Mit anderen Worten die erste Epitaxieschicht 103, die zweite Epitaxieschicht 104, die dritte Epitaxieschicht 105 und die vierte Epitaxieschicht 106 ersetzen eine homogen dotierte dicke Epitaxieschicht aus dem Stand der Technik, die üblicherweise auf der Pufferschicht 102 angeordnet ist. Die homogen dotierte dicke Epitaxieschicht dient im Stand der Technik vor allem zum Abbau der Hochspannung im Sperrfall des vertikalen Leistungshalbleiterbauelements. Die vier Epitaxieschichten mit unterschiedlicher Dotierung, nämlich die erste Epitaxieschicht 103, die zweite Epitaxieschicht 104, die dritte Epitaxieschicht 105 und die vierte Epitaxieschicht 106, optimieren das Verhältnis des Einschaltwiderstands im Durchlassfall und die Sperrspannung im Sperrfall, sodass das Verhältnis minimal ist, wobei gleichzeitig die Feldbelastung des Gateoxids im Sperrfall minimal ist.
  • In einem Ausführungsbeispiel ist die vierte Dotierstoffkonzentration größer als die erste Dotierstoffkonzentration, sodass die Feldspitze im Sperrbetrieb gering und die Überlebensdauer im Kurzschlussfall des MOSFETs hoch ist.
  • In einem weiteren Ausführungsbeispiel ist die vierte Dotierstoffkonzentration kleiner als die erste Dotierstoffkonzentration, sodass der Durchlasswiderstand besonders gering ist.
  • Das bedeutet die vierte Dotierstoffkonzentration weist einen Wert zwischen 1E15 cm^-3 und 5E16cm^-3 auf und liegt stets zwischen der bestimmten Dotierstoffkonzentration der Pufferschicht 102 und der zweiten Dotierstoffkonzentration.
  • Die erste Epitaxieschicht 103, die zweite Epitaxieschicht 104, die dritte Epitaxieschicht 105 und die vierte Epitaxieschicht 106 weisen eine Dicke zwischen 0,5 µm und 5 µm auf. Das Halbleitersubstrat 101, die Pufferschicht 102, die erste Epitaxieschicht 103, die zweite Epitaxieschicht 104, die dritte Epitaxieschicht 105 und die vierte Epitaxieschicht 106 umfassen Siliziumkarbid. Das vertikale Leistungshalbleiterbauelement 100 ist beispielsweise ein Graben-MOSFET.
  • Das vertikale Leistungshalbleiterbauelement 100 findet Anwendung in der Leistungselektronik, beispielsweise bei Fahrzeuginvertern für Elektrofahrzeuge oder Hybridfahrzeuge. Zusätzlich können die vertikalen Leistungshalbleiterbauelemente 100 in Invertern für Photovoltaik oder Windkraft zur regenerativen Energieerzeugung, in Zugantrieben oder in Hochspannungsgleichrichtern verwendet werden.
  • 2 zeigt ein Verfahren 200 zum Herstellen eines vertikalen Leistungshalbleiterbauelements mit einer Pufferschicht, die eine bestimmte Dotierstoffkonzentration aufweist. Das Verfahren 200 startet mit einem Schritt 210 in dem eine erste Epitaxieschicht auf die Pufferschicht mittels Homoepitaxie aufgebracht wird, wobei die erste Epitaxieschicht eine erste Dotierstoffkonzentration aufweist, und die erste Dotierstoffkonzentration kleiner ist als die bestimmte Dotierstoffkonzentration. In einem folgenden Schritt 220 wird eine zweite Epitaxieschicht auf die erste Epitaxieschicht mittels Homoepitaxie aufgebracht, wobei die zweite Epitaxieschicht eine zweite Dotierstoffkonzentration aufweist, und die zweite Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration. In einem folgenden Schritt 230 wird eine dritte Epitaxieschicht auf die zweite Epitaxieschicht mittels Homoepitaxie aufgebracht, wobei die dritte Epitaxieschicht eine dritte Dotierstoffkonzentration aufweist, und die dritte Dotierstoffkonzentration kleiner ist als die zweite Dotierstoffkonzentration. In einem folgenden Schritt 240 wird eine vierte Epitaxieschicht auf die dritte Epitaxieschicht mittels Homoepitaxie aufgebracht, wobei die vierte Epitaxieschicht eine vierte Dotierstoffkonzentration aufweist, und die vierte Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration.
  • Anschließend wird die Vorderseite und die Rückseite des vertikalen Leistungshalbleiterbauelements gemäß dem Stand der Technik erzeugt, sodass beispielsweise ein Graben-MOSFET entsteht. Optional kann die vierte Dotierstoffkonzentration der vierten Epitaxieschicht während des Vorderseitenprozesses mittels Ionenimplantation erhöht werden.

Claims (10)

  1. Vertikales Leistungshalbleiterbauelement (100) mit einer Pufferschicht (102), wobei die Pufferschicht (102) eine bestimmte Dotierstoffkonzentration aufweist, dadurch gekennzeichnet, dass auf der Pufferschicht (102) eine erste Epitaxieschicht (103) mit einer ersten Dotierstoffkonzentration angeordnet ist, wobei die erste Dotierstoffkonzentration kleiner ist als die bestimmte Dotierstoffkonzentration, und auf der ersten Epitaxieschicht (103) eine zweite Epitaxieschicht (104) mit einer zweiten Dotierstoffkonzentration angeordnet ist, wobei die zweite Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration, und auf der zweiten Epitaxieschicht (104) eine dritte Epitaxieschicht (105) mit einer dritten Dotierstoffkonzentration angeordnet ist, wobei die dritte Dotierstoffkonzentration kleiner ist als die zweite Dotierstoffkonzentration, und auf der dritten Epitaxieschicht (105) eine vierte Epitaxieschicht (106) mit einer vierten Dotierstoffkonzentration angeordnet ist, wobei die vierte Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration.
  2. Vertikales Leistungshalbleiterbauelement (100) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Dotierstoffkonzentration einen Wert zwischen 5E15 cm^-3 und 5E16 cm^-3 aufweist.
  3. Vertikales Leistungshalbleiterbauelement (100) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die zweite Dotierstoffkonzentration einen Wert zwischen 1E15 cm^-3 und 5E16 cm^-3 aufweist.
  4. Vertikales Leistungshalbleiterbauelement (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die dritte Dotierstoffkonzentration einen Wert zwischen 1E15 cm^-3 und 2E16cm^-3 aufweist.
  5. Vertikales Leistungshalbleiterbauelement (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Epitaxieschicht (103), die zweite Epitaxieschicht (104), die dritte Epitaxieschicht (105) und die vierte Epitaxieschicht (106) jeweils eine Höhe zwischen 0,5 µm und 5 µm aufweisen.
  6. Vertikales Leistungshalbleiterbauelement (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Epitaxieschicht (103), die zweite Epitaxieschicht (104), die dritte Epitaxieschicht (105) und die vierte Epitaxieschicht (106) Siliziumkarbid umfassen.
  7. Vertikales Leistungshalbleiterbauelement (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die vierte Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration.
  8. Vertikales Leistungshalbleiterbauelement (100) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die vierte Dotierstoffkonzentration größer ist als die erste Dotierstoffkonzentration.
  9. Vertikales Leistungshalbleiterbauelement (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das vertikale Leistungshalbleiterbauelement (100) ein Graben-MOSFET ist.
  10. Verfahren (200) zum Herstellen eines vertikalen Leistungshalbleiterbauelements mit einer Pufferschicht, wobei die Pufferschicht eine bestimmte Dotierstoffkonzentration aufweist, mit den Schritten: • Aufbringen (210) einer ersten Epitaxieschicht auf die Pufferschicht mittels Homoepitaxie, wobei die erste Epitaxieschicht eine erste Dotierstoffkonzentration aufweist, und die erste Dotierstoffkonzentration kleiner ist als die bestimmte Dotierstoffkonzentration, • Aufbringen (220) einer zweiten Epitaxieschicht auf die erste Epitaxieschicht mittels Homoepitaxie, wobei die zweite Epitaxieschicht eine zweite Dotierstoffkonzentration aufweist, und die zweite Dotierstoffkonzentration kleiner ist als die erste Dotierstoffkonzentration, • Aufbringen (230) einer dritten Epitaxieschicht auf die zweite Epitaxieschicht mittels Homoepitaxie, wobei die dritte Epitaxieschicht eine dritte Dotierstoffkonzentration aufweist, und die dritte Dotierstoffkonzentration kleiner ist als die zweite Dotierstoffkonzentration, • Aufbringen (240) einer vierten Epitaxieschicht auf die dritte Epitaxieschicht mittels Homoepitaxie, wobei die vierte Epitaxieschicht eine vierte Dotierstoffkonzentration aufweist, und die vierte Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration.
DE102022203048.6A 2022-03-29 2022-03-29 Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements Pending DE102022203048A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022203048.6A DE102022203048A1 (de) 2022-03-29 2022-03-29 Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022203048.6A DE102022203048A1 (de) 2022-03-29 2022-03-29 Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102022203048A1 true DE102022203048A1 (de) 2023-10-05

Family

ID=88018804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022203048.6A Pending DE102022203048A1 (de) 2022-03-29 2022-03-29 Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements

Country Status (1)

Country Link
DE (1) DE102022203048A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700168B2 (en) 2017-12-27 2020-06-30 Infineon Technologies Ag Wide band gap semiconductor device and a method for forming a wide band gap semiconductor device
DE102019207761A1 (de) 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Leistungstransistors und Leistungstransistor
DE102019216138A1 (de) 2019-10-21 2021-04-22 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700168B2 (en) 2017-12-27 2020-06-30 Infineon Technologies Ag Wide band gap semiconductor device and a method for forming a wide band gap semiconductor device
DE102019207761A1 (de) 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Leistungstransistors und Leistungstransistor
DE102019216138A1 (de) 2019-10-21 2021-04-22 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Similar Documents

Publication Publication Date Title
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102012219644B4 (de) Halbleitervorrichtung
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013106902A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellgebiet und einem Randgebiet
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE102010063159A1 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102022203048A1 (de) Vertikales Leistungshalbleiterbauelement und Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements
DE112019007551T5 (de) Halbleitereinheit, leistungswandlereinheit und verfahren zum herstellen einer halbleitereinheit
WO2020221517A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102013218494B4 (de) Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE102021119199A1 (de) Gate-Grabenstruktur enthaltende Halbleitervorrichtung
EP3977516A1 (de) Verfahren zur herstellung eines leistungstransistors und leistungstransistor
DE102019201453A1 (de) Halbleiter-Bauelement, Leistungsschalter, Steuergerät sowie Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102019201834A1 (de) Halbleitergerät
DE102018211825A1 (de) Vertikaler Leistungstransistor und Verfahren zur Herstellung des vertikalen Leistungstransistors
DE102019207763A1 (de) Transistorzelle mit einem implantierten, stromtragenden Gebiet
DE102022207273A1 (de) Power-FinFET mit zweigeteilter Steuerelektrode und Verfahren zum Herstellen eines Power-FinFETs mit zweigeteilter Steuerelektrode
DE102017207847A1 (de) Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten
DE102020215721A1 (de) Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
DE102019207758A1 (de) Transistorzelle mit implantiertem Aufweitungsgebiet
DE102022107595A1 (de) Verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R163 Identified publications notified