DE102019201834A1 - Halbleitergerät - Google Patents

Halbleitergerät Download PDF

Info

Publication number
DE102019201834A1
DE102019201834A1 DE102019201834.3A DE102019201834A DE102019201834A1 DE 102019201834 A1 DE102019201834 A1 DE 102019201834A1 DE 102019201834 A DE102019201834 A DE 102019201834A DE 102019201834 A1 DE102019201834 A1 DE 102019201834A1
Authority
DE
Germany
Prior art keywords
layer
region
semiconductor device
backside
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019201834.3A
Other languages
English (en)
Inventor
Sho Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019201834A1 publication Critical patent/DE102019201834A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein Halbleitergerät (1) umfasst ein Halbleitersubstrat (2). Das Halbleitersubstrat (2) umfasst eine aktive Region (6) und eine Randregion (7), welche die aktive Region (6) umgibt. Das Halbleitersubstrat (2) verfügt über eine Vorderseite (2a) und eine Rückseite (2b). Eine Halbleitervorrichtung (3) umfasst eine n--Driftregion (5) und eine p+-Kollektorschicht (25). Die Randregion (7) umfasst die n--Driftregion (5) und eine p+-Rückseitenrandschicht (26). Die p+-Rückseitenrandschicht (26) ist auf der Seite der Rückseite (2b) der n--Driftregion (5) vorgesehen. Eine erste Löcherkonzentration in der p+-Rückseitenrandschicht (26) ist höher, als eine zweite Löcherkonzentration in der p+-Kollektorschicht (25). Die Kurzschlussfestigkeit des Halbleitergeräts (1) wird verbessert.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Halbleitergeräte.
  • Beschreibung des Standes der Technik
  • Die Japanische Patentoffenlegungs-Nr. 2009-141067 offenbart ein Halbleitergerät, welches eine aktive Region und eine Randregion umfasst, welche die aktive Region umgibt. Eine Halbleitervorrichtung, wie ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT), wird in der aktiven Region ausgebildet. Ein Schutzring wird in der Randregion ausgebildet, um die Durchbruchspannung der Halbleitervorrichtung zu gewährleisten.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist es, die Kurzschlussfestigkeit eines Halbleitergeräts zu verbessern.
  • Ein Halbleitergerät der vorliegenden Erfindung umfasst ein Halbleitersubstrat. Das Halbleitersubstrat umfasst eine aktive Region und eine Randregion, welche die aktive Region umgibt. Das Halbleitersubstrat verfügt über eine Vorderseite und eine Rückseite. Eine Halbleitervorrichtung umfasst eine n--Driftregion und eine p+-Kollektorschicht. Die Randregion umfasst die n--Driftregion und eine p+-Rückseitenrandschicht. Die p+-Rückseitenrandschicht ist auf der Seite der Rückseite der n--Driftregion vorgesehen. Eine erste Löcherkonzentration in der p+-Rückseitenrandschicht ist höher, als eine zweite Löcherkonzentration in der p+-Kollektorschicht.
  • Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Figuren deutlicher.
  • Figurenliste
    • 1 ist eine schematische, teilweise vergrößerte Schnittansicht eines Halbleitergeräts gemäß einer ersten Ausführungsform.
    • 2 ist eine schematische, teilweise vergrößerte Schnittansicht, welche einen Schritt zur Herstellung des Halbleitergeräts gemäß der ersten Ausführungsform und ein Halbleitergerät gemäß einer dritten Ausführungsformen zeigt.
    • 3 ist eine schematische, teilweise vergrößerte Schnittansicht, welche einen Schritt nachfolgend auf den in 2 gezeigten Schritt im Verfahren zur Herstellung der Halbleitergeräte gemäß den ersten und dritten Ausführungsformen zeigt.
    • 4 ist eine schematische, teilweise vergrößerte Schnittansicht, welche einen Schritt nachfolgend auf den in 3 gezeigten Schritt im Verfahren zur Herstellung der Halbleitergeräte gemäß den ersten und dritten Ausführungsformen zeigt.
    • 5 ist eine schematische, teilweise vergrößerte Schnittansicht, welche einen Schritt nachfolgend auf den in 4 gezeigten Schritt im Verfahren zur Herstellung der Halbleitergeräte gemäß den ersten und dritten Ausführungsformen zeigt.
    • 6 ist eine schematische, teilweise vergrößerte Schnittansicht eines Halbleitergeräts gemäß einer zweiten Ausführungsform.
    • 7 ist eine schematische, teilweise vergrößerte Schnittansicht des Halbleitergeräts gemäß der dritten Ausführungsform.
    • 8 ist eine schematische, teilweise vergrößerte Schnittansicht, welche einen Schritt nachfolgend auf den in 5 gezeigten Schritt im Verfahren zur Herstellung des Halbleitergeräts gemäß der dritten Ausführungsform zeigt.
    • 9 ist eine schematische, teilweise vergrößerte Schnittansicht eines Halbleitergeräts gemäß einer vierten Ausführungsform.
  • Beschreibung der bevorzugten Ausführungsformen
  • Ausführungsformen der vorliegenden Erfindung werden unten beschrieben. Es sei darauf hingewiesen, dass dieselben Komponenten mittels derselben Bezugszeichen bezeichnet werden und nicht wiederholt beschrieben werden.
  • Erste Ausführungsform
  • Mit Bezug zu 1 wird ein Halbleitergerät 1 gemäß einer ersten Ausführungsform beschrieben. Das Halbleitergerät 1 umfasst hauptsächlich ein Halbleitersubstrat 2, eine erste Elektrode 20 und eine zweite Elektrode 30.
  • Das Halbleitersubstrat 2 ist zum Beispiel ein Silizium-Substrat oder ein Siliziumkarbid-Substrat. Das Halbleitersubstrat 2 verfügt über eine Vorderseite 2a und eine Rückseite 2b, welche der Vorderseite 2a gegenüberliegt. Das Halbleitersubstrat 2 umfasst eine aktive Region 6, in welcher eine Halbleitervorrichtung 3 vorgesehen ist, und eine Randregion 7, welche die aktive Region 6 umgibt. Die Halbleitervorrichtung 3 ist zum Beispiel ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT).
  • Die Halbleitervorrichtung 3 umfasst eine n--Driftregion 5, eine p-Basisregion 10, eine n+-Typ-Emitter-Region 14, eine Gate-Isolationsschicht 17, eine Gate-Elektrode 18, eine p+-Kollektorschicht 25, die erste Elektrode 20, und die zweite Elektrode 30. Die Halbleitervorrichtung 3 umfasst weiter eine n-Pufferschicht 24 und eine p+-Kontaktschicht 15. Die Halbleitervorrichtung 3 umfasst weiter eine n+-Ladungsspeicherschicht 11.
  • Die p-Basisregion 10 ist näher an der Vorderseite 2a angeordnet, als die n--Driftregion 5. Die p-Basisregion 10 wird bis zu einer ersten Tiefe ausgehend von der Vorderseite 2a ausgebildet. Die n+-Ladungsspeicherschicht 11 wird zwischen der n--Driftregion 5 und der p-Basisregion 10 ausgebildet. Eine n-Typ-Träger- (Elektronen) Konzentration in der n+-Ladungsspeicherschicht 11 ist höher, als eine n-Typ-Trägerkonzentration in der n--Driftregion 5.
  • Die n+-Typ-Emitter-Region 14 wird in einem Abschnitt der p-Basisregion 10 ausgebildet. Konkret wird die n+-Typ-Emitter-Region 14 bis zu einer zweiten Tiefe ausgehend von der Vorderseite 2a ausgebildet. Die zweite Tiefe ist geringer als die erste Tiefe. Die n+-Typ-Emitter-Region 14 wird in einem Abschnitt der Vorderseite 2a ausgebildet. Eine p-Typ-Träger- (Löcher) Konzentration in der p+-Kontaktschicht 15 ist höher, als eine p-Typ-Trägerkonzentration in der p-Basisregion 10. Die p+-Kontaktschicht 15 wird in einem Abschnitt der Vorderseite 2a ausgebildet, in welchem die n+-Typ-Emitter-Region 14 nicht ausgebildet ist.
  • Die Gate-Isolationsschicht 17 ist auf einem Abschnitt 12 der p-Basisregion 10 vorgesehen, welcher zwischen der n+-Typ-Emitter-Region 14 und der n--Driftregion 5 angeordnet ist. Während eines EIN-Betriebs der Halbleitervorrichtung 3 wird im Abschnitt 12 der p-Basisregion 10 ein Kanal ausgebildet. Konkret wird die Gate-Isolationsschicht 17 auf einer Seitenwand und einer Bodenfläche eines Grabens 16 ausgebildet, welcher sich durch die n+-Typ-Emitter-Region 14, die p-Basisregion 10 und die n+-Ladungsspeicherschicht 11 erstreckt, um die n--Driftregion 5 zu erreichen. Die Gate-Isolationsschicht 17 ist zum Beispiel eine SiO2 Schicht.
  • Die Gate-Elektrode 18 ist dem Abschnitt 12 der p-Basisregion 10 zugewandt, wobei die Gate-Isolationsschicht 17 dazwischenliegt. Als ein Beispiel ist die Gate-Elektrode 18 eine Trench-Gate-Elektrode, und eine Halbleitervorrichtung 3 ist ein Trench-Gate-IGBT. Die Gate-Elektrode 18 ist innerhalb des Grabens 16 mit der dazwischenliegenden Gate-Isolationsschicht 17 vorgesehen.
  • Die n-Pufferschicht 24 ist näher an der Rückseite 2b angeordnet, als die n--Driftregion 5. Die n-Pufferschicht 24 steht in Kontakt mit der n--Driftregion 5 und der p+-Kollektorschicht 25 in der aktiven Region 6. Eine erste n-Typ-Trägerkonzentration in der n-Pufferschicht 24 ist höher, als eine zweite n-Typ-Trägerkonzentration in der n--Driftregion 5. Die n-Pufferschicht 24 umfasst einen n-Typ-Dotierstoff. Der n-Typ-Dotierstoff ist zum Beispiel Phosphor oder Arsen. Die n-Pufferschicht 24 weist eine geringere Dicke auf, als die n--Driftregion 5. In einem Beispiel entspricht die Dicke der n-Pufferschicht 24 0,5-mal oder weniger der Dicke der n--Driftregion 5. In einem weiteren Beispiel entspricht die Dicke der n-Pufferschicht 24 0,3-mal oder weniger der Dicke der n--Driftregion 5. In noch einem weiteren Beispiel entspricht die Dicke der n-Pufferschicht 24 0,1-mal oder weniger der Dicke der n--Driftregion 5. Die n-Pufferschicht 24 weist zum Beispiel eine Dicke von 0,1 µm oder mehr auf.
  • Die p+-Kollektorschicht 25 ist auf der Rückseite 2b des Halbleitersubstrats 2 vorgesehen. Die p+-Kollektorschicht 25 ist näher an der Rückseite 2b angeordnet, als die n--Driftregion 5. Die p+-Kollektorschicht 25 steht in Kontakt mit der n-Pufferschicht 24. Die p+-Kollektorschicht 25 umfasst einen p-Typ-Dotierstoff, wie Bor. Eine p-Typ-Träger- (Loch) Konzentration in der p+-Kollektorschicht 25 ist höher, als die p-Typ-Trägerkonzentration in der p-Basisregion 10. Die p+-Kollektorschicht 25 verfügt zum Beispiel über eine Dicke von 0,1 µm oder mehr. Die p+-Kollektorschicht 25 verfügt zum Beispiel über eine Dicke von 10 µm oder weniger.
  • Die Halbleitervorrichtung 3 umfasst weiter eine erste Elektrode 20 und eine zweite Elektrode 30. Die erste Elektrode 20 wird auf der n+-Typ-Emitter-Region 14 auf der Vorderseite 2a ausgebildet. Die erste Elektrode 20 wird darüber hinaus auf der p+-Kontaktschicht 15 auf der Vorderseite 2a ausgebildet. Die erste Elektrode 20 steht in Kontakt mit der n+-Typ-Emitter-Region 14 und der p+-Kontaktschicht 15. Die erste Elektrode 20 fungiert als EmitterElektrode. Die erste Elektrode 20 ist elektrisch mit der p-Basisregion 10 verbunden, wobei die p+-Kontaktschicht 15 dazwischen angeordnet ist. Die erste Elektrode 20 ist durch eine Zwischenschicht-Isolationsschicht 19 elektrisch von der Gate-Elektrode 18 isoliert. Die zweite Elektrode 30 wird auf der p+-Kollektorschicht 25 in der aktiven Region 6 ausgebildet. Die zweite Elektrode 30 steht in Kontakt mit der p+-Kollektorschicht 25. Die zweite Elektrode 30 fungiert als Kollektor-Elektrode.
  • Die Randregion 7 umfasst die n--Driftregion 5 und eine p+-Rückseitenrandschicht 26. Die n--Driftregion 5 und die zweite Elektrode 30 erstrecken sich ebenfalls von der aktiven Region 6 bis zur Randregion 7. Die Randregion 7 umfasst die n-Pufferschicht 24. Die n-Pufferschicht 24 erstreckt sich ebenfalls von der aktiven Region 6 bis zur Randregion 7. Die p-Basisregion 10, die n+-Typ-Emitter-Region 14 und die n+-Ladungsspeicherschicht 11 werden nicht in der Randregion 7 ausgebildet. Die zweite Elektrode 30 wird auf der p+-Rückseitenrandschicht 26 in der Randregion 7 ausgebildet.
  • Die p+-Rückseitenrandschicht 26 ist auf der Seite der Rückseite 2b der n--Driftregion 5 vorgesehen. Die p+-Rückseitenrandschicht 26 wird zwischen der n--Driftregion 5 und der zweiten Elektrode 30 ausgebildet. Die p+-Rückseitenrandschicht 26 steht in Kontakt mit der n-Pufferschicht 24. Die p+-Rückseitenrandschicht 26 steht in Kontakt mit der zweiten Elektrode 30. Die p+-Rückseitenrandschicht 26 wird auf der Rückseite 2b des Halbleitersubstrats 2 ausgebildet. Die p+-Rückseitenrandschicht 26 steht in Kontakt mit der p+-Kollektorschicht 25. Die p+-Rückseitenrandschicht 26 verfügt über eine Dicke von zum Beispiel 0,1 µm oder mehr und 10 µm oder weniger.
  • Eine erste p-Typ-Trägerkonzentration in der p+-Rückseitenrandschicht 26 ist höher, als eine zweite p-Typ-Trägerkonzentration in der p+-Kollektorschicht 25. In einem Beispiel entspricht die erste p-Typ-Trägerkonzentration in der p+-Rückseitenrandschicht 26 zweimal oder mehr der zweiten p-Typ-Trägerkonzentration in der p+-Kollektorschicht 25. In einem weiteren Beispiel entspricht die p-Typ-Trägerkonzentration in der p+-Rückseitenrandschicht 26 fünfmal oder mehr der zweiten p-Typ-Trägerkonzentration in der p+-Kollektorschicht 25. In noch einem weiteren Beispiel entspricht die p-Typ-Trägerkonzentration in der p+-Rückseitenrandschicht 26 zehnmal oder mehr der zweiten p-Typ-Trägerkonzentration in der p+-Kollektorschicht 25. In einem Beispiel wird in einer Draufsicht auf die Rückseite 2b des Halbleitersubstrats 2 die p+-Rückseitenrandschicht 26 derart ausgebildet, dass sie die aktive Region 6 umgibt. In einem weiteren Beispiel wird in der Draufsicht 2b des Halbleitersubstrats 2 die p+-Rückseitenrandschicht 26 nur in einem Abschnitt der Randregion 7 ausgebildet, ohne die aktive Region 6 zu umgeben.
  • Die Randregion 7 umfasst eine feldbegrenzende Ringstruktur (FLR-Struktur) 21 auf der Vorderseite 2a des Halbleitersubstrats 2. In einer Draufsicht auf die Vorderseite 2a des Halbleitersubstrats 2 umgibt die feldbegrenzende Ringstruktur 21 die aktive Region 6. Die feldbegrenzende Ringstruktur 21 ist eine p-Typ-Region. Die feldbegrenzende Ringstruktur 21 entspannt die Konzentration des elektrischen Feldes in der Randregion 7, um dadurch die Durchbruchspannung des Halbleitergeräts 1 zu verbessern. Die feldbegrenzende Ringstruktur 21 befindet sich in einem Abstand zur ersten Elektrode 20 und ist elektrisch von dieser isoliert.
  • Bezugnehmend auf die 1 bis 5 wird ein Beispielverfahren zur Herstellung des Halbleitergeräts 1 gemäß der ersten Ausführungsform beschrieben.
  • Wie in 2 gezeigt, umfasst das Verfahren zur Herstellung des Halbleitergeräts 1 der vorliegenden Ausführungsform ein Vorbereiten des Halbleitersubstrats 2, wobei ein Teil des Aufbaus der Halbleitervorrichtung 3 auf der Seite dessen Vorderseite 2a ausgebildet wird. Konkret werden die p-Basisregion 10, die n+-Typ-Emitter-Region 14, die p+-Kontaktschicht 15, die n+-Ladungsspeicherschicht 11, die Gate-Isolationsschicht 17, und die Gate-Elektrode 18 mittels eines bekannten Verfahrens auf der Seite der Vorderseite 2a in der aktiven Region 6 des Halbleitersubstrats 2 (n--Driftregion 5) ausgebildet. Die feldbegrenzende Ringstruktur 21 wird mittels eines bekannten Verfahrens auf der Seite der Vorderseite 2a in der Randregion 7 des Halbleitersubstrats 2 (n--Driftregion 5) ausgebildet. Die Zwischenschicht-Isolationsschicht 19 und die erste Elektrode 20 werden auf der Vorderseite 2a in der aktiven Region 6 des Halbleitersubstrats 2 ausgebildet. Die erste Elektrode 20 befindet sich in einem Abstand zur feldbegrenzenden Ringstruktur 21 und ist elektrisch von dieser isoliert. Die erste Elektrode 20 ist elektrisch leitend mit der n+-Typ-Emitter-Region 14 und der p+-Kontaktschicht 15 verbunden.
  • Die Rückseite 2b des Halbleitersubstrats 2 wird verarbeitet, um die Dicke des Halbleitersubstrats 2 (n--Driftregion 5) zu reduzieren. In einem Beispiel wird die Rückseite 2b des Halbleitersubstrats 2 (n--Driftregion 5) mit einer Schleifmaschine geschliffen. In einem weiteren Beispiel wird die Rückseite 2b des Halbleitersubstrats 2 (n--Driftregion 5) nassgeätzt. Die Dicke des Halbleitersubstrats 2 (n--Driftregion 5) wird auf eine Dicke von 3 µm oder mehr und 800 µm oder weniger reduziert, ohne insbesondere darauf eingeschränkt zu sein.
  • Wie in 3 gezeigt, umfasst das Verfahren zur Herstellung des Halbleitergeräts 1 der vorliegenden Ausführungsform ein Dotieren der Rückseite 2b mit einem n-Typ-Dotierstoff, um dadurch die n-Pufferschicht 24 auf der Rückseite 2b auszubilden. Die n-Pufferschicht 24 steht in Kontakt mit der n--Driftregion 5, und ist näher an der Rückseite 2b angeordnet, als die n--Driftregion 5. Die n-Pufferschicht 24 wird in der aktiven Region 6 und in der Randregion 7 ausgebildet. Der n-Typ-Dotierstoff ist zum Beispiel Phosphor oder Arsen. Die n-Pufferschicht 24 wird zur Aktivierung des n-Typ-Dotierstoffes ausgeheilt.
  • Wie in 4 gezeigt, umfasst das Verfahren zur Herstellung des Halbleitergeräts 1 der vorliegenden Ausführungsform ein Dotieren der Rückseite 2b mit einem p-Typ-Dotierstoff, um dadurch die p+-Kollektorschicht 25 auf der Rückseite 2b in der aktiven Region 6 des Halbleitersubstrats 2 auszubilden. Die p+-Kollektorschicht 25 wird auch auf der Rückseite 2b in der Randregion 7 des Halbleitersubstrats 2 ausgebildet. Die p+-Kollektorschicht 25 steht in Kontakt mit der n-Pufferschicht 24. Der p-Typ-Dotierstoff ist zum Beispiel Bor.
  • Wie in 5 gezeigt, umfasst das Verfahren zur Herstellung des Halbleitergeräts 1 der vorliegenden Ausführungsform ein selektives Dotieren der Rückseite 2b in der Randregion 7 mit einem p-Typ-Dotierstoff, um dadurch die p+-Rückseitenrandschicht 26 auf der Rückseite 2b in der Randregion 7 des Halbleitersubstrats 2 auszubilden. Konkret wird eine Maske 35 auf der Rückseite 2b in der aktiven Region 6 des Halbleitersubstrats 2 ausgebildet. Eine lonenimplantationsvorrichtung wird verwendet, um einen p-Typ-Dotierstoff, wie Bor, selektiv in die Rückseite 2b in der Randregion 7 zu implantieren. Die p+-Rückseitenrandschicht 26 steht in Kontakt mit der n-Pufferschicht 24. Die p+-Rückseitenrandschicht 26 steht in Kontakt mit der p+-Kollektorschicht 25. Die p+-Rückseitenrandschicht 26 wird auf der Rückseite 2b des Halbleitersubstrats 2 ausgebildet. Die erste p-Typ-Trägerkonzentration in der p+-Rückseitenrandschicht 26 ist höher, als die zweite p-Typ-Trägerkonzentration in der p+-Kollektorschicht 25. Die p+-Kollektorschicht 25 und die p+-Rückseitenrandschicht 26 werden ausgeheilt zur Aktivierung des p-Typ-Dotierstoffes in der p+-Kollektorschicht 25 und der p+-Rückseitenrandschicht 26.
  • Das Verfahren zur Herstellung des Halbleitergeräts 1 der vorliegenden Ausführungsform umfasst das Ausbilden der zweiten Elektrode 30 auf der p+-Kollektorschicht 25 und der p+-Rückseitenrandschicht 26. Die zweite Elektrode 30 ist zum Beispiel eine gestapelte Schicht aus Al/Ti/Ni/Au, oder eine gestapelte Schicht aus AISi/Ti/Ni/Au. Die zweite Elektrode 30, die p+-Kollektorschicht 25 und die p+-Rückseitenrandschicht 26 werden derart ausgeheilt, dass die zweite Elektrode 30 einen ohmschen Kontakt mit der p+-Kollektorschicht 25 und der p+-Rückseitenrandschicht 26 herstellt. Das in 1 gezeigte Halbleitergerät 1 der vorliegenden Ausführungsform wird somit erhalten.
  • Der Betrieb und die Funktion des Halbleitergeräts 1 der vorliegenden Ausführungsform werden im Vergleich zu einem Halbleitergerät eines Vergleichsbeispiels beschrieben. Das Halbleitergerät des Vergleichsbeispiels verfügt über einen ähnlichen Aufbau wie das Halbleitergerät 1 der vorliegenden Ausführungsform, unterscheidet sich aber vom Halbleitergerät 1 der vorliegenden Ausführungsform dahingehend, dass die p+-Rückseitenrandschicht 26 nicht ausgebildet wird.
  • In einer späteren Phase eines Einschaltvorgangs, in einer früheren Phase eines Ausschaltvorgangs, und in einem eingeschalteten Zustand des Halbleitergeräts (Halbleitergerät 1 der vorliegenden Ausführungsform, das Halbleitergerät des Vergleichsbeispiels), liegt eine relativ hohe Spannung zwischen der ersten Elektrode 20 und der zweiten Elektrode 30 an. In der vorliegenden Spezifikation stellt der Einschaltvorgang des Halbleitergeräts einen Vorgang eines Übergangs von einem AUS-Zustand zu einem EIN-Zustand des Halbleitergeräts dar. Der Ausschaltvorgang des Halbleitergeräts stellt einen Vorgang eines Übergangs von einem EIN-Zustand zu einem AUS-Zustand des Halbleitergeräts dar.
  • Während der Niederspannungsphase wird ein Kanal im Abschnitt 12 der p-Basisregion 10 ausgebildet. In der vorliegenden Spezifikation umfasst die Niederspannungsphase den Einschaltvorgang des Halbleitergeräts, den Ausschaltvorgang des Halbleitergeräts, und eine Phase, in welcher sich das Halbleitergerät 1 in einem eingeschalteten Zustand befindet. Elektronen werden von der ersten Elektrode 20 in die n--Driftregion 5 durch diesen Kanal und die n+-Ladungsspeicherschicht 11 injiziert. Diese injizierten Elektronen verursachen das Auftreten einer Vorwärts-Vorspannung zwischen der p+-Kollektorschicht 25 und der n--Driftregion 5, wobei die n-Pufferschicht 24 dazwischenliegt. Löcher werden von der zweiten Elektrode 30 und der p+-Kollektorschicht 25 in die n--Driftregion 5 durch die n-Pufferschicht 24 injiziert. Auf diese Weise sammeln sich die Elektronen und die Löcher in hohen Dichten in der n--Driftregion 5 an. Es tritt eine Leitwertmodulation in der n--Driftregion 5 auf, welche in einem signifikant reduzierten Widerstand der n--Driftregion 5 resultiert. Die Spannung zwischen der ersten Elektrode 20 und der zweiten Elektrode 30 wird relativ reduziert.
  • Während eines normalen Schaltbetriebs des Halbleitergeräts (Halbleitergerät 1 der vorliegenden Ausführungsform, das Halbleitergerät des Vergleichsbeispiels) liegt im Gegensatz dazu eine hohe Spannung zwischen der ersten Elektrode 20 und der zweiten Elektrode 30 in einer früheren Phase des Einschaltvorgangs des Halbleitergeräts und in einer späteren Phase der Ausschaltvorgangs des Halbleitergeräts an. Eine hohe Spannung liegt zwischen der ersten Elektrode 20 und der zweiten Elektrode 30 auch während eines Lastkurzschlusses an. In der vorliegenden Spezifikation bezeichnet eine Phase eines Lastkurzschlusses eine Phase, in der eine mit dem Halbleitergerät verbundene Last (wie ein Motor) kurzgeschlossen ist, wodurch eine Versorgungsspannung direkt am Halbleitergerät anliegt.
  • Im Halbleitergerät des Vergleichsbeispiels werden die in einer hohen Dichte in der n--Driftregion 5 angesammelten Löcher daher während der Hochspannungsphase von der n--Driftregion 5 entladen, was in einer signifikant reduzierten Dichte von Löchern in der n--Driftregion 5 resultiert. In der vorliegenden Spezifikation umfasst die Hochspannungsphase eine frühere Phase des Einschaltvorgangs des Halbleitergeräts, eine spätere Phase des Ausschaltvorgangs des Halbleitergeräts, und die Phase eines Lastkurzschlusses. Die elektrische Feldstärke am pn-Übergang, welcher durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet wird, nimmt zu. In der vorliegenden Ausführungsform wird dieser pn-Übergang durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet, wobei die n-Pufferschicht 24 dazwischenliegt. Im Halbleitergerät des Vergleichsbeispiels bleibt am pn-Übergang, welcher durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet wird, ein hohes elektrisches Feld während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, anliegen. Während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, ist daher die Zeitspanne vor dem Ausfall des Halbleitergeräts des Vergleichsbeispiels gering, und das Halbleitergerät des Vergleichsbeispiels weist eine geringe Kurzschlussfestigkeit auf.
  • Demgegenüber umfasst das Halbleitergerät 1 der vorliegenden Ausführungsform die p+-Rückseitenrandschicht 26 in der Randregion 7. Während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, werden Löcher daher nicht nur von der zweiten Elektrode 30 und der p+-Kollektorschicht 25 in der aktiven Region 6 in die n--Driftregion 5 injiziert, sondern sie werden auch von der zweiten Elektrode 30 und der p+-Rückseitenrandschicht 26 in der Randregion 7 in die n--Driftregion 5 injiziert. Da die erste p-Typ-Trägerkonzentration in der p+-Rückseitenrandschicht 26 höher ist, als die zweite p-Typ-Trägerkonzentration in der p+-Kollektorschicht 25, können mehr Löcher von der p+-Rückseitenrandschicht 26 in die n--Driftregion 5 injiziert werden. Auf diese Weise nimmt die elektrische Feldstärke der Rückseite am pn-Übergang, welcher durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet wird, ab. Das Halbleitergerät 1 der vorliegenden Ausführungsform kann die Zeitspanne vor dem Ausfall des Halbleitergeräts 1 während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, vergrößern, wodurch eine verbesserte Kurzschlussfestigkeit erreicht wird.
  • Die Auswirkung des Halbleitergeräts 1 der vorliegenden Ausführungsform wird beschrieben.
  • Das Halbleitergerät 1 der vorliegenden Ausführungsform umfasst das Halbleitersubstrat 2. Das Halbleitersubstrat 2 umfasst eine aktive Region 6, in welcher die Halbleitervorrichtung 3 vorgesehen ist, und die Randregion 7, welche die aktive Region 6 umgibt. Das Halbleitersubstrat 2 verfügt über eine Vorderseite 2a und eine Rückseite 2b. Die Halbleitervorrichtung 3 umfasst die n--Driftregion 5, die p-Basisregion 10, die n+-Typ-Emitter-Region 14, die Gate-Isolationsschicht 17, die Gate-Elektrode 18, und die p+-Kollektorschicht 25. Die Gate-Isolationsschicht 17 ist in einem Abschnitt 12 der p-Basisregion 10 zwischen der n+-Typ-Emitter-Region 14 und der n--Driftregion 5 vorgesehen. Die Gate-Elektrode 18 ist dem Abschnitt 12 der p-Basisregion 10 zugewandt, wobei die Gate-Isolationsschicht 17 dazwischenliegt. Die p+-Kollektorschicht 25 ist auf der Rückseite 2b vorgesehen. Die Randregion 7 umfasst die n--Driftregion 5 und die p+-Rückseitenrandschicht 26. Die n--Driftregion 5 erstreckt sich von der aktiven Region 6 bis zu Randregion 7. Die p+-Rückseitenrandschicht 26 ist auf der Seite der Rückseite 2b der n--Driftregion 5 vorgesehen. Die erste Löcherkonzentration in der p+-Rückseitenrandschicht 26 ist höher, als die zweite Löcherkonzentration in der p+-Kollektorschicht 25.
  • Während eines Lastkurzschlusses werden Löcher nicht nur von der p+-Kollektorschicht 25, sondern auch von der p+-Rückseitenrandschicht 26 in die n--Driftregion 5 injiziert. Die elektrische Feldstärke der Rückseite am pn-Übergang, welche durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet wird, nimmt ab. Das Halbleitergerät 1 der vorliegenden Ausführungsform kann die Zeitspanne bis zum Ausfall des Halbleitergeräts 1 während eines Lastkurzschlusses erhöhen, wodurch eine verbesserte Kurzschlussfestigkeit erreicht wird.
  • Im Halbleitergerät 1 der vorliegenden Ausführungsform steht die p+-Rückseitenrandschicht 26 in Kontakt mit der p+-Kollektorschicht 25. Während eines Lastkurzschlusses können daher Löcher effizient von der p+-Rückseitenrandschicht 26 in die n--Driftregion 5 durch die p+-Kollektorschicht 25 injiziert werden. Das Halbleitergerät 1 der vorliegenden Ausführungsform kann eine verbesserte Kurzschlussfestigkeit erzielen.
  • Im Halbleitergerät 1 der vorliegenden Ausführungsform umfassen die Halbleitervorrichtung 3 und die Randregion 7 die n-Pufferschicht 24 auf der Seite der Rückseite 2b der n--Driftregion 5. Die erste Elektronenkonzentration in der n-Pufferschicht 24 ist höher, als die zweite Elektronenkonzentration in der n--Driftregion 5. In der aktiven Region 6 steht die n-Pufferschicht 24 in Kontakt mit der n--Driftregion 5 und der p+-Kollektorschicht 25. In der Randregion 7 ist die p+-Rückseitenrandschicht 26 auf der Seite der Rückseite 2b der n-Pufferschicht 24 vorgesehen. Die n-Pufferschicht 24 fungiert als Feldstoppschicht. Die n-Pufferschicht 24 verbessert die Durchbruchspannung des Halbleitergeräts 1.
  • Zweite Ausführungsform
  • Mit Bezug zu 6 wird ein Halbleitergerät 1b gemäß einer zweiten Ausführungsform beschrieben. Das Halbleitergerät 1b der vorliegenden Ausführungsform weist einen ähnlichen Aufbau auf und erzeugt ähnliche Auswirkungen wie das Halbleitergerät 1 der ersten Ausführungsform, unterscheidet sich aber hauptsächlich in den folgenden Punkten.
  • Im Halbleitergerät 1b der vorliegenden Ausführungsform weist die p+-Rückseitenrandschicht 26 eine größere Dicke auf, als die p+-Kollektorschicht 25. Während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, können daher mehr Löcher von der p+-Rückseitenrandschicht 26 in die n--Driftregion 5 injiziert werden. Die elektrische Feldstärke der Rückseite am pn-Übergang, welcher durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet wird, nimmt weiter ab. Das Halbleitergerät 1b der vorliegenden Ausführungsform kann die Zeitspanne bis zum Ausfall des Halbleitergeräts 1b während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, erhöhen, wodurch eine verbesserte Kurzschlussfestigkeit erreicht werden kann.
  • Im Halbleitergerät 1b der vorliegenden Ausführungsform liegt ein erstes Ende 41 der n--Driftregion 5 in der aktiven Region 6 näher an der Rückseite 2b, als ein zweites Ende 42 der n--Driftregion 5 in der Randregion 7. Das erste Ende 41 ist ein Ende der n--Driftregion 5 in der aktiven Region 6 in der Nähe der Rückseite 2b. Das zweite Ende 42 ist ein Ende der n--Driftregion 5 in der Randregion 7 in der Nähe der Rückseite 2b. Die n--Driftregion 5 in der aktiven Region 6 hat dadurch eine höhere Dicke. Die Durchbruchspannung des Halbleitergeräts 1b kann verbessert werden.
  • Dritte Ausführungsform
  • Bezugnehmend auf 7 wird ein Halbleitergerät 1c gemäß einer dritten Ausführungsform beschrieben. Das Halbleitergerät 1c der vorliegenden Ausführungsform verfügt über einen ähnlichen Aufbau, wie das Halbleitergerät 1 der ersten Ausführungsform, unterscheidet sich aber hauptsächlich in den folgenden Punkten.
  • Im Halbleitergerät 1c der vorliegenden Ausführungsform umfasst die Randregion 7 weiter eine n-Rückseitenrandschicht 27, welche in Kontakt mit der p+-Rückseitenrandschicht 26 steht. Die n-Rückseitenrandschicht 27 ist auf der Seite der Rückseite 2b der p+-Rückseitenrandschicht 26 vorgesehen. Die n-Rückseitenrandschicht 27 steht in Kontakt mit der p+-Kollektorschicht 25. Die n-Rückseitenrandschicht 27 steht in Kontakt mit der zweiten Elektrode 30. Die n-Rückseitenrandschicht 27 ist auf der Rückseite 2b des Halbleitersubstrats 2 vorgesehen. Die n-Rückseitenrandschicht 27 weist eine geringere Dicke auf, als die p+-Rückseitenrandschicht 26. Die n-Rückseitenrandschicht 27 ist derart eingerichtet, dass die Durchbruchspannung eines pn-Übergangs, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, größer ist, als die EIN-Spannung der Halbleitervorrichtung 3. Wenn das Halbleitersubstrat 2 zum Beispiel ein Si-Substrat ist, verfügt die n-Rückseitenrandschicht 27 über eine Dicke von 0,1 µm oder mehr. Dementsprechend wird in einem EIN-Zustand der Halbleitervorrichtung 3 eine Ladungsinjektion vom pn-Übergang, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, verhindert, so dass Schaltverluste des Halbleitergeräts 1c reduziert werden können.
  • Eine n-Typ-Trägerkonzentration in der n-Rückseitenrandschicht 27 ist höher, als die n-Typ-Trägerkonzentration in der n--Driftregion 5. Die n-Typ-Trägerkonzentration in der n-Rückseitenrandschicht 27 ist höher, als die n-Typ-Trägerkonzentration in der n-Pufferschicht 24. Die n-Rückseitenrandschicht 27 weist zum Beispiel eine n-Typ-Trägerkonzentration von 1,0 × 1018 cm-3 oder mehr auf. Die n-Rückseitenrandschicht 27 mit einer solchen Elektronenkonzentration kann während eines Lastkurzschlusses verursachen, dass der pn-Übergang, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, leicht einen Tunneleffekt vorweist.
  • Bezugnehmend auf die 2 bis 5 und 8 wird ein Beispielverfahren zur Herstellung des Halbleitergeräts 1c der vorliegenden Ausführungsform beschrieben. Das Verfahren zur Herstellung des Halbleitergeräts 1c der vorliegenden Ausführungsform umfasst ähnliche Schritte, wie im Verfahren zur Herstellung des Halbleitergeräts 1 der ersten Ausführungsform, unterscheidet sich aber hauptsächlich in den folgenden Punkten.
  • Wie in 8 gezeigt, umfasst das Verfahren zur Herstellung des Halbleitergeräts 1c der vorliegenden Ausführungsform, nachfolgend auf die in den 2 bis 5 gezeigten Schritte, ein selektives Dotieren der Rückseite 2b in der Randregion 7 mittels eines n-Typ-Dotierstoffes, um dadurch die n-Rückseitenrandschicht 27 auf der Rückseite 2b in der Randregion 7 des Halbleitersubstrats 2 auszubilden. Konkret wird eine Maske 36 auf der Rückseite 2b in der aktiven Region 6 des Halbleitersubstrats 2 ausgebildet. Eine lonenimplantationsvorrichtung wird verwendet, um einen n-Typ-Dotierstoff, wie Phosphor, in die Rückseite 2b in der Randregion 7 selektiv zu implantieren. Die n-Rückseitenrandschicht 27 steht in Kontakt mit der p+-Rückseitenrandschicht 26. Die n-Rückseitenrandschicht 27 wird auf der Rückseite 2b des Halbleitersubstrats 2 ausgebildet. Die n-Rückseitenrandschicht 27 steht in Kontakt mit der p+-Kollektorschicht 25. Die n-Rückseitenrandschicht 27 wird zur Aktivierung des n-Typ-Dotierstoffes ausgeheilt, welcher in der n-Rückseitenrandschicht 27 enthalten ist.
  • Das Verfahren zur Herstellung des Halbleitergeräts 1c der vorliegenden Ausführungsform umfasst das Ausbilden der zweiten Elektrode 30 auf der p+-Kollektorschicht 25 und der n-Rückseitenrandschicht 27. In der aktiven Region 6 steht die zweite Elektrode 30 in Kontakt mit der p+-Kollektorschicht 25. In der Randregion 7 steht die zweite Elektrode 30 in Kontakt mit der n-Rückseitenrandschicht 27. Die zweite Elektrode 30, die p+-Kollektorschicht 25 und die n-Rückseitenrandschicht 27 werden derart ausgeheilt, dass die zweite Elektrode 30 in ohmschem Kontakt mit der p+-Kollektorschicht 25 und der n-Rückseitenrandschicht 27 steht. Das in 7 gezeigte Halbleitergerät 1 wird erhalten.
  • Der Betrieb und die Funktion des Halbleitergeräts 1c der vorliegenden Ausführungsform werden beschrieben.
  • Der pn-Übergang wird durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet. Während der Niederspannungsphase liegt eine relativ kleine EIN-Spannung zwischen der ersten Elektrode 20 und der zweiten Elektrode 30 an, und daher ist der Absolutwert einer anliegenden Sperrvorspannung am pn-Übergang, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, klein. Löcher können nicht durch diesen pn-Übergang tunneln. Während der Niederspannungsphase kann dieser pn-Übergang die Injektion von Löchern von einem Randabschnitt 30p der zweiten Elektrode 30 und der p+-Rückseitenrandschicht 26 in die n--Driftregion 5 verhindern, wodurch eine Zunahme der Konzentration von Löchern in der n--Driftregion 5 unterbunden werden kann. Die im Ausschaltvorgang des Halbleitergeräts 1c in der n--Driftregion 5 angesammelten Löcher werden von der n--Driftregion 5 in einer kürzeren Zeitspanne entladen. Ein Leistungsverlust des Halbleitergeräts 1c kann im Ausschaltvorgang reduziert werden.
  • Während der Hochspannungsphase liegt im Gegensatz dazu eine hohe Versorgungsspannung zwischen der ersten Elektrode 20 und der zweiten Elektrode 30 an, und daher ist der Absolutwert der anliegenden Sperrvorspannung am pn-Übergang, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, groß. Ein Lawinendurchbruch-Phänomen tritt am pn-Übergang auf, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, wodurch es Löchern ermöglicht wird, durch diesen pn-Übergang zu tunneln. Alternativ erlaubt ein Tunneleffekt am pn-Übergang, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, dass Löcher durch diesen pn-Übergang tunneln. Die Löcher werden vom Randabschnitt 30p der zweiten Elektrode 30 und der in der Randregion 7 angeordneten p+-Rückseitenrandschicht 26 in die n--Driftregion 5 injiziert. Während der Hochspannungsphase kann die elektrische Feldstärke am pn-Übergang, welcher durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet wird, abnehmen. Das Halbleitergerät 1c der vorliegenden Ausführungsform kann die Zeitspanne vor dem Ausfall des Halbleitergeräts 1c, während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, erhöhen, wodurch eine verbesserte Kurzschlussfestigkeit erreicht wird.
  • Die Auswirkung des Halbleitergeräts 1c der vorliegenden Ausführungsform wird beschrieben. Das Halbleitergerät 1c der vorliegenden Ausführungsform erzeugt zusätzlich zur Auswirkung des Halbleitergeräts 1 der ersten Ausführungsform die folgende Auswirkung.
  • Im Halbleitergerät 1c der vorliegenden Ausführungsform umfasst die Randregion 7 weiter die n-Rückseitenrandschicht 27, welche in Kontakt mit der p+-Rückseitenrandschicht 26 steht.
  • Die n-Rückseitenrandschicht 27 ist auf der Seite der Rückseite 2b der p+-Rückseitenrandschicht 26 vorgesehen. Gemäß dem Halbleitergerät 1c der vorliegenden Ausführungsform kann die Kurzschlussfestigkeit des Halbleitergeräts 1c verbessert werden, während ein Leistungsverlust des Halbleitergeräts 1c, der während des Ausschaltvorgangs des Halbleitergeräts 1c auftritt, reduziert wird.
  • Im Halbleitergerät 1c der vorliegenden Ausführungsform weist die n-Rückseitenrandschicht 27 eine geringere Dicke auf, als die p+-Rückseitenrandschicht 26. Dementsprechend wird eine Reduzierung der Menge von Löchern, welche von der p+-Rückseitenrandschicht 26 während eines Lastkurzschlusses in die n--Driftregion 5 injiziert werden, unterbunden. Die Kurzschlussfestigkeit des Halbleitergeräts 1c kann verbessert werden.
  • Vierte Ausführungsform
  • Bezugnehmend auf 9 wird ein Halbleitergerät 1d gemäß einer vierten Ausführungsform beschrieben. Das Halbleitergerät 1d der vorliegenden Ausführungsform weist einen ähnlichen Aufbau auf, wie das Halbleitergerät 1c der dritten Ausführungsform, unterscheidet sich aber hauptsächlich in den folgenden Punkten.
  • Im Halbleitergerät 1d der vorliegenden Ausführungsform ist die n-Rückseitenrandschicht 27 zwischen der p+-Rückseitenrandschicht 26 und der p+-Kollektorschicht 25 vorgesehen. Die n-Rückseitenrandschicht 27 steht in Kontakt mit der n-Pufferschicht 24. Die n-Rückseitenrandschicht 27 steht in Kontakt mit der p+-Kollektorschicht 25. Die n-Rückseitenrandschicht 27 steht in Kontakt mit der zweiten Elektrode 30. In einem Beispiel verfügt die n-Rückseitenrandschicht 27 über dieselbe Dicke, wie die p+-Rückseitenrandschicht 26. In einem weiteren Beispiel verfügt die n-Rückseitenrandschicht 27 über eine geringere Dicke, als die p+-Rückseitenrandschicht 26. Die n-Rückseitenrandschicht 27 verfügt über eine Breite w, welche kleiner ist, als die Breite der p+-Rückseitenrandschicht 26. Die n-Rückseitenrandschicht 27 verfügt zum Beispiel über eine Breite von 0,1 µm oder mehr. Die n-Typ-Trägerkonzentration in der n-Rückseitenrandschicht 27 ist höher, als die n-Trägerkonzentration in der n--Driftregion 5. Die n-Typ-Trägerkonzentration in der n-Rückseitenrandschicht 27 ist höher, als die n-Typ-Trägerkonzentration in der n-Pufferschicht 24.
  • Das Halbleitergerät 1d der vorliegenden Ausführungsform weist, wie unten beschrieben, eine ähnliche Funktion auf und erzeugt eine ähnliche Auswirkung, wie das Halbleitergerät 1c der dritten Ausführungsform.
  • Die n-Rückseitenrandschicht 27 der vorliegenden Ausführungsform hat eine ähnliche Funktion wie die n-Rückseitenrandschicht 27 der dritten Ausführungsform. Konkret wird der pn-Übergang durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet. Während der Niederspannungsphase können die vom Randabschnitt 30p der zweiten Elektrode 30, welche in der Randregion 7 vorgesehen ist, nicht durch diesen pn-Übergang tunneln. Während der Niederspannungsphase kann dieser pn-Übergang die Injektion von Löchern vom Randabschnitt 30p der zweiten Elektrode 30 und der p+-Rückseitenrandschicht 26 in die n--Driftregion 5 verhindern, wodurch eine Zunahme der Konzentration von Löchern in der n--Driftregion 5 unterbunden wird. Die in der n--Driftregion 5 im Ausschaltvorgang des Halbleitergeräts 1d angesammelten Löcher werden von der n-Driftregion 5 in einer kürzeren Zeitspanne entladen. Ein Leistungsverlust des Halbleitergeräts 1d kann im Ausschaltvorgang reduziert werden.
  • Während der Hochspannungsphase liegt im Gegensatz dazu eine hohe Versorgungsspannung zwischen der ersten Elektrode 20 und der zweiten Elektrode 30 an, und daher ist der Absolutwert der anliegenden Sperrvorspannung am pn-Übergang, welcher durch die p+-Rückseitenrandschicht 26 und die n-Rückseitenrandschicht 27 ausgebildet wird, groß. Die Löcher, die vom Randabschnitt 30p der in der Randregion 7 angeordneten zweiten Elektrode 30 injiziert werden, überschreiten ein eingebautes Potential dieses pn-Übergangs und werden in die n--Driftregion 5 injiziert. Während der Hochspannungsphase kann die elektrische Feldstärke am pn-Übergang, welcher durch die n--Driftregion 5 und die p+-Kollektorschicht 25 ausgebildet wird, abnehmen. Das Halbleitergerät 1d der vorliegenden Ausführungsform kann die Zeitspanne vor dem Ausfall des Halbleitergeräts 1b während der Hochspannungsphase, welche die Phase eines Lastkurzschlusses umfasst, erhöhen, wodurch eine verbesserte Kurzschlussfestigkeit erreicht wird.
  • Es versteht sich, dass die hier offenbarten ersten bis vierten Ausführungsformen in jeder Hinsicht veranschaulichend und nicht einschränkend sind. Wenigstens zwei der hier offenbarten ersten bis vierten Ausführungsformen können innerhalb des Bereichs, in dem keine Inkonsistenz auftritt, miteinander kombiniert werden. Der Schutzumfang der vorliegenden Erfindung wird durch die Begriffe der Ansprüche statt durch die obige Beschreibung definiert und soll Modifikationen innerhalb der Bedeutung und des Schutzumfangs enthalten, die den Bedingungen der Ansprüche entsprechen.

Claims (9)

  1. Halbleitergerät (1, 1b, 1c, 1d) umfassend ein Halbleitersubstrat (2), wobei das Halbleitersubstrat (2) eine aktive Region (6) umfasst, in welcher eine Halbleitervorrichtung (3) vorgesehen ist, und eine Randregion (7), welche die aktive Region (6) umgibt, wobei das Halbleitersubstrat (2) über eine Vorderseite (2a) und eine Rückseite (2b) verfügt, wobei • die Halbleitervorrichtung (3) eine n--Driftregion (5), eine p-Basisregion (10), eine n+-Typ-Emitter-Region (14), eine Gate-Isolationsschicht (17), welche auf einem Abschnitt (12) der p-Basisregion (10) zwischen der n+-Typ-Emitter-Region (14) und der n--Driftregion (5) vorgesehen ist, eine Gate-Elektrode (18), welche dem Abschnitt (12) der p-Basisregion (10) zugewandt ist, wobei die Gate-Isolationsschicht (17) dazwischenliegt, und eine p+-Kollektorschicht (25), welche auf der Rückseite (2b) vorgesehen ist, umfasst, • die Randregion (7) die n--Driftregion (5) und eine p+-Rückseitenrandschicht (26) umfasst, wobei sich die n--Driftregion (5) von der aktiven Region (6) bis zur Randregion (7) erstreckt, wobei die p+-Rückseitenrandschicht (26) auf der Seite der Rückseite (2b) der n--Driftregion (5) vorgesehen ist, und • eine erste Löcherkonzentration in der p+-Rückseitenrandschicht (26) höher ist, als eine zweite Löcherkonzentration in der p+-Kollektorschicht (25).
  2. Halbleitergerät (1b) nach Anspruch 1, wobei die p+-Rückseitenrandschicht (26) eine größere Dicke aufweist, als die p+-Kollektorschicht (25).
  3. Halbleitergerät (1b) nach Anspruch 1 oder 2, wobei • ein erstes Ende (41) der n--Driftregion (5) in der aktiven Region (6) näher an der Rückseite (2b) angeordnet ist, als ein zweites Ende (42) der n--Driftregion (5) in der Randregion (7), • das erste Ende (41) ein Ende der n--Driftregion (5) in der aktiven Region (6) in der Nähe der Rückseite (2b) ist, und • das zweite Ende (42) ein Ende der n--Driftregion (5) in der Randregion (7) in der Nähe der Rückseite (2b) ist.
  4. Halbleitergerät (1c) nach einem der Ansprüche 1 bis 3, wobei • die Randregion (7) weiter eine n-Rückseitenrandschicht (27) umfasst, welche in Kontakt mit der p+-Rückseitenrandschicht (26) steht, und • die n-Rückseitenrandschicht (27) auf der Seite der Rückseite (2b) der p+-Rückseitenrandschicht (26) vorgesehen ist.
  5. Halbleitergerät (1c) nach Anspruch 4, wobei die n-Rückseitenrandschicht (27) eine geringere Dicke aufweist, als die p+-Rückseitenrandschicht (26).
  6. Halbleitergerät (1, 1b, 1c, 1d) nach einem der Ansprüche 1 bis 5, wobei die p+-Rückseitenrandschicht (26) in Kontakt mit der p+-Kollektorschicht (25) steht.
  7. Halbleitergerät (1d) nach einem der Ansprüche 1 bis 3, wobei • die Randregion (7) weiter eine n-Rückseitenrandschicht (27) umfasst, welche in Kontakt mit der p+-Rückseitenrandschicht (26) steht, und • die n-Rückseitenrandschicht (27) zwischen der p+-Rückseitenrandschicht (26) und der p+-Kollektorschicht (25) vorgesehen ist.
  8. Halbleitergerät (1, 1b, 1c, 1d) nach einem der Ansprüche 1 bis 7, wobei • die Halbleitervorrichtung (3) und die Randregion (7) eine n-Pufferschicht (24) auf der Seite der Rückseite (2b) der n--Driftregion (5) umfassen, • eine erste Elektronenkonzentration in der n-Pufferschicht (24) höher ist, als eine zweite Elektronenkonzentration in der n--Driftregion (5), • die n-Pufferschicht (24) in der aktiven Region (6) in Kontakt mit der n--Driftregion (5) und der p+-Kollektorschicht (25) steht, und • die p+-Rückseitenrandschicht (26) in der Randregion (7) auf der Seite der Rückseite der n-Pufferschicht (24) vorgesehen ist.
  9. Halbleitergerät (1, 1b, 1c, 1d) nach einem der Ansprüche 1 bis 8, wobei die Randregion (7) eine feldbegrenzende Ringstruktur (21) auf der Vorderseite (2a) umfasst.
DE102019201834.3A 2018-04-26 2019-02-13 Halbleitergerät Pending DE102019201834A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-084941 2018-04-26
JP2018084941A JP6987015B2 (ja) 2018-04-26 2018-04-26 半導体装置

Publications (1)

Publication Number Publication Date
DE102019201834A1 true DE102019201834A1 (de) 2019-10-31

Family

ID=68205686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019201834.3A Pending DE102019201834A1 (de) 2018-04-26 2019-02-13 Halbleitergerät

Country Status (4)

Country Link
US (1) US10727306B2 (de)
JP (1) JP6987015B2 (de)
CN (1) CN110416293B (de)
DE (1) DE102019201834A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241377A (zh) * 2021-05-10 2021-08-10 湖南大学 一种提升耐高温和抗辐照能力的igbt结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204789A (ja) 1998-01-08 1999-07-30 Sanken Electric Co Ltd 絶縁ゲ−ト形トランジスタ
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2008277597A (ja) 2007-05-01 2008-11-13 Toshiba Corp 高耐圧半導体装置
JP2009141067A (ja) 2007-12-05 2009-06-25 Toyota Motor Corp 半導体装置
JP2009176772A (ja) * 2008-01-21 2009-08-06 Denso Corp 半導体装置
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
US20120217541A1 (en) * 2011-02-24 2012-08-30 Force Mos Technology Co., Ltd. Igbt with integrated mosfet and fast switching diode
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5783893B2 (ja) * 2011-12-16 2015-09-24 三菱電機株式会社 半導体装置
JP6022774B2 (ja) * 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
US8907374B2 (en) * 2013-01-30 2014-12-09 Hauwei Technologies Co., Ltd. Insulated gate bipolar transistor
CN103094332B (zh) * 2013-01-30 2016-03-30 华为技术有限公司 一种绝缘栅双极晶体管
JP6101183B2 (ja) * 2013-06-20 2017-03-22 株式会社東芝 半導体装置
JP5967065B2 (ja) * 2013-12-17 2016-08-10 トヨタ自動車株式会社 半導体装置
KR20150076814A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
WO2015114748A1 (ja) * 2014-01-29 2015-08-06 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
CN110416293A (zh) 2019-11-05
US20190333999A1 (en) 2019-10-31
CN110416293B (zh) 2023-06-09
JP2019192812A (ja) 2019-10-31
US10727306B2 (en) 2020-07-28
JP6987015B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017000297T5 (de) Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
DE112011100533T5 (de) Halbleitervorrichtung
EP1062700A1 (de) Leistungshalbleiterbauelement mit mesa-randabschluss
DE102017201147A1 (de) Halbleitervorrichtung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102011083230A1 (de) Halbleitervorrichtung
DE102020122405A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102019131060A1 (de) Halbleitergerät
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102019216131A1 (de) Halbleitervorrichtung
DE10117483A1 (de) Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE102016102733B4 (de) Bipolares Halbleiterbauelement mit einer Tief-Ladungsausgeglichenen-Struktur
DE102014115303B4 (de) HALBLEITERVORRICHTUNG MIT HILFSSTRUKTUR EINSCHLIEßLICH TIEFPEGELDOTIERSTOFFEN
DE102019201834A1 (de) Halbleitergerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication