WO2015114748A1 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
WO2015114748A1
WO2015114748A1 PCT/JP2014/051910 JP2014051910W WO2015114748A1 WO 2015114748 A1 WO2015114748 A1 WO 2015114748A1 JP 2014051910 W JP2014051910 W JP 2014051910W WO 2015114748 A1 WO2015114748 A1 WO 2015114748A1
Authority
WO
WIPO (PCT)
Prior art keywords
area
region
semiconductor device
electrode
power semiconductor
Prior art date
Application number
PCT/JP2014/051910
Other languages
English (en)
French (fr)
Inventor
中村　勝光
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to KR1020167020712A priority Critical patent/KR101917486B1/ko
Priority to CN201480074615.7A priority patent/CN105940495B/zh
Priority to PCT/JP2014/051910 priority patent/WO2015114748A1/ja
Priority to JP2015559654A priority patent/JP6150908B2/ja
Priority to US15/030,714 priority patent/US9941269B2/en
Priority to DE112014006296.0T priority patent/DE112014006296T5/de
Publication of WO2015114748A1 publication Critical patent/WO2015114748A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Definitions

  • the present invention relates to a power semiconductor device.
  • Patent Document 1 in an IGBT (Insulated Gate Bipolar Transistor), an extraction region is disposed between a transistor region and a termination region disposed around the transistor region.
  • a p-type layer is provided on the n ⁇ -type drift layer.
  • the p-type layer is connected to the emitter electrode.
  • a dummy gate electrode is provided on the p-type layer via an insulating film. The dummy gate electrode is connected to the gate electrode.
  • the current density tends to increase during the turn-off operation of the IGBT, and as a result, thermal breakdown can occur. This phenomenon limits the current interrupt capability during turn-off operation.
  • lattice defects are introduced into the termination region.
  • carriers existing in the termination region easily disappear, so that the carrier concentration in the extraction region decreases during the IGBT turn-off operation. Therefore, depletion from the p-type layer to the collector side is promoted, and the electric field strength is reduced. As a result, the current interruption capability during the IGBT turn-off operation is improved.
  • lattice defects are not introduced into the extraction region. This is intended to avoid an increase in on-voltage.
  • the technique of the above publication is intended to improve the shut-off capability during the turn-off operation without adversely affecting the on-voltage of the IGBT.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a power semiconductor device having both a small chip size and a high blocking capability.
  • the power semiconductor device of the present invention includes an active area, an interface area provided on the outer periphery of the active area, and an edge termination area provided on the outer periphery of the interface area.
  • the power semiconductor device includes a semiconductor substrate, a first electrode, and a second electrode.
  • the semiconductor substrate has a first surface and a second surface opposite to the first surface, and each of the first and second surfaces straddles an active area, an interface area, and an edge termination area.
  • the semiconductor substrate includes a drift region of a first conductivity type, a well region of a second conductivity type different from the first conductivity type, an extension region of a second conductivity type, and a plurality of fields of a second conductivity type Including a limiting ring.
  • the drift region is provided across the active area, the interface area, and the edge termination area.
  • the well region is provided on the first surface and is at least partially included in the interface area, and has an end portion between the interface area and the edge termination area on the first surface.
  • the extension region extends outward from the well region on the first surface and is shallower than the well region.
  • the field limiting ring is provided on the first surface outside the extension region in the edge termination area.
  • drift regions are located inside each of the field limiting rings, and each of the field limiting rings constitutes a unit structure together with the drift region located inside.
  • the outer side of the field limiting ring has a smaller width on the first surface with respect to the width of the unit structure.
  • the unit structure has a smaller average dose on the outer side.
  • the first electrode is provided in the active area and is in contact with the first surface of the semiconductor substrate.
  • the second electrode is in contact with the second surface of the semiconductor substrate.
  • the unit structure constituted by the field limiting ring provided in the edge termination area has a smaller average dose amount toward the outer side.
  • the electric field strength can be sufficiently suppressed in a smaller edge termination area. Therefore, the chip size of the power semiconductor device can be reduced without greatly sacrificing the area of the active area.
  • a local temperature rise at the boundary between the interface area and the edge termination area can be suppressed. That is, it can have both a small chip size and a high static and dynamic blocking capability.
  • FIG. 2 is a schematic partial cross-sectional view taken along line II-II in FIG. 1 (IGBT 900B, structure B).
  • FIG. 3 is a plan view schematically showing a configuration of a second surface of the semiconductor substrate in FIG. 2. It is a fragmentary sectional view which shows structure A of IGBT of a comparative example by the same visual field as FIG. 2 (IGBT900A, structure A). It is a fragmentary sectional view which shows roughly the structure C of IGBT as a power semiconductor device in Embodiment 1 of this invention in the visual field similar to FIG. 2 (IGBT900C, structure C).
  • FIG. 10 is a graph showing the relationship between the peak temperature T max and the ballast resistance region width (L EEBR ) in FIG. 9.
  • Comparative Example having the structure A (dashed line), in the embodiment having the structure D (solid line) is a graph showing the respective turn-off waveform of the collector-emitter voltage V CE and the collector current I C. It is a distribution map which shows the current potential and hole density
  • concentration in t tON (FIG. 11) of the structure A as a comparative example. It is a distribution map which shows the current potential and hole density
  • concentration in t tpeak (FIG. 11) of the structure A as a comparative example. It is a distribution map which shows the current potential and hole density
  • concentration in t tON (FIG. 11) of the structure D as an Example.
  • FIG. 11 is a partial cross-sectional view (IGBT 900Z) showing a configuration of a planar IGBT as another comparative example in a cross section corresponding to line II-II (FIG. 1).
  • It is a fragmentary sectional view showing roughly structure F of a modification (IGBT900F, structure F).
  • FIG. 29 is a partial cross-sectional view schematically showing a configuration of a pseudo well by the field limiting ring of FIG. 28. It is a graph which shows the simulation result of each turn-off waveform of collector-emitter voltage VCE and collector current density JC in the comparative example (broken line) which has the structure A, and the Example (solid line) which has the structure G. It is a graph which shows the simulation result of the peak temperature inside a device in the comparative example (broken line) which has structure A, and the example (solid line) which has structure G.
  • FIG. 29 is a partial cross-sectional view schematically showing structure I of the modification example of FIG. 28 (IGBT 900I, structure I). It is a fragmentary sectional view which shows roughly the structure I of the modification of FIG. 28 (IGBT900J, structure J). It is a fragmentary sectional view which shows roughly the structure of the diode as a power semiconductor device in Embodiment 3 of this invention (diode 800A). It is a fragmentary sectional view which shows the structure of the diode of a comparative example (diode 800Z).
  • FIG. 40 is a distribution diagram showing the relationship between the widths L ABR and W p0 of FIG. 37 and the temperature inside the device at time t d (FIG. 39).
  • FIG. 40 is a distribution diagram showing a relationship between widths L ABR and W p0 of FIG. 37 and current density inside the device at time t d (FIG. 39).
  • FIG. 42B is an enlarged view of each broken line region in FIG. 42A.
  • the area S ratio of abr gamma ballast resistance region relative to the area S active cell of the active area is a graph showing the relationship between the maximum blocking of the recovery operation current density J A (break) and a device internal maximum temperature T max.
  • FIG. 45B is a partial cross-sectional view showing a configuration of a modified example of FIG. 45A (diode 800C).
  • FIG. 45B is a partial cross-sectional view showing a configuration of a modified example of FIG. 45A (diode 800D).
  • FIG. 45B is a partial cross-sectional view showing a configuration of a modified example of FIG. 45A (diode 800E).
  • FIG. 49 is a graph showing the relationship between the position X and the electric field intensity E surface on the line HH ′ (FIG.
  • FIG. 46 is a graph showing the relationship between the position X and the electric field intensity E surface on the
  • FIG. 46 is a graph showing the relationship between the position X and the current density j surface on the line HH ′ (FIG.
  • FIG. 49 is a graph showing the relationship between the position X on the line HH ′ (FIG.
  • FIG. 46 is a graph showing the relationship between the position X on the line HH ′ (FIG.
  • FIG. 46 is a graph showing the relationship between the position X on the line HH ′ (FIG.
  • IGBT 900B power semiconductor device
  • IGBT 900B includes an active area AR1, an interface area AR2 provided on the outer periphery of active area AR1, and an edge termination area AR3 provided on the outer periphery of interface area AR2.
  • the active area AR1 is a part that bears the basic function of the power semiconductor device, and is the part that bears the basic function of the IGBT in the present embodiment.
  • the edge termination area AR3 is a portion for improving the breakdown voltage characteristics in the static state of the power semiconductor device, stabilizing and improving the reliability, and ensuring the breakdown tolerance in the dynamic state.
  • the interface area AR2 is a portion that joins the active area AR1 and the edge termination area AR3 to each other, and is a particularly important portion for securing the destruction resistance in the dynamic state.
  • the active area AR1 of the IGBT 900B includes an emitter electrode 13a having an emitter potential, a gate pad 29 having a gate potential, and a gate wiring portion 28 extending from the gate pad 29.
  • the IGBT 900B includes a substrate SB (semiconductor substrate), an emitter electrode 13a (first electrode), a gate connection electrode 13b, electrodes 13c and 13d, a collector electrode 4 (second electrode), a gate electrode 22, Gate wiring layer 22w, capacitor electrodes 23 and 32, trench insulating film 10, interlayer insulating films 12a and 12b, and passivation films 14 and 15 are provided.
  • the substrate SB is made of silicon (Si).
  • the substrate SB has an upper surface S1 (first surface) and a lower surface S2 (second surface opposite to the first surface). Each of the upper surface S1 and the lower surface S2 straddles the active area AR1, the interface area AR2, and the edge termination area AR3.
  • Substrate SB includes n ⁇ drift layer 1 (drift region), n buffer layer 2, p collector layer 3 (collector region), n + emitter layer 5, p + layer 6, p base layer 8, N layer 24 and p guard ring 9 are included.
  • the n ⁇ drift layer 1 is provided across the active area AR1, the interface area AR2, and the edge termination area AR3.
  • the n ⁇ drift layer 1 has an n type (first conductivity type) and has an impurity concentration of about 1 ⁇ 10 12 to 1 ⁇ 10 15 cm ⁇ 3, for example.
  • the n ⁇ drift layer 1 can be prepared by an FZ wafer manufactured by a floating zone (FZ) method or an epitaxial wafer manufactured by an epitaxial method. In this case, portions of the substrate SB other than the n ⁇ drift layer 1 can be formed by ion implantation and annealing techniques.
  • N layer 24 is provided between n ⁇ drift layer 1 and p base layer 8.
  • N layer 24 has an n type, has an impurity peak concentration that is higher than that of n ⁇ drift layer 1 and lower than that of p base layer 8, for example, 1 ⁇ 10 15 to The impurity peak concentration is about 1 ⁇ 10 17 cm ⁇ 3 .
  • the depth position from the upper surface S1 in the substrate SB reached by the n layer 24 is deeper than the p base layer 8, for example, about 0.5 to 1.0 ⁇ m.
  • N buffer layer 2 has a portion located between n ⁇ drift layer 1 and p collector layer 3 in active area AR1, and in this embodiment, n ⁇ drift layer in interface area AR2 and edge termination area AR3 1 and a portion located between the collector electrode 4.
  • N buffer layer 2 is of an n-type and has an impurity concentration higher than that of n ⁇ drift layer 1, for example, an impurity peak concentration of about 1 ⁇ 10 15 to 1 ⁇ 10 17 cm ⁇ 3.
  • the depth position from the lower surface S2 in the substrate SB reached by the n buffer layer 2 is, for example, about 1.5 to 50 ⁇ m.
  • the n ⁇ drift layer 1, the n layer 24 and the n buffer layer 2 described above constitute an n-type region (first region) as a whole.
  • One or both of the n layer 24 and the n buffer layer 2 may be omitted.
  • P base layer 8 (second region) is provided on a region (first region) having n ⁇ drift layer 1 and n layer 24, and is provided immediately above n layer 24 in the present embodiment. It has been.
  • the depth position from the upper surface S 1 in the substrate SB reached by the p base layer 8 is deeper than the n + emitter layer 5 and shallower than the n layer 24.
  • the p base layer 8 has p type (second conductivity type different from the first conductivity type), and has an impurity peak concentration of about 1 ⁇ 10 16 to 1 ⁇ 10 18 cm ⁇ 3, for example.
  • n + emitter layer 5 (third region) is provided on the p base layer 8 and is disposed on the upper surface S1.
  • n + emitter layer 5 has a depth of about 0.2 to 1.0 ⁇ m.
  • the n + emitter layer 5 has an n-type and has an impurity peak concentration of about 1 ⁇ 10 18 to 1 ⁇ 10 21 cm ⁇ 3, for example.
  • the p + layer 6 is provided on the p base layer 8 and is disposed on the upper surface S1.
  • the p + layer 6 has, for example, a surface impurity concentration of about 1 ⁇ 10 18 to 1 ⁇ 10 21 cm ⁇ 3 .
  • the depth position from the upper surface S1 in the substrate SB reached by the p + layer 6 is preferably the same as or deeper than that of the n + emitter layer 5.
  • the p collector layer 3 is provided only in the active area AR1 and partially forms the lower surface S2.
  • the p collector layer 3 is p-type and has a surface impurity concentration of, for example, about 1 ⁇ 10 16 to 1 ⁇ 10 20 cm ⁇ 3 .
  • the depth of the p collector layer 3 from the lower surface S2 of the substrate SB is, for example, about 0.3 to 1.0 ⁇ m.
  • the p guard ring 9 is provided on the upper surface S1 and has a p-type.
  • the p guard ring 9 has a p well region 9a and a p edge region 9b.
  • the p well region 9a is connected to the emitter electrode 13a via the p + layer 6 provided on the upper surface S1 in the active area AR1.
  • the p-well region 9a is at least partially included in the interface area AR2, and has an end portion between the interface area AR2 and the edge termination area AR3 on the upper surface S1. Due to the p-well region 9a, the blocking ability of the IGBT 900B is further enhanced.
  • the p edge region 9b is included in the edge termination area AR3 and is separated from the interface area AR2. In FIG. 2, only one p edge region 9b is schematically shown, but a plurality of p edge regions 9b are designed to be spaced apart from each other according to the voltage to be held.
  • a gate trench TG and a capacitor trench TC are provided on the upper surface S1 of the substrate SB.
  • the sidewall of the gate trench TG faces each of the n ⁇ drift layer 1 and the n layer 24 (first region), the p base layer 8, and the n + emitter layer 5.
  • the sidewall of capacitor trench TC faces n ⁇ drift layer 1, n layer 24, and p base layer 8.
  • the capacitor trench TC located on the outermost side in the active area AR1 reaches the p well region 9a of the p guard ring 9.
  • the trench insulating film 10 covers the gate trench TG and the capacitor trench TC of the substrate SB.
  • the gate electrode 22 has a portion embedded in the gate trench TG via the trench insulating film 10, and p between the n + emitter layer 5 and the n layer 24 (first region) via the trench insulating film 10. Opposite the base layer 8.
  • the capacitor electrode 23 has a portion embedded in the capacitor trench TC via the trench insulating film 10.
  • the interlayer insulating film 12a is provided on the upper surface S1 of the substrate SB.
  • an emitter electrode 13a On the interlayer insulating film 12a, an emitter electrode 13a, a gate connection electrode 13b, and electrodes 13c and 13d are provided.
  • the emitter electrode 13a is provided in the active area AR1, and is in contact with the upper surface S1 of the substrate SB. Specifically, emitter electrode 13a is in contact with each of n + emitter layer 5 and p + layer 6 through a contact hole provided in interlayer insulating film 12a.
  • the gate connection electrode 13b is in contact with the gate wiring layer 22w through the contact hole. Therefore, the gate connection electrode 13b is short-circuited with the gate electrode 22 and has a gate potential.
  • Electrode 13c is in contact with p well region 9a through a contact hole.
  • the electrode 13c may be short-circuited with the emitter electrode 13a.
  • the electrode 13d is a floating electrode, and is in contact with the p edge region 9b through a contact hole in the IGBT 900B.
  • the interlayer insulating film 12b is provided on the upper surface S1 of the substrate SB.
  • the interlayer insulating film 12b insulates the substrate SB and the gate wiring layer 22w from each other.
  • the interlayer insulating film 12b may have a portion located between a part of the interlayer insulating film 12a and the substrate SB.
  • the collector electrode 4 is provided on the lower surface S2 of the substrate SB.
  • the collector electrode 4 is in contact with the p collector layer 3 in the active area AR1.
  • the collector electrode 4 may be in contact with the n buffer layer 2 (more generally, the first region described above) in the interface area AR2 and the edge termination area AR3.
  • a channel stop structure CS is preferably provided in the edge termination area AR3.
  • an n region 34, a p region 38, and an n + region 35 are sequentially formed on the upper surface S1 of the substrate SB.
  • a channel stop trench TS extending through these regions and reaching the n ⁇ drift layer 1 is provided on the upper surface S1.
  • a channel stop electrode 32 is provided in the channel stop trench TS via the trench insulating film 10.
  • a floating potential electrode 13 d may be provided on the channel stop electrode 32.
  • another structure may be used in place of the above-described channel stop structure CS, for example, a structure formed simply by the n + region 35 may be used.
  • ⁇ is preferably 55% or more and 70% or less, where ⁇ is the ratio of the area occupied by p collector layer 3 on lower surface S2 of substrate SB. That is, it is preferable that 55 ⁇ 100 ⁇ (X p ⁇ Y p ) / (X n ⁇ Y n ) ⁇ 70 is satisfied.
  • X n and Y n indicate the chip size of the IGBT 900B.
  • the total ratio of the active area AR1 and the interface area AR2 in the lower surface S2 is preferably more than 70%, for example, about 75%.
  • IGBT 900A of the comparative example is provided with p collector layer 3 in addition to active area AR1, unlike IGBT 900B. Specifically, the p collector layer 3 is provided on the entire lower surface S2 of the substrate SB. The other configuration is almost the same as that of the IGBT 900B described above.
  • IGBT900B (About the effect of IGBT900B) Unlike IGBT 900A, according to IGBT 900B shown in FIG. 2, p collector layer 3 is not provided in edge termination area AR3 and interface area AR2. Thereby, in the interruption operation of IGBT 900B, the temperature rise at arrow WS is suppressed. Further, since the configuration of the active area AR1 is the same as that of the IGBT 900A, there is no adverse effect that the on-voltage increases. From the above, the IGBT 900B has both a low on-voltage and a high blocking capability.
  • the width L EEBR is determined so as to suppress a local temperature increase at one end of each end by sharing the temperature increase at both ends of the resistance region during the IGBT cutoff operation.
  • the local temperature rise occurs at the location indicated by the arrow WS.
  • the temperature rise is shared at both ends of the resistance region by providing the resistance region.
  • a ballast resistor Such an effect is referred to as a ballast resistor, and the resistance region is also referred to as a ballast resistor region.
  • the configuration other than the above is substantially the same as the IGBT 900B described above.
  • the IGBT 900C at the time of operation, only the position of one end (the right end of the width L EEBR in the figure) of the ballast resistance region corresponding to the position of the boundary between the interface area AR2 and the edge termination area AR3 (arrow WS in FIG. 5). There is also a local temperature rise at the position of the other end (the left end of the width L EEBR in the figure). As a result, the temperature rise is dispersed, and the local temperature rise at the arrow WS can be mitigated.
  • the configuration of the active area AR1 is the same as that of the IGBT 900A, no adverse effect on the on-voltage is observed.
  • the IGBT 900C has both a low on-voltage and a high blocking capability.
  • IGBT 900D has the characteristics of each of IGBT 900B and 900C described above. Specifically, the p collector layer 3 is provided only in the active area AR1 as in the IGBT 900B. Similarly to the IGBT 900C , a ballast resistor region having a width L EEBR is provided. Configurations other than these are substantially the same as those of the above-described IGBT 900B or 900C. According to the IGBT 900D, both the low on-voltage and the high blocking ability can be obtained by the action of each of the above-described IGBTs 900B and 900C.
  • FIG. 7 is a circuit diagram used for the simulation of the turn-off operation of the 4500 V class IGBT.
  • FIG. 8 shows the turn-off waveform obtained using the circuit of FIG. 7, that is, the relationship between time t and collector-emitter voltage V CE .
  • FIG. 10 shows the relationship between the peak temperature T max inside the device and L EEBR .
  • T max is set to 800 K or less. I was able to. As described above, it has been found that by providing the ballast resistance region, it is possible to prevent destruction due to heat generation, in other words, the IGBT's ability to cut off is enhanced.
  • FIG. 11 shows examples of turn-off waveforms of IGBT 900A (broken line) as a comparative example and IGBT 900D (solid line) as an example.
  • FIG. 12A shows the current potential and the hole concentration in the on state of the comparative example (t ON in FIG. 11) in the field of view of FIG. 12B shows the current potential and the hole concentration at the peak of the collector-emitter voltage V CE during the turn-off of the comparative example (t peak of the broken line in FIG. 11) in the field of view of FIG.
  • FIG. 13A shows the current potential and hole concentration in the on state of the example (t ON in FIG. 11) in the field of view of FIG.
  • FIG. 13B shows the current potential and the hole concentration at the peak of the collector-emitter voltage V CE during the turn-off of the embodiment (solid line t peak in FIG. 11) in the field of view of FIG.
  • the carrier concentration of the IGBT 900D (structure D) of the example is compared in the active area AR1. Although it is similar to the IGBT 900A in the example, it is lower in the edge termination area AR3. This is considered because hole injection from the p collector layer 3 does not occur in the interface area AR2 and the edge termination area AR3. This effect is also considered to be the same in the IGBT 900B (structure B) having the same collector structure as the IGBT 900D.
  • ⁇ 100% corresponds to the collector structure of the IGBT 900A of the comparative example. From the results shown in the figure, ⁇ is preferably 55% or more and 70% or less. By setting the ⁇ value to 55 to 70%, it is possible to achieve both a high turn-off maximum cut-off current density J C (break) without an adverse effect of increasing the ON voltage V CE (sat).
  • FIG. 21 shows the dose amount of ion implantation for forming the p collector layer 3 and the maximum cutoff current density J C (break) at the turn-off in the IGBT 900A (broken line) as a comparative example and the IGBT 900D (solid line) as an example.
  • FIG. 22 shows the relationship between the power supply voltage V CC , the saturation current density J C (sat), and the maximum power density P max as RBSOA of the comparative example (broken line) and the example (solid line).
  • An area surrounded by each line in FIG. 22 is an area called a recovery safe operating area (SOA).
  • SOA recovery safe operating area
  • the dose amount of the p collector layer 3 is a parameter for controlling a trade-off characteristic between the on-voltage V CE (sat) and the turn-off loss E OFF in the IGBT. Even when the dose amount of the p collector layer 3 is adjusted for the control of the trade-off characteristics between V CE (sat) and E OFF , the example ( The solid line) can secure a higher J C (break), and the dose dependency of the p collector layer 3 with respect to J c (break) is small, which is an excellent IGBT. In addition, as shown in FIG. 22, the embodiment expands RBSOA and improves the power density to be cut off at the time of turn-off, and exhibits an excellent effect.
  • Table 1 summarizes the relationship between the structural characteristics of the IGBTs 900A to 900D (structures A to D) and the turn-off maximum breaking current density J C (break) based on the rated current density Jc (rated).
  • the structures B to D (IGBT 900B to 900D) have a high J C (break), that is, a high turn-off cutoff capability as compared with the structure A (IGBT 900A), and the structure D (IGBT 900D) is particularly prominent. Has high ability.
  • FIG. 23 shows a configuration of an IGBT 900Z as another comparative example.
  • the IGBT 900Z has a planar gate electrode 11 unlike the IGBTs 900A to 900D described above.
  • FIG. 24 shows a trade-off characteristic between the on-voltage V CE (sat) and the turn-off loss E OFF in the IGBT 900D (solid line) as an example, the IGBT 900A (broken line) and the IGBT 900Z (dotted line) as comparative examples. . From this result, the IGBT 900D has an excellent trade-off characteristic between the on-voltage V CE (sat) and the turn-off loss E OFF while having a high turn-off cutoff capability as described in FIG. 21 and Table 1. I understand that.
  • n buffer layer 2 is provided only in active area AR1, and is not provided in interface area AR2 and edge termination area AR3.
  • the pattern of the n buffer layer 2 may be the same as the pattern of the p collector layer 3.
  • Such a structure may be combined with IGBT 900B instead of IGBT 900D.
  • active area AR1 has a MIS structure portion in which a MIS (Metal Semiconductor Semiconductor) structure cell is arranged (left and right portions in the figure). And a non-MIS structure portion (central portion in the figure) where no MIS structure cell is arranged.
  • the central portion is a portion AR1g provided with the gate wiring portion 28 and the gate pad 29 (FIG. 1) in the active area AR1.
  • the portion AR1g is not provided with the p collector layer 3, and as a result, the buffer layer 2 and the collector electrode 4 are in contact with each other at the lower surface S2.
  • the MIS structure is typically a MOS (Metal Oxide Semiconductor) structure. Such a structure also exhibits the same effect as that of the IGBT 900D.
  • substrate SB includes n ⁇ drift layer 1, n buffer layer 2, p collector layer 3, n + emitter layer 5, p + layer 6, p base layer 8, n layer 24, and a field limiting ring 9 g - and p-well regions 9a, p - the extension region 9j, multiple by p.
  • the p well region 9a is covered with the interlayer insulating film 12b in the interface area AR2.
  • the p ⁇ extension region 9 j extends outward from the p well region 9 a (right side in the drawing) on the upper surface S 1 and is shallower than the p well region 9 a.
  • the p ⁇ extension region 9j has a p-type and has a lower peak impurity concentration and surface impurity concentration than the p well.
  • p - field limiting ring 9g has p-type.
  • the p ⁇ field limiting ring 9g is provided on the upper surface S1 outside the p ⁇ extension region 9j in the edge termination area AR3.
  • an n ⁇ drift layer 1 is positioned inside each of the p ⁇ field limiting rings 9g, and each of the p ⁇ field limiting rings 9g includes a unit structure US1 together with the n ⁇ drift layer 1 positioned inside.
  • ⁇ US6 (collectively referred to as US).
  • the width W cellpitch of the unit structure US is a constant value.
  • the unit structure US has a smaller average dose amount on the outer side.
  • the average dose amount of the unit structure US is obtained by dividing the number of ions implanted for forming the p - field limiting ring 9g of the specific unit structure US by the area of the unit structure US on the upper surface S1. It is a numerical value.
  • the average dose amount of the unit structure US is a dose amount from a more macroscopic viewpoint ignoring the internal structure of the unit structure US.
  • each of the unit structures US has a certain width W cellpitch on the upper surface S1 of the substrate SB.
  • the p ⁇ field limiting ring 9g has a smaller width W p ⁇ on the upper surface S1 on the outer side (right side in the figure).
  • an ion implantation mask in which a plurality of openings having smaller widths are provided at a constant pitch toward the outer side. May be used. It should be noted that the final depth after activation annealing, that is, after diffusion, becomes smaller as the field limiting ring 9g in which ion implantation is performed with a narrower width.
  • the p ⁇ field limiting rings 9g are shown to exist individually, but 1/3 to 1/2 of the plurality of p ⁇ field limiting rings 9g originally formed as impurity regions. The degree is linked to the p ⁇ extension region 9j due to the activation annealing.
  • the width W p ⁇ decreases toward the outside by a certain dimension for each unit structure US.
  • the average dose of the unit structure US changes linearly for each unit structure US toward the outside.
  • a pseudo p - well 9p is provided in which the impurity concentration decreases in a constant concentration gradient in the arrow direction in the figure. Will be.
  • the impurity concentration in the p ⁇ extended region 9j (FIG. 27) is substantially constant, whereas in the pseudo p ⁇ well 9p located on the outer side, the impurity concentration is increased outward. Becomes linearly smaller.
  • the unit structure US constituted by the p ⁇ field limiting ring 9g provided in the edge termination area AR3 has a smaller average dose amount toward the outer side.
  • the electric field strength in the interface area AR2 can be sufficiently suppressed even in the edge termination area AR3 that is smaller than that in which the average dose is not controlled as described above. Therefore, the temperature rise at the boundary between the active area AR1 and the interface area AR2 can be suppressed without sacrificing the area of the active area AR1. That is, it can have both a low on-voltage and a high shut-off capability.
  • each of the unit structures US has a certain width W cellpitch , it is possible to more reliably obtain both a low on-voltage and a high cutoff capability.
  • FIG. 30A shows turn-off waveforms of the collector-emitter voltage V CE and the collector current density J C in the IGBT 900A (FIG. 4) as a comparative example (broken line) and the IGBT 900G (FIG. 27) as an example (solid line).
  • FIG. 30B is a graph showing the simulation results of the peak temperature inside the device in these comparative examples (broken line) and examples (solid line). “X” in FIG. 30A and FIG. 30B means destruction of the device.
  • FIG. 31A and FIG. 31B show more detailed simulation results regarding the internal state of the device at the time indicated by the arrows in FIG. 30A.
  • FIG. 31A shows the temperature inside the device in the comparative example and the example.
  • FIG. 31A shows the temperature inside the device in the comparative example and the example.
  • FIG. 31B shows the impact ionization rate inside the device in the comparative example and the example.
  • a broken line portion indicated by an arrow corresponds to the interface area AR2. From this simulation result, the local temperature rise in the interface area AR2 is smaller in the example than in the comparative example. Therefore, it is considered that the example has a smaller device internal temperature rise at the time of the IGBT turn-off operation, and has a higher blocking ability.
  • FIG. 32A shows the relationship between the position X and the electric field strength E edge on the upper surface of the substrate in each of the dynamic state (solid line) and the static state (broken line) in the IGBT 900A (FIG. 4) as a comparative example.
  • FIG. 32B shows the relationship between the position X and the electric field intensity E edge on the upper surface of the substrate in each of the dynamic state (solid line) and the static state (broken line) in the IGBT 900G (FIG. 27) as an example.
  • collector-emitter voltage V CES 3600 V
  • gate voltage V G 0 V
  • temperature T 423 K were used.
  • the dynamic state a state indicated by an arrow in FIG.
  • the turn-off cutoff capability can be increased.
  • the configuration of the active area AR1 can be the same as that of the IGBT 900A (FIG. 4) of the comparative example, there is no particular adverse effect on other characteristics. Therefore, also in the present embodiment, various characteristics similar to those of the above-described IGBT 900D (FIG. 6) can be ensured.
  • the width of the edge termination area AR3 can be reduced.
  • the width dimension can be reduced by about 40 to 50%. This will be described below.
  • V CES 4500V
  • T 298K
  • the relationship between the position X edge along the line FF ′ and the electric field intensity E is shown. From this result, when the same collector-emitter voltage V CES is maintained, the embodiment requires the position X edge while suppressing the electric field strength E more than the comparative example (see the downward arrow in the figure). Dimensions are suppressed (see left arrow in the figure).
  • FIG. 34 is a graph showing the relationship between the breakdown voltage class V class and the required width W edge of the edge termination area AR3 in the comparative example (broken line) and the example (solid line).
  • the embodiment can reduce the required width W edge of the edge termination area AR3 by 40 to 50% regardless of the breakdown voltage class V class . That is, with the device structure of FIG. 27 of the present embodiment, the chip size shrink that reduces the chip size X n and Y n of the semiconductor device shown in FIG. 3 without changing the size of the active area AR1 in the semiconductor device. The effect is expected. That is, according to this embodiment, the number of semiconductor devices (theoretical number of chips) per wafer on which a semiconductor device is formed can be increased, and the chip cost can be reduced.
  • IGBT 900H has floating electrode 13e on each of p ⁇ field limiting rings 9g with interlayer insulating films 12a and 12b interposed. Each of floating electrodes 13e is arranged inside p - field limiting ring 9g directly below via interlayer insulating films 12a and 12b in the width direction (lateral direction in FIG. 35).
  • gate connection electrode 13b in IGBT900I, gate connection electrode 13b (see FIG. 27), p - via an interlayer insulating film 12a and 12b to cover the extension area 9j, p - extends to an extension region 9j .
  • IGBT 900J has a structure in which floating electrode 13e is omitted from IGBT 900I (FIG. 36A).
  • Embodiment 3 a diode having the same configuration as that of the ballast resistor region described in Embodiment 1 (FIG. 5: a portion having the width L EEBR of the p-well region 9a in the IGBT 900C ) will be described. In addition, about the structure similar to IGBT900C, description is not repeated partially.
  • diode 800A power semiconductor device of the present embodiment is similar to IGBT shown in FIG. 11, and includes active area AR1, interface area AR2 provided on the outer periphery of active area, and interface. And an edge termination area AR3 provided on the outer periphery of the area AR2.
  • the active area AR1 is a part that bears the basic function of the diode in the present embodiment.
  • the diode 800A includes a substrate SB (semiconductor substrate), an anode electrode 13 (first electrode), a cathode electrode 4D (second electrode), and an interlayer insulating film 12.
  • Substrate SB includes n ⁇ drift layer 1 (drift region), n buffer layer 2, anode layer 8D, p guard ring 9, p layer 26, n + layer 27, and n + region 35.
  • the anode electrode 13 is provided in the active area AR1, and is in contact with the anode layer 8D on the upper surface S1 of the substrate SB.
  • the anode layer 8D is provided on the n ⁇ drift layer 1.
  • Cathode electrode 4D is in contact with the semiconductor layer formed of p layer 26 and n + layer 27 on lower surface S2 of substrate SB.
  • the n + layer 27 is provided only in the active area AR1.
  • the n buffer layer 2 is provided between the semiconductor layer and the n ⁇ drift layer 1.
  • the interlayer insulating film 12 has an opening in the active area AR1.
  • the anode layer 8D has a depth of about 0.5 to 10 ⁇ m, for example.
  • the anode layer 8D has a p-type and has a peak impurity concentration of, for example, about 1 ⁇ 10 16 to 1 ⁇ 10 20 cm ⁇ 3 .
  • the p guard ring 9 has a depth of about 5 to 10 ⁇ m, for example.
  • the p guard ring 9 has a peak impurity concentration of about 1 ⁇ 10 16 to 1 ⁇ 10 20 cm ⁇ 3, for example.
  • n + region 35 has a depth of about 0.2 to 1 ⁇ m.
  • the n + region 35 has an n-type and has a peak impurity concentration of about 1 ⁇ 10 18 to 1 ⁇ 10 21 cm ⁇ 3, for example.
  • the p layer 26 has a depth of about 0.3 to 5 ⁇ m, for example.
  • the p layer 26 has a surface impurity concentration of about 1 ⁇ 10 16 to 1 ⁇ 10 20 cm ⁇ 3, for example.
  • the n + layer 27 has a depth of about 0.3 to 5 ⁇ m, for example.
  • N + layer 27 has a surface impurity concentration of about 1 ⁇ 10 18 to 1 ⁇ 10 20 cm ⁇ 3, for example.
  • the p-well region 9a forms an electrical path connecting the anode electrode 13 and the end of the p-well region 9a (the right end in the figure) with a p-type region on the upper surface S1.
  • This electrical path traverses the interface area AR2 between the active area AR1 and the edge termination area AR3 and has a resistive region having a width L ABR .
  • the entire resistance region is covered with the interlayer insulating film 12.
  • the p well region 9a has a width Wp0 .
  • the boundary between the interface area AR2 and the edge termination area AR3 and the outer peripheral edge of the n + layer 27 have an interval of the width WGR .
  • the widths L ABR , W p0 and W GR are important parameters in designing the diode 800A.
  • the width L ABR is determined so as to obtain a ballast resistance effect that suppresses a local temperature increase at one of both ends by sharing the temperature increase at both ends of the resistance region during the diode recovery operation. Specifically, the local temperature rise is suppressed by sharing the temperature rise due to local current concentration at the arrow WS shown in FIG. From this viewpoint, the width L ABR is specifically set to 100 ⁇ m or more.
  • the diode 800Z (FIG. 38) of the comparative example is not provided with the above-described ballast resistance region.
  • FIG. 38 schematically shows one p-edge region 9b, but there are a plurality of p-edge regions 9b similar to FIG.
  • the diode 800Z is likely to cause a local temperature rise at the boundary between the active area AR1 and the interface area AR2 on the upper surface S1 of the substrate SB, that is, the arrow WS. This phenomenon limits the blocking capability of the diode 800Z.
  • the current is dispersed in the ballast resistance region corresponding to the position of the boundary between the interface area AR2 and the edge termination area AR3.
  • the local temperature rise due to current concentration at the boundary between the interface area AR2 and the edge termination area AR3 is suppressed.
  • the configuration of the active area AR1 can be the same as that of a conventional diode, there is no adverse effect such as an increase in on-voltage.
  • the diode 800A also has both a low on-voltage and a high blocking capability.
  • FIG. 40A shows the position X along the line GG ′ (FIGS. 37 and 38) at time t d (FIGS. 37 and 38) and the current density J for each of the example (solid line) and the comparative example (broken line). shows the relationship between a
  • Figure 40B shows the relationship between the position X and temperature T.
  • FIG. 43 shows the ratio ⁇ of the area S abr of the ballast resistance region to the area S active cell (that is, the area of the anode electrode 13) of the active area AR1 (FIG. 37) and the maximum breaking current density J A (break) during the recovery operation. And the relationship with device internal maximum temperature Tmax is shown.
  • the area Sabr is substantially the same as the area of the interface area AR2.
  • J A (break) is an experimental result with an actual device
  • T max is a simulation result.
  • ⁇ having T max of 800K or less is selected by simulation (in the figure, safety region SZ)
  • an actual device having a high J A (break) is obtained.
  • a high J A (break) is obtained when ⁇ is 2% or more and 40% or less.
  • width W GR is larger than width W p0 .
  • diode 800B of the present embodiment has interlayer insulating films 12a and 12b on upper surface S1 of substrate SB in interface area AR2 and edge termination area AR3.
  • the substrate SB includes a p-type anode layer 8D (impurity layer) provided on the upper surface S1.
  • Substrate SB has p ⁇ extension region 9j and a plurality of p ⁇ field limiting rings 9g on upper surface S1 in edge termination area AR3.
  • n ⁇ drift layer 1 is located inside each of p ⁇ field limiting rings 9g on upper surface S1, and each of p ⁇ field limiting rings 9g is n located inside.
  • the unit structure US (FIG. 28) is formed together with the drift layer 1.
  • the diode 800C (FIG. 45B) has the floating electrode 13e similarly to the IGBT 900H (FIG. 35).
  • diode 800D (FIG. 45C)
  • anode electrode 13 extends over p ⁇ extension region 9j through interlayer insulating films 12a and 12b, similarly to gate connection electrode 13b of IGBT 900I (FIG. 36A).
  • the diode 800E (FIG. 45D) has a structure in which the floating electrode 13e is omitted from the diode 800D (FIG. 45C).
  • Figure 46A is a diode 800B as an embodiment (solid line), for each of the diodes 800Z as a comparative example (broken line) (Fig. 38) shows the waveform of the voltage V AK and current density J A of the recovery operation, FIG. 46B shows the peak temperature T inside the device during the recovery operation.
  • the blocking is completed without destruction.
  • the electric field strength of the interface area AR2 and the edge termination area AR3, particularly the interface area AR2 is low during the recovery operation, and the temperature rise of the interface area AR2 is suppressed. It was. Therefore, it is considered that the diode 800B has a high blocking ability like the IGBT 900G. As a result, the effect of expanding the SOA can be obtained.
  • FIG. 53 is a graph for explaining the recovery SOA in the comparative example (indicated by a triangle) and the example (indicated by a circle).
  • (dj / dt) max is the maximum value of time differentiation of current density allowed at the time of interruption
  • Pmax is the maximum power density.
  • the dj / dt value is, for example, the slope of the current density waveform in the region as shown in FIG. 46A. The larger this value, the faster the diode can perform the recovery operation (that is, the cutoff capability of the diode during the recovery operation). Is great).
  • the recovery SOA is improved because a high-speed recovery operation is possible with a dj / dt value that is about three times larger than that of the conventional example, and the power density can be cut off by 50 times or more.
  • the power semiconductor device of each of the above embodiments is particularly suitable for the high breakdown voltage class of about 3300 to 6500V, but the magnitude of the breakdown voltage of the power semiconductor device is not particularly limited, for example, about 600V or more. It may be.
  • the material of the semiconductor substrate is not limited to silicon, and may be a wide band gap material such as silicon carbide (SiC) or gallium nitride (GaN). The n-type and p-type as the first and second conductivity types of the semiconductor substrate may be interchanged.
  • drift layer drift region
  • 2 n buffer layer buffer layer
  • 3 p collector layer collector region
  • 4 collector electrode second electrode
  • 4D cathode electrode second electrode
  • 5 n + emitter layer 6 p + layer
  • 8 p base layer 8D anode layer
  • 9 p guard ring 9a p-well region
  • 9b p edge region 9 g p - field limiting rings
  • 9j p - extending region DESCRIPTION OF SYMBOLS 10 Trench insulating film, 11 Gate electrode, 12, 12a, 12b Interlayer insulating film, 13 Anode electrode (1st electrode), 13a Emitter electrode (1st electrode), 13b Gate connection electrode, 13c, 13d Electrode, 13e Floating electrode, 14, 15 Passivation film, 22 Gate electrode, 22w Gate wiring layer, 23 Capacitor electrode, 24 n layer, 26 p layer, 2 n + layer, 28 a gate wiring portion 29 a gate pad, 32

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ドリフト領域（１）は第１の導電型を有する。ウエル領域は、少なくとも部分的にインタフェースエリア（ＡＲ２）に含まれ、インタフェースエリア（ＡＲ２）とエッジターミネーションエリア（ＡＲ３）との間に端部を有し、第２の導電型を有する。延長領域（９ｊ）は、ウエル領域から外側へ延び、ウエル領域よりも浅く、第２の導電型を有する。フィールドリミッティングリング（９ｇ）は、エッジターミネーションエリア（ＡＲ３）において延長領域（９ｊ）の外側に設けられる。フィールドリミッティングリング（９ｇ）のそれぞれは、内側に位置するドリフト領域（１）と共に単位構造（ＵＳ１～ＵＳ６）を構成している。フィールドリミッティングリング（９ｇ）はより外側のものほど単位構造（ＵＳ１～ＵＳ６）の幅に対してより小さい割合の幅を有する。単位構造（ＵＳ１～ＵＳ６）はより外側のものほどより小さい平均ドーズ量を有する。

Description

電力用半導体装置
　本発明は、電力用半導体装置に関するものである。
　特開２０１２－２３１０１１号公報（特許文献１）によれば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)において、トランジスタ領域とその周囲に配置された終端領域との間に抜き取り領域が配置されている。抜き取り領域において、ｎ-型ドリフト層上にｐ型層が設けられている。ｐ型層はエミッタ電極に接続されている。ｐ型層上に絶縁膜を介してダミーゲート電極が設けられている。ダミーゲート電極はゲート電極に接続されている。抜き取り領域と終端領域との境界、すなわちｐ型層の外端は、ＩＧＢＴのターンオフ動作時に電流密度が増加しやすく、その結果、熱破壊が生じ得る。この現象により、ターンオフ動作時の電流遮断能力が制限を受ける。
　上記公報の記載によれば、終端領域に格子欠陥が導入される。これにより、終端領域に存在するキャリアが消滅し易くなるため、ＩＧＢＴのターンオフ動作時に抜き取り領域のキャリア濃度が下がる。従って、ｐ型層からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、ＩＧＢＴのターンオフ動作時の電流遮断能力が向上する。一方、格子欠陥は抜き取り領域には導入されない。これは、オン電圧が上がることを避けることを意図したものである。以上のように、上記公報の技術は、ＩＧＢＴのオン電圧への悪影響なく、ターンオフ動作時の遮断能力を向上させることを意図している。
特開２０１２－２３１０１１号公報
　上記技術によって、低いオン電圧と高い遮断能力との両方を、ある程度確保することができる。しかしながら両者の間のトレードオフ関係はＩＧＢＴにおいて依然として改善が求められているものであり、さらなる技術が求められている。また類似の課題が他の電力用半導体装置においても存在しており、たとえばダイオードにおいて、低いオン電圧と、リカバリー動作時の高い遮断能力との間のトレードオフ関係の改善が求められている。加えて、上記のような基本性能を保障しながら半導体装置の製造コストを低減することが、強く求められている。もし性能を犠牲にすることなく半導体装置のチップサイズを小さくすることができれば、１枚のウエハから作製することができるチップの数が増えるので、製造コストを低減することができる。
　本発明は、以上のような課題を解決するためになされたものであり、その目的は、小さいチップサイズと高い遮断能力との両方を有する電力用半導体装置を提供することである。
　本発明の電力用半導体装置は、アクティブエリアと、アクティブエリアの外周に設けられたインタフェースエリアと、インタフェースエリアの外周に設けられたエッジターミネーションエリアと、を含むものである。電力用半導体装置は、半導体基板と、第１の電極と、第２の電極とを有する。半導体基板は、第１の面と第１の面と反対の第２の面とを有し、第１および第２の面の各々はアクティブエリアとインタフェースエリアとエッジターミネーションエリアとに跨っている。半導体基板は、第１の導電型のドリフト領域と、第１の導電型と異なる第２の導電型のウエル領域と、第２の導電型の延長領域と、第２の導電型の複数のフィールドリミッティングリングとを含む。ドリフト領域は、アクティブエリアとインタフェースエリアとエッジターミネーションエリアとに跨って設けられている。ウエル領域は、第１の面に設けられ、少なくとも部分的にインタフェースエリアに含まれ、第１の面においてインタフェースエリアとエッジターミネーションエリアとの間に端部を有する。延長領域は、第１の面においてウエル領域から外側へ延び、ウエル領域よりも浅い。フィールドリミッティングリングは、エッジターミネーションエリアにおいて延長領域の外側で第１の面に設けられている。第１の面上においてフィールドリミッティングリングの各々の内側にはドリフト領域が位置し、フィールドリミッティングリングのそれぞれは、内側に位置するドリフト領域と共に単位構造を構成している。フィールドリミッティングリングはより外側のものほど第１の面上において単位構造の幅に対してより小さい割合の幅を有する。単位構造はより外側のものほどより小さい平均ドーズ量を有する。第１の電極は、アクティブエリアに設けられ、半導体基板の第１の面に接する。第２の電極は半導体基板の第２の面に接する。
　本発明の一の局面に従う電力用半導体装置によれば、エッジターミネーションエリアに設けられるフィールドリミッティングリングによって構成される単位構造は、より外側のものほどより小さい平均ドーズ量を有する。この構成により、より小さいエッジターミネーションエリアで、電界強度を十分に抑えることができる。よって、アクティブエリアの面積を大きく犠牲にすることなく、電力用半導体装置のチップサイズを小さくすることができる。その上、インタフェースエリアとエッジターミネーションエリアとの境界での局所的な温度上昇を抑制し得る。すなわち、小さいチップサイズと高い静的およびダイナミックな遮断能力との両方を有することができる。
　本発明の目的、特徴および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１における電力用半導体装置としてのＩＧＢＴの構造Ｂを概略的に示す平面図である。 図１の線ＩＩ－ＩＩに沿う概略部分断面図である（ＩＧＢＴ９００Ｂ、構造Ｂ）。 図２における半導体基板の第２の面の構成を概略的に示す平面図である。 比較例のＩＧＢＴの構造Ａを図２と同様の視野で示す部分断面図である（ＩＧＢＴ９００Ａ、構造Ａ）。 本発明の実施の形態１における電力用半導体装置としてのＩＧＢＴの構造Ｃを図２と同様の視野で概略的に示す部分断面図である（ＩＧＢＴ９００Ｃ、構造Ｃ）。 本発明の実施の形態１における電力用半導体装置としてのＩＧＢＴの構造Ｄを図２と同様の視野で概略的に示す部分断面図である（ＩＧＢＴ９００Ｄ、構造Ｄ）。 ＩＧＢＴのターンオフ動作のシミュレーションに用いた回路図である。 図７の回路を用いたシミュレーションによって得られたターンオフ波形を示すグラフ図である。 比較例の構造Ａ（破線）および実施例の構造Ｃ（実線）中の線Ｄ－Ｄ´におけるデバイス上面Ｓ１の温度分布を示すグラフ図である。 図９のピーク温度Ｔmaxとバラスト抵抗領域幅（ＬEEBR）との関係を示すグラフ図である。 構造Ａを有する比較例（破線）と、構造Ｄを有する実施例（実線）とにおける、コレクタ・エミッタ電圧ＶCEおよびコレクタ電流ＩCの各々のターンオフ波形を示すグラフ図である。 比較例としての構造Ａのｔ＝ｔON（図１１）における電流ポテンシャルおよびホール濃度を示す分布図である。 比較例としての構造Ａのｔ＝ｔpeak（図１１）における電流ポテンシャルおよびホール濃度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔON（図１１）における電流ポテンシャルおよびホール濃度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔpeak（図１１）における電流ポテンシャルおよびホール濃度を示す分布図である。 比較例としての構造Ａのｔ＝ｔON（図１１）におけるデバイス内部のキャリア濃度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔON（図１１）におけるデバイス内部のキャリア濃度を示す分布図である。 比較例としての構造Ａのｔ＝ｔpeak（図１１）におけるデバイス内部のキャリア濃度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔpeak（図１１）におけるデバイス内部のキャリア濃度を示す分布図である。 比較例としての構造Ａのｔ＝ｔtail（図１１）におけるデバイス内部のキャリア濃度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔtail（図１１）におけるデバイス内部のキャリア濃度を示す分布図である。 比較例としての構造Ａのｔ＝ｔON（図１１）におけるデバイス内部の電界強度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔON（図１１）におけるデバイス内部の電界強度を示す分布図である。 比較例としての構造Ａのｔ＝ｔpeak（図１１）におけるデバイス内部の電界強度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔpeak（図１１）におけるデバイス内部の電界強度を示す分布図である。 比較例としての構造Ａのｔ＝ｔtail（図１１）におけるデバイス内部の電界強度を示す分布図である。 実施例としての構造Ｄのｔ＝ｔtail（図１１）におけるデバイス内部の電界強度を示す分布図である。 構造Ｄにおけるｐコレクタ層の割合λと、諸電気特性、すなわち、飽和電流密度ＪC(sat)、オン電圧ＶCE(sat)、ターンオフ時最大遮断電流密度ＪC(break)および短絡時の最大遮断エネルギＥSCとの関係の例を示すグラフ図である。 比較例としての構造Ａ（破線）および実施例としての構造Ｄ（実線）における、コレクタのドーズ量とターンオフ時最大遮断電流密度ＪC(break)との関係を示すグラフ図である。 比較例としての構造Ａ（破線）および実施例としての構造Ｄ（実線）のＲＢＳＯＡ(Reverse Bias Safe Operating Area)を示すグラフ図である。 他の比較例としてのプレーナ型ＩＧＢＴの構成を、線ＩＩ－ＩＩ（図１）に対応する断面で示す部分断面図である（ＩＧＢＴ９００Ｚ）。 実施例としての構造Ｄ（実線）、比較例としての構造Ａ（破線）、および他の比較例としてのプレーナ型ＩＧＢＴ（一点鎖線）における、オン電圧ＶCE(sat)とターンオフ損失ＥOFFとの間のトレードオフ特性を示すグラフ図である。 変形例の構造Ｅを図２と同様の視野で概略的に示す部分断面図である（ＩＧＢＴ９００Ｅ、構造Ｅ）。 変形例の構造Ｆを概略的に示す部分断面図である（ＩＧＢＴ９００Ｆ、構造Ｆ）。 本発明の実施の形態２における電力用半導体装置としてのＩＧＢＴの構造Ｇを概略的に示す部分断面図である（ＩＧＢＴ９００Ｇ、構造Ｇ）。 図２７の領域ＸＸＶＩＩＩをより詳細に示す部分断面図である。 図２８のフィールドリミッティングリングによる疑似的ウエルの構成を概略的に示す部分断面図である。 構造Ａを有する比較例（破線）と、構造Ｇを有する実施例（実線）とにおける、コレクタ・エミッタ電圧ＶCEおよびコレクタ電流密度ＪCの各々のターンオフ波形のシミュレーション結果を示すグラフ図である。 構造Ａを有する比較例（破線）と、構造Ｇを有する実施例（実線）とにおける、デバイス内部のピーク温度のシミュレーション結果を示すグラフ図である。 構造Ａを有する比較例と、構造Ｇを有する実施例とにおける、デバイス内部の温度のシミュレーション結果を示す分布図である。 構造Ａを有する比較例と、構造Ｇを有する実施例とにおける、デバイス内部のインパクトイオン化率のシミュレーション結果を示す分布図である。 構造Ａを有する比較例における、位置Ｘと、基板の上面での電界強度Ｅedgeとの関係を、動的状態（実線）および静的状態（破線）の各々について示すグラフ図である。 構造Ｇを有する実施例における、位置Ｘと、基板の上面での電界強度Ｅedgeとの関係を、動的状態（実線）および静的状態（破線）の各々について示すグラフ図である。 構造Ａ（図４）を有する比較例（破線）と、構造Ｇ（図２７）を有する実施例（実線）とにおける、線Ｆ－Ｆ´に沿う位置Ｘedgeと、静的状態での電界強度Ｅとの関係を示すグラフ図である。 構造Ａを有する比較例と、構造Ｇを有する実施例とにおける、耐圧クラスＶclassとエッジターミネーションエリアの必要幅Ｗedgeとの関係を示すグラフ図である。 図２８の変形例の構造Ｈを概略的に示す部分断面図である（ＩＧＢＴ９００Ｈ、構造Ｈ）。 図２８の変形例の構造Ｉを概略的に示す部分断面図である（ＩＧＢＴ９００Ｉ、構造Ｉ）。 図２８の変形例の構造Ｉを概略的に示す部分断面図である（ＩＧＢＴ９００Ｊ、構造Ｊ）。 本発明の実施の形態３における電力用半導体装置としてのダイオードの構成を概略的に示す部分断面図である（ダイオード８００Ａ）。 比較例のダイオードの構成を示す部分断面図である（ダイオード８００Ｚ）。 実施例（実線）および比較例（破線）の各々について、リカバリー動作時の電圧ＶAKおよび電流密度ＪAの波形と、デバイス内部のピーク温度Ｔとを示すグラフ図である。 実施例（実線）および比較例（破線）の各々について、時刻ｔｄ（図３９）での、線Ｇ－Ｇ´（図３７および図３８）に沿う位置Ｘと、電流密度ＪAとの関係を示すグラフ図である。 実施例（実線）および比較例（破線）の各々について、時刻ｔｄ（図３９）での、線Ｇ－Ｇ´（図３７および図３８）に沿う位置Ｘと、デバイス上面Ｓ１の温度Ｔとの関係を示すグラフ図である。 図３７の幅ＬABRおよびＷp0と、時刻ｔｄ（図３９）でのデバイス内部の温度との関係を示す分布図である。 図３７の幅ＬABRおよびＷp0と、時刻ｔｄ（図３９）でのデバイス内部の電流密度との関係を示す分布図である。 図４２Ａの各破線領域の拡大図である。 アクティブエリアの面積Ｓactive cellに対するバラスト抵抗領域の面積Ｓabrの割合γと、リカバリー動作時の最大遮断電流密度ＪA(break)およびデバイス内部最大温度Ｔmaxとの関係を示すグラフ図である。 アクティブエリアの面積Ｓactive cellおよびバラスト抵抗領域の面積Ｓabrについて説明する平面図である。 本発明の実施の形態４における電力用半導体装置としてのダイオードの構成を概略的に示す部分断面図である（ダイオード８００Ｂ）。 図４５Ａの変形例の構成を示す部分断面図である（ダイオード８００Ｃ）。 図４５Ａの変形例の構成を示す部分断面図である（ダイオード８００Ｄ）。 図４５Ａの変形例の構成を示す部分断面図である（ダイオード８００Ｅ）。 実施例（実線）および比較例（破線）の各々について、リカバリー動作時の電圧ＶAKおよび電流密度ＪAの波形のシミュレーション結果を示すグラフ図である。 実施例（実線）および比較例（破線）の各々について、リカバリー動作時のデバイス内部のピーク温度Ｔのシミュレーション結果を示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ1（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ2（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ3（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ4（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ1（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ2（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ3（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ4（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ5（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電界強度Ｅsurfaceとの関係をｔ＝ｔ6（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ1（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ2（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ3（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ4（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ1（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ2（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ3（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ4（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ5（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ6（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ1（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ2（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ3（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例の線Ｈ－Ｈ´（図３８）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ4（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ1（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ2（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ3（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ4（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ5（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 実施例の線Ｈ－Ｈ´（図４５）における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ6（図４６Ａおよび図４６Ｂ）において示すグラフ図である。 比較例（三角形の点で表記）および実施例（円形の点で表記）におけるリカバリー安全動作領域を説明するグラフ図である。
　以下、図面に基づいて本発明の実施の形態について説明する。図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　＜実施の形態１＞
　　（ＩＧＢＴ９００Ｂについて）
　図１を参照して、ＩＧＢＴ９００Ｂ（電力用半導体装置）は、アクティブエリアＡＲ１と、アクティブエリアＡＲ１の外周に設けられたインタフェースエリアＡＲ２と、インタフェースエリアＡＲ２の外周に設けられたエッジターミネーションエリアＡＲ３とを含むものである。アクティブエリアＡＲ１は、電力用半導体装置の基本的な機能を担う部分であり、本実施の形態においてはＩＧＢＴの基本的な機能を担う部分である。エッジターミネーションエリアＡＲ３は、電力用半導体装置の静的状態における耐圧特性の向上、安定化および信頼性向上と、動的状態における破壊耐量の確保のための部分である。インタフェースエリアＡＲ２は、アクティブエリアＡＲ１およびエッジターミネーションエリアＡＲ３とを互いに接合する部分であり、動的状態における破壊耐量の確保のために特に重要な部分である。
　ＩＧＢＴ９００ＢのアクティブエリアＡＲ１は、エミッタ電位のエミッタ電極１３ａと、ゲート電位のゲートパッド２９と、ゲートパッド２９から延びるゲート配線部２８と、を有する。
　図２を参照して、ＩＧＢＴ９００Ｂが有する構造（構造Ｂと称する）について説明する。図２は、図１の線ＩＩ－ＩＩに沿う断面構造を示す。ＩＧＢＴ９００Ｂは、基板ＳＢ（半導体基板）と、エミッタ電極１３ａ（第１の電極）と、ゲート接続電極１３ｂと、電極１３ｃおよび１３ｄと、コレクタ電極４（第２の電極）と、ゲート電極２２と、ゲート配線層２２ｗと、キャパシタ電極２３および３２と、トレンチ絶縁膜１０と、層間絶縁膜１２ａおよび１２ｂと、パッシベーション膜１４および１５とを有する。本実施の形態においては基板ＳＢはシリコン（Ｓｉ）から作られている。基板ＳＢは上面Ｓ１（第１の面）および下面Ｓ２（第１の面と反対の第２の面）とを有する。上面Ｓ１および下面Ｓ２の各々はアクティブエリアＡＲ１とインタフェースエリアＡＲ２とエッジターミネーションエリアＡＲ３とに跨っている。基板ＳＢは、ｎ-ドリフト層１（ドリフト領域）と、ｎバッファ層２と、ｐコレクタ層３（コレクタ領域）と、ｎ+エミッタ層５と、ｐ+層６と、ｐベース層８と、ｎ層２４と、ｐガードリング９とを含む。
　ｎ-ドリフト層１はアクティブエリアＡＲ１とインタフェースエリアＡＲ２とエッジターミネーションエリアＡＲ３とに跨って設けられている。ｎ-ドリフト層１は、ｎ型（第１の導電型）を有し、たとえば１×１０12～１×1015ｃｍ-3程度の不純物濃度を有する。ｎ-ドリフト層１は、フローティングゾーン（ＦＺ）法で製造するＦＺウエハ、またはエピタキシャル法で製造するエピタキシャルウエハによって準備され得る。この場合、基板ＳＢのうちｎ-ドリフト層１以外の部分はイオン注入およびアニーリング技術によって形成され得る。
　ｎ層２４はｎ-ドリフト層１およびｐベース層８の間に設けられている。ｎ層２４は、ｎ型を有し、ｎ-ドリフト層１の不純物濃度に比して高濃度でｐベース層８に比して低濃度な不純物ピーク濃度を有し、たとえば１×１０15～１×１０17ｃｍ-3程度の不純物ピーク濃度を有する。ｎ層２４が達する基板ＳＢにおける上面Ｓ１からの深さ位置は、ｐベース層８より深く、たとえば０．５～１．０μｍ程度深い。
　ｎバッファ層２は、アクティブエリアＡＲ１においてｎ-ドリフト層１およびｐコレクタ層３の間に位置する部分を有し、また本実施の形態においてはインタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３においてｎ-ドリフト層１およびコレクタ電極４の間に位置する部分を有する。ｎバッファ層２は、ｎ型を有し、かつｎ-ドリフト層１の不純物濃度に比して高い不純物濃度を有し、たとえば１×１０15～１×１０17ｃｍ-3程度の不純物ピーク濃度を有する。ｎバッファ層２が達する基板ＳＢにおける下面Ｓ２からの深さ位置は、たとえば１．５～５０μｍ程度である。
　上述したｎ-ドリフト層１、ｎ層２４およびｎバッファ層２は、全体として、ｎ型を有する領域（第１の領域）を構成している。なおｎ層２４およびｎバッファ層２の一方または両方は省略されてもよい。
　ｐベース層８（第２の領域）は、ｎ-ドリフト層１およびｎ層２４を有する領域（第１の領域）上に設けられており、本実施の形態においてはｎ層２４の直上に設けられている。ｐベース層８が達する基板ＳＢにおける上面Ｓ１からの深さ位置は、ｎ+エミッタ層５より深く、ｎ層２４より浅い。ｐベース層８は、ｐ型（第１の導電型と異なる第２の導電型）を有し、たとえば不純物ピーク濃度１×１０16～１×１０18ｃｍ-3程度を有する。
　ｎ+エミッタ層５（第３の領域）は、ｐベース層８上に設けられており、上面Ｓ１に配置されている。ｎ+エミッタ層５は、たとえば０．２～１．０μｍ程度の深さを有する。ｎ+エミッタ層５は、ｎ型を有し、たとえば１×１０18～１×１０21ｃｍ-3程度の不純物ピーク濃度を有する。
　ｐ+層６は、ｐベース層８上に設けられており、上面Ｓ１に配置されている。ｐ+層６は、たとえば表面不純物濃度１×１０18～１×１０21ｃｍ-3程度を有する。ｐ+層６が達する基板ＳＢにおける上面Ｓ１からの深さ位置は、ｎ+エミッタ層５と同じかまたはより深いことが好ましい。
　ｐコレクタ層３は、アクティブエリアＡＲ１にのみ設けられ、下面Ｓ２を部分的に成している。ｐコレクタ層３は、ｐ型を有し、たとえば１×１０16～１×１０20ｃｍ-3程度の表面不純物濃度を有する。ｐコレクタ層３の、基板ＳＢにおける下面Ｓ２からの深さは、たとえば０．３～１．０μｍ程度である。
　ｐガードリング９は、上面Ｓ１に設けられ、ｐ型を有する。ｐガードリング９は、ｐウエル領域９ａおよびｐエッジ領域９ｂを有する。ｐウエル領域９ａは、アクティブエリアＡＲ１において上面Ｓ１に設けられたｐ+層６を介してエミッタ電極１３ａに接続されている。ｐウエル領域９ａは、少なくとも部分的にインタフェースエリアＡＲ２に含まれ、上面Ｓ１においてインタフェースエリアＡＲ２とエッジターミネーションエリアＡＲ３との間に端部を有する。ｐウエル領域９ａにより、ＩＧＢＴ９００Ｂの遮断能力がより高められる。
　ｐエッジ領域９ｂは、エッジターミネーションエリアＡＲ３に含まれており、インタフェースエリアＡＲ２から離れている。なお図２においてはｐエッジ領域９ｂは模式的に１つのみ示されているが、保持する電圧に応じて複数のｐエッジ領域９ｂを互いに離れて配置するような設計がなされる。
　アクティブエリアＡＲ１において基板ＳＢの上面Ｓ１上にゲートトレンチＴＧおよびキャパシタトレンチＴＣが設けられている。ゲートトレンチＴＧの側壁は、ｎ-ドリフト層１およびｎ層２４（第１の領域）と、ｐベース層８と、ｎ+エミッタ層５と、の各々に面している。キャパシタトレンチＴＣの側壁は、本実施の形態においては、ｎ-ドリフト層１とｎ層２４とｐベース層８との各々に面している。またアクティブエリアＡＲ１において最も外側に位置するキャパシタトレンチＴＣは、ｐガードリング９のｐウエル領域９ａ内に達している。トレンチ絶縁膜１０は基板ＳＢのゲートトレンチＴＧおよびキャパシタトレンチＴＣを覆っている。
　ゲート電極２２は、トレンチ絶縁膜１０を介してゲートトレンチＴＧに埋め込まれた部分を有し、トレンチ絶縁膜１０を介してｎ+エミッタ層５およびｎ層２４（第１の領域）の間のｐベース層８に対向している。キャパシタ電極２３は、トレンチ絶縁膜１０を介してキャパシタトレンチＴＣに埋め込まれた部分を有する。キャパシタ電極２３が設けられることで、ＩＧＢＴ９００Ｂの飽和電流密度が抑制され、かつ、ＩＧＢＴ９００Ｂの負荷が短絡された場合のゲート電圧の発振現象が抑制される。なおキャパシタトレンチＴＣおよびキャパシタ電極２３は省略されてもよい。
　層間絶縁膜１２ａは基板ＳＢの上面Ｓ１上に設けられている。層間絶縁膜１２ａ上には、エミッタ電極１３ａと、ゲート接続電極１３ｂと、電極１３ｃおよび１３ｄとが設けられている。エミッタ電極１３ａは、アクティブエリアＡＲ１に設けられ、基板ＳＢの上面Ｓ１に接している。具体的には、エミッタ電極１３ａは、層間絶縁膜１２ａに設けられたコンタクトホールを介して、ｎ+エミッタ層５およびｐ+層６の各々に接している。ゲート接続電極１３ｂはコンタクトホールを介してゲート配線層２２ｗに接している。よってゲート接続電極１３ｂはゲート電極２２と短絡されておりゲート電位を有する。電極１３ｃはコンタクトホールを介してｐウエル領域９ａに接している。電極１３ｃはエミッタ電極１３ａと短絡されていてもよい。電極１３ｄは、フローティング電極であり、ＩＧＢＴ９００Ｂにおいてはコンタクトホールを介してｐエッジ領域９ｂに接している。
　層間絶縁膜１２ｂは基板ＳＢの上面Ｓ１上に設けられている。層間絶縁膜１２ｂは基板ＳＢとゲート配線層２２ｗとを互いに絶縁している。層間絶縁膜１２ｂは、層間絶縁膜１２ａの一部と基板ＳＢとの間に位置する部分を有してもよい。
　コレクタ電極４は基板ＳＢの下面Ｓ２に設けられている。コレクタ電極４はアクティブエリアＡＲ１においてｐコレクタ層３に接している。コレクタ電極４は、図２に示すように、インタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３において、ｎバッファ層２（より一般的には、前述した第１の領域）に接していてもよい。
　エッジターミネーションエリアＡＲ３にはチャネルストップ構造ＣＳが設けられることが好ましい。本実施の形態においては、基板ＳＢの上面Ｓ１に、ｎ領域３４と、ｐ領域３８と、ｎ+領域３５とが順に形成されている。また上面Ｓ１に、これらの領域を貫通してｎ-ドリフト層１に至るチャネルストップトレンチＴＳが設けられている。チャネルストップトレンチＴＳ内には、トレンチ絶縁膜１０を介してチャネルストップ電極３２が設けられている。チャネルストップ電極３２上にフローティング電位の電極１３ｄが設けられてもよい。なお上述したチャネルストップ構造ＣＳの代わりに他の構造が用いられてもよく、たとえば単純にｎ+領域３５からなる構造が用いられてもよい。
　図３を参照して、基板ＳＢの下面Ｓ２においてｐコレクタ層３が占める面積の割合をλとすると、λは５５％以上７０％以下であることが好ましい。つまり、５５≦１００×（Ｘp×Ｙp）／（Ｘn×Ｙn）≦７０が満たされることが好ましい。ここで、ＸnおよびＹnがＩＧＢＴ９００Ｂのチップサイズを示す。λ＜５５％となると、ＩＧＢＴのアクティブエリアＡＲ１のｐコレクタ層３からのホール注入が不十分となり、オン電圧（ＶCE(sat)）が上昇する。λ＞７０％となると、後述するようにＩＧＢＴのターンオフ動作時の局所的な温度上昇によるウィークスポット（図２の矢印ＷＳ）の電界強度がＩＧＢＴのオン状態からｐコレクタ層３からのキャリア注入が起こり、矢印ＷＳ部分にキャリアが存在することで緩和されず、遮断能力が低下する。以上より、λ値にはＩＧＢＴの性能バランスから、適切な領域が存在する。なお下面Ｓ２においてアクティブエリアＡＲ１およびインタフェースエリアＡＲ２が占める割合の合計は、７０％超であることが好ましく、たとえば７５％程度である。
　　（ＩＧＢＴ９００Ａについて）
　図４を参照して、比較例のＩＧＢＴ９００Ａには、上記ＩＧＢＴ９００Ｂと異なり、アクティブエリアＡＲ１以外にもｐコレクタ層３が設けられている。具体的には、基板ＳＢの下面Ｓ２全体にｐコレクタ層３が設けられている。これら以外の構成は、上述したＩＧＢＴ９００Ｂとほぼ同様である。
　ＩＧＢＴ９００Ａは、ターンオフ動作を繰り返すと、基板ＳＢの上面Ｓ１におけるアクティブエリアＡＲ１とインタフェースエリアＡＲ２との境界、すなわち矢印ＷＳ（図２）、の局所的温度上昇が特に生じやすい。この現象がＩＧＢＴ９００Ａの遮断能力を制限し得る。
　　（ＩＧＢＴ９００Ｂの作用効果について）
　ＩＧＢＴ９００Ａと異なり、図２に示すＩＧＢＴ９００Ｂによれば、ｐコレクタ層３がエッジターミネーションエリアＡＲ３およびインタフェースエリアＡＲ２に設けられていない。これにより、ＩＧＢＴ９００Ｂの遮断動作において、矢印ＷＳでの温度上昇が抑制される。またアクティブエリアＡＲ１の構成についてはＩＧＢＴ９００Ａと同様であるため、オン電圧が上昇するような悪影響はない。以上から、ＩＧＢＴ９００Ｂは、低いオン電圧と高い遮断能力との両方を有する。
　　（ＩＧＢＴ９００Ｃについて）
　図５を参照して、ＩＧＢＴ９００Ｃにおいては、ｐウエル領域９ａへの電極１３ｃのコンタクト（図４参照）が設けられていない。ｐウエル領域９ａは、上面Ｓ１においてエミッタ電極１３ａとｐウエル領域９ａの端部（図中、矢印ＷＳ）との間をｐ型の領域でつなぐ電気的経路を構成している。この電気的経路は、アクティブエリアＡＲ１およびエッジターミネーションエリアＡＲ３の間でインタフェースエリアＡＲ２を横断しており、幅ＬEEBRを有する抵抗領域を有する。この抵抗領域はその全体が層間絶縁膜１２ｂに覆われている。詳しくは後述するが、幅ＬEEBRは、ＩＧＢＴの遮断動作時に抵抗領域の両端にて温度上昇を分担することで両端の一方での局所的な温度上昇を抑制するように定められている。ＩＧＢＴ９００Ａ（図４）では矢印ＷＳの箇所にて局所的な温度上昇が発生するところを、ＩＧＢＴ９００Ｃにおいては上記抵抗領域が設けられることで、抵抗領域の両端にて温度上昇が分担される。このような効果をバラスト抵抗と称し、また上記抵抗領域のことをバラスト抵抗領域とも称する。
　なお上記以外の構成は、上述したＩＧＢＴ９００Ｂとほぼ同様である。
　ＩＧＢＴ９００Ｃによれば、動作時に、インタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３の境界の位置（図５の矢印ＷＳ）に対応するバラスト抵抗領域の一方端（図中、幅ＬEEBRの右端）の位置だけでなく、他方端（図中、幅ＬEEBRの左端）の位置においても局所的な昇温が生じる。これにより昇温が分散されるので、矢印ＷＳでの局所的な昇温を緩和することができる。ここで、アクティブエリアＡＲ１の構成についてはＩＧＢＴ９００Ａと同様であるため、オン電圧への悪影響はみられない。以上から、ＩＧＢＴ９００Ｃは、低いオン電圧と高い遮断能力との両方を有する。
　　（ＩＧＢＴ９００Ｄについて）
　図６を参照して、ＩＧＢＴ９００Ｄは、上述したＩＧＢＴ９００Ｂおよび９００Ｃの各々の特徴を有している。具体的には、ＩＧＢＴ９００Ｂと同様に、ｐコレクタ層３がアクティブエリアＡＲ１にのみ設けられている。またＩＧＢＴ９００Ｃと同様に、幅ＬEEBRを有するバラスト抵抗領域が設けられている。これら以外の構成は、上述したＩＧＢＴ９００Ｂまたは９００Ｃとほぼ同様である。ＩＧＢＴ９００Ｄによれば、上述したＩＧＢＴ９００Ｂおよび９００Ｃの各々の作用によって、低いオン電圧と高い遮断能力との両方が得られる。
　　（ＩＧＢＴ９００Ｃの効果の検証）
　図７は、４５００ＶクラスＩＧＢＴのターンオフ動作のシミュレーションに用いた回路図である。図８は、図７の回路を用いて得られたターンオフ波形、すなわち時間ｔとコレクタ・エミッタ電圧ＶCEとの関係を示す。図９は、比較例としてのＩＧＢＴ９００Ａ（破線）と、ＬEEBR＝２００μｍの実施例としてのＩＧＢＴ９００Ｃ（実線）の各々について、コレクタ電流密度ＪCが急激に低下する直前（図８の矢印に示す時点）での、線Ｄ－Ｄ´（図４および図５）に沿う座標Ｘにおける温度分布を示す。図１０は、デバイス内部のピーク温度ＴmaxとＬEEBRとの関係を示す。
　上記シミュレーションの結果から、バラスト抵抗領域で電圧分担が行われることで、デバイス内部のピーク温度Ｔmaxを抑えられることができ、特にＬEEBRを１００μｍ以上とすることで、Ｔmaxを８００Ｋ以下とすることができた。以上のように、バラスト抵抗領域を設けることで、発熱による破壊を防止することができること、言い換えればＩＧＢＴの遮断能力が高められることがわかった。
　　（ＩＧＢＴ９００Ｂおよび９００Ｄの効果の検証）
　図１１は、比較例としてのＩＧＢＴ９００Ａ（破線）と、実施例としてのＩＧＢＴ９００Ｄ（実線）との各々のターンオフ波形の例を示す。図１２Ａは、比較例のオン状態時（図１１のｔON）における電流ポテンシャルおよびホール濃度を図４の視野で示す。図１２Ｂは、比較例のターンオフ中のコレクタ・エミッタ電圧ＶCEのピーク時（図１１の破線のｔpeak）における電流ポテンシャルおよびホール濃度を図４の視野で示す。図１３Ａは、実施例のオン状態時（図１１のｔON）における電流ポテンシャルおよびホール濃度を図６の視野で示す。図１３Ｂは、実施例のターンオフ中のコレクタ・エミッタ電圧ＶCEのピーク時（図１１の実線のｔpeak）における電流ポテンシャルおよびホール濃度を図４の視野で示す。図１４Ａおよび図１４Ｂのそれぞれは、比較例および実施例のｔ＝ｔON（図１１）におけるデバイス内部のキャリア濃度を示す。図１５Ａおよび図１５Ｂのそれぞれは、比較例および実施例のｔ＝ｔpeak（図１１）におけるデバイス内部のキャリア濃度を示す。図１６Ａおよび図１６Ｂのそれぞれは、比較例および実施例のｔ＝ｔtail（図１１）におけるデバイス内部のキャリア濃度を示す。図１７Ａおよび図１７Ｂのそれぞれは、比較例および実施例のｔ＝ｔON（図１１）におけるデバイス内部の電界強度を示す。図１８Ａおよび図１８Ｂのそれぞれは、比較例および実施例のｔ＝ｔpeak（図１１）におけるデバイス内部の電界強度を示す。図１９Ａおよび図１９Ｂのそれぞれは、比較例および実施例のｔ＝ｔtail（図１１）におけるデバイス内部の電界強度を示す。
　図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、図１４Ｂ、図１５Ａ、図１５Ｂ、図１６Ａおよび図１６Ｂから、実施例のＩＧＢＴ９００Ｄ（構造Ｄ）のキャリア濃度は、アクティブエリアＡＲ１においては比較例のＩＧＢＴ９００Ａと同程度であるものの、エッジターミネーションエリアＡＲ３においては低くなった。これはｐコレクタ層３からのホール注入がインタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３では生じないためと考えられる。なおこの作用は、ＩＧＢＴ９００Ｄと同様のコレクタ構造を有するＩＧＢＴ９００Ｂ（構造Ｂ）においても同様と考えられる。
　また上記作用から、図１７Ａ、図１７Ｂ、図１８Ａ、図１８Ｂ、図１９Ａおよび図１９Ｂに示すように、ターンオフ動作中のインタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３における電界緩和および空乏化が促進される。特に図１９Ａおよび図１９Ｂを参照して、上面Ｓ１におけるインタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３の境界での電界緩和は、遮断能力の向上に寄与する。
　図２０を参照して、高い遮断能力と低いオン電圧との適切な均衡を取るには、基板ＳＢの下面Ｓ２においてｐコレクタ層３が有する面積の割合λが適切である必要がある。図中、λ＝１００％は、比較例のＩＧＢＴ９００Ａのコレクタ構造に対応する。図示された結果から、λは５５％以上７０％以下であることが好ましい。λ値を５５～７０％とすることで、オン電圧ＶCE(sat)を上昇させる悪影響なく、高いターンオフ時最大遮断電流密度ＪC(break)との両方を実現することができる。
　なおグラフにおけるλ＝７５％の結果は、ｐコレクタ層３がアクティブエリアＡＲ１およびインタフェースエリアＡＲ２に設けられエッジターミネーションエリアＡＲ３には設けられない構造に対応している。λが７５％にまで増大すると、ターンオフ時最大遮断電流密度ＪC(break)の顕著な低下が見られた。このことから、ｐコレクタ層３をインタフェースエリアＡＲ２に設けないことが、ＪC(break)を高める上で重要であることが分かった。
　図２１は、比較例としてのＩＧＢＴ９００Ａ（破線）および実施例としてのＩＧＢＴ９００Ｄ（実線）における、ｐコレクタ層３の形成のためのイオン注入のドーズ量とターンオフ時最大遮断電流密度ＪC(break)との関係の例を示す。図２２は、比較例（破線）および実施例（実線）のＲＢＳＯＡとして、電源電圧ＶCCと、飽和電流密度ＪC(sat)および最大パワー密度Ｐmaxとの間の関係を示す。図２２中の各線で囲まれる領域がリカバリー安全動作領域（Safe Operating Area：ＳＯＡ）といわれる領域である。ＩＧＢＴのターンオフ時の遮断能力には、ｐコレクタ層３からのホール注入効率が影響する。またｐコレクタ層３のドーズ量は、ＩＧＢＴにおけるオン電圧ＶCE(sat)とターンオフ損失ＥOFFとの間のトレードオフ特性を制御するパラメータである。このＶCE(sat)とＥOFFとのトレードオフ特性の制御のためにｐコレクタ層３のドーズ量が調整される場合であっても、図２１から、比較例（破線）よりも実施例（実線）の方が高いＪC(break)を確保することができ、かつＪc(break)に対するｐコレクタ層３のドーズ量依存性が小さく、優れたＩＧＢＴである。その上、図２２より、実施例はＲＢＳＯＡを拡大し、かつターンオフ時の遮断するパワー密度が向上し、優れた効果を示す。
　下記の表１に、ＩＧＢＴ９００Ａ～９００Ｄ（構造Ａ～Ｄ）の構造上の特徴と、定格電流密度Ｊc(rated)を基準としたターンオフ時最大遮断電流密度ＪC(break)との関係をまとめる。
Figure JPOXMLDOC01-appb-T000001
　上記のように、構造Ａ（ＩＧＢＴ９００Ａ）に比して構造Ｂ～Ｄ（ＩＧＢＴ９００Ｂ～９００Ｄ）は、高いＪC(break)、すなわち高いターンオフ遮断能力を有し、特に構造Ｄ（ＩＧＢＴ９００Ｄ）は顕著に高い能力を有する。
　図２３は、他の比較例としてのＩＧＢＴ９００Ｚの構成を示す。ＩＧＢＴ９００Ｚは、上述したＩＧＢＴ９００Ａ～９００Ｄと異なり、プレーナ型のゲート電極１１を有する。図２４は、実施例としてのＩＧＢＴ９００Ｄ（実線）、比較例としてのＩＧＢＴ９００Ａ（破線）およびＩＧＢＴ９００Ｚ（一点鎖線）における、オン電圧ＶCE(sat)とターンオフ損失ＥOFFとの間のトレードオフ特性を示す。この結果から、ＩＧＢＴ９００Ｄは、図２１および表１で説明したように高いターンオフ遮断能力を有しつつ、オン電圧ＶCE(sat)およびターンオフ損失ＥOFF間のトレードオフ特性においても優れたものであることがわかる。
　　（ＩＧＢＴ９００Ｅおよび９００Ｆについて）
　図２５を参照して、ＩＧＢＴ９００Ｄ（図６）の変形例のＩＧＢＴ９００Ｅにおいては、ｎバッファ層２がアクティブエリアＡＲ１にのみ設けられており、インタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３には設けられていない。ｎバッファ層２のパターンはｐコレクタ層３のパターンと同じであってもよい。なおこのような構造がＩＧＢＴ９００Ｄに代わりＩＧＢＴ９００Ｂと組み合わされてもよい。
　図２６を参照して、ＩＧＢＴ９００Ｂ（図２）の変形例のＩＧＢＴ９００Ｆにおいては、アクティブエリアＡＲ１は、ＭＩＳ(Metal Semiconductor Semiconductor)構造セルが配置されたＭＩＳ構造部分（図中、左部および右部）と、ＭＩＳ構造セルが配置されていない非ＭＩＳ構造部分（図中、中央部）とを有する。図中、中央部は、アクティブエリアＡＲ１におけるゲート配線部２８およびゲートパッド２９（図１）が設けられた部分ＡＲ１ｇである。部分ＡＲ１ｇにはｐコレクタ層３が設けられておらず、この結果、下面Ｓ２でバッファ層２とコレクタ電極４とが接している。ＭＩＳ構造は典型的にはＭＯＳ(Metal Oxide Semiconductor)構造である。このような構造も、ＩＧＢＴ９００Ｄによるものと同様の効果を示す。
　＜実施の形態２＞
　図２７を参照して、本実施の形態のＩＧＢＴ９００Ｇが有する構造（構造Ｇと称する）について説明する。
　構造Ｇにおいて基板ＳＢは、ｎ-ドリフト層１と、ｎバッファ層２と、ｐコレクタ層３と、ｎ+エミッタ層５と、ｐ+層６と、ｐベース層８と、ｎ層２４と、ｐウエル領域９ａと、ｐ-延長領域９ｊと、複数のｐ-フィールドリミッティングリング９ｇとを含む。ｐウエル領域９ａはインタフェースエリアＡＲ２において層間絶縁膜１２ｂに覆われている。
　ｐ-延長領域９ｊは、上面Ｓ１においてｐウエル領域９ａから外側（図中、右側）へ延び、ｐウエル領域９ａよりも浅い。ｐ-延長領域９ｊは、ｐ型を有し、ｐウエルに比して低いピーク不純物濃度および表面不純物濃度を有する。
　さらに図２８を参照して、ｐ-フィールドリミッティングリング９ｇはｐ型を有する。ｐ-フィールドリミッティングリング９ｇは、エッジターミネーションエリアＡＲ３においてｐ-延長領域９ｊの外側に上面Ｓ１に設けられている。上面Ｓ１上においてｐ-フィールドリミッティングリング９ｇの各々の内側にはｎ-ドリフト層１が位置し、ｐ-フィールドリミッティングリング９ｇのそれぞれは、内側に位置するｎ-ドリフト層１と共に単位構造ＵＳ１～ＵＳ６（総称してＵＳともいう）を構成している。また単位構造ＵＳの幅Ｗcellpitchは一定の値である。ｐ-フィールドリミッティングリング９ｇはより外側（図中、右側）のものほど上面Ｓ１上において単位構造ＵＳの幅Ｗcellpitchに対してより小さい割合の、ｐ-フィールドリミッティングリング９ｇの幅Ｗp-を有する。単位構造ＵＳはより外側のものほどより小さい平均ドーズ量を有する。ここで単位構造ＵＳの平均ドーズ量とは、特定の単位構造ＵＳのｐ-フィールドリミッティングリング９ｇの形成のために注入されたイオン数を、当該単位構造ＵＳが上面Ｓ１上において有する面積で除した数値である。言い換えれば、単位構造ＵＳの平均ドーズ量は、単位構造ＵＳの内部構造を無視した、より巨視的な観点でのドーズ量である。
　図２８で例示した構造においては、基板ＳＢの上面Ｓ１上において単位構造ＵＳの各々は一定の幅Ｗcellpitchを有する。またｐ-フィールドリミッティングリング９ｇはより外側（図中、右側）のものほど上面Ｓ１上において小さい幅Ｗp-を有する。このような単位構造ＵＳを得るには、たとえば、フィールドリミッティングリング９ｇを形成するためのイオン注入工程において、外側のものほどより小さい幅を有する複数の開口が一定ピッチで設けられたイオン注入マスクを用いればよい。なお、イオン注入がより狭い幅でなされたフィールドリミッティングリング９ｇほど、活性化アニール後、すなわち拡散後、の最終的な深さは小さくなる。なお図２８ではｐ-フィールドリミッティングリング９ｇは個々に存在するように示しているが、不純物領域として当初形成されていた複数のｐ-フィールドリミッティングリング９ｇのうちの１／３～１／２程度が活性化アニールに起因してｐ-延長領域９ｊとつながる。
　好ましくは、幅Ｗp-は、外側に向かって単位構造ＵＳごとに一定寸法だけ減じている。この場合、幅Ｗcellpitch一定という条件下では、単位構造ＵＳの平均ドーズ量は、外側に向かって単位構造ＵＳごとに線形に変化する。単位構造ＵＳの内部構造を無視した、より巨視的な観点では、図２９に示すように、図中矢印方向に一定の濃度勾配で不純物濃度が減少するような疑似的ｐ-ウエル９ｐが設けられていることになる。この構成では、上面Ｓ１上において、ｐ-延長領域９ｊ（図２７）では不純部濃度がおおよそ一定であるのに対して、その外側に位置する疑似的ｐ-ウエル９ｐでは外側に向かって不純物濃度が線形に小さくなる。
　なお、上記以外の構成については、上述した実施の形態１のＩＧＢＴ９００Ｄの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、エッジターミネーションエリアＡＲ３に設けられるｐ-フィールドリミッティングリング９ｇによって構成される単位構造ＵＳは、より外側のものほどより小さい平均ドーズ量を有する。この構成により、上述したような平均ドーズ量の制御がなされていないものに比してより小さいエッジターミネーションエリアＡＲ３であっても、インタフェースエリアＡＲ２における電界強度を十分に抑えることができる。よって、アクティブエリアＡＲ１の面積を大きく犠牲にすることなく、アクティブエリアＡＲ１とインタフェースエリアＡＲ２との境界での温度上昇を抑制し得る。すなわち、低いオン電圧と高い遮断能力との両方を有することができる。特に、単位構造ＵＳの各々が一定の幅Ｗcellpitchを有する場合、低いオン電圧と高い遮断能力との両方を、より確実に得ることができる。
　次に上述した作用効果の検証結果について、以下に説明する。
　図３０Ａは、比較例（破線）としてのＩＧＢＴ９００Ａ（図４）と、実施例（実線）としてのＩＧＢＴ９００Ｇ（図２７）とにおける、コレクタ・エミッタ電圧ＶCEおよびコレクタ電流密度ＪCの各々のターンオフ波形のシミュレーション結果を示す。図３０Ｂは、これら比較例（破線）および実施例（実線）における、デバイス内部のピーク温度のシミュレーション結果を示すグラフ図である。図３０Ａおよび図３０Ｂにおける「×」はデバイスの破壊を意味する。図３０Ａの矢印で示す時点でのデバイス内部状態に関するより詳しいシミュレーション結果を図３１Ａおよび図３１Ｂに示す。図３１Ａは、比較例および実施例における、デバイス内部の温度を示す。図３１Ｂは、比較例および実施例におけるデバイス内部のインパクトイオン化率を示す。図３１Ａおよび図３１Ｂにおいて、矢印で示す破線部が、インタフェースエリアＡＲ２に対応している。このシミュレーション結果から、比較例に比して実施例の方がインタフェースエリアＡＲ２の局所的温度上昇が小さい。よって実施例の方が、ＩＧＢＴのターンオフ動作時のデバイス内部温度上昇が小さく、高い遮断能力を有すると考えられる。
　図３２Ａは、比較例としてのＩＧＢＴ９００Ａ（図４）における、位置Ｘと、基板の上面での電界強度Ｅedgeとの関係を、動的状態（実線）および静的状態（破線）の各々について示す。図３２Ｂは、実施例としてのＩＧＢＴ９００Ｇ（図２７）における、位置Ｘと、基板の上面での電界強度Ｅedgeとの関係を、動的状態（実線）および静的状態（破線）の各々について示す。ここで静的状態の条件としては、コレクタ・エミッタ電圧ＶCES＝３６００Ｖ、ゲート電圧ＶG＝０Ｖ、温度Ｔ＝４２３Ｋを用いた。動的状態としては、図３０Ａにおいて矢印で示す状態を用いた。この結果から、ＩＧＢＴ９００Ａに比してＩＧＢＴ９００Ｇの方が、インタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３の境界近傍において、電界強度Ｅedgeが、静的状態だけでなく動的状態においても小さくなる。このようにＩＧＢＴ９００ＧではＩＧＢＴ９００Ａより電界強度が抑制されることで、インパクトイオン化が抑制されることにより（図３１Ｂ）、局所的温度上昇が抑制される（図３１Ａ）と考えられる。
　上述したように本実施の形態によればターンオフ遮断能力を高めることができる。その上、アクティブエリアＡＲ１の構成は、比較例のＩＧＢＴ９００Ａ（図４）と同様とすることができるので、他の特性への特段の悪影響はない。よって本実施の形態においても、前述したＩＧＢＴ９００Ｄ（図６）と同程度の諸特性を確保することができる。
　また本実施の形態によれば、エッジターミネーションエリアＡＲ３の幅を小さくすることができる。シミュレーションによる見積もりでは、幅寸法を４０～５０％程度低減することが可能である。このことについて、以下に説明する。
　図３３は、コレクタ・エミッタ電圧ＶCES＝４５００Ｖかつ温度Ｔ＝２９８Ｋの下での、比較例（破線）としてのＩＧＢＴ９００Ａ（図４）と、実施例（実線）としてのＩＧＢＴ９００Ｇ（図２７）とにおける、線Ｆ－Ｆ´に沿う位置Ｘedgeと、電界強度Ｅとの関係を示す。この結果から、同じコレクタ・エミッタ電圧ＶCESの保持時に、比較例に比して実施例の方が、電界強度Ｅをより抑制しつつ（図中、下向き矢印参照）、位置Ｘedgeに必要な寸法が抑制される（図中、左向き矢印参照）。
　図３４は、上記比較例（破線）および実施例（実線）における、耐圧クラスＶclassとエッジターミネーションエリアＡＲ３の必要幅Ｗedgeとの関係を示すグラフ図である。比較例に比して実施例の方が、耐圧クラスＶclassに関わらず、エッジターミネーションエリアＡＲ３の必要幅Ｗedgeを４０～５０％小さくすることができる。つまり本実施例の図２７のデバイス構造により、半導体装置に占めるアクティブエリアＡＲ１のサイズを変えることなく、図３に示す半導体装置のチップサイズであるＸnおよびＹnを小さくする、チップサイズのシュリンク効果が見込まれる。つまり、本実施例により半導体装置を作り込むウエハ１枚当たりの半導体装置の数（理論チップ数）を増やすことができ、チップコストを低減することができる。
　次に変形例について説明する。図３５を参照して、ＩＧＢＴ９００Ｈは、ｐ-フィールドリミッティングリング９ｇの各々の上に層間絶縁膜１２ａおよび１２ｂを介してフローティング電極１３ｅを有する。フローティング電極１３ｅの各々は、幅方向（図３５における横方向）において、層間絶縁膜１２ａおよび１２ｂを介して直下にあるｐ-フィールドリミッティングリング９ｇの内側に配置されている。図３６Ａを参照して、ＩＧＢＴ９００Ｉにおいては、ゲート接続電極１３ｂ（図２７参照）が、ｐ-延長領域９ｊを覆う層間絶縁膜１２ａおよび１２ｂを介して、ｐ-延長領域９ｊ上にまで延びている。ただし幅方向（図中、横方向）において、ゲート接続電極１３ｂはｐ-延長領域９ｊの内側に位置するように形成され、またフローティング電極１３ｅは前述したようにｐ-フィールドリミッティングリング９ｇの内側に位置するように形成される。図３６Ｂを参照して、ＩＧＢＴ９００Ｊは、ＩＧＢＴ９００Ｉ（図３６Ａ）においてフローティング電極１３ｅが省略された構造を有する。これらの構造により、図３２Ｂ、図３３中のＩＧＢＴ９００Ｇによる特徴的なエッジターミネーションエリアＡＲ３の電界強度分布を、ＩＧＢＴの性能を保障する動作温度範囲で、電気的なストレスが印加されても経時変化せず安定化させた上で、より高い耐圧やより高い遮断能力が得られる。
　＜実施の形態３＞
　本実施の形態においては、実施の形態１で説明したバラスト抵抗領域（図５：ＩＧＢＴ９００Ｃにおけるｐウエル領域９ａの幅ＬEEBRを有する部分）と同様の構成を有するダイオードについて説明する。なおＩＧＢＴ９００Ｃと同様の構成については、一部、説明を繰り返さない。
　図３７を参照して、本実施の形態のダイオード８００Ａ（電力用半導体装置）は、図１１に示すＩＧＢＴと同様に、アクティブエリアＡＲ１と、アクティブエリアの外周に設けられたインタフェースエリアＡＲ２と、インタフェースエリアＡＲ２の外周に設けられたエッジターミネーションエリアＡＲ３と、を含むものである。アクティブエリアＡＲ１は、本実施の形態においてはダイオードの基本的な機能を担う部分である。
　ダイオード８００Ａは、基板ＳＢ（半導体基板）と、アノード電極１３（第１の電極）と、カソード電極４Ｄ（第２の電極）と、層間絶縁膜１２とを有する。基板ＳＢは、ｎ-ドリフト層１（ドリフト領域）と、ｎバッファ層２と、アノード層８Ｄと、ｐガードリング９と、ｐ層２６と、ｎ+層２７と、ｎ+領域３５とを含む。アノード電極１３は、アクティブエリアＡＲ１に設けられ、基板ＳＢの上面Ｓ１においてアノード層８Ｄに接している。アノード層８Ｄはｎ-ドリフト層１上に設けられている。カソード電極４Ｄは基板ＳＢの下面Ｓ２において、ｐ層２６およびｎ+層２７からなる半導体層に接している。ｎ+層２７はアクティブエリアＡＲ１にのみ設けられている。ｎバッファ層２は、上記半導体層と、ｎ-ドリフト層１との間に設けられている。層間絶縁膜１２は、アクティブエリアＡＲ１に開口を有する。
　アノード層８Ｄは、たとえば０．５～１０μｍ程度の深さを有する。アノード層８Ｄは、ｐ型を有し、たとえば１×１０16～１×1020ｃｍ-3程度のピーク不純物濃度を有する。ｐガードリング９は、たとえば５～１０μｍ程度の深さを有する。ｐガードリング９は、たとえば１×１０16～１×1020ｃｍ-3程度のピーク不純物濃度を有する。ｎ+領域３５は、たとえば０．２～１μｍ程度の深さを有する。ｎ+領域３５は、ｎ型を有し、たとえば１×１０18～１×1021ｃｍ-3程度のピーク不純物濃度を有する。ｐ層２６は、たとえば０．３～５μｍ程度の深さを有する。ｐ層２６は、たとえば１×１０16～１×1020ｃｍ-3程度の表面不純物濃度を有する。ｎ+層２７は、たとえば０．３～５μｍ程度の深さを有する。ｎ+層２７は、たとえば１×１０18～１×1020ｃｍ-3程度の表面不純物濃度を有する。
　ダイオード８００Ａにおいてｐウエル領域９ａは、上面Ｓ１においてアノード電極１３とｐウエル領域９ａの端部（図中、右端）との間をｐ型の領域でつなぐ電気的経路を構成している。この電気的経路は、アクティブエリアＡＲ１およびエッジターミネーションエリアＡＲ３の間でインタフェースエリアＡＲ２を横断しており、幅ＬABRを有する抵抗領域を有する。この抵抗領域はその全体が層間絶縁膜１２に覆われている。ｐウエル領域９ａは幅Ｗp0を有する。インタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３の境界と、ｎ+層２７の外周端とは、幅ＷGRの間隔を有する。
　幅ＬABR、Ｗp0およびＷGRは、ダイオード８００Ａの設計上、重要なパラメータである。幅ＬABRは、ダイオードのリカバリー動作時に抵抗領域の両端にて温度上昇を分担することで両端の一方での局所的な温度上昇を抑制する、バラスト抵抗効果が得られるように定められている。具体的には、図３７に示す矢印ＷＳでの局所的な電流集中による温度上昇が分担されることで、局所的な温度上昇が抑制される。この観点で幅ＬABRは、具体的には１００μｍ以上とされている。
　比較例のダイオード８００Ｚ（図３８）には、上述したバラスト抵抗領域が設けられていない。なお図３８においては模式的に１つのｐエッジ領域９ｂが示されているが、図３７と同様の複数のｐエッジ領域９ｂが存在する。ダイオード８００Ｚは、リカバリー動作時、基板ＳＢの上面Ｓ１におけるアクティブエリアＡＲ１とインタフェースエリアＡＲ２との境界、すなわち矢印ＷＳ、の局所的温度上昇が生じやすい。この現象がダイオード８００Ｚの遮断能力を制限する。
　これに対して本実施の形態によれば、ダイオードのリカバリー動作時に、後述する図４０Ａのように、インタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３の境界の位置に対応するバラスト抵抗領域で電流分散することで、インタフェースエリアＡＲ２とエッジターミネーションエリアＡＲ３との境界での電流集中による局所的な温度上昇を抑制する。ここで、アクティブエリアＡＲ１の構成については従来のダイオードと同様とすることができるため、オン電圧上昇のような悪影響は見られない。以上のように、ＩＧＢＴ９００Ｃと同様、ダイオード８００Ａも、低いオン電圧と高い遮断能力との両方を有する。
　次に上述した作用効果の検証結果について、以下に説明する。
　図３９は、実施例（実線）としてのダイオード８００Ａおよび比較例（破線）としてのダイオード８００Ｚの各々について、リカバリー動作時の電圧ＶAKおよび電流密度ＪAの波形と、デバイス内部のピーク温度Ｔとを示す。図４０Ａは、実施例（実線）および比較例（破線）の各々について、時刻ｔｄ（図３９）での、線Ｇ－Ｇ´（図３７および図３８）に沿う位置Ｘと、電流密度ＪAとの関係を示し、図４０Ｂは位置Ｘと温度Ｔとの関係を示す。バラスト抵抗領域を設けていない比較例（破線）では、インタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３の境界近傍に位置するインタフェースエリアＡＲ２の端部にて、電流密度ＪAの集中が生じ、また温度Ｔの局所的上昇が生じる。その結果、図３９に示すように、ダイオード８００Ｚは遮断動作を完了することができずに破壊に至る。これに対してダイオード８００Ａは、電流密度ＪAがインタフェースエリアＡＲ２内で極端な集中なしに分散され、またデバイス破壊の目安となる８００Ｋ以上の昇温が生じた箇所も存在しない。ダイオード８００Ａは、バラスト抵抗領域が電流を分担することで、破壊することなく遮断動作を行う。よって実施例のダイオードの遮断能力が向上する。
　図４１、図４２Ａおよび図４２Ｂは、ダイオード８００Ａの幅ＬABRおよびＷp0（図３７）と、時刻ｔｄ（図３９）でのデバイス内部の温度および電流密度との関係を示す。この結果から、ダイオードの遮断能力向上のために電流密度の集中および局所的昇温を抑制するには、ＬABR＜Ｗp0とする必要がある。
　図４３は、アクティブエリアＡＲ１（図３７）の面積Ｓactive cell（すなわちアノード電極１３の面積）に対するバラスト抵抗領域の面積Ｓabrの割合γと、リカバリー動作時の最大遮断電流密度ＪA(break)およびデバイス内部最大温度Ｔmaxとの関係を示す。図３７の例では、図４４に示すように、面積Ｓabrは実質的にインタフェースエリアＡＲ２の面積と同じである。ＪA(break)は実デバイスでの実験結果であり、Ｔmaxはシミュレーション結果である。シミュレーションによってＴmaxが８００Ｋ以下となるγが選択されると（図中、安全領域ＳＺ）、高いＪA(break)を有する実デバイスが得られる。具体的には、γが２％以上４０％以下であることにより、高いＪA(break)が得られることが分かる。
　また図３７を参照して、幅ＷGRは幅Ｗp0よりも大きくされることが好ましい。諸パラメータの議論をまとめると、ダイオード８００Ａの遮断能力を高めるためには、以下の関係を満たす必要がある。
　　　ＬABR　＜　Ｗp0
　　　２％　≦　γ　≦　４０％
　　　ＷGR　＞　Ｗp0
　＜実施の形態４＞
　本実施の形態においては、実施の形態２で説明したＩＧＢＴ９００Ｇ（図２８）が有する単位構造ＵＳと同様の構成を有するダイオードについて説明する。なおこのＩＧＢＴ９００Ｇ、または前述したダイオード８００Ａ（図３７）と同様の構成については、一部、説明を繰り返さない。
　図４５Ａを参照して、本実施の形態のダイオード８００Ｂは、基板ＳＢの上面Ｓ１上に層間絶縁膜１２ａおよび１２ｂをインタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３において有する。また基板ＳＢは、上面Ｓ１に設けられｐ型を有するアノード層８Ｄ（不純物層）を有する。また基板ＳＢは、エッジターミネーションエリアＡＲ３において上面Ｓ１にｐ-延長領域９ｊおよび複数のｐ-フィールドリミッティングリング９ｇを有する。実施の形態３と同様に、上面Ｓ１上においてｐ-フィールドリミッティングリング９ｇの各々の内側にはｎ-ドリフト層１が位置し、ｐ-フィールドリミッティングリング９ｇのそれぞれは、内側に位置するｎ-ドリフト層１と共に単位構造ＵＳ（図２８）を構成している。なお図４５Ｂ～図４５Ｄのそれぞれは変形例のダイオード８００Ｃ～８００Ｅを示す。ダイオード８００Ｃ（図４５Ｂ）はＩＧＢＴ９００Ｈ（図３５）と同様にフローティング電極１３ｅを有する。ダイオード８００Ｄ（図４５Ｃ）においては、ＩＧＢＴ９００Ｉ（図３６Ａ）のゲート接続電極１３ｂと同様に、アノード電極１３が層間絶縁膜１２ａおよび１２ｂを介してｐ-延長領域９ｊ上にまで延びている。ダイオード８００Ｅ（図４５Ｄ）は、ダイオード８００Ｄ（図４５Ｃ）においてフローティング電極１３ｅが省略された構造を有する。
　図４６Ａは、実施例（実線）としてのダイオード８００Ｂと、比較例（破線）としてのダイオード８００Ｚ（図３８）との各々について、リカバリー動作時の電圧ＶAKおよび電流密度ＪAの波形を示し、図４６Ｂはリカバリー動作時のデバイス内部のピーク温度Ｔを示す。比較例においては、ｔ＝５．５μｓでＶAKの急激な低下とＴ＞８００Ｋへの急激な温度上昇とが生じている。すなわちリカバリー動作途中でダイオードの破壊が生じている。これに対して実施例においては破壊なしに遮断が完了している。
　図４７Ａ～図４７Ｄのそれぞれは、比較例の線Ｈ－Ｈ´（図３８）における位置Ｘと表面電界強度Ｅsurfaceとの関係をｔ＝ｔ1～ｔ4（図４６Ａおよび図４６Ｂ）において示す。図４８Ａ～図４８Ｆのそれぞれは、実施例の線Ｈ－Ｈ´（図４５Ａ）における位置Ｘと表面電界強度Ｅsurfaceとの関係をｔ＝ｔ1～ｔ6（図４６Ａおよび図４６Ｂ）において示す。図４９Ａ～図４９Ｄのそれぞれは、比較例の線Ｈ－Ｈ´における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ1～ｔ4において示す。図５０Ａ～図５０Ｆのそれぞれは、実施例の線Ｈ－Ｈ´における位置Ｘと電流密度ｊsurfaceとの関係をｔ＝ｔ1～ｔ6において示す。図５１Ａ～図５１Ｄのそれぞれは、比較例の線Ｈ－Ｈ´における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ1～ｔ4において示す。図５２Ａ～図５２Ｆのそれぞれは、実施例の線Ｈ－Ｈ´における位置Ｘとデバイス上面Ｓ１の温度Ｔsurfaceとの関係をｔ＝ｔ1～ｔ6において示す。
　これらの結果より、比較例に比して実施例においては、リカバリー動作中にインタフェースエリアＡＲ２およびエッジターミネーションエリアＡＲ３、特にインタフェースエリアＡＲ２、の電界強度が低く、またインタフェースエリアＡＲ２の温度上昇が抑制された。よってダイオード８００Ｂは、ＩＧＢＴ９００Ｇと同様に、高い遮断能力を有すると考えられる。この結果、ＳＯＡを拡大する効果が得られる。
　図５３は、比較例（三角形で表記）および実施例（円形で表記）におけるリカバリーＳＯＡを説明するグラフ図である。ここで、（ｄｊ／ｄｔ）maxは、遮断時に許容される電流密度の時間微分の最大値であり、Ｐmaxは最大パワー密度である。ｄｊ／ｄｔ値は、たとえば図４６Ａに示すような領域での電流密度波形の傾きであり、この値が大きいほどダイオードは高速でリカバリー動作が可能である（つまり、ダイオードのリカバリー動作時の遮断能力が大きい）。この結果から、実施例によれば、従来例より約３倍の大きなｄｊ／ｄｔ値により高速なリカバリー動作が可能でありまた５０倍以上の大きなパワー密度の遮断が可能なため、リカバリーＳＯＡが向上することがわかる。
　上記各実施の形態の電力用半導体装置は３３００～６５００Ｖ程度の高耐圧クラスに特に適したものであるが、電力用半導体装置の耐圧の大きさは特に限定されるものではなく、たとえば６００Ｖ程度以上であってもよい。また半導体基板の材料はシリコンに限定されるものではなく、たとえば、炭化珪素（ＳｉＣ）または窒化ガリウム（ＧａＮ）などのワイドバンドギャップ材料であってもよい。また半導体基板の第１および第２の導電型としてのｎ型およびｐ型は互いに入れ替えられてもよい。
　本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　１　ｎ-ドリフト層（ドリフト領域）、２　ｎバッファ層（バッファ層）、３　ｐコレクタ層（コレクタ領域）、４　コレクタ電極（第２の電極）、４Ｄ　カソード電極（第２の電極）、５　ｎ+エミッタ層、６　ｐ+層、８　ｐベース層、８Ｄ　アノード層（不純物層）、９　ｐガードリング、９ａ　ｐウエル領域、９ｂ　ｐエッジ領域、９ｇ　ｐ-フィールドリミッティングリング、９ｊ　ｐ-延長領域、１０　トレンチ絶縁膜、１１　ゲート電極、１２，１２ａ，１２ｂ　層間絶縁膜、１３　アノード電極（第１の電極）、１３ａ　エミッタ電極（第１の電極）、１３ｂ　ゲート接続電極、１３ｃ，１３ｄ　電極、１３ｅ　フローティング電極、１４，１５　パッシベーション膜、２２　ゲート電極、２２ｗ　ゲート配線層、２３　キャパシタ電極、２４　ｎ層、２６　ｐ層、２７　ｎ+層、２８　ゲート配線部、２９　ゲートパッド、３２　チャネルストップ電極、３４　ｎ領域、３５　ｎ+領域、３８　ｐ領域、８００Ａ，８００Ｂ　ダイオード、９００Ａ～９００Ｉ　ＩＧＢＴ、ＡＲ１　アクティブエリア、ＡＲ２　インタフェースエリア、ＡＲ３　エッジターミネーションエリア、ＣＳ　チャネルストップ構造、Ｓ１　上面（第１の面）、Ｓ２　下面（第２の面）、ＳＢ　基板（半導体基板）、ＴＣ　キャパシタトレンチ、ＴＧ　ゲートトレンチ、ＴＳ　チャネルストップトレンチ、ＵＳ，ＵＳ１～ＵＳ６　単位構造。

Claims (12)

  1. 　アクティブエリア（ＡＲ１）と、前記アクティブエリアの外周に設けられたインタフェースエリア（ＡＲ２）と、前記インタフェースエリアの外周に設けられたエッジターミネーションエリア（ＡＲ３）と、を含む電力用半導体装置（８００Ｂ～８００Ｅ、９００Ｇ～９００Ｊ）であって、
    　第１の面（Ｓ１）と前記第１の面と反対の第２の面（Ｓ２）とを有する半導体基板（ＳＢ）を備え、前記第１および第２の面の各々は前記アクティブエリアと前記インタフェースエリアと前記エッジターミネーションエリアとに跨っており、前記半導体基板は、
    　　前記アクティブエリアと前記インタフェースエリアと前記エッジターミネーションエリアとに跨って設けられ第１の導電型を有するドリフト領域（１）と、
    　　前記第１の面に設けられ少なくとも部分的に前記インタフェースエリアに含まれ前記第１の面において前記インタフェースエリアと前記エッジターミネーションエリアとの間に端部を有し前記第１の導電型と異なる第２の導電型を有するウエル領域（９ａ）と、
    　　前記第１の面において前記ウエル領域から外側へ延び、前記ウエル領域よりも浅く、前記第２の導電型を有する延長領域（９ｊ）と、
    　　前記エッジターミネーションエリアにおいて前記延長領域の外側で前記第１の面に設けられ、前記第２の導電型を有する複数のフィールドリミッティングリング（９ｇ）と、を含み、前記第１の面上において前記フィールドリミッティングリングの各々の内側には前記ドリフト領域が位置し、前記フィールドリミッティングリングのそれぞれは、内側に位置する前記ドリフト領域と共に単位構造（ＵＳ１～ＵＳ６）を構成しており、前記フィールドリミッティングリングはより外側のものほど前記第１の面上において前記単位構造の幅に対してより小さい割合の幅を有し、前記単位構造はより外側のものほどより小さい平均ドーズ量を有し、前記電力用半導体装置はさらに
    　前記アクティブエリアに設けられ前記半導体基板の前記第１の面に接する第１の電極（１３ａ）と、
    　前記半導体基板の前記第２の面に接する第２の電極（４）と
    を備える、電力用半導体装置。
  2. 　前記半導体基板の前記第１の面上において前記単位構造の各々は一定の幅（Ｗcellpitch）を有する、請求項１に記載の電力用半導体装置。
  3. 　前記半導体基板は、前記アクティブエリアにのみ設けられ前記第２の面を部分的に成し前記第２の導電型を有するコレクタ領域（３）を含み、前記エッジターミネーションエリアにおいて前記第２の面は前記第１の導電型のみを有する、請求項１に記載の電力用半導体装置。
  4. 　前記半導体基板の前記第２の面において前記コレクタ領域は５５％以上７０％以下の面積を有する、請求項１に記載の電力用半導体装置。
  5. 　前記半導体基板の前記第１の面において前記第１の電極と前記ウエル領域の前記端部との間を前記第２の導電型の領域でつなぐ電気的経路が構成されており、前記電気的経路は、前記ウエル領域によって構成され幅Ｌを有するバラスト抵抗領域を有し、幅Ｌは前記電力用半導体装置の遮断動作時に前記バラスト抵抗領域の両端に局所的な昇温が生じるように定められている、請求項１に記載の電力用半導体装置。
  6. 　幅Ｌは１００μｍ以上である、請求項５に記載の電力用半導体装置。
  7. 　前記アクティブエリアにおいて前記半導体基板の前記第１の面は面積Ｓactを有し、前記インタフェースエリアにおいて前記半導体基板の前記第１の面で前記バラスト抵抗領域は面積Ｓabrを有し、面積Ｓabrは面積Ｓactの２％以上４０％以下である、請求項５に記載の電力用半導体装置。
  8. 　前記フィールドリミッティングリング上に設けられたフローティング電極（１３ｅ）をさらに備える、請求項１に記載の電力用半導体装置（８００Ｃ、９００Ｈ）。
  9. 　前記延長領域を覆う層間絶縁膜（１２ａ，１２ｂ）と、
    　ゲート電極（２２）と、
    　前記層間絶縁膜を介して前記延長領域上に設けられ、前記ゲート電極と短絡されたゲート接続電極（１３ｂ）と
    をさらに備える、請求項１に記載の電力用半導体装置（９００Ｊ）。
  10. 　前記フィールドリミッティングリング上に設けられたフローティング電極（１３ｅ）と、
    　前記延長領域を覆う層間絶縁膜（１２ａ，１２ｂ）と、
    　ゲート電極（２２）と、
    　前記層間絶縁膜を介して前記延長領域上に設けられ、前記ゲート電極と短絡されたゲート接続電極（１３ｂ）と
    をさらに備える、請求項１に記載の電力用半導体装置（９００Ｉ）。
  11. 　前記半導体基板は、前記第１の面に設けられ前記第２の導電型を有する不純物層（８Ｄ）を含み、
    　前記電力用半導体装置は、
    　前記延長領域を覆う層間絶縁膜（１２ａ，１２ｂ）と、
    　前記アクティブエリアにおいて前記不純物層に接する部分と、前記層間絶縁膜を介して前記延長領域上に位置する部分とを有する第１の電極（１３）と、
    　前記半導体基板の前記第２の面上に設けられた第２の電極（４）とをさらに備える、請求項１に記載の電力用半導体装置（８００Ｅ）。
  12. 　前記半導体基板は、前記第１の面に設けられ前記第２の導電型を有する不純物層（８Ｄ）を含み、
    　前記電力用半導体装置は、
    　前記フィールドリミッティングリング上に設けられたフローティング電極（１３ｅ）と、
    　前記延長領域を覆う層間絶縁膜（１２ａ，１２ｂ）と、
    　前記アクティブエリアにおいて前記不純物層に接する部分と、前記層間絶縁膜を介して前記延長領域上に位置する部分とを有する第１の電極（１３）と、
    　前記半導体基板の前記第２の面上に設けられた第２の電極（４）とをさらに備える、請求項１に記載の電力用半導体装置（８００Ｄ）。
PCT/JP2014/051910 2014-01-29 2014-01-29 電力用半導体装置 WO2015114748A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020167020712A KR101917486B1 (ko) 2014-01-29 2014-01-29 전력용 반도체 장치
CN201480074615.7A CN105940495B (zh) 2014-01-29 2014-01-29 电力用半导体装置
PCT/JP2014/051910 WO2015114748A1 (ja) 2014-01-29 2014-01-29 電力用半導体装置
JP2015559654A JP6150908B2 (ja) 2014-01-29 2014-01-29 電力用半導体装置
US15/030,714 US9941269B2 (en) 2014-01-29 2014-01-29 Power semiconductor device including well extension region and field-limiting rings
DE112014006296.0T DE112014006296T5 (de) 2014-01-29 2014-01-29 Leistungshalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/051910 WO2015114748A1 (ja) 2014-01-29 2014-01-29 電力用半導体装置

Publications (1)

Publication Number Publication Date
WO2015114748A1 true WO2015114748A1 (ja) 2015-08-06

Family

ID=53756367

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/051910 WO2015114748A1 (ja) 2014-01-29 2014-01-29 電力用半導体装置

Country Status (6)

Country Link
US (1) US9941269B2 (ja)
JP (1) JP6150908B2 (ja)
KR (1) KR101917486B1 (ja)
CN (1) CN105940495B (ja)
DE (1) DE112014006296T5 (ja)
WO (1) WO2015114748A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017115434A1 (ja) * 2015-12-28 2017-07-06 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2018078216A (ja) * 2016-11-10 2018-05-17 三菱電機株式会社 半導体装置およびその製造方法
JP2018093177A (ja) * 2016-11-25 2018-06-14 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
US10026803B1 (en) 2016-12-27 2018-07-17 Mitsubishi Electric Corporation Semiconductor device, power conversion device, and method of manufacturing semiconductor device
US11101133B2 (en) 2018-08-17 2021-08-24 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
JP7546715B2 (ja) 2021-03-16 2024-09-06 ローム株式会社 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789331B (zh) * 2014-12-25 2019-09-17 无锡华润上华科技有限公司 半导体整流器件及其制作方法
US9985125B1 (en) * 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP7052476B2 (ja) * 2018-03-27 2022-04-12 三菱電機株式会社 半導体装置
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
JP7070303B2 (ja) * 2018-10-04 2022-05-18 三菱電機株式会社 半導体装置
WO2020162012A1 (ja) * 2019-02-07 2020-08-13 富士電機株式会社 半導体装置および半導体モジュール
JP7355526B2 (ja) * 2019-05-28 2023-10-03 ローム株式会社 半導体装置
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP2023101242A (ja) * 2022-01-07 2023-07-20 株式会社東芝 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP2010050147A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置
JP2011044688A (ja) * 2009-07-21 2011-03-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2013005304A1 (ja) * 2011-07-05 2013-01-10 三菱電機株式会社 半導体装置
JP2013026563A (ja) * 2011-07-25 2013-02-04 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2013125928A (ja) * 2011-12-16 2013-06-24 Mitsubishi Electric Corp 半導体装置
JP2013135062A (ja) * 2011-12-26 2013-07-08 Mitsubishi Electric Corp 半導体素子
WO2013132568A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167714A (ja) 1994-12-14 1996-06-25 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP3628613B2 (ja) 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2010135526A (ja) * 2008-12-04 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
WO2012131878A1 (ja) * 2011-03-28 2012-10-04 トヨタ自動車株式会社 縦型半導体装置
JP5621703B2 (ja) * 2011-04-26 2014-11-12 三菱電機株式会社 半導体装置
JP2013168549A (ja) 2012-02-16 2013-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP2010050147A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置
JP2011044688A (ja) * 2009-07-21 2011-03-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2013005304A1 (ja) * 2011-07-05 2013-01-10 三菱電機株式会社 半導体装置
JP2013026563A (ja) * 2011-07-25 2013-02-04 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2013125928A (ja) * 2011-12-16 2013-06-24 Mitsubishi Electric Corp 半導体装置
JP2013135062A (ja) * 2011-12-26 2013-07-08 Mitsubishi Electric Corp 半導体素子
WO2013132568A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017115434A1 (ja) * 2015-12-28 2017-07-06 三菱電機株式会社 半導体装置、半導体装置の製造方法
JPWO2017115434A1 (ja) * 2015-12-28 2018-05-31 三菱電機株式会社 半導体装置、半導体装置の製造方法
US10411093B2 (en) 2015-12-28 2019-09-10 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2018078216A (ja) * 2016-11-10 2018-05-17 三菱電機株式会社 半導体装置およびその製造方法
JP2018093177A (ja) * 2016-11-25 2018-06-14 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
US10026803B1 (en) 2016-12-27 2018-07-17 Mitsubishi Electric Corporation Semiconductor device, power conversion device, and method of manufacturing semiconductor device
US11101133B2 (en) 2018-08-17 2021-08-24 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
JP7546715B2 (ja) 2021-03-16 2024-09-06 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN105940495A (zh) 2016-09-14
JPWO2015114748A1 (ja) 2017-03-23
JP6150908B2 (ja) 2017-06-21
US9941269B2 (en) 2018-04-10
KR20160103118A (ko) 2016-08-31
US20160260703A1 (en) 2016-09-08
DE112014006296T5 (de) 2017-03-16
KR101917486B1 (ko) 2018-11-09
CN105940495B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
JP6150908B2 (ja) 電力用半導体装置
JP6165271B2 (ja) 電力用半導体装置
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP6119577B2 (ja) 半導体装置
JP6676988B2 (ja) 半導体装置
JP6288315B2 (ja) 半導体装置
JP5606240B2 (ja) 半導体装置
US11158630B2 (en) Semiconductor device
JP2014056942A (ja) 電力用半導体装置
JP2019169575A (ja) 半導体装置
JP7475251B2 (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP6407354B2 (ja) 電力用半導体装置
JP6618591B2 (ja) 電力用半導体装置
JPWO2020121371A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6992476B2 (ja) 半導体装置
JP6739659B2 (ja) 半導体装置
JP6615291B2 (ja) 電力用半導体装置
JP6615292B2 (ja) 電力用半導体装置
KR20160111306A (ko) 반도체 장치
JP7521553B2 (ja) 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法
JP2022059446A (ja) 半導体装置
JP2024100927A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14880647

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015559654

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15030714

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167020712

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014006296

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14880647

Country of ref document: EP

Kind code of ref document: A1