CN105940495B - 电力用半导体装置 - Google Patents

电力用半导体装置 Download PDF

Info

Publication number
CN105940495B
CN105940495B CN201480074615.7A CN201480074615A CN105940495B CN 105940495 B CN105940495 B CN 105940495B CN 201480074615 A CN201480074615 A CN 201480074615A CN 105940495 B CN105940495 B CN 105940495B
Authority
CN
China
Prior art keywords
region
face
electrode
semiconductor device
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480074615.7A
Other languages
English (en)
Other versions
CN105940495A (zh
Inventor
中村胜光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Corp
Original Assignee
Mitsubishi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Corp filed Critical Mitsubishi Corp
Publication of CN105940495A publication Critical patent/CN105940495A/zh
Application granted granted Critical
Publication of CN105940495B publication Critical patent/CN105940495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Abstract

漂移区域(1)具有第1导电型。阱区域至少局部包含于界面区域(AR2)，阱区域在界面区域(AR2)与边缘端接区域(AR3)之间具有端部，阱区域具有第2导电型。延长区域(9j)从阱区域向外侧延伸，比阱区域浅，具有第2导电型。场限环(9g)在边缘端接区域(AR3)设置于延长区域(9j)的外侧。场限环(9g)分别与位于内侧的漂移区域(1)一起构成了单位构造(US1～US6)。越外侧的场限环(9g)具有相对于单位构造(US1～US6)的宽度越小比率的宽度。越外侧的单位构造(US1～US6)具有越小的平均剂量。

Description

电力用半导体装置
技术领域
本发明涉及一种电力用半导体装置。
背景技术
根据日本特开2012-231011号公报(专利文献1)，在IGBT(Insulated GateBipolar Transistor)中，在晶体管区域与配置于其周围的终端区域之间配置有抽取区域。在抽取区域，在n-型漂移层之上设置有p型层。p型层与发射极电极连接。在p型层之上隔着绝缘膜设置有伪栅极电极。伪栅极电极与栅极电极连接。抽取区域与终端区域的边界、即p型层的外端在IGBT的截止动作时电流密度容易增加，其结果，可能发生热破坏。由于该现象，截止动作时的电流截断能力受到限制。
根据上述公报的记载，在终端区域导入晶格缺陷。由此，存在于终端区域的载流子容易消失，因此在IGBT的截止动作时抽取区域的载流子浓度下降。因此，促进从p型层向集电极侧的耗尽化，电场强度降低。其结果，IGBT的截止动作时的电流截断能力提高。另一方面，不将晶格缺陷导入至抽取区域。这旨在避免导通电压升高。如上所述，上述公报的技术旨在提高截止动作时的截断能力而不对IGBT的导通电压造成不良影响。
专利文献1：日本特开2012-231011号公报
发明内容
通过上述技术，能够一定程度地确保低导通电压和高截断能力这两者。然而，对于这两者之间的折衷关系，在IGBT中依然要求进行改善，要求更完善的技术。另外，类似的课题在其他电力用半导体装置中也存在，例如在二极管中，要求低导通电压与恢复动作时的高截断能力之间的折衷关系的改善。而且，强烈要求在保障上述的基本性能的同时降低半导体装置的制造成本。如果能够减小半导体装置的芯片尺寸而不牺牲性能，则从1片晶圆能够制作出的芯片的数量增加，因此能够降低制造成本。
本发明就是为了解决上述课题而提出的，其目的在于提供一种具有小芯片尺寸和高截断能力这两者的电力用半导体装置。
本发明的电力用半导体装置包含有源区域、在有源区域的外周设置的界面区域、在界面区域的外周设置的边缘端接区域。电力用半导体装置具有半导体衬底、第1电极、以及第2电极。半导体衬底具有第1面和与第1面相反的第2面，第1及第2面均跨越有源区域、界面区域、以及边缘端接区域。半导体衬底包含第1导电型的漂移区域、与第1导电型不同的第2导电型的阱区域、第2导电型的延长区域、以及第2导电型的多个场限环。漂移区域跨越有源区域、界面区域、以及边缘端接区域而设置。阱区域设置于第1面，至少局部包含于界面区域，阱区域在第1面在界面区域与边缘端接区域之间具有端部。延长区域在第1面从阱区域向外侧延伸，比阱区域浅。场限环在边缘端接区域在延长区域的外侧设置于第1面。在第1面之上，漂移区域位于场限环各自的内侧，场限环分别与位于内侧的漂移区域一起构成了单位构造。越外侧的场限环在第1面之上具有相对于单位构造的宽度越小比率的宽度。越外侧的单位构造具有越小的平均剂量。第1电极设置于有源区域，与半导体衬底的第1面相接触。第2电极与半导体衬底的第2面相接触。
发明的效果
根据遵循本发明一个方案的电力用半导体装置，关于由在边缘端接区域设置的场限环构成的单位构造，越外侧的单位构造具有越小的平均剂量。通过该结构，能够利用更小的边缘端接区域充分地抑制电场强度。由此，能够减小电力用半导体装置的芯片尺寸而不大幅地牺牲有源区域的面积。并且，能够抑制界面区域与边缘端接区域之间的边界处的局部温度上升。即，能够具有小芯片尺寸和高静态及动态截断能力这两者。
本发明的目的、特征以及优点通过以下的详细说明和附图会变得更加清楚。
附图说明
图1是针对作为本发明实施方式1中的电力用半导体装置的IGBT，概略地示出其构造B的俯视图。
图2是沿图1的线II-II的概略局部剖视图(IGBT 900B，构造B)。
图3是概略地示出图2中的半导体衬底的第2面的结构的俯视图。
图4是以与图2相同的视野示出对比例的IGBT的构造A的局部剖视图(IGBT 900A，构造A)。
图5是以与图2相同的视野，针对作为本发明实施方式1中的电力用半导体装置的IGBT，概略地示出其构造C的局部剖视图(IGBT 900C，构造C)。
图6是以与图2相同的视野，针对作为本发明实施方式1中的电力用半导体装置的IGBT，概略地示出其构造D的局部剖视图(IGBT 900D，构造D)。
图7是用于IGBT的截止动作的模拟的电路图。
图8是示出通过使用图7的电路进行的模拟而得到的截止波形的曲线图。
图9是示出对比例的构造A(虚线)及实施例的构造C(实线)中的线D-D'处的器件上表面S1的温度分布的曲线图。
图10是示出镇流电阻区域宽度(LEEBR)与图9的峰值温度Tmax之间的关系的曲线图。
图11是示出具有构造A的对比例(虚线)和具有构造D的实施例(实线)中的集电极-发射极电压VCE及集电极电流IC各自的截止波形的曲线图。
图12A是针对作为对比例的构造A，示出其t＝tON(图11)时的电流势及空穴浓度的分布图。
图12B是针对作为对比例的构造A，示出其t＝tpeak(图11)时的电流势及空穴浓度的分布图。
图13A是针对作为实施例的构造D，示出其t＝tON(图11)时的电流势及空穴浓度的分布图。
图13B是针对作为实施例的构造D，示出其t＝tpeak(图11)时的电流势及空穴浓度的分布图。
图14A是针对作为对比例的构造A，示出其t＝tON(图11)时的器件内部的载流子浓度的分布图。
图14B是针对作为实施例的构造D，示出其t＝tON(图11)时的器件内部的载流子浓度的分布图。
图15A是针对作为对比例的构造A，示出其t＝tpeak(图11)时的器件内部的载流子浓度的分布图。
图15B是针对作为实施例的构造D，示出其t＝tpeak(图11)时的器件内部的载流子浓度的分布图。
图16A是针对作为对比例的构造A，示出其t＝ttail(图11)时的器件内部的载流子浓度的分布图。
图16B是针对作为实施例的构造D，示出其t＝ttail(图11)时的器件内部的载流子浓度的分布图。
图17A是针对作为对比例的构造A，示出其t＝tON(图11)时的器件内部的电场强度的分布图。
图17B是针对作为实施例的构造D，示出其t＝tON(图11)时的器件内部的电场强度的分布图。
图18A是针对作为对比例的构造A，示出其t＝tpeak(图11)时的器件内部的电场强度的分布图。
图18B是针对作为实施例的构造D，示出其t＝tpeak(图11)时的器件内部的电场强度的分布图。
图19A是针对作为对比例的构造A，示出其t＝ttail(图11)时的器件内部的电场强度的分布图。
图19B是针对作为实施例的构造D，示出其t＝ttail(图11)时的器件内部的电场强度的分布图。
图20是示出构造D中的p集电极层的比率λ与各电气特性，即，饱和电流密度JC(sat)、导通电压VCE(sat)、截止时最大截断电流密度JC(break)以及短路时的最大截断能量ESC之间的关系的例子的曲线图。
图21是示出作为对比例的构造A(虚线)及作为实施例的构造D(实线)中的集电极的剂量与截止时最大截断电流密度JC(break)之间的关系的曲线图。
图22是示出作为对比例的构造A(虚线)及作为实施例的构造D(实线)的RBSOA(Reverse Bias Safe Operating Area)的曲线图。
图23是通过与线II-II(图1)相对应的剖面，针对作为其他对比例的平面型IGBT示出其结构的局部剖视图(IGBT 900Z)。
图24是示出作为实施例的构造D(实线)、作为对比例的构造A(虚线)以及作为其他对比例的平面型IGBT(点划线)中的导通电压VCE(sat)与截止损耗EOFF之间的折衷特性的曲线图。
图25是以与图2相同的视野概略地示出变形例的构造E的局部剖视图(IGBT 900E，构造E)。
图26是概略地示出变形例的构造F的局部剖视图(IGBT 900F，构造F)。
图27是针对作为本发明实施方式2中的电力用半导体装置的IGBT，概略地示出其构造G的局部剖视图(IGBT 900G，构造G)。
图28是更详细地示出图27的区域XXVIII的局部剖视图。
图29是概略地示出由图28的场限环实现的虚拟阱的结构的局部剖视图。
图30A是示出具有构造A的对比例(虚线)和具有构造G的实施例(实线)中的集电极-发射极电压VCE及集电极电流密度JC各自的截止波形的模拟结果的曲线图。
图30B是示出具有构造A的对比例(虚线)和具有构造G的实施例(实线)中的器件内部的峰值温度的模拟结果的曲线图。
图31A是示出具有构造A的对比例和具有构造G的实施例中的器件内部的温度的模拟结果的分布图。
图31B是示出具有构造A的对比例和具有构造G的实施例中的器件内部的碰撞电离率的模拟结果的分布图。
图32A是分别针对动态(实线)及静态(虚线)，示出具有构造A的对比例中的位置X与衬底的上表面处的电场强度Eedge之间的关系的曲线图。
图32B是分别针对动态(实线)及静态(虚线)，示出具有构造G的实施例中的位置X与衬底的上表面处的电场强度Eedge之间的关系的曲线图。
图33是示出具有构造A(图4)的对比例(虚线)和具有构造G(图27)的实施例(实线)中的沿线F-F'的位置Xedge与静态下的电场强度E之间的关系的曲线图。
图34是示出具有构造A的对比例和具有构造G的实施例中的耐压等级Vclass与边缘端接区域的所需宽度Wedge之间的关系的曲线图。
图35是概略地示出图28的变形例的构造H的局部剖视图(IGBT 900H，构造H)。
图36A是概略地示出图28的变形例的构造I的局部剖视图(IGBT 900I，构造I)。
图36B是概略地示出图28的变形例的构造J的局部剖视图(IGBT 900J，构造J)。
图37是针对作为本发明实施方式3中的电力用半导体装置的二极管，概略地示出其结构的局部剖视图(二极管800A)。
图38是示出对比例的二极管的结构的局部剖视图(二极管800Z)。
图39是分别针对实施例(实线)及对比例(虚线)，示出恢复动作时的电压VAK及电流密度JA的波形、和器件内部的峰值温度T的曲线图。
图40A是分别针对实施例(实线)及对比例(虚线)，示出时刻td(图39)时的沿线G-G'(图37及图38)的位置X与电流密度JA之间的关系的曲线图。
图40B是分别针对实施例(实线)及对比例(虚线)，示出时刻td(图39)时的沿线G-G'(图37及图38)的位置X与器件上表面S1的温度T之间的关系的曲线图。
图41是示出图37的宽度LABR及Wp0与时刻td(图39)时的器件内部的温度之间的关系的分布图。
图42A是示出图37的宽度LABR及Wp0与时刻td(图39)时的器件内部的电流密度之间的关系的分布图。
图42B是图42A的各虚线区域的放大图。
图43是示出镇流电阻区域的面积Sabr相对于有源区域的面积Sactive cell的比率γ与恢复动作时的最大截断电流密度JA(break)及器件内部最大温度Tmax之间的关系的曲线图。
图44是对有源区域的面积Sactive cell及镇流电阻区域的面积Sabr进行说明的俯视图。
图45A是针对作为本发明实施方式4中的电力用半导体装置的二极管，概略地示出其结构的局部剖视图(二极管800B)。
图45B是示出图45A的变形例的结构的局部剖视图(二极管800C)。
图45C是示出图45A的变形例的结构的局部剖视图(二极管800D)。
图45D是示出图45A的变形例的结构的局部剖视图(二极管800E)。
图46A是分别针对实施例(实线)及对比例(虚线)，示出恢复动作时的电压VAK及电流密度JA的波形的模拟结果的曲线图。
图46B是分别针对实施例(实线)及对比例(虚线)，示出恢复动作时的器件内部的峰值温度T的模拟结果的曲线图。
图47A是在t＝t1(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电场强度Esurface之间的关系的曲线图。
图47B是在t＝t2(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电场强度Esurface之间的关系的曲线图。
图47C是在t＝t3(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电场强度Esurface之间的关系的曲线图。
图47D是在t＝t4(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电场强度Esurface之间的关系的曲线图。
图48A是在t＝t1(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电场强度Esurface之间的关系的曲线图。
图48B是在t＝t2(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电场强度Esurface之间的关系的曲线图。
图48C是在t＝t3(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电场强度Esurface之间的关系的曲线图。
图48D是在t＝t4(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电场强度Esurface之间的关系的曲线图。
图48E是在t＝t5(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电场强度Esurface之间的关系的曲线图。
图48F是在t＝t6(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电场强度Esurface之间的关系的曲线图。
图49A是在t＝t1(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电流密度jsurface之间的关系的曲线图。
图49B是在t＝t2(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电流密度jsurface之间的关系的曲线图。
图49C是在t＝t3(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电流密度jsurface之间的关系的曲线图。
图49D是在t＝t4(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与电流密度jsurface之间的关系的曲线图。
图50A是在t＝t1(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电流密度jsurface之间的关系的曲线图。
图50B是在t＝t2(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电流密度jsurface之间的关系的曲线图。
图50C是在t＝t3(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电流密度jsurface之间的关系的曲线图。
图50D是在t＝t4(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电流密度jsurface之间的关系的曲线图。
图50E是在t＝t5(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电流密度jsurface之间的关系的曲线图。
图50F是在t＝t6(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与电流密度jsurface之间的关系的曲线图。
图51A是在t＝t1(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图51B是在t＝t2(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图51C是在t＝t3(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图51D是在t＝t4(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图52A是在t＝t1(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图52B是在t＝t2(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图52C是在t＝t3(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图52D是在t＝t4(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图52E是在t＝t5(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图52F是在t＝t6(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与器件上表面S1的温度Tsurface之间的关系的曲线图。
图53是说明对比例(以三角形的点来标记)及实施例(以圆形的点来标记)中的恢复安全动作区域的曲线图。
具体实施方式
下面，基于附图对本发明的实施方式进行说明。在附图中对相同或相当的部分标注相同的参照标号，不重复其说明。
<实施方式1>
(关于IGBT 900B)
参照图1，IGBT 900B(电力用半导体装置)包含：有源区域AR1、在有源区域AR1的外周设置的界面区域AR2、在界面区域AR2的外周设置的边缘端接区域AR3。有源区域AR1是承担电力用半导体装置的基本功能的部分，在本实施方式中是承担IGBT的基本功能的部分。边缘端接区域AR3是用于提高电力用半导体装置的静态下的耐压特性、稳定化以及提高可靠性、和确保动态下的破坏耐量的部分。界面区域AR2是将有源区域AR1及边缘端接区域AR3相互接合的部分，是为了确保动态下的破坏耐量而特别重要的部分。
IGBT 900B的有源区域AR1具有：发射极电位的发射极电极13a、栅极电位的栅极焊盘29、以及从栅极焊盘29延伸的栅极配线部28。
参照图2，对IGBT 900B所具有的构造(称为构造B)进行说明。图2示出沿图1的线II-II的剖面构造。IGBT 900B具有：衬底SB(半导体衬底)、发射极电极13a(第1电极)、栅极连接电极13b、电极13c及13d、集电极电极4(第2电极)、栅极电极22、栅极配线层22w、电容器电极23及32、沟槽绝缘膜10、层间绝缘膜12a及12b、以及钝化膜14及15。在本实施方式中衬底SB由硅(Si)制成。衬底SB具有上表面S1(第1面)及下表面S2(与第1面相反的第2面)。上表面S1及下表面S2均跨越有源区域AR1、界面区域AR2、以及边缘端接区域AR3。衬底SB包含：n-漂移层1(漂移区域)、n缓冲层2、p集电极层3(集电极区域)、n+发射极层5、p+层6、p基极层8、n层24、以及p保护环9。
n-漂移层1跨越有源区域AR1、界面区域AR2、以及边缘端接区域AR3而设置。n-漂移层1呈n型(第1导电型)，例如具有1×1012～1×1015cm-3左右的杂质浓度。n-漂移层1能够由通过悬浮区熔(FZ)法制造的FZ晶圆、或者通过外延生长法制造的外延晶圆而准备。在该情况下，衬底SB之中的n-漂移层1以外的部分能够通过离子注入及退火技术而形成。
n层24设置于n-漂移层1及p基极层8之间。n层24呈n型，具有浓度比n-漂移层1的杂质浓度高、比p基极层8低的杂质峰值浓度，例如具有1×1015～1×1017cm-3左右的杂质峰值浓度。n层24到达的从衬底SB的上表面S1算起的深度位置比p基极层8深，例如深0.5～1.0μm左右。
n缓冲层2具有在有源区域AR1位于n-漂移层1及p集电极层3之间的部分，另外在本实施方式中具有在界面区域AR2及边缘端接区域AR3位于n-漂移层1及集电极电极4之间的部分。n缓冲层2呈n型，且具有比n-漂移层1的杂质浓度高的杂质浓度，例如具有1×1015～1×1017cm-3左右的杂质峰值浓度。n缓冲层2到达的从衬底SB的下表面S2算起的深度位置为例如1.5～50μm左右。
上述的n-漂移层1、n层24以及n缓冲层2作为整体而构成呈n型的区域(第1区域)。此外，也可以将n层24及n缓冲层2中的一者或两者进行省略。
p基极层8(第2区域)设置于具有n-漂移层1及n层24的区域(第1区域)之上，在本实施方式中设置于n层24的正上方。p基极层8到达的从衬底SB的上表面S1算起的深度位置比n+发射极层5深、比n层24浅。p基极层8呈p型(与第1导电型不同的第2导电型)，例如具有1×1016～1×1018cm-3左右的杂质峰值浓度。
n+发射极层5(第3区域)设置于p基极层8之上，配置于上表面S1。n+发射极层5例如具有0.2～1.0μm左右的深度。n+发射极层5呈n型，例如具有1×1018～1×1021cm-3左右的杂质峰值浓度。
p+层6设置于p基极层8之上，配置于上表面S1。p+层6例如具有1×1018～1×1021cm-3左右的表面杂质浓度。p+层6到达的从衬底SB的上表面S1算起的深度位置优选与n+发射极层5相同或者更深。
p集电极层3仅设置于有源区域AR1，局部地形成下表面S2。p集电极层3呈p型，例如具有1×1016～1×1020cm-3左右的表面杂质浓度。p集电极层3的从衬底SB的下表面S2算起的深度为例如0.3～1.0μm左右。
p保护环9设置于上表面S1，呈p型。p保护环9具有p阱区域9a及p边缘区域9b。p阱区域9a经由在有源区域AR1设置于上表面S1的p+层6而与发射极电极13a连接。p阱区域9a至少局部包含于界面区域AR2，p阱区域9a在上表面S1在界面区域AR2与边缘端接区域AR3之间具有端部。通过p阱区域9a，进一步提高IGBT 900B的截断能力。
p边缘区域9b包含于边缘端接区域AR3，与界面区域AR2相分离。此外，在图2中仅示意性地示出了1个p边缘区域9b，但设计为，与进行保持的电压相对应地将多个p边缘区域9b相互分离地进行配置。
在有源区域AR1，在衬底SB的上表面S1之上设置有栅极沟槽TG及电容器沟槽TC。栅极沟槽TG的侧壁分别面向n-漂移层1及n层24(第1区域)、p基极层8、n+发射极层5。电容器沟槽TC的侧壁在本实施方式中分别面向n-漂移层1、n层24、p基极层8。另外，在有源区域AR1位于最外侧的电容器沟槽TC到达至p保护环9的p阱区域9a内。沟槽绝缘膜10将衬底SB的栅极沟槽TG及电容器沟槽TC覆盖。
栅极电极22具有隔着沟槽绝缘膜10而埋入至栅极沟槽TG的部分，栅极电极22隔着沟槽绝缘膜10与n+发射极层5及n层24(第1区域)之间的p基极层8相对。电容器电极23具有隔着沟槽绝缘膜10而埋入至电容器沟槽TC的部分。通过设置电容器电极23，从而抑制IGBT900B的饱和电流密度，且抑制IGBT 900B的负载短路的情况下的栅极电压的振荡现象。此外，也可以省略电容器沟槽TC及电容器电极23。
层间绝缘膜12a设置于衬底SB的上表面S1之上。在层间绝缘膜12a之上设置有发射极电极13a、栅极连接电极13b、电极13c及13d。发射极电极13a设置于有源区域AR1，与衬底SB的上表面S1相接触。具体地说，发射极电极13a经由设置于层间绝缘膜12a的接触孔而分别与n+发射极层5及p+层6相接触。栅极连接电极13b经由接触孔而与栅极配线层22w相接触。由此，栅极连接电极13b与栅极电极22短路而具有栅极电位。电极13c经由接触孔而与p阱区域9a相接触。电极13c也可以与发射极电极13a短路。电极13d为浮动电极，在IGBT 900B中经由接触孔而与p边缘区域9b相接触。
层间绝缘膜12b设置于衬底SB的上表面S1之上。层间绝缘膜12b使衬底SB与栅极配线层22w相互绝缘。层间绝缘膜12b也可以具有位于层间绝缘膜12a的一部分与衬底SB之间的部分。
集电极电极4设置于衬底SB的下表面S2。集电极电极4在有源区域AR1与p集电极层3相接触。如图2所示，集电极电极4也可以在界面区域AR2及边缘端接区域AR3与n缓冲层2(更通常地说，是前述的第1区域)相接触。
优选在边缘端接区域AR3设置沟道截断构造CS。在本实施方式中，在衬底SB的上表面S1依次形成有n区域34、p区域38、以及n+区域35。另外，在上表面S1设置有贯通这些区域而到达至n-漂移层1的沟道截断沟槽TS。在沟道截断沟槽TS内，隔着沟槽绝缘膜10而设置有沟道截断电极32。也可以在沟道截断电极32之上设置浮动电位的电极13d。此外，也可以取代上述的沟道截断构造CS而使用其他构造，例如也可以使用单纯地由n+区域35构成的构造。
参照图3，如果将衬底SB的下表面S2处p集电极层3所占的面积的比率设为λ，则优选λ大于或等于55％而小于或等于70％。即，优选满足55≤100×(Xp×Yp)/(Xn×Yn)≤70。在这里，Xn及Yn表示IGBT 900B的芯片尺寸。如果λ＜55％，则IGBT的有源区域AR1的来自p集电极层3的空穴注入不充分，导通电压(VCE(sat))上升。如果λ＞70％，则如后述所示由于从IGBT的导通状态发生来自p集电极层3的载流子注入，在箭头WS部分存在载流子，因此由IGBT的截止动作时的局部温度上升所引起的弱点(图2的箭头WS)的电场强度没有得到缓和，截断能力降低。综上所述，根据IGBT的性能平衡，λ值存在一个适当的范围。此外，在下表面S2处有源区域AR1及界面区域AR2所占的比率的合计值优选超过70％，例如为75％左右。
(关于IGBT 900A)
参照图4，在对比例的IGBT 900A，不同于上述IGBT 900B，在有源区域AR1以外也设置有p集电极层3。具体地说，在衬底SB的下表面S2整体设置有p集电极层3。除此以外的结构与上述的IGBT 900B大致相同。
在IGBT 900A，如果重复进行截止动作，则特别容易发生衬底SB的上表面S1处的有源区域AR1与界面区域AR2的边界、即箭头WS(图2)处的局部温度上升。该现象能够限制IGBT900A的截断能力。
(关于IGBT 900B的作用效果)
不同于IGBT 900A，根据图2所示的IGBT 900B，p集电极层3未设置于边缘端接区域AR3及界面区域AR2。由此，在IGBT 900B的截断动作中，箭头WS处的温度上升得到抑制。另外，由于有源区域AR1的结构与IGBT 900A相同，因此没有如导通电压上升那样的不良影响。综上所述，IGBT 900B具有低导通电压和高截断能力这两者。
(关于IGBT 900C)
参照图5，在IGBT 900C未设置电极13c向p阱区域9a的接触(参照图4)。p阱区域9a在上表面S1构成如下电气路径，即，通过p型的区域将p阱区域9a的端部(图中的箭头WS)与发射极电极13a之间连接。该电气路径具有电阻区域，该电阻区域在有源区域AR1及边缘端接区域AR3之间横穿界面区域AR2，具有宽度LEEBR。该电阻区域的整体被层间绝缘膜12b所覆盖。详情将在后面记述，宽度LEEBR规定为，在IGBT的截断动作时通过在电阻区域的两端分担温度上升，从而抑制两端中的一端处的局部温度上升。在IGBT 900A(图4)会在箭头WS的部位发生局部温度上升，对于这一情况，通过在IGBT 900C设置上述电阻区域，从而在电阻区域的两端分担温度上升。将这样的效果称为镇流电阻，另外也将上述电阻区域称为镇流电阻区域。
此外，上述以外的结构与上述的IGBT 900B大致相同。
根据IGBT 900C，在动作时，不仅在与界面区域AR2及边缘端接区域AR3的边界的位置(图5的箭头WS)相对应的镇流电阻区域的一端(图中的宽度LEEBR的右端)的位置处，在另一端(图中的宽度LEEBR的左端)的位置处也发生局部的升温。由此，升温被分散，因此能够缓和箭头WS处的局部升温。在这里，由于有源区域AR1的结构与IGBT 900A相同，因此没有观察到对导通电压的不良影响。综上所述，IGBT 900C具有低导通电压和高截断能力这两者。
(关于IGBT 900D)
参照图6，IGBT 900D具有上述的IGBT 900B及IGBT 900C各自的特征。具体地说，与IGBT 900B相同地，p集电极层3仅设置于有源区域AR1。另外，与IGBT 900C相同地，设置有具有宽度LEEBR的镇流电阻区域。除此以外的结构与上述的IGBT 900B或900C大致相同。根据IGBT 900D，通过上述的IGBT 900B及900C各自的作用，得到低导通电压和高截断能力这两者。
(IGBT 900C的效果的验证)
图7是用于4500V等级IGBT的截止动作的模拟的电路图。图8示出使用图7的电路得到的截止波形、即时间t与集电极-发射极电压VCE之间的关系。图9分别针对作为对比例的IGBT 900A(虚线)和作为LEEBR＝200μm的实施例的IGBT 900C(实线)，示出在集电极电流密度JC即将急剧降低时(图8的箭头所示的时刻)的沿线D-D'(图4及图5)的坐标X处的温度分布。图10示出器件内部的峰值温度Tmax与LEEBR之间的关系。
根据上述模拟的结果，通过由镇流电阻区域进行电压分担，从而能够抑制器件内部的峰值温度Tmax，特别是通过将LEEBR设为大于或等于100μm，从而能够将Tmax设为小于或等于800K。如上所述，可知通过设置镇流电阻区域，从而能够防止由发热引起的破坏，换言之，IGBT的截断能力得到提高。
(IGBT 900B及900D的效果的验证)
图11示出作为对比例的IGBT 900A(虚线)和作为实施例的IGBT 900D(实线)各自的截止波形的例子。图12A以图4的视野示出对比例的导通状态时(图11的tON)的电流势及空穴浓度。图12B以图4的视野示出对比例的截止过程中的集电极-发射极电压VCE的峰值时(图11的虚线的tpeak)的电流势及空穴浓度。图13A以图6的视野示出实施例的导通状态时(图11的tON)的电流势及空穴浓度。图13B以图6的视野示出实施例的截止过程中的集电极-发射极电压VCE的峰值时(图11的实线的tpeak)的电流势及空穴浓度。图14A及图14B分别示出对比例及实施例的t＝tON(图11)时的器件内部的载流子浓度。图15A及图15B分别示出对比例及实施例的t＝tpeak(图11)时的器件内部的载流子浓度。图16A及图16B分别示出对比例及实施例的t＝ttail(图11)时的器件内部的载流子浓度。图17A及图17B分别示出对比例及实施例的t＝tON(图11)时的器件内部的电场强度。图18A及图18B分别示出对比例及实施例的t＝tpeak(图11)时的器件内部的电场强度。图19A及图19B分别示出对比例及实施例的t＝ttail(图11)时的器件内部的电场强度。
根据图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A以及图16B，实施例的IGBT 900D(构造D)的载流子浓度在有源区域AR1与对比例的IGBT 900A为相同程度，但在边缘端接区域AR3变低。认为其原因在于，在界面区域AR2及边缘端接区域AR3未发生来自p集电极层3的空穴注入。此外，认为该作用在具有与IGBT 900D相同的集电极构造的IGBT900B(构造B)中也是同样的。
另外，根据上述作用，如图17A、图17B、图18A、图18B、图19A以及图19B所示，截止动作中的界面区域AR2及边缘端接区域AR3的电场缓和及耗尽化得到促进。特别地，参照图19A及图19B，在上表面S1的界面区域AR2及边缘端接区域AR3的边界处的电场缓和有助于截断能力的提高。
参照图20，为了得到高截断能力和低导通电压的适当的均衡，在衬底SB的下表面S2处p集电极层3所具有的面积的比率λ需要是适当的。图中，λ＝100％与对比例的IGBT900A的集电极构造相对应。根据图示的结果，λ优选大于或等于55％而小于或等于70％。通过将λ值设为55～70％，从而能够实现高截止时最大截断电流密度JC(break)和没有使导通电压VCE(sat)上升的不良影响这两者。
此外，曲线中的λ＝75％的结果与p集电极层3设置于有源区域AR1及界面区域AR2而未设置于边缘端接区域AR3的构造相对应。如果λ增大至75％，则观察到截止时最大截断电流密度JC(break)的显著的降低。据此可知，不将p集电极层3设置于界面区域AR2对于提高JC(break)是重要的。
图21示出作为对比例的IGBT 900A(虚线)及作为实施例的IGBT 900D(实线)中的用于形成p集电极层3的离子注入的剂量与截止时最大截断电流密度JC(break)之间的关系的例子。图22中作为对比例(虚线)及实施例(实线)的RBSOA而示出电源电压VCC与饱和电流密度JC(sat)及最大功率密度Pmax之间的关系。图22中的由各线包围的区域是称为恢复安全动作区域(Safe Operating Area：SOA)的区域。来自p集电极层3的空穴注入效率影响IGBT的截止时的截断能力。另外，p集电极层3的剂量是控制IGBT的导通电压VCE(sat)与截止损耗EOFF之间的折衷特性的参数。即使在为了控制该VCE(sat)与EOFF的折衷特性而对p集电极层3的剂量进行调整的情况下，根据图21，与对比例(虚线)相比，实施例(实线)也能够确保高JC(break)，且实施例(实线)是与JC(break)相对的p集电极层3的剂量依赖性小的优异IGBT。并且，通过图22，实施例示出下述优异的效果，即，RBSOA扩大、且截止时所截断的功率密度提高。
在下述的表1中，将IGBT 900A～900D(构造A～D)的构造上的特征与以额定电流密度Jc(rated)为基准的截止时最大截断电流密度JC(break)之间的关系进行总结。
[表1]
如上所示，与构造A(IGBT 900A)相比，构造B～D(IGBT 900B～900D)具有高JC(break)、即高截止截断能力，特别是构造D(IGBT 900D)具有明显高的能力。
图23示出作为其他对比例的IGBT 900Z的结构。IGBT 900Z不同于上述的IGBT900A～900D，具有平面型的栅极电极11。图24示出作为实施例的IGBT 900D(实线)、作为对比例的IGBT 900A(虚线)以及IGBT 900Z(点划线)中的导通电压VCE(sat)与截止损耗EOFF之间的折衷特性。根据其结果可知，如图21及表1所说明的那样，IGBT 900D具有高截止截断能力，并且在导通电压VCE(sat)及截止损耗EOFF间的折衷特性方面也是优异的。
(关于IGBT 900E及900F)
参照图25，在IGBT 900D(图6)的变形例即IGBT 900E，n缓冲层2仅设置于有源区域AR1，而未设置于界面区域AR2及边缘端接区域AR3。n缓冲层2的图案也可以与p集电极层3的图案相同。此外，这样的构造也可以与IGBT 900B进行组合而并非与IGBT 900D进行组合。
参照图26，在IGBT 900B(图2)的变形例即IGBT 900F，有源区域AR1具有配置了MIS(Metal InsulatorSemiconductor)构造单元的MIS构造部分(图中的左部及右部)、和未配置MIS构造单元的非MIS构造部分(图中的中央部)。图中，中央部为有源区域AR1的设置有栅极配线部28及栅极焊盘29(图1)的部分AR1g。在部分AR1g未设置p集电极层3，其结果，在下表面S2处缓冲层2与集电极电极4相接触。MIS构造在典型情况下为MOS(Metal OxideSemiconductor)构造。这样的构造也示出与基于IGBT 900D的构造相同的效果。
<实施方式2>
参照图27，对本实施方式的IGBT 900G所具有的构造(称为构造G)进行说明。
在构造G中，衬底SB包含：n-漂移层1、n缓冲层2、p集电极层3、n+发射极层5、p+层6、p基极层8、n层24、p阱区域9a、p-延长区域9j以及多个p-场限环9g。p阱区域9a在界面区域AR2被层间绝缘膜12b所覆盖。
p-延长区域9j在上表面S1从p阱区域9a向外侧(图中的右侧)延伸，比p阱区域9a浅。p-延长区域9j呈p型，具有比p阱低的峰值杂质浓度及表面杂质浓度。
并且参照图28，p-场限环9g呈p型。p-场限环9g在边缘端接区域AR3在p-延长区域9j的外侧设置于上表面S1。在上表面S1之上，n-漂移层1位于p-场限环9g各自的内侧，p-场限环9g分别与位于内侧的n-漂移层1一起构成了单位构造US1～US6(也统称为US)。另外，单位构造US的宽度Wcellpitch为固定的值。越外侧(图中的右侧)的p-场限环9g，其宽度Wp-在上表面S1之上相对于单位构造US的宽度Wcellpitch的比率越小。越外侧的单位构造US具有越小的平均剂量。在这里，单位构造US的平均剂量是将为了形成特定的单位构造US的p-场限环9g而注入的离子数除以该单位构造US在上表面S1之上所具有的面积而得到的数值。换言之，单位构造US的平均剂量是忽视了单位构造US的内部构造后的更为宏观的观点下的剂量。
在图28所例示的构造中，在衬底SB的上表面S1之上，单位构造US分别具有固定的宽度Wcellpitch。另外，越外侧(图中的右侧)的p-场限环9g在上表面S1之上具有越小的宽度Wp-。为了得到这样的单位构造US，例如在用于形成场限环9g的离子注入工序中，使用以固定间距设置有越外侧则具有越小宽度的多个开口的离子注入掩模即可。此外，离子注入以越小的宽度进行的场限环9g，活化退火后、即扩散后的最终深度越小。此外，在图28中是以p-场限环9g单独存在的方式示出的，但最初作为杂质区域而形成的多个p-场限环9g之中的1/3～1/2左右因为活化退火而与p-延长区域9j连接。
优选宽度Wp-向外侧以每个单位构造US为单位按固定尺寸减小。在该情况下，在宽度Wcellpitch固定这一条件下，单位构造US的平均剂量向外侧以每个单位构造US为单位而线性地进行变化。在忽视了单位构造US的内部构造后的更为宏观的观点下，如图29所示，设置有杂质浓度沿图中箭头方向以固定的浓度梯度减少的虚拟p-阱9p。在该结构中，在上表面S1之上，杂质浓度在p-延长区域9j(图27)大致固定，与之相对，在位于其外侧的虚拟p-阱9p处杂质浓度向外侧而线性地变小。
此外，由于上述以外的结构与上述的实施方式1的IGBT 900D的结构大致相同，因此对相同或相应的结构要素标注相同的标号，省略重复的说明。
根据本实施方式，关于由在边缘端接区域AR3设置的p-场限环9g构成的单位构造US，越外侧的单位构造US具有越小的平均剂量。通过该结构，与未进行上述平均剂量的控制的情况相比，即使边缘端接区域AR3更小，也能够充分地抑制界面区域AR2的电场强度。由此，能够抑制有源区域AR1与界面区域AR2的边界处的温度上升而无需大幅地牺牲有源区域AR1的面积。即，能够具有低导通电压和高截断能力这两者。特别是在单位构造US分别具有固定的宽度Wcellpitch的情况下，能够更可靠地得到低导通电压和高截断能力这两者。
接下来，在下面对上述的作用效果的验证结果进行说明。
图30A示出作为对比例(虚线)的IGBT 900A(图4)和作为实施例(实线)的IGBT900G(图27)中的集电极-发射极电压VCE及集电极电流密度JC各自的截止波形的模拟结果。图30B是示出这些对比例(虚线)及实施例(实线)中的器件内部的峰值温度的模拟结果的曲线图。图30A及图30B中的“×”代表器件的破坏。将与图30A的箭头所示的时刻的器件内部状态相关的更详细的模拟结果在图31A及图31B进行示出。图31A示出对比例及实施例中的器件内部的温度。图31B示出对比例及实施例中的器件内部的碰撞电离率。在图31A及图31B中，箭头所示的虚线部与界面区域AR2相对应。根据该模拟结果，与对比例相比，实施例的界面区域AR2的局部温度上升较小。由此认为在实施例中，IGBT的截止动作时的器件内部温度上升小、具有高截断能力。
图32A分别针对动态(实线)及静态(虚线)，示出作为对比例的IGBT 900A(图4)中的位置X与衬底的上表面处的电场强度Eedge之间的关系。图32B分别针对动态(实线)及静态(虚线)，示出作为实施例的IGBT 900G(图27)中的位置X与衬底的上表面处的电场强度Eedge之间的关系。在这里，作为静态的条件而使用了集电极-发射极电压VCES＝360V、栅极电压VG＝0V、温度T＝423K。作为动态而使用了在图30A中箭头所示的状态。根据其结果，与IGBT900A相比，IGBT 900G在界面区域AR2及边缘端接区域AR3的边界附近，不仅在静态下而且在动态下电场强度Eedge也变小。这样，在IGBT 900G中与IGBT 900A相比电场强度更加得到抑制，从而抑制碰撞电离化(图31B)，由此认为会抑制局部的温度上升(图31A)。
如上所述，根据本实施方式，能够提高截止截断能力。并且，由于有源区域AR1的结构能够设为与对比例的IGBT 900A(图4)相同，因此没有对其他特性的格外的不良影响。由此在本实施方式中，也能够确保与前述的IGBT 900D(图6)相同程度的各特性。
另外，根据本实施方式，能够减小边缘端接区域AR3的宽度。根据基于模拟得到的预估，能够使宽度尺寸减小40～50％左右。对于该情况，在下面进行说明。
图33示出在集电极-发射极电压VCES＝4500V且温度T＝298K的情况下，作为对比例(虚线)的IGBT 900A(图4)和作为实施例(实线)的IGBT 900G(图27)中的沿线F-F'的位置Xedge与电场强度E之间的关系。根据其结果，在保持相同集电极-发射极电压VCES时，与对比例相比，实施例进一步地抑制了电场强度E(图中，参照向下的箭头)、并且抑制了位置Xedge所需的尺寸(图中，参照向左的箭头)。
图34是示出上述对比例(虚线)及实施例(实线)中的耐压等级Vclass与边缘端接区域AR3的所需宽度Wedge之间的关系的曲线图。与对比例相比，实施例能够与耐压等级Vclass无关地将边缘端接区域AR3的所需宽度Wedge减小40～50％。即，通过本实施例的图27的器件构造，预见到如下的芯片尺寸缩减效果，即，将图3所示的半导体装置的芯片尺寸即Xn及Yn减小，而不改变有源区域AR1在半导体装置所占的尺寸。即，通过本实施例，能够增加每一片用于制作半导体装置的晶圆所包含的半导体装置的数量(理论芯片数)，能够降低芯片成本。
接下来，对变形例进行说明。参照图35，IGBT 900H在各个p-场限环9g之上隔着层间绝缘膜12a及12b而具有浮动电极13e。浮动电极13e分别在宽度方向(图35中的横向)配置于隔着层间绝缘膜12a及12b而位于正下方的p-场限环9g的内侧。参照图36A，在IGBT 900I，栅极连接电极13b(参照图27)隔着覆盖p-延长区域9j的层间绝缘膜12a及12b而延伸至p-延长区域9j之上。但是在宽度方向(图中的横向)，栅极连接电极13b形成为位于p-延长区域9j的内侧，另外，浮动电极13e形成为如上所述位于p-场限环9g的内侧。参照图36B，IGBT 900J具有在IGBT 900I(图36A)中省略浮动电极13e后的构造。通过这些构造，在保障IGBT的性能的动作温度范围，即使施加电应力，也不会使图32B、图33中的IGBT 900G所表现出的特征性的边缘端接区域AR3的电场强度分布随时间变化，实现了稳定化，由此，得到更高的耐压、更高的截断能力。
<实施方式3>
在本实施方式中，对具有与实施方式1中所说明的镇流电阻区域(图5：IGBT 900C的p阱区域9a的具有宽度LEEBR的部分)相同的结构的二极管进行说明。此外，对于与IGBT900C相同的结构，省略一部分重复的说明。
参照图37，本实施方式的二极管800A(电力用半导体装置)与图5所示的IGBT相同地，包含：有源区域AR1、在有源区域的外周设置的界面区域AR2、在界面区域AR2的外周设置的边缘端接区域AR3。有源区域AR1在本实施方式中是承担二极管的基本功能的部分。
二极管800A具有：衬底SB(半导体衬底)、阳极电极13(第1电极)、阴极电极4D(第2电极)、以及层间绝缘膜12。衬底SB包含：n-漂移层1(漂移区域)、n缓冲层2、阳极层8D、p保护环9、p层26、n+层27、以及n+区域35。阳极电极13设置于有源区域AR1，在衬底SB的上表面S1与阳极层8D相接触。阳极层8D设置于n-漂移层1之上。阴极电极4D在衬底SB的下表面S2与由p层26及n+层27构成的半导体层相接触。n+层27仅设置于有源区域AR1。n缓冲层2设置于上述半导体层与n-漂移层1之间。层间绝缘膜12在有源区域AR1具有开口。
阳极层8D例如具有0.5～10μm左右的深度。阳极层8D呈p型，例如具有1×1016～1×1020cm-3左右的峰值杂质浓度。p保护环9例如具有5～10μm左右的深度。p保护环9例如具有1×1016～1×1020cm-3左右的峰值杂质浓度。n+区域35例如具有0.2～1μm左右的深度。n+区域35呈n型，例如具有1×1018～1×1021cm-3左右的峰值杂质浓度。p层26例如具有0.3～5μm左右的深度。p层26例如具有1×1016～1×1020cm-3左右的表面杂质浓度。n+层27例如具有0.3～5μm左右的深度。n+层27例如具有1×1018～1×1020cm-3左右的表面杂质浓度。
在二极管800A，p阱区域9a在上表面S1构成如下电气路径，即，通过p型的区域将阳极电极13与p阱区域9a的端部(图中的右端)之间连接。该电气路径具有电阻区域，该电阻区域在有源区域AR1及边缘端接区域AR3之间横穿界面区域AR2，具有宽度LABR。该电阻区域的整体被层间绝缘膜12所覆盖。p阱区域9a具有宽度Wp0。界面区域AR2及边缘端接区域AR3的边界与n+层27的外周端具有宽度WGR的间隔。
宽度LABR、Wp0以及WGR是二极管800A的设计上重要的参数。宽度LABR规定为得到如下镇流电阻效果，即，在二极管的恢复动作时通过在电阻区域的两端分担温度上升，从而抑制两端中的一端处的局部温度上升。具体地说，通过分担由于如图37所示的箭头WS处的局部电流集中而引起的温度上升，从而抑制局部的温度上升。基于该观点，宽度LABR具体地设为大于或等于100μm。
在对比例的二极管800Z(图38)未设置上述的镇流电阻区域。此外，在图38中示意性地示出了1个p边缘区域9b，但存在与图37相同的多个p边缘区域9b。二极管800Z在恢复动作时，容易发生衬底SB的上表面S1处的界面区域AR2与边缘端接区域AR3的边界、即箭头WS处的局部温度上升。该现象限制二极管800Z的截断能力。
与之相对，根据本实施方式，在二极管的恢复动作时，通过如后述的图40A那样，利用与界面区域AR2及边缘端接区域AR3的边界的位置相对应的镇流电阻区域进行电流分散，从而抑制由于界面区域AR2与边缘端接区域AR3的边界处的电流集中而引起的局部温度上升。在这里，由于能够使有源区域AR1的结构与现有的二极管相同，因此没有观察到如导通电压上升这样的不良影响。如上所述，与IGBT 900C相同，二极管800A也具有低导通电压和高截断能力这两者。
接下来，在下面对上述的作用效果的验证结果进行说明。
图39分别针对作为实施例(实线)的二极管800A及作为对比例(虚线)的二极管800Z，示出恢复动作时的电压VAK及电流密度JA的波形、和器件内部的峰值温度T。图40A分别针对实施例(实线)及对比例(虚线)，示出时刻td(图39)时的沿线G-G'(图37及图38)的位置X与电流密度JA之间的关系，图40B示出位置X与温度T之间的关系。在未设置镇流电阻区域的对比例(虚线)中，在位于界面区域AR2及边缘端接区域AR3的边界附近的界面区域AR2的端部，发生电流密度JA的集中，另外，发生温度T的局部上升。其结果，如图39所示，导致二极管800Z被破坏而不能完成截断动作。与之相对，在二极管800A，电流密度JA在界面区域AR2内被分散而不会极端地集中，另外也不存在发生升温至大于或等于成为器件破坏的基准的800K的部位。二极管800A通过由镇流电阻区域分担电流，从而进行截断动作而不发生破坏。由此，实施例的二极管的截断能力提高。
图41、图42A以及图42B示出二极管800A的宽度LABR及Wp0(图37)与时刻td(图39)时的器件内部的温度及电流密度之间的关系。根据其结果，对于为了提高二极管的截断能力而抑制电流密度的集中及局部的升温而言，需要设为LABR＜Wp0。
图43示出镇流电阻区域的面积Sabr相对于有源区域AR1(图37)的面积Sactive cell(即阳极电极13的面积)的比率γ与恢复动作时的最大截断电流密度JA(break)及器件内部最大温度Tmax之间的关系。在图37的例子中，如图44所示，面积Sabr实质上与界面区域AR2的面积相同。JA(break)为实际器件的实验结果，Tmax为模拟结果。如果通过模拟而选择Tmax小于或等于800K的γ(图中的安全区域SZ)，则得到具有高JA(break)的实际器件。具体地说，知晓了通过γ大于或等于2％而小于或等于40％，由此得到高JA(break)。
另外，参照图37，宽度WGR优选比宽度Wp0大。如果对各参数的讨论进行总结，则如下所示，即，为了提高二极管800A的截断能力，需要满足下面的关系。
LABR＜Wp0
2％≤γ≤40％
WGR＞Wp0
<实施方式4>
在本实施方式中，对具有与实施方式2中所说明的IGBT 900G(图28)所具有的单位构造US相同的结构的二极管进行说明。此外，对于与该IGBT 900G、或者前述的二极管800A(图37)相同的结构，省略一部分重复的说明。
参照图45A，本实施方式的二极管800B在衬底SB的上表面S1之上，在界面区域AR2及边缘端接区域AR3具有层间绝缘膜12a及12b。另外，衬底SB具有设置于上表面S1且呈p型的阳极层8D(杂质层)。另外，在边缘端接区域AR3，衬底SB在上表面S1具有p-延长区域9j及多个p-场限环9g。与实施方式3相同地，在上表面S1之上，n-漂移层1位于p-场限环9g各自的内侧，p-场限环9g分别与位于内侧的n-漂移层1一起构成了单位构造US(图28)。此外，图45B～图45D分别示出变形例的二极管800C～800E。二极管800C(图45B)与IGBT 900H(图35)相同地，具有浮动电极13e。在二极管800D(图45C)，与IGBT 900I(图36A)的栅极连接电极13b相同地，阳极电极13隔着层间绝缘膜12a及12b而延伸至p-延长区域9j之上。二极管800E(图45D)具有在二极管800D(图45C)中省略浮动电极13e后的构造。
图46A分别针对作为实施例(实线)的二极管800B和作为对比例(虚线)的二极管800Z(图38)，示出恢复动作时的电压VAK及电流密度JA的波形，图46B示出恢复动作时的器件内部的峰值温度T。在对比例中，在t＝5.5μs时发生了VAK的急剧降低和向T＞800K的急剧温度上升。即，在恢复动作中途发生了二极管的破坏。与之相对，在实施例中完成了截断而未破坏。
图47A～图47D分别在t＝t1～t4(图46A及图46B)时示出对比例的线H-H'(图38)上的位置X与表面电场强度Esurface之间的关系。图48A～图48F分别在t＝t1～t6(图46A及图46B)时示出实施例的线H-H'(图45A)上的位置X与表面电场强度Esurface之间的关系。图49A～图49D分别在t＝t1～t4时示出对比例的线H-H'上的位置X与电流密度jsurface之间的关系。图50A～图50F分别在t＝t1～t6时示出实施例的线H-H'上的位置X与电流密度jsurface之间的关系。图51A～图51D分别在t＝t1～t4时示出对比例的线H-H'上的位置X与器件上表面S1的温度Tsurface之间的关系。图52A～图52F分别在t＝t1～t6时示出实施例的线H-H'上的位置X与器件上表面S1的温度Tsurface之间的关系。
根据这些结果，与对比例相比，在实施例中，在恢复动作中界面区域AR2及边缘端接区域AR3、特别是界面区域AR2的电场强度低，另外，抑制了界面区域AR2的温度上升。由此认为二极管800B与IGBT 900G相同地，具有高截断能力。其结果，得到将SOA扩大的效果。
图53是说明对比例(以三角形来标记)及实施例(以圆形来标记)中的恢复SOA的曲线图。在这里，(dj/dt)max是在截断时容许的电流密度的时间微分的最大值，Pmax是最大功率密度。dj/dt值例如是如图46A所示的区域处的电流密度波形的斜率，该值越大，二极管越能够以高速进行恢复动作(即，二极管的恢复动作时的截断能力越大)。从其结果可知，根据实施例，通过约为现有例的3倍大的dj/dt值，从而能够实现高速的恢复动作，另外能够实现大于或等于50倍的大功率密度的截断，因此恢复SOA提高。
上述各实施方式的电力用半导体装置特别适用于3300～6500V左右的高耐压等级，但电力用半导体装置的耐压的大小不特别地进行限定，例如也可以大于或等于600V左右。另外，半导体衬底的材料不限定于硅，例如也可以为碳化硅(SiC)或者氮化镓(GaN)等宽带隙材料。另外，作为半导体衬底的第1及第2导电型的n型及p型也可以互换。
本发明在该发明的范围内，能够对实施方式进行适当的变形、省略。虽然对本发明详细地进行了说明，但上述的说明在所有方案中都仅是例示，本发明并不限定于此。可以理解为在不脱离本发明的范围的情况下能够设想出未例示的无数的变形例。
标号的说明
1 n-漂移层(漂移区域)，2 n缓冲层(缓冲层)，3 p集电极层(集电极区域)，4集电极电极(第2电极)，4D阴极电极(第2电极)，5 n+发射极层，6 p+层，8 p基极层，8D阳极层(杂质层)，9 p保护环，9a p阱区域，9b p边缘区域，9g p-场限环，9j p-延长区域，10沟槽绝缘膜，11栅极电极，12、12a、12b层间绝缘膜，13阳极电极(第1电极)，13a发射极电极(第1电极)，13b栅极连接电极，13c、13d电极，13e浮动电极，14、15钝化膜，22栅极电极，22w栅极配线层，23电容器电极，24 n层，26 p层，27 n+层，28栅极配线部，29栅极焊盘，32沟道截断电极，34 n区域，35 n+区域，38 p区域，800A、800B二极管，900A～900I IGBT，AR1有源区域，AR2界面区域，AR3边缘端接区域，CS沟道截断构造，S1上表面(第1面)，S2下表面(第2面)，SB衬底(半导体衬底)，TC电容器沟槽，TG栅极沟槽，TS沟道截断沟槽，US、US1～US6单位构造。

Claims (12)

1.一种电力用半导体装置(800B～800E、900G～900J)，其包含有源区域(AR1)、在所述有源区域的外周设置的界面区域(AR2)、在所述界面区域的外周设置的边缘端接区域(AR3)，
所述电力用半导体装置具有半导体衬底(SB)，该半导体衬底(SB)具有第1面(S1)和与所述第1面相反的第2面(S2)，所述第1及第2面均跨越所述有源区域、所述界面区域、以及所述边缘端接区域，
所述半导体衬底包含：
漂移区域(1)，其跨越所述有源区域、所述界面区域、以及所述边缘端接区域而设置，具有第1导电型；
阱区域(9a)，其设置于所述第1面，至少局部包含于所述界面区域，该阱区域在所述第1面在所述界面区域与所述边缘端接区域之间具有端部，该阱区域具有与所述第1导电型不同的第2导电型；
延长区域(9j)，其在所述第1面从所述阱区域向外侧延伸，比所述阱区域浅，具有所述第2导电型；以及
多个场限环(9g)，它们在所述边缘端接区域在所述延长区域的外侧设置于所述第1面，比所述延长区域浅，具有所述第2导电型，在所述第1面之上，所述漂移区域位于所述场限环各自的内侧，所述场限环分别与位于内侧的所述漂移区域一起构成了单位构造(US1～US6)，越外侧的所述场限环在所述第1面之上具有相对于所述单位构造的宽度越小比率的宽度，越外侧的所述单位构造具有越小的平均剂量，
所述电力用半导体装置还具有：
第1电极(13a)，其设置于所述有源区域，与所述半导体衬底的所述第1面相接触；
第2电极(4)，其与所述半导体衬底的所述第2面相接触；以及
第3电极，其设置于所述边缘端接区域，
所述场限环与所述第3电极绝缘。
2.根据权利要求1所述的电力用半导体装置，其中，
在所述半导体衬底的所述第1面之上，所述单位构造分别具有固定的宽度(Wcellpitch)。
3.根据权利要求1所述的电力用半导体装置，其中，
所述半导体衬底包含集电极区域(3)，该集电极区域仅设置于所述有源区域，局部地形成所述第2面，该集电极区域具有所述第2导电型，所述第2面在所述边缘端接区域仅具有所述第1导电型。
4.根据权利要求3所述的电力用半导体装置，其中，
在所述半导体衬底的所述第2面，所述集电极区域具有大于或等于55％而小于或等于70％的面积。
5.根据权利要求1所述的电力用半导体装置，其中，
在所述半导体衬底的所述第1面构成通过所述第2导电型的区域将所述第1电极与所述阱区域的所述端部之间连接的电气路径，所述电气路径具有镇流电阻区域，该镇流电阻区域由所述阱区域构成且具有宽度L，宽度L规定为，在所述电力用半导体装置的截断动作时在所述镇流电阻区域的两端发生局部的升温。
6.根据权利要求5所述的电力用半导体装置，其中，
宽度L大于或等于100μm。
7.根据权利要求5所述的电力用半导体装置，其中，
在所述有源区域，所述半导体衬底的所述第1面具有面积Sact，在所述界面区域，所述镇流电阻区域在所述半导体衬底的所述第1面具有面积Sabr，面积Sabr大于或等于面积Sact的2％而小于或等于40％。
8.根据权利要求1所述的电力用半导体装置(800C、900H)，其中，
还具有在所述场限环之上设置的浮动电极(13e)。
9.根据权利要求1所述的电力用半导体装置(900J)，其中，还具有：
层间绝缘膜(12a、12b)，其覆盖所述延长区域；
栅极电极(22)；以及
栅极连接电极(13b)，其隔着所述层间绝缘膜而设置于所述延长区域之上，与所述栅极电极短路。
10.根据权利要求1所述的电力用半导体装置(900I)，其中，还具有：
浮动电极(13e)，其设置于所述场限环之上；
层间绝缘膜(12a、12b)，其覆盖所述延长区域；
栅极电极(22)；以及
栅极连接电极(13b)，其隔着所述层间绝缘膜而设置于所述延长区域之上，与所述栅极电极短路。
11.根据权利要求1所述的电力用半导体装置(800E)，其中，
所述半导体衬底包含杂质层(8D)，该杂质层设置于所述第1面，具有所述第2导电型，
所述电力用半导体装置还具有：
层间绝缘膜(12a、12b)，其覆盖所述延长区域；
第1电极(13)，其具有在所述有源区域与所述杂质层相接触的部分、和隔着所述层间绝缘膜而位于所述延长区域之上的部分；以及
第2电极(4)，其设置于所述半导体衬底的所述第2面之上。
12.根据权利要求1所述的电力用半导体装置(800D)，其中，
所述半导体衬底包含杂质层(8D)，该杂质层设置于所述第1面，具有所述第2导电型，
所述电力用半导体装置还具有：
浮动电极(13e)，其设置于所述场限环之上；
层间绝缘膜(12a、12b)，其覆盖所述延长区域；
第1电极(13)，其具有在所述有源区域与所述杂质层相接触的部分、和隔着所述层间绝缘膜而位于所述延长区域之上的部分；以及
第2电极(4)，其设置于所述半导体衬底的所述第2面之上。
CN201480074615.7A 2014-01-29 2014-01-29 电力用半导体装置 Active CN105940495B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/051910 WO2015114748A1 (ja) 2014-01-29 2014-01-29 電力用半導体装置

Publications (2)

Publication Number Publication Date
CN105940495A CN105940495A (zh) 2016-09-14
CN105940495B true CN105940495B (zh) 2019-11-08

Family

ID=53756367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480074615.7A Active CN105940495B (zh) 2014-01-29 2014-01-29 电力用半导体装置

Country Status (6)

Country Link
US (1) US9941269B2 (zh)
JP (1) JP6150908B2 (zh)
KR (1) KR101917486B1 (zh)
CN (1) CN105940495B (zh)
DE (1) DE112014006296T5 (zh)
WO (1) WO2015114748A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789331B (zh) * 2014-12-25 2019-09-17 无锡华润上华科技有限公司 半导体整流器件及其制作方法
CN108431962B (zh) * 2015-12-28 2021-05-18 三菱电机株式会社 半导体装置、半导体装置的制造方法
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
JP6960602B2 (ja) * 2016-11-25 2021-11-05 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
US9985125B1 (en) * 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP7052476B2 (ja) 2018-03-27 2022-04-12 三菱電機株式会社 半導体装置
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP7070303B2 (ja) * 2018-10-04 2022-05-18 三菱電機株式会社 半導体装置
CN112470291A (zh) * 2019-02-07 2021-03-09 富士电机株式会社 半导体装置以及半导体模块
JP7355526B2 (ja) * 2019-05-28 2023-10-03 ローム株式会社 半導体装置
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP2023101242A (ja) * 2022-01-07 2023-07-20 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760760A (zh) * 2011-04-26 2012-10-31 三菱电机株式会社 半导体装置
WO2013005304A1 (ja) * 2011-07-05 2013-01-10 三菱電機株式会社 半導体装置
CN104854701A (zh) * 2012-12-06 2015-08-19 三菱电机株式会社 半导体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167714A (ja) 1994-12-14 1996-06-25 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
WO1999023703A1 (de) 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2010050147A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置
JP2010135526A (ja) * 2008-12-04 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
WO2012131878A1 (ja) * 2011-03-28 2012-10-04 トヨタ自動車株式会社 縦型半導体装置
JP5677222B2 (ja) 2011-07-25 2015-02-25 三菱電機株式会社 炭化珪素半導体装置
JP5742668B2 (ja) 2011-10-31 2015-07-01 三菱電機株式会社 炭化珪素半導体装置
JP5783893B2 (ja) 2011-12-16 2015-09-24 三菱電機株式会社 半導体装置
JP5640969B2 (ja) * 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP2013168549A (ja) 2012-02-16 2013-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN104205334B (zh) * 2012-03-05 2017-09-01 三菱电机株式会社 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760760A (zh) * 2011-04-26 2012-10-31 三菱电机株式会社 半导体装置
WO2013005304A1 (ja) * 2011-07-05 2013-01-10 三菱電機株式会社 半導体装置
CN104854701A (zh) * 2012-12-06 2015-08-19 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
KR101917486B1 (ko) 2018-11-09
DE112014006296T5 (de) 2017-03-16
KR20160103118A (ko) 2016-08-31
US9941269B2 (en) 2018-04-10
JP6150908B2 (ja) 2017-06-21
CN105940495A (zh) 2016-09-14
JPWO2015114748A1 (ja) 2017-03-23
WO2015114748A1 (ja) 2015-08-06
US20160260703A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
CN105940495B (zh) 电力用半导体装置
CN105940496B (zh) 电力用半导体装置
CN103986447B (zh) 双极半导体开关及其制造方法
JP5787853B2 (ja) 電力用半導体装置
CN105474402B (zh) 碳化硅半导体器件及其制造方法
CN101233615B (zh) 半导体元件和电气设备
CN104716168B (zh) 带有复合区的半导体器件
JP4764974B2 (ja) 半導体装置
CN103972282B (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
TW201244011A (en) Semiconductor device
CN109755293A (zh) 半导体装置
CN108292676A (zh) 碳化硅半导体装置
US20170309704A1 (en) Semiconductor device and manufacturing method therefor
CN109314130A (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
JP6847007B2 (ja) 半導体装置およびその製造方法
JP2006332199A (ja) ＳｉＣ半導体装置
JP2008270681A (ja) 炭化珪素半導体装置
CN103872097B (zh) 功率半导体设备及其制造方法
JP6771433B2 (ja) 半導体装置
JP6407354B2 (ja) 電力用半導体装置
JP4653704B2 (ja) 半導体装置
TW201232781A (en) Semiconductor device and method for manufacturing same
JP3987251B2 (ja) 半導体装置
JP6615291B2 (ja) 電力用半導体装置
JP2023104409A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant