JP2010135526A - 半導体装置 - Google Patents

Abstract

【課題】 素子面積の増大を抑えながら、サージ電圧等による素子破壊を抑制する技術を提供すること。
【解決手段】 半導体装置１０の中心領域は、ｎ型の半導体基板２０の表層部に設けられているとともにエミッタ電極４２に電気的に接続されているｐ型の表層部半導体領域３８と、その表層部半導体領域３８内に部分的に設けられているキャリア遮蔽領域５２を備えている。キャリア遮蔽領域５２は、表層部半導体領域３８の終端領域側のコーナー部３６ａと、表層部半導体領域３８とエミッタ電極４２が接触する接触面４２ａのうちの終端領域側のエッジ部４２ｂと、を結ぶ範囲の少なくも一部を含むとともに、前記エッジ部４２ｂの下方の部分の少なくとも一部も含むように設けられている。
【選択図】 図１

Description

本発明は、半導体装置に関する。

半導体装置では、オンからオフに移行する過渡期間において、過度な電流集中による素子破壊が発生することが知られている。特許文献１には、この種の素子破壊に対策するための技術の一例が開示されている。図９に、特許文献１に開示される技術が適用された半導体装置１００の中心領域と終端領域の境界近傍の要部断面図を模式的に示す。なお、特許文献１では、ダイオードのみを例示しているが、図９に例示するように、特許文献１に係る技術はＩＧＢＴ（Insulated Gate Bipolar Transistor）にも適用することが可能である。

半導体装置１００は、ｎ型の半導体基板１２０を利用して形成されており、電流制御構造を含む中心領域とその中心領域の周囲に設けられているとともに電圧保持構造を含む終端領域を有している。半導体基板１２０には、中心領域と終端領域の双方に亘って延びているｐ^＋型のコレクタ領域１２２、ｎ^＋型の電界抑止領域１２４及びｎ型のｎ型ベース領域１２６が形成されている。コレクタ領域１２２は、半導体基板１２０の裏面に形成されているコレクタ電極１２１に電気的に接続されている。半導体基板１２０の中心領域の表層部には、ｐ型の表層部半導体領域１３８とトレンチゲート１４４が形成されている。表層部半導体領域１３８は、ｐ型ベース領域１３７と周縁領域１３６を備えている。ｐ型ベース領域１３７と周縁領域１３６はいずれも、接触面１４２ａを介して半導体基板１２０の表面に形成されているエミッタ電極１４２に電気的に接続されている。エミッタ電極１４２は、半導体基板１２０の表面に設けられている層間絶縁膜１３５上にも延在している。半導体基板１２０の終端領域の表層部には、ｐ型のガードリング１３３とｎ型の最外周領域１２８が形成されている。ガードリング１３３はガードリング電極１３４に電気的に接続されており、そのガードリング電極１３４の電位はフローティングである。最外周領域１２８は最外周電極１３２に電気的に接続されており、その最外周電極１３２の電位はコレクタ電極１２１と同一である。

半導体装置１００は、周縁領域１３６の横方向の長さＬ１３６が大きく設定されていることを特徴としている。周縁領域１３６の横方向の長さＬ１３６が大きいと、周縁領域１３６のコーナー部１３６ａにおける電界集中が緩和される。これにより、半導体装置１００がオンからオフに移行する過渡期間において、コーナー部１３６ａ近傍での電流集中が抑制され、サージ電圧等による素子破壊が抑制される。

特開平９−２３２５９７号公報

しかしながら、周縁領域１３６の横方向の長さＬ１３６を大きく設定すると、素子面積が増大するという問題がある。本発明は、素子面積の増大を抑えながら、サージ電圧等による素子破壊を抑制する技術を提供することを目的としている。

素子破壊に至る現象をより詳細に検討すると、次のことが分かってきた。半導体装置がオンからオフに移行する過渡期間では、オン状態において素子内部に蓄積していたキャリアが表面電極を介して排出される。このため、終端領域に蓄積していたキャリアは、表層部半導体領域と表面電極の接触面のうちの終端領域側のエッジ部に集中する。さらに、高電圧が印加されるような状態になると、表層部半導体領域のコーナー部でアバランシェ現象が発生する。アバランシェ現象によって生成した多量のキャリアも、表面電極のエッジ部に集中する。素子が破壊に至る大きな原因は、アバランシェ現象によって生成した多量のキャリアによる電流集中である。本明細書で開示される技術は、表面電極のエッジ部に集中するキャリアのうちのアバランシェ現象で生成されたキャリアに対して対策することを特徴としている。本明細書で開示される技術は、アバランシェ現象で生成されたキャリアが表面電極のエッジ部に集中するのを抑制することで、表面電極のエッジ部における電流集中に伴う素子破壊を抑制することを特徴としている。この技術思想を具現化するために、以下の半導体装置が提供される。

本明細書で開示される半導体装置は、電流制御構造を含む中心領域とその中心領域の周囲に設けられているとともに電圧保持構造を含む終端領域を有する。中心領域は、第１導電型の半導体層の表層部に設けられているとともに表面電極に電気的に接続されている第２導電型の表層部半導体領域と、その表層部半導体領域内に部分的に設けられているキャリア遮蔽領域を備えている。キャリア遮蔽領域は、表層部半導体領域の終端領域側のコーナー部と、前記表層部半導体領域と前記表面電極が接触する接触面のうちの終端領域側のエッジ部と、を結ぶ範囲の少なくも一部を含むように設けられている。さらに、キャリア遮蔽領域は、表層部半導体領域と表面電極が接触する接触面のうちの終端領域側のエッジ部の下方の部分の少なくとも一部を含むように設けられている。
上記位置関係に設けられたキャリア遮蔽領域は、表層部半導体領域のコーナー部と表面電極のエッジ部の間に配置されることになる。このため、表層部半導体領域のコーナー部でアバランシェ現象が発生したとしても、キャリア遮蔽領域が存在することによって、生成したキャリアが表面電極のエッジ部に過度に集中することが物理的に阻害される。このため、表面電極のエッジ部における電流集中が抑制され、素子破壊が抑制される。本願明細書で開示される技術は、表層部半導体領域のコーナー部の電界集中を緩和するのではなく、電界集中によってアバランシェ現象が発生して生成されるキャリアが排出されるときの表面電極のエッジ部における電流集中を抑制する。このため、従来技術のように、コーナー部の電界集中を緩和するために表層部半導体領域の横方向の長さを大きく設定する必要がない。表層部半導体領域内にキャリア遮蔽領域を部分的に設ければよいので、素子面積は実質的に増加しない。本明細書で開示される半導体装置では、素子面積の増大を抑えながら、サージ電圧等による素子破壊が抑制される。

キャリア遮蔽領域は、表層部半導体領域とは反対導電型である第１導電型の半導体領域で形成されているのが好ましい。

中心領域は、表層部半導体領域を貫通するトレンチゲートと、そのトレンチゲート間の表層部半導体領域内に設けられている第１導電型のフローティング半導体領域をさらに備えていることが好ましい。フローティング半導体領域とキャリア遮蔽領域は同一深さの面内に配置されていることを特徴としている。
この形態の半導体装置は、フローティング半導体領域とキャリア遮蔽領域が同一の製造工程を利用して形成されていることを反映している。したがって、この形態の半導体装置では、キャリア遮蔽領域を形成するために専用の工程を別途追加することなく、キャリア遮蔽領域をフローティング半導体領域と同時に形成することができる。

本明細書で開示される半導体装置では、表層部半導体領域と表面電極の接触面のうちの終端領域側のエッジ部にキャリアが集中するのが物理的に阻害され、素子破壊が抑制される。

本明細書で開示される技術の特徴を整理しておく。
（電流制御構造）
電流制御構造とは、電流が流れる部分に設けられている様々な構造を広く意味している。例えば、電流制御構造には、ｐ型アノード領域とｎ型カソード領域を含むダイオード型の構造、ｐ型コレクタ領域とｎ型ベース領域とｐ型ベース領域とｎ型エミッタ領域とゲートを含むＩＧＢＴ型の構造、ｎ型ドレイン領域とｎ型ドリフト領域とｐ型ボディ領域とｎ型ソース領域とゲートを含むＭＯＳＦＥＴ型の構造等が含まれる。
（電圧保持構造）
電圧保持構造とは、半導体装置がオフしたときに、空乏層を横方向に伸展させることで電圧を保持する様々な構造を広く意味している。例えば、電圧保持構造には、ガードリング型の構造、リサーフ型の構造が含まれる。
（キャリア遮蔽領域）
キャリア遮蔽領域とは、表面電極に排出されるキャリアの移動を物理的に阻害する様々な構造を広く意味している。例えば、キャリア遮蔽領域には、ｎ型又はｐ型の半導体領域、絶縁体、空洞等が含まれる。絶縁体には、酸化シリコン、窒化シリコン等が含まれる。

以下、図面を参照して実施例を詳細に説明する。以下の実施例では、半導体材料にシリコンを用いた例を説明するが、シリコンに代えて窒化ガリウム、炭化シリコン、ガリウム砒素等の化合物半導体を用いてもよい。

（第１実施例）
図１に、第１実施例の半導体装置１０の中心領域と終端領域の境界近傍の要部断面図を模式的に示す。半導体装置１０は、ｎ型のシリコン単結晶の半導体基板２０を利用して形成されており、電流制御構造を含む中心領域とその中心領域の周囲に設けられているとともに電圧保持構造を含む終端領域を有している。中心領域の電流制御構造は、バイポーラで流れる電流を制御するためのＩＧＢＴ型の構造を有する。終端領域の電圧保持構造は、半導体装置１０がオフしたときに横方向に空乏層を伸展させ、横方向で電圧を保持するためのガードリング型の構造を有する。

半導体基板２０には、中心領域と終端領域の双方に亘って延びているｐ^＋型のコレクタ領域２２、ｎ^＋型の電界抑止領域２４及びｎ型のｎ型ベース領域２６が形成されている。コレクタ領域２２は、半導体基板２０の裏面に形成されているコレクタ電極２１に電気的に接続されている。コレクタ領域２２及び電界抑止領域２４は、イオン注入技術を利用して、半導体基板２０の裏面から不純物を導入することによって形成される。

半導体基板２０の中心領域の表層部には、ｐ型の表層部半導体領域３８とトレンチゲート４４が形成されている。表層部半導体領域３８は、ｐ型ベース領域３７と周縁領域３６を備えている。ｐ型ベース領域３７は中心領域のうちの中心側の位置に配置され、周縁領域３６は中心領域のうちのｐ型ベース領域３７の周囲を取囲む位置に配置される。周縁領域３６は、ｐ型ベース領域３７よりも深く形成されている。また、周縁領域３６のｐ型不純物の濃度は、ｐ型ベース領域３７のｐ型不純物の濃度よりも濃い。トレンチゲート４４は、ｐ型ベース領域３７を貫通して設けられており、酸化シリコンのゲート絶縁膜とそのゲート絶縁膜で被覆されているポリシリコンのトレンチゲート電極を有している。ｐ型ベース領域３７と周縁領域３６はいずれも、接触面４２ａを介して半導体基板２０の表面に形成されているエミッタ電極４２（表面電極の一例）に電気的に接続されている。なお、図示は省略しているが、ｐ型ベース領域３７の表層部にはトレンチゲートの側面に接するようにｎ型エミッタ領域が形成されている。

表層部半導体領域３８は、イオン注入技術を利用して、半導体基板２０の表面から不純物を導入することによって形成される。このため、表層部半導体領域３８のうちの周縁領域３６の終端領域側の端部は、不純物が等方的に拡散するので、曲率を有する曲面を有する。本実施例では、拡散領域の端部において曲率を有する曲面をコーナー部３６ａという。エミッタ電極４２は、層間絶縁膜３５上に延在しており、周縁領域３６の一部に層間絶縁膜３５を介して対向している。トレンチゲート４４は、エッチング技術を利用して、半導体基板２０の表層部にトレンチを形成することによって形成される。

半導体基板２０の終端領域の表層部には、ｐ型のガードリング３３とｎ型の最外周領域２８が形成されている。ガードリング３３はガードリング電極３４に電気的に接続されており、そのガードリング電極３４の電位はフローティングである。最外周領域２８は最外周電極３２に電気的に接続されており、その最外周電極３２の電位はコレクタ電極２１と同一である。ガードリング３３は、平面視したときに、終端領域に沿って中心領域の周囲を一巡して設けられている。図示では２個のガードリング３３のみが示されているが、実際はさらに多くのガードリング３３で構成されることが多い。最外周領域２８も、平面視したときに、終端領域に沿って中心領域の周囲を一巡して設けられている。

半導体装置１０はさらに、周縁領域３６内に部分的に形成されているｎ型のキャリア遮蔽領域５２を備えている。キャリア遮蔽領域５２は、表層部半導体領域３８とエミッタ電極４２の接触面４２ａのうちの終端領域側のエッジ部４２ｂの下方に設けられている。キャリア遮蔽領域５２は、平面視したときに、エッジ部４２ｂに沿って周縁領域３６内を一巡して形成されている。キャリア遮蔽領域５２は、周縁領域３６によってエミッタ電極４２から隔てられており、フローティングである。図１に示すように、キャリア遮蔽領域５２は、横方向に延びた略扁平な形態を有している。

次に、キャリア遮蔽領域５２が設けられている位置に関してより詳細に説明する。図２及び図３は、周縁領域３６が形成される過程を示している。周縁領域３６は、イオン注入技術を利用して、半導体基板２０の表面から不純物を導入して形成される。

図２に示すように、半導体基板２０の表面に開口を有するマスク６２をパターニングし、その開口を通して半導体基板２０の表面にボロンを照射する。次に、図３に示すように、半導体基板２０に熱処理を実施し、導入したボロンを熱拡散させ、周縁領域３６を形成する。この熱拡散を実施すると、周縁領域３６の一部は、マスク６２の下方において等方的に拡散する。即ち、マスク６２の下方に拡散する周縁領域３６の一部は、その横方向の幅Ｗ３６及び深さ方向の幅Ｄ３６が等しい。このように、マスク６２の下方において等方的に拡散すると、周縁領域３６の端部には、曲率を有する曲面のコーナー部３６ａが形成される。次に、図４に示すように、マスク６２を除去した後に、半導体基板２０の表面に層間絶縁膜３５をパターニングし、半導体基板２０の表面にエミッタ電極４２を形成する。

図４に、周縁領域３６のコーナー部３６ａと、周縁領域３６とエミッタ電極４２が接触する接触面４２ａのうちの終端領域側のエッジ部４２ｂと、を結ぶ範囲を破線３６ｂで示す。接触面４２ａのエッジ部４２ｂの下方を破線３６ｃで示す。周縁領域３６のコーナー部３６ａは、電界が集中する場所である。例えば、半導体装置１０がオンからオフに移行する過渡期間において、周縁領域３６のコーナー部３６ａに電界が集中すると、アバランシェ現象によって電子・正孔が生成する。電子は裏面のコレクタ電極２１に排出され、正孔は表面のエミッタ電極４２に排出される。このとき、排出される正孔は最短距離でエミッタ電極４２に排出されるので、その経路は破線３６ｂとなる。このため、アバランシェ現象によって生成した正孔は、エミッタ電極４２のエッジ部４２ｂに集中する。

図５に示すように、少なくともこの破線３６ｂの範囲内にキャリア遮蔽領域５２が形成されていると、アバランシェ現象によって生成した正孔は、最短距離を通ってエッジ部４２ｂに移動することが物理的に阻害される。また、キャリア遮蔽領域５２が破線３６ｂの範囲からエッジ部４２ｂの下方の破線３６ｃの部分に亘って設けられているので、図中５２ａに示すように、阻害された正孔の一部はエミッタ電極４２のエッジ部４２ｂから離れた位置で排出される。このため、エミッタ電極４２のエッジ部４２ｂにおける電流集中が抑制される。また、キャリア遮蔽領域５２は、周縁領域３６内に部分的に形成されているので、阻害された正孔の排出経路は確保されている。このため、正孔がエミッタ電極４２に排出される時間が著しく遅くなることがない。このため、スイッチング時間が著しく長期化することもない。これにより、半導体装置１０では、エミッタ電極４２のエッジ部４２ａに正孔が集中するのが物理的に阻害され、アバランシェ現象による素子破壊が抑制される。

以下、キャリア遮蔽領域５２を形成するのに好ましい位置を整理しておく。
（１）キャリア遮蔽領域５２は、破線３６ｂの範囲を含むとともに、破線３６ｃの部分も含むように形成されているのが好ましい。エミッタ電極４２のエッジ部４２ａに正孔が集中するのが物理的に阻害され、アバランシェ現象による素子破壊が抑制される。
（２）素子設計に応じてコーナー部２６ａのなかでも、最も電界が集中する箇所が存在する。キャリア遮蔽領域５２は、そのコーナー部２６ａのうちの最大電界集中箇所とエミッタ電極４２のエッジ部４２ａを結ぶ線上に設けられているのが好ましい。アバランシェ現象による素子破壊が顕著に抑制される。
（３）キャリア遮蔽領域５２は、破線３６ｃの部分を線対称の対称軸として、中心領域側と終端領域側に同じ幅だけ伸びているのが好ましい。エミッタ電極４２のエッジ部４２ａに正孔が集中するのが物理的に阻害され、素子破壊が抑制される。さらに、阻害された正孔の排出経路は確保されているので、正孔がエミッタ電極４２に排出される時間が著しく遅くなることがない。

（第２実施例）
図６に、第２実施例の半導体装置１１の要部断面図を模式的に示す。半導体装置１１は、終端領域の電圧保持構造がリサーフ層３９であることを特徴としている。キャリア遮蔽領域５２を設ける技術は、終端領域の様々な耐圧保持構造において効果を発揮することができる。

（第３実施例）
図７に、第３実施例の半導体装置１２の要部断面図を模式的に示す。半導体装置１２は、キャリア遮蔽領域５３の終端領域側の端部が層間絶縁膜３５に接していることを特徴としている。この形態のキャリア遮蔽領域５３によると、コーナー部３６ａのうちのどこでアバランシェ現象が発生したとしても、生成した正孔がエミッタ電極４２のエッジ部４２ａに集中するのが物理的に阻害され、アバランシェ現象による素子破壊が抑制される。

（第４実施例）
図８に、第４実施例の半導体装置１３の要部断面図を模式的に示す。半導体装置１３は、中心領域のｐ型ベース領域３７内にｎ型のフローティング領域５４が設けられていることを特徴としている。フローティング領域５４は、トレンチゲート４４の間に設けられており、ｐ型ベース領域３７によってエミッタ電極４２から隔てられている。フローティング領域５４は、半導体装置１３がオンのときに、正孔を素子内に蓄積させることによってオン電圧を低減させるために設けられている。半導体装置１３では、このフローティング領域５４とキャリア遮蔽領域５２が同一深さの面内に配置されていることを特徴としている。

半導体装置１３では、フローティング領域５４とキャリア遮蔽領域５２が同一の製造工程を利用して形成されている。フローティング領域５４とキャリア遮蔽領域５２は、イオン注入技術を利用して、半導体基板２０の表面から不純物を導入することで形成される。即ち、フローティング領域５４とキャリア遮蔽領域５２は、共通のマスクと共通のイオン照射によって形成される。したがって、半導体装置１３では、キャリア遮蔽領域５２を形成するために専用の工程を別途追加することなく、キャリア遮蔽領域５２をフローティング領域５４と同時に形成することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例の半導体装置の要部断面図を模式的に示す。 周縁領域の製造過程の１つの工程を示す。 周縁領域の製造過程の１つの工程を示す。 周縁領域の電界集中箇所を説明する図を示す。 キャリア遮蔽領域の位置を説明する図を示す。 第１実施例の変形例の半導体装置の要部断面図を模式的に示す。 第２実施例の半導体装置の要部断面図を模式的に示す。 第３実施例の半導体装置の要部断面図を模式的に示す。 従来の半導体装置の要部断面図を模式的に示す。

符号の説明

３６：周縁領域
３７：ｐ型ベース領域
３８：表層部半導体領域
４２：エミッタ電極
５２，５３：キャリア遮蔽領域
５４：フローティング領域

Claims (3)

1. 電流制御構造を含む中心領域とその中心領域の周囲に設けられているとともに電圧保持構造を含む終端領域を有する半導体装置であって、
   前記中心領域は、
   第１導電型の半導体層の表層部に設けられているとともに表面電極に電気的に接続されている第２導電型の表層部半導体領域と、
   その表層部半導体領域内に部分的に設けられているキャリア遮蔽領域と、を備えており、
   前記キャリア遮蔽領域は、前記表層部半導体領域の終端領域側のコーナー部と、前記表層部半導体領域と前記表面電極が接触する接触面のうちの終端領域側のエッジ部と、を結ぶ範囲の少なくも一部を含むとともに、前記エッジ部の下方の部分の少なくとも一部も含むように設けられている半導体装置。
2. 前記キャリア遮蔽領域は、第１導電型の半導体領域であることを特徴とする請求項１に記載の半導体装置。
3. 前記中心領域は、
   表層部半導体領域を貫通するトレンチゲートと、
   そのトレンチゲート間の表層部半導体領域内に設けられている第１導電型のフローティング半導体領域と、をさらに備えており、
   フローティング半導体領域とキャリア遮蔽領域は同一深さの面内に配置されていることを特徴とする請求項２に記載の半導体装置。

Images