JP3628613B2 - 半導体構成素子のための耐高圧縁部構造 - Google Patents
半導体構成素子のための耐高圧縁部構造 Download PDFInfo
- Publication number
- JP3628613B2 JP3628613B2 JP2000519469A JP2000519469A JP3628613B2 JP 3628613 B2 JP3628613 B2 JP 3628613B2 JP 2000519469 A JP2000519469 A JP 2000519469A JP 2000519469 A JP2000519469 A JP 2000519469A JP 3628613 B2 JP3628613 B2 JP 3628613B2
- Authority
- JP
- Japan
- Prior art keywords
- edge
- zone
- edge structure
- semiconductor component
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 89
- 238000007667 floating Methods 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000002800 charge carrier Substances 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims 5
- 230000005684 electric field Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011796 hollow space material Substances 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、請求項1の上位概念記載の半導体構成素子の縁部領域における耐高圧縁部構造に関する。
【0002】
この請求項1の上位概念によれば、半導体ボディを有し、この半導体ボディの第1の表面には第1の伝導タイプの少なくとも1つの内部ゾーンが隣接しており、この内部ゾーンに配置された少なくとも2つの第2の伝導タイプのフローティングガードリングを有し、これらのフローティングガードリングの間に配置された第1の伝導タイプの少なくとも1つのリング間ゾーンを有する、半導体構成素子の縁部領域における耐高圧縁部構造が設けられている。
【0003】
半導体構成素子、とりわけ耐高圧電力半導体構成素子では、電圧降伏は特にドーピング領域の外側のこの半導体構成素子の縁部領域において発生する。というのも、そこでは縁部に起因するドーピング領域の屈曲のために電界強度がとりわけ大きいからである。従って、このような電圧降伏を回避するために、半導体構成素子の周囲にリング状に配置されたドーピング領域が設けられている。これらのリング状のドーピング領域によって半導体構成素子の縁部領域における局所的な電界強度ピークが弱められる。
【0004】
このようなガードリングは例えばカナダ特許第667423に記述されている。しかし、ガードリングの各々において電界強度はほぼ0に低減されなければならないので、このカナダ特許第667423に記述されているフローティングガードリングは縁部の方向に非常に幅広くなるように設計仕様されなければならない。この縁部構造は従ってきわめて単位面積当たりコスト高である。
【0005】
さらにUS3405329からいわゆるフィールドプレートリングを有する半導体構成素子の縁部構造が周知である。このフィールドプレートリングは、半導体構成素子の半導体ボディの表面に沿って非常に均一な電圧分布が得られる。これによって、降伏の発生を助長する電界強度ピークが回避される。このフィールドプレートリングの実現は半導体構成素子の縁部領域においても同様に非常に単位面積当たりコスト高である。
【0006】
US4468686には、フィールドプレートリング及びフィールドプレートリングの下に配置されたリング状のドーピング領域を有する耐高圧縁部構造が記述されている。これらのリング状ドーピング領域は基本的に多数のカスケード接続されたMOSトランジスタから成る。この縁部構造も同様に半導体構成素子の縁部領域においてきわめて単位面積当たりコスト高なデザインを有する。
【0007】
この従来技術に基づいて、本発明の課題は、半導体構成素子に対する簡単かつ占有面積を節減するような耐高圧縁部構造の構成を提供し、さらに、この耐高圧縁部構造の構成は再現可能であるような高い降伏電圧を保障する。
【0008】
本発明によれば、上記課題は請求項1の特徴部分記載の構成を有する上位概念記載の縁部構造によって解決される。
【0009】
本発明によれば、フローティングガードリング及び/又はリング間ゾーンの伝導率及び/又はジオメトリは、阻止電圧が印加されるとフローティングガードリング及び/又はリング間ゾーンの電荷担体が完全に除去される、すなわち空乏化されるように調整されている、上位概念記載の縁部構造が設けられる。
【0010】
本発明の縁部構造によって、電界の調整が半導体ボディの表面でもこの半導体ボディのボリュームにおいても実現される。本発明の縁部構造の適切な設計仕様によって電界強度最大値は簡単なやり方でこの半導体ボディの深部にまで、すなわち垂直型pn接合部の領域にまでシフトされる。この場合、p及びnドーピングの広い濃度領域に亘って常に適切なデザインが提供される。このデザインはボリュームにおける電界の「緩やかな」ランアウト(run out / Auslaufen)が可能となる。
【0011】
本発明のとりわけ有利な実施形態では、複数のフローティングガードリングは同一の幅を有し、個々のフローティングガードリングの間に配置されるリング間ゾーンの幅は半導体構成素子の縁部に向かって増大してゆく。
【0012】
他の有利な実施形態では、フローティングガードリングの幅は半導体構成素子の縁部に向かって減少し、個々のフローティングガードリングの間のリング間ゾーンはそれぞれ同一の幅を有する。
【0013】
さらに、フローティングガードリングの深さは半導体構成素子の縁部に向かって変化してもよい。フローティングガードリングの深さが半導体構成素子の縁部に向かって減少すると、とりわけ有利である。
【0014】
従って、デザインパラメータとしては、本発明の縁部構造に対して、リソグラフィマスクによって定めらることができるフローティングガードリングの幅、間隔及び深さが残る。これによって、各半導体構成素子及びとりわけ半導体構成素子の阻止電圧の任意の領域に対して、できるだけ簡単な手段で最適な縁部構造が構成される。
【0015】
有利にはフローティングガードリングは部分的にV字型トレンチ状の又はU字型トレンチ状の断面を有する。V字型トレンチ状の断面乃至はU字型トレンチ状の断面は簡単なやり方で等方性乃至は異方性エッチングプロセス及びその後のデポジットプロセスによって製造される。
【0016】
有利には、半導体構成素子の縁部領域においていわゆる空間電荷ゾーンストッパも設けられる。空間電荷ゾーンストッパは、最も外側の縁部領域における電極又は高ドープされた拡散領域と解釈する。この最も外側の縁部領域における電極又は高ドープされた拡散領域はフローティングガードリングで遮断されない空間電荷乃至は電界の横方向への延び広がりを制限する。この空間電荷ゾーンストッパは通常は降伏電圧として少なくとも降伏電荷の倍数を提供する。空間電荷ゾーンストッパとしてエピタキシャル層と同一の伝導タイプの強くドープされた領域が設けられる。要求に応じて、次のことも考えられる。すなわち、空間電荷ゾーンストッパをいわゆる「ダメージ・インプランテッド」領域(インプランテーション領域)乃至は半導体ボディの基板材料によって短絡されている金属電極として実現することも考えられる。
【0017】
有利には、本発明の縁部構造には縁部に向かって少なくとも1つのフィールドプレートが設けられる。このフィールドプレートは、この構成素子に対して、この構成素子のケーシングにおいて移動する寄生電荷に対する良好な静電的な保護を保障する。さらに、有利には、縁部構造に隣接するカソード電極を、すなわちMOS−FETにおいてそのソース電極を縁部領域へと垂直方向に上に向かって、すなわちこの半導体ボディから外へと導く。
【0018】
縁部構造全体に対して、相応のデザインパラメータは、最大許容電界から導出され、基本的に垂直に延在するpn接合部の領域における最大界面電荷を確実に下回ることに関係する。シリコンの場合、この最大界面電荷はほぼ1.5×1012cm−2である。従って、縁部領域における半導体ボディの所与のドーピングプロファイルから非常に簡単に処理できるレイアウトが得られる。個々のフローティングガードリングとこれらのフローティングガードリングの間に配置されたリング間ゾーンとの間の接合部の領域における電界強度最大値の移動は、アクセプタ原子が面に関して実効的に過剰であること(Nettoueberschuss)によって実現される。これは、フローティングガードリングに注入されるドーピング材料の、面に関する合計量が、これらのフローティングガードリングの間に配置されたリング間ゾーンへのドーピングの合計量を上回らなければならないことを意味する。
【0019】
本発明の縁部構造は、従来の縁部構造に比べて、半導体ボディの縁部に向かって横方向の延び広がりにおいて33%までの大きさだけより小さく設計仕様しうる。
【0020】
本発明の他の有利な実施形態は各従属請求項から得られる。
【0021】
本発明は次に図に示された実施例に基づいて詳しく記述する。
【0022】
図1は、D−MOSFET(乃至はIGBT)として構成され、本発明の縁部構造を有する耐高圧半導体構成素子の部分図である。
【0023】
図2は、さらに別の本発明の縁部構造の部分図である。
【0024】
図3は様々なトレンチタイプが示されている部分図である。
【0025】
図4はいくつかの実施例であり、これらの実施例に基づいて半導体構成素子の縁部領域において所期の通りに調整可能な、均一なドーピング分布を製造することを示している。
【0026】
図5はいくつかの部分図であり、これらの部分図に基づいて半導体構成素子の縁部領域において所期の通りに「緩やかに」ランアウトするドーピング濃度の調整のための様々な縁部バリエーションを示す。
【0027】
図面において同一の又は機能的に同一の素子は、基本的に同一の参照符号で示されている。
【0028】
図1は、本発明の縁部構造を有する耐高圧(電力)半導体構成素子の部分図を示す。
【0029】
この半導体構成素子は、並列接続されかつそれぞれ個々のセルZ1..Z3に配置された多数の個別構成素子から構成されるセルフィールドZFを有する。これらの個々のセルのうち部分的に最も外側の3つのセルZ1..Z3だけがここには図示されている。このセルフィールドZFは半導体構成素子の縁部領域RBに設けられた縁部構造によって終わっている。この縁部領域RBは、ここでは、この半導体構成素子のセルフィールドZFのアクティブなセルZ1..Z3の外側に存在する領域を示している。
【0030】
図1では、1によって半導体構成素子の半導体ボディが示されている。例えばシリコン基板から成るこの半導体ボディ1は、この実施例ではnドープされた内部ゾーン2を有する。この内部ゾーン2はソース側においてこの半導体ボディ1の第1の表面3を有する。大抵の場合、この内部ゾーン2はエピタキシャルプロセスによって半導体ボディ1の上に被着されている。とりわけ非常に高い阻止電圧を有する耐高圧電力半導体構成素子の場合には、このエピタキシャル層は、それぞれエピタキシャル部分層がその下にある層の上に被着されてゆく連続的な複数のエピタキシャルステップによって作られる。この技術は成長技術として周知である。
【0031】
ドレイン側にはドレインゾーン4が内部ゾーンに隣接している。この半導体構成素子が例えばMOSFETとして構成されている場合、このドレインゾーン4は大抵の場合強くnドープされている。しかし、この半導体構成素子がIGBTとして構成されている場合、このドレインゾーン4はアノードゾーンとしても呼ばれ、大抵の場合強くpドープされている(図1では括弧で示されている)。この場合、界面5はドレインゾーン4と内部ゾーン2との間のpn接合部を示す。さらに、このドレインゾーン4は、半導体ボディ1の第2の表面6を有し、ここでは大きい面積によってドレイン電極7に、すなわちドレイン端子Dに接続されている。
【0032】
ソース側の表面3には多数のベースゾーン8が内部ゾーン2に埋め込まれている。これらのベースゾーン8は内部ゾーン2とは正反対の伝導タイプを有し、すなわち、これらのベースゾーン8はここに図示された例ではpドープされている。この実施例では、ベースゾーン8の各々においてそれぞれ強くnドープされた少なくとも1つのソースゾーン9が埋め込まれている。この実施例では、ベースゾーン8及びこれらのベースゾーン8に埋め込まれたソースゾーン9はバスタブ状に構成されており、例えばイオン注入及び/又は拡散によって製造される。
【0033】
ベースゾーン8及び/又はソースゾーン9は大抵の場合には、といっても必ずしもいつもそうではないが、相応のセルZ1..Z3と同一のセルデザインを有し、これらのセルZ1..Z3にベースゾーン8及び/又はソースゾーン9は埋め込まれている。このようなセルデザインは例えばストリップ状、六角形状、三角形状、円形状、卵形状等々に構成されたセルZ1..Z3から成る。
【0034】
図1の半導体構成素子は垂直型D−MOSFET(乃至はIGBT)として構成されている。当然、ソースゾーン9乃至はベースゾーン8もいわゆるトレンチに設けることができる。その場合、この相応の半導体構成素子はトレンチMOSFET乃至はトレンチIGBTである。しかし、ソースゾーン9乃至はベースゾーン8のV字状の又は台形状の断面も考えられる。
【0035】
図1では、ソースゾーン9及びベースゾーン8は周知のやり方でコンタクトホール10′を介してソース電極10に、すなわちソース端子Sに接続されている。ソースゾーン9及びベースゾーン8のこの分路によって、そこで寄生バイポーラトランジスタがターンオンされることが回避される。
【0036】
さらに、第1の表面3にはゲート電極11が設けられており、このゲート電極11は薄いゲート酸化膜12を介して半導体ボディ1から絶縁されている。ゲート電極11はゲート端子Gに接続されており、例えば高ドープされたポリシリコン乃至は金属から成る。さらに、フィールド酸化膜13が設けられており、このフィールド酸化膜13はソース電極10をゲート電極11からならびに半導体ボディ1から絶縁している。
【0037】
最後に図1の半導体構成素子は空間電荷ゾーンストッパ14を有する。この空間電荷ゾーンストッパ14はこの半導体構成素子の最も外側の縁部領域RBに、すなわち、この半導体構成素子のノコギリ状エッジ(Saegekante)のすぐ前に設けられている。この実施例では空間電荷ゾーンストッパ14は周知のやり方でセルフィールドZFに向かって上昇する一段の金属電極14′として構成されている。この金属電極14′は強くnドープされた拡散領域14″に接続されている。しかし、この金属電極14′はポリシリコン電極としても構成できるし、又は適用例に応じて省くこともできる。
【0038】
通常は電力半導体構成素子の縁部領域RBに段状のフィールドプレートリング17が設けられている。このようなフィールドプレート17は大抵の場合一段に又は多段に構成されている。これらのフィールドプレート17は縁部に向かってこの第1の表面3から離れるように導かれている。図1のこの実施例では一段に構成されたフィールドプレート17だけが図示されている。
【0039】
面積最適化の理由から、さらに有利には、アクティブなセルフィールドZFのそれぞれの最も外側のセルZ1のゲート電極11が同時にフィールドプレート17の機能を引き受ける。さらに、有利には、縁部構造に隣接するソース電極10が縁部領域RBに向かって同様に垂直に上の方へと、すなわち半導体ボディ1の第1の表面3から外側へと導かれる。
【0040】
本発明では縁部領域RBにおいて、すなわちアクティブなセルフィールドZFの外側においてガードリング15が設けられている。この実施例では弱くpドープされて構成されているこれらのガードリング15は「フローティング」状態である。すなわち、これらのガードリング15は定められない電位を有する。図1の部分図では、これらのフローティングガードリング15は円柱状に構成されており、半導体ボディ1の第1の表面3から内部ゾーン2の深部にまで到達している。図1のこの実施例では4つのフローティングガードリング15が設けられている。
【0041】
フローティングガードリング15は互いに間隔を置いて配置されており、これらフローティングガードリング15の間の領域はリング間ゾーン16を定める。これらのリング間ゾーン16は大抵の場合、といっても必ずしもいつもそうではないが、下部ドーピング部、すなわち内部ゾーン2と同一のドーピング濃度を有する。フローティングガードリング15及びリング間ゾーン16の横方向及び水平方向の寸法及びジオメトリならびにこのリング間ゾーン16のドーピング濃度はここでは詳しくは定められていない。これは後で図3から5に基づいて正確に記述する。
【0042】
リング間ゾーン16は大抵の場合いわゆる「トレンチ技術」で製造される。この実施例では、リング間ゾーン16のトレンチは半導体ボディ1の第1の表面3から内部ゾーン2の深部にまで到達している。当然、これらのトレンチ16が内部ゾーン2全体を貫いて延在し、ドレインゾーン4に接続されていることも考えられる。原理的にはまた、トレンチ16が第1の表面3からこの半導体ボディの裏面の第2の表面6まで貫通していることも考えられる。このことは後で図5に基づいてもっと詳しく記述する。
【0043】
図2はさらに別の本発明の縁部構造の実施例の部分図を示す。
【0044】
図2では、リング間ゾーン16が付加的に半導体ボディの第1の表面3に向かって広くされている。さらに、とりわけ有利には、ソース電極10が縁部領域RBに向かって縁部領域の最も近くにあるゲート電極11を取り囲んでいる。すなわち、ソース電極10は縁部領域RBに向かって縁部領域の最も近くにあるゲート電極11乃至はフィールドプレート17を越えて突出し、次いで再び半導体ボディ1の第1の表面3の方向に降りていく。
【0045】
このようにして縁部領域RBにおいて最も外側のゲート電極11乃至はフィールドプレート1がいわばファラデー・ケージ(ファラデー遮閉)の中に、つまりほぼ電界の無い空間の中に存在する構造が成立する。ソース電極10が縁部に向かって上方へとフィールド酸化膜13のますます厚くなる酸化膜の方向に延ばされている図1において記述された従来の縁部構造に比べて、ゲート電極11を取り囲むソース電極10によって、縁部領域の最も近くにあるゲート電極11の方向へ向かう電界の明らかな低減が実現される。
【0046】
第1の表面3に向かってリング状のリング間ゾーン16が上記のように細くされることによって、電界強度は縁部の方向におけるソース電極10の金属化部の端部においてそれぞれのボリューム電界強度より下に低下する。従って、これまでのデザインを完全に反転することにおいて、この縁部構造の最も外側の領域において空間電荷ゾーンストッパ14の金属電極14′は付加的にフィールド酸化膜13の少なくとも1つの第2の酸化物段に接近する。このようにして、電界分布は、縁部構造の開放領域OBにおいて、すなわち空間電荷ゾーンストッパ14とフィールドプレート17との間の領域において次のように修正される。すなわち、電界の電気力線が開放領域OB全体に亘ってそれぞれの電極14′、17によってほとんど変化せずに第1の表面3において半導体ボディ1から外へと離脱することができるように修正される。このようにして、金属電極14′の下の拡散領域14″はゲート電極11及びセルフィールドZFの方向において明らかに減少される。従って、空間電荷ゾーンストッパ14とセルフィールドZFの最も外側のセルZ1との間の上記の開放領域OBの幅は大きく低減される。このことは、本発明の縁部構造の、すなわち相応の半導体構成素子の面積コストの明らかな低減をもたらす。
【0047】
図3にはいくつかのトレンチタイプが部分図によって図示されている。
【0048】
トレンチ技術によってリング間ゾーン16を製造するために、半導体ボディ1の内部ゾーン2にトレンチ18をエッチングする。図1ならびに図3(A)にはこれらのトレンチ18が理想的に円柱状に形成されている。この実施例では、トレンチ18は第1の表面3に対してほぼパラレルに経過するトレンチ底19ならびにトレンチ壁20を有し、これらのトレンチ壁20は理想的には第1の表面3に対して直角に設けられている。しかし、大抵の場合、これらのトレンチ壁20はちょうど垂直に対して傾斜角αだけ斜めにされており、従って半導体ボディ1の深部に向かって細くなった、近似的に台形状の断面を有するトレンチ18を形成する(図3(B))。しかし、これはどうしても必要なのではない。トレンチ18が部分図においてV字形状(図3(C))の又はU字形状(図3(D))の断面を有することももちろん考えられる。
【0049】
次に図4に基づいて、半導体構成素子の縁部領域において、つまり本発明の縁部構造において、所期の通りに調整可能な均一なドーピング分布を作るためのいくつかの有利な方法を記述する。全ての部分図4(A)から(D)にはわかりやすいように個々のトレンチ18だけを図示する:
点状の、ストリップ状の又は格子状のトレンチ18が比較的高ドープされた第1の伝導タイプの基板材料、例えば内部ゾーン2にエッチングされる(図4(A))。トレンチ18はエピタキシャルに第2の伝導タイプの材料によって充填される。この場合、面に関する実効ドーピングがほぼ0となり、面電荷が空間方向において降伏電荷を上回らないように全電荷を調整する。実効ドーピングがほぼ0であることは、アクセプタ(ホール)の数とドナー(電子)の数とが横方向の投影においてほぼ均衡することを意味する。
【0050】
本発明の他の実施例では、点状の、ストリップ状の又は格子状のトレンチ18が比較的低ドープされた又はドープされていない基板材料にエッチングされる(図4(B))。この後で、トレンチ18は、第1の伝導タイプのドーピングを有するエピタキシャルに被着されるシリコン、多結晶質シリコン又はBPSG(ホウ素リンシリケートガラス)を用いて被覆される。このドーピングは周囲の基板材料へと、例えば熱処理プロセスによってドライブインされる。この被覆は次いで再びエッチングで除去される。この後でトレンチ18がエピタキシャルに被着される第2の伝導タイプのシリコンによって再び充填される。
【0051】
有利な実施例では、さらに、被覆及び次いで熱処理ステップを介して第2の伝導タイプのドーピングを周囲の基板材料にドライブインすることが可能である(図4(C))。2つの伝導領域を明確に分離するために、この場合に大きく異なる拡散係数を有するドーピング材料を使用しなくてはならない。このやり方の利点は、例えばリソグラフィプロセスの間の粒子に起因するトレンチ18の損傷の場合でも、半導体構成素子が完全に機能可能なままであることである。これに対して、最初に挙げたやり方においては、この領域において阻止電圧の降下、すなわち半導体構成素子全体の損傷が発生しうる。
【0052】
エピタキシャルに被着されるシリコンによって充填する代わりに、トレンチ壁20がパッシベーション層21によって被覆され、中空スペース23が例えばホウ素リンシリケートガラス(BPSG)から成る蓋22によって上方に閉鎖されるならば、トレンチ18において中空スペース23を残すことができる(図4(D))。
【0053】
図5はいくつかの部分図を示し、これらの部分図によって半導体構成素子の縁部領域における所期の通りの「緩やかに」ランアウト(run out / auslaufend)するドーピング濃度を調整するための様々な縁部バリエーションを図示する。図5ではわかりやすくするために図1及び2に相応する構造が概略的に示される。というのも、ここでは基本的にとりわけ半導体構成素子の縁部領域RBのトレンチ18のジオメトリ、寸法及び間隔が問題になるからである。
【0054】
トレンチ18は、第1の表面3から理想的には本来の構成素子プロセスにおいてセルフアライメントにより、すなわちポリシリコンエッジに対するアライメントにより又は裏面乃至は第2の表面6から半導体ボディ1を薄く研磨した後で(nach dem Duennschleifen)エッチングされる。この場合、異方性エッチングも等方性エッチングも使用できる。原理的には第1の表面3から裏面乃至は第2の表面6まで貫通するトレンチ18も可能である(図5(A))。これらのトレンチ18が十分に高濃度でドープされる場合、比較的高価なエピタキシャルウェハを使用しなくてもすむ。
【0055】
トレンチ18の深さが縁部に向かって変化する(図5(A)及び(C))場合、縁部領域RBにおいて電界強度分布が有利に制御できる。図5(C)ではトレンチ18の深さt1>t2>t3は縁部に向かって連続的に減少する。これによって、この構成素子のセルフィールドZFにおいて電圧降伏の箇所も定めることができる。
【0056】
さらに、トレンチのドーピング被覆をラジアル方向又は垂直方向において変化せさることも考えられる(図5(B))。例えばV字形状の断面を有するトレンチ18及びこのトレンチ18のエピタキシャルな充填を選択すれば、これらのトレンチ18の形状を意識的に注入される電荷ドーズ量の垂直方向に変化させるために利用できる。とりわけこの場合トレンチ壁の傾斜角αは縁部に向かって大きくなりうる。
【0057】
ほぼ完全な均衡から明らかにn又はpドープされた状態へとできるだけ徐々に移行することを実現するために、2つの隣接するトレンチ18のパターン乃至は間隔(d1>d2>d3>d4)を段階的に縁部に向かって大きくする(図5(D))か、又は、トレンチ18の直径(r1>r2>r3>r4>r5)を縁部に向かって低減させることが提案される(図5(E))。
【0058】
最初に挙げた成長技術に対して、エッチングされたトレンチ18によるいわゆるトレンチ技術は、より小さいセルパターンが設けられるという利点を提供する。このより小さいセルパターンはこの場合より高い濃度のドーピングを有することができ、これによって平面ターンオン抵抗RDS,ONが大きく低減される。
【0059】
最後にここでさらに明確にしておくが、当然のことながら、縁部領域RBにおいて所望のドーピングプロファイル乃至は所望の面に関するドーピング分布を実現するためには、図3から図5において記述された各々の構造だけでも組み合せることによって非常に有利に相互に使用できる。
【図面の簡単な説明】
【図1】D−MOSFET(乃至はIGBT)として構成され、本発明の縁部構造を有する耐高圧半導体構成素子の部分図である。
【図2】さらに別の本発明の縁部構造の部分図である。
【図3】様々なトレンチタイプが示されている部分図である。
【図4】いくつかの実施例であり、これらの実施例に基づいて半導体構成素子の縁部領域において所期の通りに調整可能な、均一なドーピング分布を製造することを示している。
【図5】いくつかの部分図であり、これらの部分図に基づいて半導体構成素子の縁部領域において所期の通りに「緩やかに」ランアウトするドーピング濃度の調整のための様々な縁部バリエーションを示す。
【符号の説明】
1 半導体ボディ
2 内部ゾーン
3 第1の表面
4 ドレインゾーン
5 界面、pn接合部
6 第2の表面
7 ドレイン電極
8 ベースゾーン
9 ソースゾーン
10 ソース電極
10′ ソース電極のためのコンタクトホール
11 ゲート電極
12 ゲート酸化膜
13 フィールド酸化膜
14 空間電荷ゾーンストッパ
14′ 空間電荷ゾーンストッパの金属電極
14″ 空間電荷ゾーンストッパの拡散領域
15 (フローディング)ガードリング
16 リング間ゾーン
17 フィールドプレート
18 トレンチ
19 トレンチ底
20 トレンチ壁
21 トレンチのパッシベーション層
22 トレンチ蓋
23 中空スペース
α トレンチ壁の傾斜角
d1..d4 2つの隣接するトレンチの間隔、トレンチパターン
r1..r5 トレンチ直径
t1..t3 トレンチ深さ
OB 縁部領域の開放領域
RB 縁部領域
Z1..Z3 セル
ZF セルフィールド
D ドレイン端子
G ゲート端子
S ソース端子
Claims (15)
- 半導体構成素子の縁部領域(RB)における耐高圧縁部構造であって、
半導体ボディ(1)を有し、該半導体ボディ(1)の第1の表面(3)には第1の伝導タイプの少なくとも1つの内部ゾーン(2)が隣接しており、
該内部ゾーン(2)に配置された第2の伝導タイプの少なくとも2つのフローティングガードリング(15)を有し、
それぞれ前記内部ゾーン(2)に配置された前記第1の伝導タイプのリング間ゾーン(16)を有し、該リング間ゾーン(16)は、それぞれ2つの隣接する前記フローティングガードリング(15)の間に互いに間隔があくように横方向に配置されている、半導体構成素子の縁部領域(RB)における耐高圧縁部構造において、
前記フローティングガードリング(15)及び前記リング間ゾーン(16)の伝導率及び/又はジオメトリは、阻止電圧が印加されると前記フローティングガードリング(15)及び前記リング間ゾーン(16)の自由な電荷担体が完全に除去されるように調整されていることを特徴とする、半導体構成素子の縁部領域(RB)における耐高圧縁部構造。 - リング間ゾーン(16)の幅(r1..r5)は半導体構成素子の縁部に向かって増大し及び/又はフローティングガードリング(15)の幅(d1..d4)は前記半導体構成素子の縁部に向かって減少することを特徴とする請求項1記載の耐高圧縁部構造。
- フローティングガードリング(15)又はリング間ゾーン(16)はそれぞれ同一の幅を有することを特徴とする請求項1又は2記載の耐高圧縁部構造。
- フローティングガードリング(15)の深さ(t1..t3)は半導体構成素子の縁部に向かって減少することを特徴とする請求項1から3のうちの1項記載の耐高圧縁部構造。
- フローティングガードリング(15)はV字型の又はU字型の断面を有することを特徴とする請求項1から4のうちの1項記載の耐高圧縁部構造。
- 半導体構成素子の縁部領域(RB)の最も外側の縁部には少なくとも1つの空間電荷ゾーンストッパ(14、14′、14″)が設けられていることを特徴とする請求項1から5のうちの1項記載の耐高圧縁部構造。
- 空間電荷ゾーンストッパ(14、14′、14″)は、内部ゾーン(2)に配置された強くドープされた第1の伝導タイプの領域(14″)を有することを特徴とする請求項6記載の耐高圧縁部構造。
- 空間電荷ゾーンストッパ(14、14′、14″)は、内部ゾーン(2)に配置されたダメージ・インプランテッド領域(14′″)を有することを特徴とする請求項6又は7記載の耐高圧縁部構造。
- 空間電荷ゾーンストッパ(14、14′、14″)は、金属性の電極(14′)又はポリシリコンを含有する電極(14′)を有し、該電極(14′)は内部ゾーン(2)に接続されていることを特徴とする請求項6から8のうちの1項記載の耐高圧縁部構造。
- 半導体構成素子の縁部領域(RB)の内部の縁部には少なくとも1つのフィールドプレート(17)が設けられていることを特徴とする請求項1から9のうちの1項記載の耐高圧縁部構造。
- フィールドプレート(17)のうちの少なくとも1つは同時に半導体構成素子のゲート電極(11)であることを特徴とする請求項10記載の耐高圧縁部構造。
- 金属化部(10)が設けられており、該金属化部(10)は縁部の方向に向かって最も外側のフィールドプレート(17)を越えて突出し、該フィールドプレート(17)を越えて突出した個所において、前記第1の表面(3)の方向に延在し、該金属化部(10)は該最も外側のフィールドプレート(17)に対して絶縁されていることを特徴とする請求項10または11記載の耐高圧縁部構造。
- 金属化部(10)は半導体構成素子のソース電極(10)の金属化部であることを特徴とする請求項12記載の耐高圧縁部構造。
- リング間ゾーン(16)の断面は縁部領域(RB)において第1の表面(3)に向かって細くなるように構成されていることを特徴とする請求項1から13のうちの1項記載の耐高圧縁部構造。
- 半導体構成素子は垂直型パワートランジスタ又はIGBTであることを特徴とする請求項1から14のうちの1項記載の耐高圧縁部構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19748524.3 | 1997-11-03 | ||
DE19748524 | 1997-11-03 | ||
PCT/DE1998/003197 WO1999023703A1 (de) | 1997-11-03 | 1998-11-02 | Hochspannungsfeste randstruktur für halbleiterbauelemente |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001522145A JP2001522145A (ja) | 2001-11-13 |
JP3628613B2 true JP3628613B2 (ja) | 2005-03-16 |
Family
ID=7847469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000519469A Expired - Lifetime JP3628613B2 (ja) | 1997-11-03 | 1998-11-02 | 半導体構成素子のための耐高圧縁部構造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6870201B1 (ja) |
EP (1) | EP1029358A1 (ja) |
JP (1) | JP3628613B2 (ja) |
WO (1) | WO1999023703A1 (ja) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
KR100773380B1 (ko) | 1999-06-03 | 2007-11-06 | 제네럴 세미컨덕터, 인코포레이티드 | 전력 mosfet, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 mosfet |
JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
DE19942679C1 (de) * | 1999-09-07 | 2001-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer |
JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
US6642558B1 (en) | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
US6479352B2 (en) | 2000-06-02 | 2002-11-12 | General Semiconductor, Inc. | Method of fabricating high voltage power MOSFET having low on-resistance |
US6660571B2 (en) | 2000-06-02 | 2003-12-09 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
US6627949B2 (en) | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
JP4843843B2 (ja) * | 2000-10-20 | 2011-12-21 | 富士電機株式会社 | 超接合半導体素子 |
GB2373094B (en) * | 2001-03-08 | 2004-11-10 | Dynex Semiconductor Ltd | Semiconductor device with 3-D resurf junctions |
US6828609B2 (en) | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
GB0214618D0 (en) * | 2002-06-25 | 2002-08-07 | Koninkl Philips Electronics Nv | Semiconductor device with edge structure |
DE10316710B3 (de) * | 2003-04-11 | 2004-08-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers |
US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP4489384B2 (ja) * | 2003-08-04 | 2010-06-23 | 新電元工業株式会社 | 半導体装置 |
JP2005340550A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
JP2005353991A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
JP2006073740A (ja) * | 2004-09-01 | 2006-03-16 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006140372A (ja) * | 2004-11-15 | 2006-06-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US9640649B2 (en) * | 2004-12-30 | 2017-05-02 | Infineon Technologies Americas Corp. | III-nitride power semiconductor with a field relaxation feature |
JP4860929B2 (ja) * | 2005-01-11 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7541643B2 (en) * | 2005-04-07 | 2009-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP4851738B2 (ja) * | 2005-06-29 | 2012-01-11 | 新電元工業株式会社 | 半導体装置 |
JP2007109712A (ja) * | 2005-10-11 | 2007-04-26 | Shindengen Electric Mfg Co Ltd | トランジスタ、ダイオード |
JP2009522812A (ja) * | 2006-01-09 | 2009-06-11 | インターナショナル レクティファイアー コーポレイション | 電界緩和機能を有するiii族窒化物電力半導体 |
DE102006014580B4 (de) * | 2006-03-29 | 2011-06-22 | Infineon Technologies Austria Ag | Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT |
US7737469B2 (en) * | 2006-05-16 | 2010-06-15 | Kabushiki Kaisha Toshiba | Semiconductor device having superjunction structure formed of p-type and n-type pillar regions |
JP5342752B2 (ja) * | 2006-05-16 | 2013-11-13 | 株式会社東芝 | 半導体装置 |
DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
US7800185B2 (en) * | 2007-01-28 | 2010-09-21 | Force-Mos Technology Corp. | Closed trench MOSFET with floating trench rings as termination |
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
DE102007008777B4 (de) | 2007-02-20 | 2012-03-15 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben |
JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
CN101868856B (zh) * | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
KR100997362B1 (ko) * | 2008-07-16 | 2010-11-29 | 주식회사 동부하이텍 | 정전 방지 소자 및 정전 방지 소자의 제조 방법, 정전 방지소자의 테스트 방법 |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
JP5235960B2 (ja) * | 2010-09-10 | 2013-07-10 | 株式会社東芝 | 電力用半導体装置及びその製造方法 |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN102315274B (zh) * | 2011-10-15 | 2013-01-30 | 东南大学 | 超结纵向双扩散金属氧化物场效应晶体管终端结构 |
WO2013132568A1 (ja) * | 2012-03-05 | 2013-09-12 | 三菱電機株式会社 | 半導体装置 |
US8487372B1 (en) * | 2012-06-29 | 2013-07-16 | Force Mos Technology Co., Ltd. | Trench MOSFET layout with trenched floating gates and trenched channel stop gates in termination |
JP5943819B2 (ja) * | 2012-11-30 | 2016-07-05 | 三菱電機株式会社 | 半導体素子、半導体装置 |
JP6065555B2 (ja) * | 2012-12-04 | 2017-01-25 | 株式会社デンソー | 半導体装置 |
US9385183B2 (en) * | 2012-12-06 | 2016-07-05 | Mitsubishi Electric Corporation | Semiconductor device |
TWI469341B (zh) * | 2012-12-20 | 2015-01-11 | Ind Tech Res Inst | 碳化矽溝槽式蕭基能障元件 |
US9515137B2 (en) * | 2013-02-21 | 2016-12-06 | Infineon Technologies Austria Ag | Super junction semiconductor device with a nominal breakdown voltage in a cell area |
KR101932776B1 (ko) | 2013-09-17 | 2018-12-27 | 매그나칩 반도체 유한회사 | 초접합 반도체 소자 |
US9406543B2 (en) | 2013-12-10 | 2016-08-02 | Samsung Electronics Co., Ltd. | Semiconductor power devices and methods of manufacturing the same |
CN104810285A (zh) * | 2014-01-23 | 2015-07-29 | 北大方正集团有限公司 | 一种平面vdmos环区制造方法和系统 |
US9484404B2 (en) * | 2014-01-29 | 2016-11-01 | Stmicroelectronics S.R.L. | Electronic device of vertical MOS type with termination trenches having variable depth |
CN105940495B (zh) | 2014-01-29 | 2019-11-08 | 三菱电机株式会社 | 电力用半导体装置 |
DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
DE102015202121B4 (de) | 2015-02-06 | 2017-09-14 | Infineon Technologies Ag | SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser |
JP6523997B2 (ja) | 2016-03-14 | 2019-06-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP6583169B2 (ja) * | 2016-07-19 | 2019-10-02 | 株式会社豊田自動織機 | トレンチゲート型半導体装置 |
TWI648840B (zh) * | 2017-05-04 | 2019-01-21 | Leadtrend Technology Corporation | 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法 |
CN108878420B (zh) * | 2017-05-15 | 2020-08-14 | 通嘉科技股份有限公司 | 具有单脉冲雪崩能量的高压半导体元件与其制作方法 |
JP6407354B2 (ja) * | 2017-05-22 | 2018-10-17 | 三菱電機株式会社 | 電力用半導体装置 |
CN108054101B (zh) * | 2017-12-29 | 2020-10-27 | 重庆中科渝芯电子有限公司 | 一种耗尽型vdmos的制造方法 |
JP6730394B2 (ja) * | 2018-09-25 | 2020-07-29 | 株式会社東芝 | 半導体装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA667423A (en) | 1963-07-23 | Northern Electric Company Limited | Semiconductor device and method of manufacture | |
CA941074A (en) | 1964-04-16 | 1974-01-29 | Northern Electric Company Limited | Semiconductor devices with field electrodes |
US4300150A (en) * | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
US4468686A (en) | 1981-11-13 | 1984-08-28 | Intersil, Inc. | Field terminating structure |
DE3220250A1 (de) | 1982-05-28 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit planarstruktur |
GB2131603B (en) | 1982-12-03 | 1985-12-18 | Philips Electronic Associated | Semiconductor devices |
NL8401983A (nl) | 1984-06-22 | 1986-01-16 | Philips Nv | Halfgeleiderinrichting met verhoogde doorslagspanning. |
US4609929A (en) * | 1984-12-21 | 1986-09-02 | North American Philips Corporation | Conductivity-enhanced combined lateral MOS/bipolar transistor |
FR2581252B1 (fr) * | 1985-04-26 | 1988-06-10 | Radiotechnique Compelec | Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation |
JPH01272152A (ja) | 1988-04-25 | 1989-10-31 | Matsushita Electric Works Ltd | ガードリングを有する半導体素子 |
JPH07105485B2 (ja) | 1988-11-22 | 1995-11-13 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5032878A (en) * | 1990-01-02 | 1991-07-16 | Motorola, Inc. | High voltage planar edge termination using a punch-through retarding implant |
TW218424B (ja) * | 1992-05-21 | 1994-01-01 | Philips Nv | |
BE1007657A3 (nl) * | 1993-10-14 | 1995-09-05 | Philips Electronics Nv | Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode. |
DE4410354C2 (de) * | 1994-03-25 | 1996-02-15 | Semikron Elektronik Gmbh | Leistungshalbleiterbauelement |
US5521105A (en) * | 1994-08-12 | 1996-05-28 | United Microelectronics Corporation | Method of forming counter-doped island in power MOSFET |
JP3277075B2 (ja) | 1994-09-07 | 2002-04-22 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
JPH0878661A (ja) * | 1994-09-08 | 1996-03-22 | Meidensha Corp | 電力用半導体素子 |
US5969400A (en) * | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
DE69616013T2 (de) * | 1995-07-19 | 2002-06-06 | Koninkl Philips Electronics Nv | Halbleiteranordnung vom hochspannungs-ldmos-typ |
DE19604043C2 (de) * | 1996-02-05 | 2001-11-29 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
DE19725091B4 (de) * | 1997-06-13 | 2004-09-02 | Robert Bosch Gmbh | Laterales Transistorbauelement und Verfahren zu seiner Herstellung |
DE19730328C1 (de) * | 1997-07-15 | 1998-12-03 | Siemens Ag | Hochspannungsfeste Randstruktur für Halbleiterbauelemente |
US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
-
1998
- 1998-11-02 JP JP2000519469A patent/JP3628613B2/ja not_active Expired - Lifetime
- 1998-11-02 WO PCT/DE1998/003197 patent/WO1999023703A1/de active Application Filing
- 1998-11-02 US US09/530,553 patent/US6870201B1/en not_active Expired - Lifetime
- 1998-11-02 EP EP98962198A patent/EP1029358A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
JP2001522145A (ja) | 2001-11-13 |
US6870201B1 (en) | 2005-03-22 |
EP1029358A1 (de) | 2000-08-23 |
WO1999023703A1 (de) | 1999-05-14 |
WO1999023703A9 (de) | 1999-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628613B2 (ja) | 半導体構成素子のための耐高圧縁部構造 | |
US6835993B2 (en) | Bidirectional shallow trench superjunction device with resurf region | |
EP1145326B1 (en) | Cellular trench-gate field-effect transistors | |
US6828195B2 (en) | Method of manufacturing a trench transistor having a heavy body region | |
TWI464883B (zh) | 形成具深溝式電荷補償區域之半導體裝置之方法 | |
US9484451B2 (en) | MOSFET active area and edge termination area charge balance | |
US8598623B2 (en) | Nanotube semiconductor devices and nanotube termination structures | |
US5949124A (en) | Edge termination structure | |
US6825105B2 (en) | Manufacture of semiconductor devices with Schottky barriers | |
US20110127606A1 (en) | Lateral super junction device with high substrate-drain breakdwon and built-in avalanche clamp diode | |
JP4813762B2 (ja) | 半導体装置及びその製造方法 | |
US7790520B2 (en) | Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device | |
JP2004514293A (ja) | トレンチゲート電界効果トランジスタ及びその製法 | |
WO2003046997A1 (en) | Trench mosfet device with improved on-resistance | |
JP2000101082A (ja) | 半導体構成素子用の縁構造及びドリフト領域体及び半導体構成素子用の縁構造及びドリフト領域体の製造方法 | |
EP1208590A1 (en) | Manufacture of semiconductor material and devices using that material | |
KR20050042022A (ko) | 개선된 드레인 접점을 가진 트렌치 dmos 디바이스 | |
EP1145325A2 (en) | Trench-gate field-effect transistors and their manufacture | |
KR20040008252A (ko) | 깊은 주입 접합부를 구비한 파워 mosfet | |
US20220069073A1 (en) | Integrated circuit system with super junction transistor mechanism and method of manufacture thereof | |
US20240136411A1 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
TWI472029B (zh) | 垂直電容耗盡型功率裝置 | |
US20230098462A1 (en) | Transistor device and method for producing a transistor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |