KR20150076814A - 전력 반도체 소자 - Google Patents

전력 반도체 소자 Download PDF

Info

Publication number
KR20150076814A
KR20150076814A KR1020130165427A KR20130165427A KR20150076814A KR 20150076814 A KR20150076814 A KR 20150076814A KR 1020130165427 A KR1020130165427 A KR 1020130165427A KR 20130165427 A KR20130165427 A KR 20130165427A KR 20150076814 A KR20150076814 A KR 20150076814A
Authority
KR
South Korea
Prior art keywords
region
trench
active region
semiconductor device
power semiconductor
Prior art date
Application number
KR1020130165427A
Other languages
English (en)
Inventor
박재훈
성재규
송인혁
엄기주
서동수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130165427A priority Critical patent/KR20150076814A/ko
Priority to US14/273,164 priority patent/US20150187877A1/en
Publication of KR20150076814A publication Critical patent/KR20150076814A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 개시는 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역; 상기 활성 영역의 주변에 형성되는 단부 영역; 상기 활성 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제1 트랜치; 및 상기 단부 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제2 트랜치;를 포함하는 전력 반도체 소자에 관한 것이다.

Description

전력 반도체 소자{Power semiconductor device}
본 개시는 전력 반도체 소자 및 그의 제조 방법에 관한 것이다.
절연 게이트 바이폴라 트랜지스터(IGBT; Insulated Gate Bipolar Transistor)란 게이트를 MOS(Metal Oxide semiconductor)를 이용하여 제작하고, 후면에 p 형의 콜랙터층을 형성시킴으로써 바이폴라(bipolar)를 갖는 트랜지스터를 의미한다.
종래 전력용 MOSFET(Metal Oxide semiconductor Field Effect Transistor)이 개발된 이후, MOSFET은 고속의 스위칭 특성이 요구되는 영역에서 사용되어 왔다.
하지만, MOSFET은 구조적 한계로 인해 높은 전압이 요구되는 영역에서는 바이폴라 트랜지스터(bipolar transistor), 싸이리스터(thyristor), GTO(Gate Turn-off Thyristors) 등이 사용되어 왔었다.
IGBT는 낮은 순방향 손실과 빠른 스위칭 스피드를 특징으로 하여, 기존의 싸이리스터(thyristor), 바이폴라 트랜지스터(bipolar transistor), MOSFET(Metal Oxide semiconductor Field Effect Transistor) 등으로는 실현이 불가능하였던 분야를 대상으로 적용이 확대되어 가고 있는 추세이다.
IGBT의 동작 원리를 살펴보면, IGBT 소자가 온(on)된 경우에 양극(anode)에 음극(cathode)보다 높은 전압이 인가되고, 게이트 전극에 소자의 문턱 전압보다 높은 전압이 인가되면, 상기 게이트 전극의 하단에 위치하는 p형의 바디 영역의 표면의 극성이 역전되어 n형의 채널(channel)이 형성된다.
채널(channel)을 통해 드리프트(drift) 영역으로 주입된 전자 전류는 바이폴라 트랜지스터(bipolar transistor)의 베이스(base) 전류와 마찬가지로 IGBT 소자의 하부에 위치하는 고농도의 p형의 콜랙터층으로부터 정공(hole) 전류의 주입을 유도한다.
이러한 소수 캐리어(carrier)의 고농도 주입으로 인해 드리프트(drift) 영역에서의 전도도가 수십에서 수 백배 증가하는 전도도 변조(conductivity modulation)가 발생하게 된다.
MOSFET과 달리 전도도 변조로 인하여 드리프트 영역에서의 저항 성분이 매우 작아지므로, 매우 큰 고압에서의 응용이 가능하다.
음극으로 흐르는 전류는 채널을 통해 흐르는 전자 전류와 p형의 바디와 n형의 드리프트 영역의 접합을 통해 흐르는 정공 전류로 나누어진다.
IGBT는 기판의 구조상 양극과 음극 간의 pnp 구조이므로 MOSFET과 달리 다이오드(diode)가 내장되어 있지 않으므로 별도의 다이오드를 역 병렬로 연결해주어야 한다.
이러한 IGBT는 크게 내압(blocking voltage) 유지, 도통 손실의 감소 및 스위칭 속도의 증가를 주요 특성으로 한다.
종래에는 IGBT에 요구되는 전압의 크기가 증가하는 추세이며, 이와 함께 소자의 내구성이 높아질 것이 요구된다.
특히, 전도도 변조 현상(Conductivity modulation)을 극대화하기 위하여, 채널의 하부에 정공 축적 영역을 형성시킬 수 있다.
IGBT의 도통 손실 개선을 위해 삽입된 정공 축적 층은 전류 밀도 향상에 큰 기여를 하지만, 전력 반도체 소자의 활성 영역과 단부 영역의 경계에 위치하는 p형 바디 영역의 p형의 불순물의 유효한 효과를 감소시키게 된다.
따라서 전력 반도체 소자의 활성 영역과 단부 영역의 경계에서 내압(BV;Breakdown Voltage)가 감소될 수 있다.
하기의 선행기술문헌의 특허문헌 1에 기재된 발명은 접합 구조를 갖는 반도체 장치에 관한 발명으로써, 셀 영역의 내전압보다 높은 내전압을 갖는 주변 영역을 개시하고 있다.
한국 공개특허공보 제2006-0066655호
본 발명은 단부 영역의 내압을 향상시킨 전력 반도체 소자를 제공하고자 한다.
본 개시의 일 실시 예에 따른 전력 반도체 소자는 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역; 상기 활성 영역의 주변에 형성되는 단부 영역; 상기 활성 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제1 트랜치; 및 상기 단부 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제2 트랜치;를 포함할 수 있다.
일 실시 예에 있어서, 상기 제2 트랜치는 상기 활성 영역을 둘러싸도록 형성될 수 있다.
일 실시 예는 상기 제2 트랜치의 하부에 형성되어, 상기 제2 트랜치의 주위에 형성되는 p형의 전계 제한 링;을 더 포함할 수 있다.
일 실시 예에 있어서, 상기 제2 트랜치는 상기 제1 트랜치의 보다 더 깊게 형성될 수 있다.
일 실시 예는 상기 활성 영역의 상부에 형성되는 에미터 전극;을 더 포함하고, 상기 제2 트랜치는 상기 에미터 전극과 동전위를 가질 수 있다.
본 개시의 다른 실시 예에 따른 전력 반도체 소자는 온-동작시에 형성되는 채널을 통해 전류가 흐르는 활성 영역; 상기 활성 영역의 주변에 형성되는 단부 영역; 상기 활성 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 복수의 제1 트랜치; 상기 활성 영역에 형성되며, 상기 채널의 하부에 형성되는 제1 도전형의 정공 축적 영역; 및 상기 단부 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제2 트랜치;를 포함할 수 있다.
다른 실시 예에 있어서, 상기 제2 트랜치는 상기 활성 영역을 둘러싸도록 형성될 수 있다.
다른 실시 예는 상기 제2 트랜치의 하부에 형성되어, 상기 제2 트랜치의 주위에 형성되는 p형의 전계 제한 링;을 더 포함할 수 있다.
다른 실시 예에 있어서, 상기 제2 트랜치는 상기 제1 트랜치의 보다 더 깊게 형성될 수 있다.
다른 실시 예는 상기 활성 영역의 상부에 형성되는 에미터 전극;을 더 포함하고, 상기 제2 트랜치는 상기 에미터 전극과 동전위를 가질 수 있다.
다른 실시 예는 상기 활성 영역과 상기 단부 영역의 사이에 위치하는 중간 영역을 더 포함하고, 상기 중간 영역에 형성되는 깊은 바디 영역을 더 포함할 수 있다.
다른 실시 예에 있어서, 상기 깊은 바디 영역은 상기 정공 축적 영역의 일부를 덮도록 형성될 수 있다.
본 개시의 일 실시 예에 따른 전력 반도체 소자는 단부 영역에 제2 트랜치를 형성함으로써, 단부 영역의 내압을 높일 수 있다.
또한, 본 개시의 일 실시 예에 따른 전력 반도체 소자는 블로킹 모드(Blocking mode)에서 에미터 전극과 상기 제2 트랜치 내부의 도전성 물질이 동 전위를 가지기 때문에, 상기 제2 트랜치 하단부의 전계를 확장시켜 단부 영역의 내압을 높일 수 있다.
나아가 본 개시의 일 실시 예에 따른 전력 반도체 소자는 제2 트랜치의 하단부에 전계 제한 링을 형성시킴으로써, 제2 트랜치의 하단부에 전계가 집중되어 내압이 감소되는 것을 막을 수 있다.
도 1은 본 개시의 일 실시 예에 따른 전력 반도체 소자의 일부의 개략적인 평면도를 도시한 것이다.
도 2 내지 4는 도 1의 A-A`의 개략적인 단면도를 도시한 것으로서, 본 개시의 전력 반도체 소자의 다양한 실시예를 나타낸 것이다.
도 5 내지 7은 도 1의 A-A`의 개략적인 단면도를 도시한 것으로서, 정공 축적 영역을 더 포함하는 본 개시의 다른 실시 예에 따른 전력 반도체 소자의 다양한 실시예를 나타낸 것이다.
후술하는 본 개시에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다.
이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다.
본 개시의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다.
예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다.
또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.
따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 개시의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.
도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자가 본 개시의 실시 예들을 용이하게 실시할 수 있도록 하기 위하여, 본 개시의 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
전력용 스위치는 전력용 MOSFET, IGBT, 여러 형태의 싸이리스터 및 이와 유사한 것들 중 어느 하나에 의해 구현될 수 있다. 여기에 개시된 신규한 기술들 대부분은 IGBT를 기준으로 설명된다. 그러나 여기에서 개시된 여러 실시예들이 IGBT로 한정되는 것은 아니며, 예컨대 IGBT 외에도, 전력용 MOSFET와 여러 종류의 싸이리스터를 포함하는 다른 형태의 전력용 스위치 기술에도 대부분 적용될 수 있다. 더욱이, 본 개시의 여러 실시 예들은 특정 p형 및 n형 영역을 포함하는 것으로 묘사된다. 그러나 여기에서 개시되는 여러 영역의 도전형이 반대인 소자에 대해서도 동일하게 적용될 수 있다는 것은 당연하다.
또한, 여기서 사용되는 n형, p형은 제1 도전형 또는 제2 도전형이라고 정의될 수 있다. 한편, 제1 도전형, 제2 도전형은 상이한 도전형을 의미한다.
또한, 일반적으로, '+'는 고농도로 도핑된 상태를 의미하고, '-'는 저농도로 도핑된 상태를 의미한다.
이하에서 명확한 설명을 위하여, 제1 도전형은 n형, 제2 도전형을 p형으로 표시하도록 하지만, 이에 제한되는 것은 아니다.
도 1은 본 개시의 일 실시 예에 따른 전력 반도체 소자(100)의 개략적인 평면도를 도시한 것며, 도 2는 도 1의 A-A`의 개략적인 단면도를 도시한 것이다.
도 1 및 도 2를 참조하여, 본 개시의 일 실시 예에 따른 전력 반도체 소자(100)의 구조에 대해 설명하도록 한다.
본 개시의 일 실시 예에 따른 전력 반도체 소자(100)는 크게 온(on)-동작 시에 전류가 흐르는 활성 영역(A)과 상기 활성 영역(A)의 주위에 형성되어 내압을 지지하는 단부 영역(T)로 구성된다.
상기 활성 영역(A)과 상기 단부 영역(T)의 사이에는 중간 영역(I)이 위치할 수 있다.
먼저, 활성 영역(A)의 구조에 대해서 살펴보도록 한다.
상기 활성 영역(A)은 드리프트 영역(110), 바디 영역(120), 에미터 영역(130) 및 콜랙터 영역(150)으로 구성될 수 있다.
상기 드리프트 영역(110)은 n형의 불순물을 저농도로 주입하여 형성될 수 있다.
따라서 상기 드리프트 영역(110)은 소자의 내압을 유지하기 위해 비교적 두꺼운 두께를 가지게 된다.
상기 드리프트 영역(110)은 하부에 버퍼 영역(111)을 더 포함할 수 있다.
상기 버퍼 영역(111)은 n형의 불순물을 상기 드리프트 영역(110)의 후면에 주입하여 형성시킬 수 있다.
상기 버퍼 영역(111)은 소자의 공핍 영역이 확장될 때, 이를 저지하는 역할을 함으로써 소자의 내압을 유지하는 것에 도움을 준다.
따라서 상기 버퍼 영역(111)이 형성되는 경우에는 상기 드리프트 영역(110)의 두께를 얇게 할 수 있어, 전력 반도체 소자의 소형화를 가능케 할 수 있다.
상기 드리프트 영역(110)은 상부에 p형의 불순물을 주입하여 바디 영역(120)을 형성할 수 있다.
상기 바디 영역(120)은 p형의 도전형을 가짐으로써 상기 드리프트 영역(110)과 pn 접합을 형성하게 된다.
상기 바디 영역(120)의 상면 내측에는 n형의 불순물을 고농도로 주입하여 에미터 영역(130)을 형성할 수 있다.
상기 에미터 영역(130)으로부터 상기 바디 영역(120)을 관통하여 상기 드리프트 영역(110)까지 제1 트랜치(140)가 형성될 수 있다.
즉, 상기 제1 트랜치(140)는 상기 에미터 영역(130)으로부터 상기 드리프트 영역(110)의 일부까지 관입하도록 형성될 수 있다.
상기 제1 트랜치(140)는 일 방향으로 길게 형성될 수 있으며, 길게 형성된 방향에 수직한 방향으로 일정한 간격을 가지며 배열될 수 있다.
상기 제1 트랜치(140)는 상기 드리프트 영역(110), 상기 바디 영역(120) 및 상기 에미터 영역(130)과 접하는 부분에 게이트 절연층(141)이 형성될 수 있다.
상기 게이트 절연층(141)은 실리콘 옥사이드(SiO2)일 수 있으나, 이에 제한되는 것은 아니다.
상기 트랜치(140)의 내부에는 도전성 물질(142)이 충전될 수 있다.
상기 도전성 물질(142)은 폴리 실리콘(Poly-Si) 또는 금속일 수 있으나, 이에 제한되는 것 아니다.
상기 도전성 물질(142)은 게이트 전극(미도시)와 전기적으로 연결되어, 본 발명의 일 실시 예에 따른 전력 반도체 소자(100)의 동작을 제어하게 된다.
상기 도전성 물질(142)에 양의 전압이 인가되는 경우, 상기 바디 영역(120)에 채널이 형성된다.
구체적으로, 상기 도전성 물질(142)에 양의 전압이 인가되는 경우, 상기 바디 영역(120)에 존재하는 전자가 상기 트랜치 게이트(140) 쪽으로 끌려오게 되는데, 전자가 상기 트랜치 게이트(140)에 모여서 채널이 형성되는 것이다.
즉, pn 접합으로 인해 전자와 정공이 재결합(recombination)되어 캐리어가 없는 공핍 영역에 상기 트랜치 게이트(140)가 전자를 끌어당겨 채널(C)이 형성됨으로써 전류가 흐를 수 있게 된다.
상기 드리프트 영역(110)의 하부 또는 상기 버퍼 영역(111)의 하부에는 p형의 불순물을 주입하여 콜랙터 영역(150)을 형성시킬 수 있다.
전력 반도체 소자가 IGBT인 경우, 상기 콜랙터 영역(160)은 전력 반도체 소자에 정공을 제공할 수 있다.
소수 캐리어(carrier)인 정공의 고농도 주입으로 인해 드리프트 영역에서의 전도도가 수십에서 수백 배 증가하는 전도도 변조(conductivity modulation)가 발생하게 된다.
전력 반도체 소자가 MOSFET인 경우에는 상기 콜랙터 영역(150)은 n형의 도전형을 가질 수 있다.
상기 에미터 영역(130) 및 상기 바디 영역(120)의 노출된 상면에는 에미터 금속층(160)이 형성될 수 있으며, 상기 콜랙터 영역(150)의 하면에는 콜랙터 금속층(170)이 형성될 수 있다.
중간 영역(I)의 구조에 대해서 설명하도록 한다.
상기 중간 영역(I)에는 바디 영역(120)보다 깊도록 제2 도전형의 깊은 바디 영역(121)이 형성될 수 있다.
상기 깊은 바디 영역(121)의 상부의 일부는 절연층이 개구되어 에미터 금속층(160)과 전기적으로 연결될 수 있다.
따라서, 전력 반도체 소자(100)가 오프 동작 시에 상기 활성 영역(A)으로 다 빠져나가지 못한 정공을 상기 깊은 바디 영역(121)의 상부를 통하여 빠져나가게 할 수 있다.
또한 상기 깊은 바디 영역(121)은 상기 에미터 금속층(160)과 전기적으로 연결되어 있기 때문에, 전계 확장을 시키는 역할을 수행할 수 있다.
그러므로 상기 깊은 바디 영역(121)이 형성됨에 따라 래치-업(Latch-up)이 발생할 가능성을 낮춰 소자의 신뢰성을 향상시킬 수 있다.
다음으로 단부 영역(T)의 구조에 대해서 설명하도록 한다.
상기 단부 영역(T)은 제2 트랜치(180)가 형성될 수 있다.
상기 제2 트랜치(180)의 적어도 일부는 상기 중간 영역(I)의 깊은 바디 영역(121)의 일부에 형성될 수도 있다.
도 1에서 보는 바와 같이, 상기 제2 트랜치(180)는 상기 활성 영역(A)을 둘러싸도록 형성될 수 있다.
상기 제2 트랜치(180)의 표면에는 게이트 절연층(181)이 형성될 수 있으며, 내부에는 도전성 물질(182)이 충전될 수 있다.
상기 제2 트랜치(180)는 상기 에미터 금속층(160)과 전기적으로 연결되어, 상기 에미터 금속층(160)과 동전위를 가질 수 있다.
예를 들어, 전력 반도체 소자(100)가 블로킹 모드(blocking mode)로 작동하는 경우, 상기 제2 트랜치(180)는 에미터 금속층(160)에 연결되어 있으므로, 기준 준위인 0V를 가지게 된다.
따라서 블로킹 모드(blocking mode)에서, 상기 제2 트랜치(180)의 하부의 전계를 확장시키게 되어 전력 반도체 소자의 내압을 향상시킬 수 있다.
따라서 본 개시의 일 실시 예에 따른 전력 반도체 소자는 종래의 기술에 대비하여 단부 영역의 면적을 줄여 칩의 소형화에 기여할 수 있다.
또한, 종래와 달리 전계 확장을 위해 단부 영역의 상부에 금속 재질의 필드 플래이트 또는 다결정 실리콘의 필드 플레이트가 필요 없기 때문에 전력 반도체 소자가 이로 인한 전계의 영향을 받지 않을 수 있어, 신뢰성이 향상될 수 있다.
단부 영역(T)의 최외부에는 n+의 필드 스탑 영역(190)이 형성될 수 있다.
상기 필드 스탑 영역(190)은 전계가 전력 반도체 소자(100)의 측면으로 빠져나가는 것을 방지하는 역할을 수행할 수 있다.
도 3은 상기 제2 트랜치(180)의 주위에 형성되는 전계 제한 링(122)를 더 포함하는 전력 반도체 소자(100)의 단면도를 개략적으로 도시한 것이다.
앞에서 설명한 것과 동일한 구성 요소에 대해서는 설명을 생략하도록 한다.
단부 영역(T)에 형성되는 상기 제2 트랜치(180)의 주위의 적어도 일부에는 전계 제한 링(122)이 형성될 수 있다.
예를 들어, 상기 제2 트랜치(180)의 하부에 상기 p형의 전계 제한 링(122)이 형성될 수 있다.
일반적으로 트랜치를 식각하여 제작하는 경우, 트랜치 하단부의 형상으로 인해 전계가 집중될 수 있다.
전계가 집중되는 경우, 전력 반도체 소자(100)의 내압이 급격하게 감소하므로, 본 개시의 일 실시 예에 따른 전력 반도체 소자(100)는 상기 제2 트랜치(180)의 하단부에 전계 제한 링(122)을 형성하여 전계가 집중되는 것을 막을 수 있다.
따라서 전력 반도체 소자(100)의 내압을 향상시킬 수 있다.
도 4는 상기 제2 트랜치(180)가 상기 제1 트랜치(140)보다 깊게 형성된 전력 반도체 소자(100)의 개략적인 단면도를 도시한 것이다.
상기 제2 트랜치(180)가 상기 제1 트랜치(140)보다 깊게 형성되기 때문에, 전계가 수평 방향 뿐만 아니라 수직 방향으로도 확장될 수 있도록 할 수 있다.
종래의 전력 반도체 소자와 같이 p형의 가드 링만을 사용하는 경우, p형의 불순물이 주입될 수 있는 깊이의 한계와 농도의 한계로 인해 수평 방향으로 전계가 확장되기 어렵다는 단점이 있었다.
하지만 본 개시의 일 실시 예에 따른 전력 반도체 소자(100)는 트랜치를 식각하여 전계의 확장을 조절할 수 있기 때문에, 종래의 전력 반도체 소자와 달리 깊이 방향으로 전계를 확장시킬 수 있다.
전력 반도체 소자의 필요한 내압 조건에 따라, 단부 영역(T)를 구성하는 복수개의 제2 트랜치(180)의 간격은 동일하거나 상이할 수도 있다.
단부 영역(T)은 내압의 유지를 위해 필수적인 요소이지만, 전류가 직접적으로 흐르지 아니한다.
따라서 내압을 유지 또는 향상시키며, 단부 영역(T)을 최소화시키는 경우에 전력 반도체 소자의 소형화 또는 고전류화가 가능해질 수 있다.
본 개시의 일 실시 예에 따른 전력 반도체 소자(100)는 제2 트랜치(180)의 깊이를 제1 트랜치(140)에 비해 깊게 형성함으로써, 전계가 깊이 방향으로 확장하도록 조절이 가능하기 때문에 종래에 비해서 단부 영역의 폭을 줄일 수 있다.
도 5는 정공 축적 영역(212)를 포함하는 전력 반도체 소자(200)의 개략적인 단면도를 도시한 것이다.
도 5를 참조하면, 본 개시의 다른 실시 예에 따른 전력 반도체 소자(200)는 활성 영역(A)에 형성되며, 채널의 하부에 형성되는 정공 축적 영역(212)을 더 포함할 수 있다.
상기 정공 축적 영역(212)은 상기 드리프트 영역(210)의 불순물 농도보다 높은 불순물 농도를 가질 수 있다.
예를 들어, 상기 정공 축적 영역(212)은 n+의 불순물을 주입하여 형성될 수 있다.
상기 정공 축적 영역(212)이 n+의 불순물을 주입하여 형성되기 때문에, 콜랙터 영역(250)에서 주입된 정공이 상기 정공 축적 영역(212)의 하부에 축적된다.
따라서 전도도 변조 현상(conductivity modulation)이 극대화되어 전력 반도체 소자의 온 전압이 낮아지게 된다.
상기 정공 축적 영역(212)이 n+의 불순물을 주입하여 형성되기 때문에, 종래와 같이 p형 가드링만으로 내압을 유지하는 경우, 가드링의 상대적인 효과가 감소하게 되어 내압이 떨어지게 된다.
하지만 본 개시의 일 실시 예에 따른 전력 반도체 소자는 제2 트랜치(280)를 이용하여 내압을 유지하기 때문에, 상기 정공 축적 영역(212)이 형성된 경우에도 내압이 떨어지는 것을 방지할 수 있고, 높은 내압을 유지할 수 있다.
상술한 바와 같이 상기 활성 영역(A)과 상기 단부 영역(T)의 사이에 위치하는 중간 영역(I)을 더 포함하고, 상기 중간 영역(I)에 형성되는 깊은 바디 영역(221)을 더 포함할 수 있다.
상기 깊은 바디 영역(221)은 상기 정공 축적 영역(212)의 일부를 덮도록 형성될 수 있다.
즉, 상기 정공 축적 영역(212)이 형성되었을 때, 상기 중간 영역(I)에서 상기 정공 축적 영역(212)이 상기 드리프트 영역(210)과 직접 접하는 경우, 해당 부분에 전계가 집중될 수 있다.
특히, 상기 정공 축적 영역(212)이 상기 드리프트 영역(210)과 직접 접하는 경우, 상기 제1 트랜치(240) 중 상기 중간 영역(I)과 접하는 곳에 형성된 제1 트랜치의 하단부에 전계가 집중되어 내압이 떨어질 수 있다.
따라서 상기 중간 영역(I)과 접하는 곳에 형성된 제1 트랜치(140)의 하단부의 적어도 일부를 상기 깊은 바디 영역(221)이 덮도록 형성되어, 내압을 향상시킬 수 있다.
도 6은 상기 제2 트랜치(280)의 주위에 형성되는 전계 제한 링(222)를 더 포함하는 전력 반도체 소자(200)의 단면도를 개략적으로 도시한 것이다.
단부 영역(T)에 형성되는 상기 제2 트랜치(220)의 주위의 적어도 일부에는 전계 제한 링(222)이 형성될 수 있다.
예를 들어, 상기 제2 트랜치(280)의 하부에 상기 p형의 전계 제한 링(222)이 형성될 수 있다.
일반적으로 트랜치를 식각하여 제작하는 경우, 트랜치 하단부의 형상으로 인해 전계가 집중될 수 있다.
전계가 집중되는 경우, 전력 반도체 소자(200)의 내압이 급격하게 감소하므로, 본 개시의 일 실시 예에 따른 전력 반도체 소자(200)는 상기 제2 트랜치(280)의 하단부에 전계 제한 링(222)을 형성하여 전계가 집중되는 것을 막을 수 있다.
따라서 전력 반도체 소자(200)의 내압을 향상시킬 수 있다.
도 6는 상기 제2 트랜치(280)가 상기 제1 트랜치(240)보다 깊게 형성된 전력 반도체 소자(200)의 개략적인 단면도를 도시한 것이다.
상기 제2 트랜치(280)가 상기 제1 트랜치(240)보다 깊게 형성되기 때문에, 전계가 수평 방향뿐만 아니라 수직 방향으로도 확장될 수 있도록 할 수 있다.
종래의 전력 반도체 소자와 같이 p형의 가드 링만을 사용하는 경우, p형의 불순물이 주입될 수 있는 깊이의 한계와 농도의 한계로 인해 수평 방향으로 전계가 확장되기 어렵다는 단점이 있었다.
하지만 본 개시의 일 실시 예에 따른 전력 반도체 소자(200)는 트랜치를 식각하여 전계의 확장을 조절할 수 있기 때문에, 종래의 전력 반도체 소자와 달리 깊이 방향으로 전계를 확장시킬 수 있다.
단부 영역(T)은 내압의 유지를 위해 필수적인 요소이지만, 전류가 직접적으로 흐르지 아니한다.
따라서 내압을 유지 또는 향상시키며, 단부 영역(T)을 최소화시키는 경우에 전력 반도체 소자의 소형화 또는 고전류화가 가능해질 수 있다.
본 개시의 일 실시 예에 따른 전력 반도체 소자(200)는 제2 트랜치(280)의 깊이를 제1 트랜치(240)에 비해 깊게 형성함으로써, 전계가 깊이 방향으로 확장하도록 조절이 가능하기 때문에 종래에 비해서 단부 영역의 폭을 줄일 수 있다.
또한, 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
110: 드리프트 영역
120: 바디 영역
121: 깊은 바디 영역
122: 전계 제한 링
130: 에미터 영역
140: 제1 트랜치
150: 콜랙터 영역
160: 에미터 금속층
170: 콜랙터 금속층
180: 제2 트랜치

Claims (12)

  1. 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역;
    상기 활성 영역의 주변에 형성되는 단부 영역;
    상기 활성 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제1 트랜치; 및
    상기 단부 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제2 트랜치;를 포함하는 전력 반도체 소자.
  2. 제1항에 있어서,
    상기 제2 트랜치는 상기 활성 영역을 둘러싸도록 형성되는 전력 반도체 소자.
  3. 제1항에 있어서,
    상기 제2 트랜치의 하부에 형성되어, 상기 제2 트랜치의 주위에 형성되는 p형의 전계 제한 링;을 더 포함하는 전력 반도체 소자.
  4. 제1항에 있어서,
    상기 제2 트랜치는 상기 제1 트랜치의 보다 더 깊게 형성되는 전력 반도체 소자.
  5. 제1항에 있어서,
    상기 활성 영역의 상부에 형성되는 에미터 전극;을 더 포함하고,
    상기 제2 트랜치는 상기 에미터 전극과 동전위를 가지는 전력 반도체 소자.
  6. 온-동작시에 형성되는 채널을 통해 전류가 흐르는 활성 영역;
    상기 활성 영역의 주변에 형성되는 단부 영역;
    상기 활성 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 복수의 제1 트랜치;
    상기 활성 영역에 형성되며, 상기 채널의 하부에 형성되는 제1 도전형의 정공 축적 영역; 및
    상기 단부 영역에 형성되며, 표면에 형성되는 절연층과 내부에 충전되는 도전성 물질을 포함하는 복수의 제2 트랜치;를 포함하는 전력 반도체 소자.
  7. 제6항에 있어서,
    상기 제2 트랜치는 상기 활성 영역을 둘러싸도록 형성되는 전력 반도체 소자.
  8. 제6항에 있어서,
    상기 제2 트랜치의 하부에 형성되어, 상기 제2 트랜치의 주위에 형성되는 p형의 전계 제한 링;을 더 포함하는 전력 반도체 소자.
  9. 제6항에 있어서,
    상기 제2 트랜치는 상기 제1 트랜치의 보다 더 깊게 형성되는 전력 반도체 소자.
  10. 제6항에 있어서,
    상기 활성 영역의 상부에 형성되는 에미터 전극;을 더 포함하고,
    상기 제2 트랜치는 상기 에미터 전극과 동전위를 가지는 전력 반도체 소자.
  11. 제6항에 있어서,
    상기 활성 영역과 상기 단부 영역의 사이에 위치하는 중간 영역을 더 포함하고,
    상기 중간 영역에 형성되는 깊은 바디 영역을 더 포함하는 전력 반도체 소자.
  12. 제11항에 있어서,
    상기 깊은 바디 영역은 상기 정공 축적 영역의 일부를 덮도록 형성되는 전력 반도체 소자.
KR1020130165427A 2013-12-27 2013-12-27 전력 반도체 소자 KR20150076814A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130165427A KR20150076814A (ko) 2013-12-27 2013-12-27 전력 반도체 소자
US14/273,164 US20150187877A1 (en) 2013-12-27 2014-05-08 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165427A KR20150076814A (ko) 2013-12-27 2013-12-27 전력 반도체 소자

Publications (1)

Publication Number Publication Date
KR20150076814A true KR20150076814A (ko) 2015-07-07

Family

ID=53482784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165427A KR20150076814A (ko) 2013-12-27 2013-12-27 전력 반도체 소자

Country Status (2)

Country Link
US (1) US20150187877A1 (ko)
KR (1) KR20150076814A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015215024B4 (de) * 2015-08-06 2019-02-21 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
US11081554B2 (en) 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
CN108321187B (zh) * 2018-04-08 2024-05-10 无锡新洁能股份有限公司 一种带沟槽的终端结构
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
CN112802888A (zh) * 2019-10-28 2021-05-14 苏州东微半导体股份有限公司 半导体功率器件终端结构
CN112736123A (zh) * 2019-10-28 2021-04-30 苏州东微半导体股份有限公司 半导体功率器件终端结构
CN112750902B (zh) * 2021-02-05 2021-11-02 深圳吉华微特电子有限公司 一种高抗短路能力的沟槽栅igbt
JP2022149402A (ja) * 2021-03-25 2022-10-06 株式会社デンソー 半導体装置とその製造方法
CN115241065A (zh) * 2022-09-23 2022-10-25 淄博美林电子有限公司 一种集成双向tvs二极管功率器件芯片的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20150187877A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR20150076814A (ko) 전력 반도체 소자
WO2018164817A1 (en) Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
US9231581B2 (en) Method of operating a reverse conducting IGBT
US20190296134A1 (en) Semiconductor device
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR20140072729A (ko) 전력 반도체 소자 및 그 제조 방법
US9252212B2 (en) Power semiconductor device
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
KR20150069117A (ko) 전력 반도체 소자
US20150187922A1 (en) Power semiconductor device
KR101994728B1 (ko) 전력 반도체 소자
US20150144993A1 (en) Power semiconductor device
KR20150076768A (ko) 전력 반도체 소자
US20150187919A1 (en) Power semiconductor device
KR20150061973A (ko) 전력 반도체 소자
KR20150031668A (ko) 전력 반도체 소자
KR20150080945A (ko) 전력 반도체 소자
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
CN114420744A (zh) 一种利用自偏置mos钳位的具有晶闸管结构的igbt器件
US20150187921A1 (en) Power semiconductor device
KR20160004563A (ko) 전력 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application