JP2013093579A5 - - Google Patents

Claims (5)

1. 第１の濃度にて第１の導電型のバックグラウンドドーピングがされている基板を含んでなる半導体デバイス構造において、
   前記基板を貫通している、基板貫通バイアと、
   前記基板の第１の面に設けられ、第２の導電型の第１のドープ領域を有するデバイスと、
   前記基板貫通バイアの周りに設けられる第２のドープ領域とを備え、前記第２のドープ領域は前記第１の濃度よりも高い第２の濃度にて前記第１の導電型にドープされ、
   前記デバイスは前記基板貫通バイアに結合する横方向拡散ＭＯＳ（ＬＤＭＯＳ）トランジスタであり、前記ＬＤＭＯＳトランジスタは前記基板貫通バイアに結合する前記第１の導電型の本体接続を有し、前記第２のドープ領域は前記本体接続よりも深い深さまで延伸している、半導体デバイス構造。
2. 第１の濃度にて第１の導電型のバックグラウンドドーピングがされている基板を含んでなる半導体デバイス構造において、
   前記基板を貫通している、基板貫通バイアと、
   前記基板の第１の面に設けられ、第２の導電型の第１のドープ領域を有するデバイスと、
   前記基板貫通バイアの周りに設けられる第２のドープ領域とを備え、前記第２のドープ領域は前記第１の濃度よりも高い第２の濃度にて前記第１の導電型にドープされ、
   前記第１のドープ領域は前記基板の前記第１の面の下方の第１の深さまで延伸する、前記ＬＤＭＯＳトランジスタのドリフト領域を備え、前記第２のドープ領域は前記基板の前記第１の面の下方の第２の深さまで延伸し、前記第２の深さは前記第１の深さよりも大きく、前記第２の深さは前記第１の深さの１０倍以上である、半導体デバイス構造。
3. 第１の濃度にて第１の導電型のバックグラウンドドーピングがされている基板を含んでなる半導体デバイス構造において、
   前記基板を貫通している、基板貫通バイアと、
   前記基板の第１の面に設けられ、第２の導電型の第１のドープ領域を有するデバイスと、
   前記基板貫通バイアの周りに設けられる第２のドープ領域とを備え、前記第２のドープ領域は前記第１の濃度よりも高い第２の濃度にて前記第１の導電型にドープされ、前記第２の濃度は前記第１の濃度の１００００倍よりも高く、前記ＬＤＭＯＳトランジスタは、前記基板の前記第１の面の下方の第１の深さまで延伸するドリフト領域を備え、前記ドープ領域は前記基板の前記第１の面の下方の第２の深さまで延伸し、前記第２の深さは前記第１の深さよりも少なくとも５倍大きい、半導体デバイス構造。
4. 第１の面から第２の面まで貫通するバイアを有した半導体基板と、
   第１の面に設けられ、第１のドープ領域を有するデバイスと、
   前記バイアの周りに前記バイアに接触するように設けられた第２のドープ領域とを備えた半導体デバイス構造において、
   前記基板は第１の濃度のバックグラウンドドーピングレベルを有し、
   前記基板は第１の導電型を有し、
   前記第１のドープ領域は前記第２の導電型を有して前記基板の表面から第１の深さまで延伸しており、
   前記第２のドープ領域は前記基板から第２の深さまで延伸しており、
   前記第２の深さは前記第１の深さよりも大きく、
   前記第２のドープ領域は第２のドーピングレベルを有し、かつ、
   前記第２の濃度は前記第１の濃度よりも高い、半導体デバイス構造。
5. 第１の濃度にて第１の導電型をバックグラウンドドーピングしてなる半導体基板を用いた半導体デバイス構造の製造方法において、
   前記半導体基板の第１の面であって、前記第１の面の下方の第１の深さまで延びる第２の導電型の第１のドープ領域を有している、前記第１の面の上、及び内部にデバイスを形成する工程と、
   前記半導体基板の前記第１の面と第２の面の間に延びて前記基板を貫通する開口を形成する工程と、
   第２のドープ領域を形成する工程であって、前記第２のドープ領域は前記第１の深さよりも深く前記第１の面から延びる第２の深さまで前記開口の内部に設けられ、前記第１の濃度よりも高い第２の濃度を有し、かつ、前記第１の導電型を有している、前記第２のドープ領域を形成する工程と、
   前記開口に金属を充填する工程であって、前記金属は前記第２のドープ領域に接触している、前記開口に金属を充填する工程とを備える、半導体デバイス構造の製造方法。