JP2010258442A5 - 溝の形成方法、および電界効果トランジスタの製造方法 - Google Patents

Claims (7)

1. 窒化物系化合物半導体に溝を形成する方法であって、
   窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含むことを特徴とする溝の形成方法。
2. 窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
   基板上に高抵抗層を形成する高抵抗層形成工程と、
   前記高抵抗層上に、炭素濃度が１×１０ ^１８ ｃｍ ^−３ 以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下であるチャネル層を含む半導体動作層を形成する半導体動作層形成工程と、
   前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、
   前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
   前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
   前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
   を含み、
   前記リセス部形成工程は、請求項１に記載の溝の形成方法を用いてリセス部を形成することを特徴とする電界効果トランジスタの製造方法。
3. 前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが１０ｎｍ以上となる深さに当該リセス部を形成することを特徴とする請求項２に記載の電界効果トランジスタの製造方法。
4. 前記高抵抗層は、炭素濃度が１×１０ ^１８ ｃｍ ^−３ より大きいことを特徴とする請求項２または３に記載の電界効果トランジスタの製造方法。
5. 前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする請求項２または３に記載の電界効果トランジスタの製造方法。
6. 前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする請求項２〜５のいずれか一つに記載の電界効果トランジスタの製造方法。
7. 前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする請求項２〜５のいずれか一つに記載の電界効果トランジスタの製造方法。