JP2013149953A5 - - Google Patents

Claims (5)

1. ゲート電極層と、
   前記ゲート電極層上のゲート絶縁膜と、
   前記ゲート絶縁膜上の酸化物半導体膜と、
   前記酸化物半導体膜上のソース電極層及びドレイン電極層と、
   前記ソース電極層及び前記ドレイン電極層上の窒素を含む酸化物絶縁膜と、を有し、
   前記酸化物絶縁膜は前記酸化物半導体膜と接する領域を有し、
   前記酸化物半導体膜のスピン密度は１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることを特徴とする半導体装置。
2. 請求項１において、前記酸化物半導体膜の導電率が１×１０^３Ｓ／ｃｍ以下であることを特徴とする半導体装置。
3. ゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上の前記ゲート電極層と重畳する領域に酸化物半導体膜を形成し、
   前記酸化物半導体膜と電気的に接続するソース電極層及びドレイン電極層を形成し、
   前記酸化物半導体膜、前記ソース電極層及び前記ドレイン電極層上に前記酸化物半導体膜に接して窒素を含む酸化物絶縁膜を形成し、
   前記酸化物半導体膜のスピン密度を１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下とすることを特徴とする半導体装置の作製方法。
4. 請求項３において、前記酸化物半導体膜の導電率を１×１０^３Ｓ／ｃｍ以下とすることを特徴とする半導体装置の作製方法。
5. 請求項３又は請求項４において、前記窒素を含む酸化物絶縁膜を化学気相成長法により形成することを特徴とする半導体装置の作製方法。