JP2009147125A - 半導体装置の製造方法および電子機器の製造方法 - Google Patents
半導体装置の製造方法および電子機器の製造方法 Download PDFInfo
- Publication number
- JP2009147125A JP2009147125A JP2007323181A JP2007323181A JP2009147125A JP 2009147125 A JP2009147125 A JP 2009147125A JP 2007323181 A JP2007323181 A JP 2007323181A JP 2007323181 A JP2007323181 A JP 2007323181A JP 2009147125 A JP2009147125 A JP 2009147125A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- amorphous silicon
- silicon material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】液体シリコン材料を用いた良好な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、基板の上部に液体シリコン材料(Si−H結合を有する材料)を塗布する工程と、前記液体シリコン材料に、不活性ガス中において、基板温度が250℃以上350℃以下で、処理時間が30分以上2時間以内の熱処理を施すことにより、前記液体シリコン材料を非晶質化し、非晶質シリコン膜を形成する工程と、を有する。このような基板温度および処理時間の範囲であれば、Siと他の原子(例えば、H)との結合の手が切れ難く、非晶質シリコン膜中のタングリングボンド(欠陥)を低減することができる。
【選択図】図2
【解決手段】本発明に係る半導体装置の製造方法は、基板の上部に液体シリコン材料(Si−H結合を有する材料)を塗布する工程と、前記液体シリコン材料に、不活性ガス中において、基板温度が250℃以上350℃以下で、処理時間が30分以上2時間以内の熱処理を施すことにより、前記液体シリコン材料を非晶質化し、非晶質シリコン膜を形成する工程と、を有する。このような基板温度および処理時間の範囲であれば、Siと他の原子(例えば、H)との結合の手が切れ難く、非晶質シリコン膜中のタングリングボンド(欠陥)を低減することができる。
【選択図】図2
Description
本発明は、半導体装置の製造方法、特に、液体シリコン材料を用いた半導体装置の製造方法等に関する。
近年、TFT(thin film transistor、薄膜トランジスタ)用の半導体材料として、液体シリコン材料が検討されている(例えば、下記特許文献1参照)。液体シリコン材料は、低温プロセスにも適し、安価なガラス基板を使用できるため、製品の低コスト化を図ることができる。よって、汎用品への応用が期待される。
特開2003−313299号公報
本発明者らは、液体シリコン材料を用いた半導体装置に関する研究開発を行っており、低温で特性の良好なTFTを製造するプロセスの検討を行っている。
しかしながら、液体シリコン材料を用いた場合、シランと水素を原料とし、PECVD(Plasma Enhanced Chemical Vapor Deposition)法で成膜したシリコン膜と比較し、その特性が劣化していることが判明した。これは、追って詳細に説明するように、Siのダングリングボンド(欠陥密度)に起因すると思われる。
そこで、本発明に係る具体的態様は、特性の良好な半導体装置の製造方法を提供することを目的とする。特に、液体シリコン材料を用いた良好な半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、基板の上部に液体シリコン材料を塗布する工程と、前記液体シリコン材料に、不活性ガス中において、基板温度が250℃以上350℃以下で、処理時間が30分以上2時間以内の熱処理を施すことにより、前記液体シリコン材料を非晶質化し、非晶質シリコン膜を形成する工程と、を有する。このような基板温度および処理時間の範囲であれば、Siと他の原子(例えば、H)との結合の手が切れ難く、非晶質シリコン膜中のタングリングボンド(欠陥)を低減することができる。よって、半導体装置の特性を向上させることができる。
前記液体シリコン材料は、Si−H結合を有する材料である。上記基板温度および処理時間の範囲であれば、Siと水素原子との結合の手が切れ難く、非晶質シリコン膜中のタングリングボンド(欠陥)を低減することができる。言い換えれば、非晶質シリコン膜中の水素濃度を向上させることができる。
より好ましくは、前記基板温度は、280℃以上320℃以下である。かかる処理温度であれば、非晶質シリコン膜中のタングリングボンド(欠陥)をより低減することができる。
前記非晶質シリコン膜の欠陥密度は、1cm3当り1018以下である。より好ましくは、前記非晶質シリコン膜の欠陥密度は、1cm3当り1017以下である。このように、上記基板温度および処理時間の範囲であれば、非晶質シリコン膜中の欠陥密度を抑えることができる。
前記非晶質シリコン膜の水素含有量は、5atm%以上である。より好ましくは、前記非晶質シリコン膜の水素含有量は、10atm%以上である。このように、上記基板温度および処理時間の範囲であれば、非晶質シリコン膜中の水素濃度を向上させることができる。
本発明に係る半導体装置の製造方法は、基板の上部に液体シリコン材料を塗布する工程と、前記液体シリコン材料に、水素ガス含有の不活性ガス中において、基板温度が300℃以上500℃未満で、処理時間が30分以上2時間以内の熱処理を施すことにより、前記液体シリコン材料を非晶質化し、非晶質シリコン膜を形成する工程と、を有する。かかる方法によれば、非晶質シリコン膜中のタングリングボンド(欠陥)と水素とが再結合し、タングリングボンド(欠陥)を低減することができる。
前記液体シリコン材料は、Si−H結合を有する材料である。かかる方法によれば、非晶質シリコン膜中のSi−Hが切断されても、水素が再結合し、タングリングボンド(欠陥)を低減することができる。
前記基板温度は、350℃以上400℃以下である。かかる方法によれば、タングリングボンド(欠陥)を、より低減することができる。
前記水素ガス濃度は、1%以上である。より好ましくは、前記水素ガス濃度は、3%以上である。このように、水素ガス濃度を調整し、タングリングボンド(欠陥)と水素の再結合を促進することができる。
本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有する。かかる方法によれば、電子機器の特性を向上させることができる。また、かかる電子機器の生産性を向上させることができる。
<実施の形態1>
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
(半導体膜の形成工程)
図1は、本実施の形態の半導体膜(アモルファスシリコン膜)の製造方法を示す断面図である。図1(A)に示すように、基板10Sとして、例えば、ソーダガラス基板を準備する。この基板10S上に、下地絶縁膜13として例えば酸化シリコン膜をCVD(Chemical Vapor Deposition)法で堆積する。なお、絶縁膜の液体材料を用い、焼成することにより下地絶縁膜13を形成してもよい。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
(半導体膜の形成工程)
図1は、本実施の形態の半導体膜(アモルファスシリコン膜)の製造方法を示す断面図である。図1(A)に示すように、基板10Sとして、例えば、ソーダガラス基板を準備する。この基板10S上に、下地絶縁膜13として例えば酸化シリコン膜をCVD(Chemical Vapor Deposition)法で堆積する。なお、絶縁膜の液体材料を用い、焼成することにより下地絶縁膜13を形成してもよい。
次いで、図1(B)に示すように、下地絶縁膜13上に、液体シリコン材料15をスピンコート法により塗布する。なお、インクジェット法により所望の領域にのみ液体シリコン材料15を塗布してもよい。
次いで、必要に応じて乾燥処理を行う。次いで、液体シリコン材料に熱処理を施すことにより、液体シリコン材料を焼成(固化)する。この焼成により、液体シリコン材料は、アモルファスシリコン膜(半導体膜)15aとなる(図1(C))。
熱処理条件は、基板温度が250℃以上350℃以下で、処理時間が30分以上2時間以内とする(条件1)。より好ましくは、基板温度を280℃以上320℃以下とする(条件2)。
具体的に、例えば、Ar(アルゴン)などの不活性ガス中、酸素濃度1ppm以下の雰囲気中で、液体シリコン材料を塗布した基板10Sを、ホットプレート上に配置し、加熱する。ホットプレートの初期温度は、例えば、200℃程度であり、毎分10℃で350℃まで昇温し、350℃(一定温度)で1時間加熱する。ここで言う熱処理条件は、基板温度(ホットプレート温度)が一定となった後の処理をいう。熱処理後、基板温度を毎分20℃で、室温(25℃)まで下降するよう基板10Sを冷却する。
液体シリコン材料としては、Si−H結合を有する材料、例えば、水素化ポリシランを溶媒に溶解した液体材料を用いることができる。なお、溶解状態でなく、分散状態の溶液でもよい。この水素化ポリシランは、シラン化合物(水素化珪素化合物)を重合させることにより形成される。かかるシラン化合物は、例えば、一般式SinHmで表される。ここで、n、mはそれぞれ独立な整数を示す。
このシラン化合物に、例えば紫外線などを照射し、重合させることで水素化ポリシランを生成できる。この水素化ポリシランに、熱処理を施すことにより、アモルファスシリコン(非晶質シリコン)膜が形成される。図2は、シラン化合物の非晶質化の反応工程を模式的に示す図である。
図2に示すように、加熱により水素化ポリシラン中のSi−Siの結合が280℃以下の温度で切断され始める。この際、分解物がSiH2やSiH3ガスとなって離脱する。一方、Si−H結合は、200℃程度から切断が始まり、分解ガス(H2)が生じる。このH2の発生量のピークは、300℃付近にあり、300℃近傍で、Si−Hの結合の切断が活発になることが分かる。
ちなみに、水素化ポリシラン中のSi−Siの結合エネルギーは、224kJ/molであり、Si−Hの結合エネルギーは、318kJ/molである。
従って、例えば、基板温度が500℃程度で、長時間(例えば、2時間以上)の処理の場合、Si−SiおよびSi−Hの切断および再結合が繰り返され非晶質化が進むが、多くのH原子はH2ガスとなり、膜中から脱離していく。そのため膜中にはダングリングボンドDB(図2参照)が多数発生する。
これに対し、基板温度が250℃以上350℃以下で、処理時間が30分以上2時間以内(条件1)であれば、Si−SiおよびSi−Hの切断および再結合が繰り返され非晶質化が進むとともに、H2ガスの膜中から脱離は抑制され、膜中のダングリングボンド(欠陥)が低減する。よって、ダングリングボンドが水素(H)により終端されているため、真性フェルミレベル近傍での捕獲準備が低減する。例えば、TFTのキャリアとなる電子やホールの捕獲が低減し、キャリアの移動度を向上させることができる。このように、膜特性を向上させることができる。また、上記条件2(基板温度が280℃以上320℃以下)によれば、基板最高温度の低減により、膜特性のさらなる向上を図ることができる。
以下、実施例を参照しながら、本実施の形態の効果について、さらに詳細に説明する。
(実施例)
上記ホットプレートの温度を調整し、熱処理時の焼成温度を320℃、370℃および500℃とした場合のスピン数およびスピン密度の関係を図3の表に示す。スピン数(スピン密度)は、電子スピン共鳴(ESR: Electron Spin Resonance)分析により測定した。スピンとは、非共有電子対をいい、結合の手が切れている箇所(即ち、ダングリングボンド)と対応する。また、焼成温度とは、ここでは、ホットプレート温度を定常状態とした場合の基板温度である。また、図4に、焼成温度とスピン密度との関係をグラフで示す。横軸が、焼成温度(Temperature、℃)、縦軸がとスピン密度(Spin density、cm-3)である。
(実施例)
上記ホットプレートの温度を調整し、熱処理時の焼成温度を320℃、370℃および500℃とした場合のスピン数およびスピン密度の関係を図3の表に示す。スピン数(スピン密度)は、電子スピン共鳴(ESR: Electron Spin Resonance)分析により測定した。スピンとは、非共有電子対をいい、結合の手が切れている箇所(即ち、ダングリングボンド)と対応する。また、焼成温度とは、ここでは、ホットプレート温度を定常状態とした場合の基板温度である。また、図4に、焼成温度とスピン密度との関係をグラフで示す。横軸が、焼成温度(Temperature、℃)、縦軸がとスピン密度(Spin density、cm-3)である。
図3(a)に示すように、焼成温度(基板温度)320℃で50nmの膜厚のアモルファスシリコン膜を形成した場合、当該膜のスピン数は、2.0×1012、スピン密度は、5.3×1017/cm3であった。図3(b)に示すように、焼成温度(基板温度)370℃の場合は、当該膜のスピン数は、6.6×1012、スピン密度は、1.3×1018/cm3であった。図3(c)に示すように、焼成温度(基板温度)500℃の場合は、当該膜のスピン数は、1.4×1013、スピン密度は、3.6×1019/cm3であった。なお、図3(d)は、PECVD法で膜厚100nm程度のアモルファスシリコン膜を形成した場合を示し、スピン数は、2.1×1012、スピン密度は、2.6×1017/cm3であった。
図3(a)〜(c)に示すように、焼成温度が高くなるに従って、スピン数(スピン密度)が大きくなり欠陥が多いことが示唆された(図4も参照)。これは、焼成温度が高くなるに従い、Si−Hの結合が切れ易くなり、水素が多く抜けるためと考えられる。
一方、PECVD法では、原料ガス(水素、シラン)の水素が随時供給されているため、膜中に10〜20atm%の水素を含有する。よって、ダングリングボンドが水素(H)により終端され、スピン数(スピン密度)が小さくなっていると考えられる。
また、上記条件1および条件2に該当する(a)の試料においては、PECVD膜より若干劣るもののスピン数(スピン密度)が同じオーダーであり、また、(a)〜(c)の3つの試料の中で、一番スピン数(スピン密度)が小さく、膜質が良好であることが判明した。
また、上記(a)、(c)および(d)の試料の、膜の深さと水素濃度との関係を図5に示す。横軸が、深さ(Depth、nm)で、左側の縦軸が、水素濃度(Concentration、atm%)、左側の縦軸が、水素濃度(Concentration、cm-3)である。ここで、水素濃度(Concentration、atm%)は、膜中の総原子数中の水素原子の割合を示し、水素濃度(Concentration、cm-3)は、単位体積あたりの水素原子の個数を示す。
図5の(a)および(c)のグラフに示すように、焼成温度が高い方が、残存する水素濃度が小さいことが判明した。
また、上記条件1および条件2に該当する(a)の試料においては、水素濃度が、PECVD膜より若干劣るものの同じオーダーであり、膜質が良好であることが示唆される。
このように、また、上記条件1および条件2に該当する(a)の試料においては、スピン数(スピン密度)が小さく、また、水素濃度が大きく、膜質が良好であることが判明した。例えば、焼成温度が、300℃程度であれば、さらに、スピン数(スピン密度)が小さく、また、水素濃度が大きくなる傾向が伺える。
以上詳細に説明したように、本実施の形態のアモルファスシリコン膜の形成工程によれば、ダングリングボンドが低減された良好な膜を得ることができる。
例えば、欠陥密度(ダングリングボンド密度、スピン密度)が、1cm3当り1018以下、より好ましくは、欠陥密度が、1cm3当り1017以下の膜を得ることができる。また、膜中の水素含有量が、5atm%以上、より好ましくは、10atm%以上の膜を得ることができる。
また、上記工程によれば、液体シリコン材料を、塗布、焼成することにより成膜が可能であり、PECVD法のように、高価な装置を準備する必要がなく、また、材料も安価である。CVD法では反応層の内壁にも膜が成長するために材料ガスの多くが無駄になるが、液体の塗布による成膜では、基板上にだけ成膜することができ、材料の無駄を省くことができる。さらに、真空やプラズマ雰囲気といった特殊な環境を準備する必要もない。よって、低コストでの成膜が可能となる。また、省エネルギー、省資源のデバイス製造プロセスを実現できる。
(TFTの製造工程)
次いで、上記アモルファスシリコン膜15aを用いてTFTを形成する工程について説明する。図6は、本実施の形態の半導体装置(TFT)の製造方法を示す工程断面図である。
(TFTの製造工程)
次いで、上記アモルファスシリコン膜15aを用いてTFTを形成する工程について説明する。図6は、本実施の形態の半導体装置(TFT)の製造方法を示す工程断面図である。
まず、図6(A)に示すように、上記「半導体膜の形成工程」で形成されたアモルファスシリコン膜15aを所望の形状にパターニングする。即ち、アモルファスシリコン膜15a上に、フォトレジスト膜を形成し、露光・現像(フォトリソグラフィ)することにより所望の形状のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、アモルファスシリコン膜15aをエッチングする。次いで、残存するフォトレジスト膜を除去する。なお、フォトレジスト膜の形成、露光・現像およびフォトレジスト膜の除去までの一連の工程をパターニングという。
次いで、図6(B)に示すように、アモルファスシリコン膜15a上にゲート絶縁膜23として例えば酸化シリコン膜をCVD法などにより形成する。なお、熱酸化によりゲート絶縁膜23を形成してもよい。
次いで、ゲート絶縁膜23上に導電性膜を堆積し、パターニングすることによりゲート電極25を形成する。導電性膜の材料としては、例えば、不純物をドープした多結晶シリコンやTa(タンタル)などの金属を用いることができ、これらの材料は例えばCVD法やスパッタリング法により成膜することができる。なお、ゲート電極25の形成に際しても、液体材料を用いた溶液プロセスを用いてもよい。
次いで、図6(C)に示すように、ゲート電極25をマスクとして、ゲート電極25の両側のアモルファスシリコン膜15a中に不純物(例えば、リンやボロンなど)を注入し、不純物領域(ソース、ドレイン領域)15s、15dを形成する。以上の工程により、TFTが略完成する。
次いで、ゲート電極25上に層間絶縁膜27として例えば酸化シリコン膜をCVD法などで堆積する。次いで、不純物領域15s、15d上の層間絶縁膜27およびゲート絶縁膜23をエッチングし、コンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜27上に導電性膜を堆積し、パターニングすることによって接続部P1およびソース、ドレイン電極(ソース、ドレイン引き出し電極、配線)29を形成する。導電性膜としては、例えば、アルミニウム(Al)やタングステン(W)などの金属を用い、スパッタリング法などを用いて成膜することができる。なお、層間絶縁膜27や上記導電性膜(P1、29)の形成に際しても、液体材料を用いた溶液プロセスを用いてもよい。
このように、本実施の形態によれば、アモルファスシリコン膜15a中のダングリングボンド(欠陥)が少ないため、TFTのキャリアとなる電子やホールの捕獲が低減し、キャリアの移動度を向上させることができる。このように、TFT特性を向上させることができる。
なお、ここでは、アモルファスシリコン膜15aを用いてTFTを形成したが、アモルファスシリコン膜15aを多結晶化した後、TFTを形成してもよい。例えば、レーザーアニールを施すことにより、結晶化を行なうことができる。結晶化を行なうことによりTFT特性のさらなる向上を図ることができる。本発明者らの検討によれば、上記多結晶シリコン膜を用いたTFTにおいて、移動度108cm2/Vsの特性を確認できた。
<実施の形態2>
実施の形態1においては、Ar(アルゴン)などの不活性ガス中で、熱処理を行ったが、水素を含有した不活性ガス雰囲気中で処理を行ってもよい。なお、実施の形態1と異なる箇所は、熱処理条件のみであるため、この点について詳細に説明する。
<実施の形態2>
実施の形態1においては、Ar(アルゴン)などの不活性ガス中で、熱処理を行ったが、水素を含有した不活性ガス雰囲気中で処理を行ってもよい。なお、実施の形態1と異なる箇所は、熱処理条件のみであるため、この点について詳細に説明する。
実施の形態1と同様に、基板10Sの上部に液体シリコン材料を塗布し、熱処理を施す(図1参照)。
本実施の形態における熱処理条件は、水素を含有した不活性ガス雰囲気中において、基板温度が300℃以上500℃未満で、処理時間が30分以上2時間以内とする(条件3)。より好ましくは、基板温度を350℃以上400℃以下とする(条件4)。また、雰囲気中の水素濃度は、1%以上(条件5)、より好ましくは3%以上(条件6)とする。水素濃度(%)は、体積%を示し、例えば、処理室内に供給する不活性ガスと水素ガスの流量の総和に対する水素ガスの流量比を示す。
具体的に、例えば、Ar(アルゴン)などの不活性ガス中に水素を1%程度含有させた雰囲気中で、液体シリコン材料を塗布した基板10Sを、ホットプレート上に配置し、加熱する。ホットプレートの初期温度は、例えば、200℃程度であり、毎分10℃で400℃まで昇温し、400℃(一定温度)で1時間加熱する。熱処理後、基板温度を毎分20℃で、室温(25℃)まで下降するよう基板10Sを冷却する。
このように、本実施の形態においては、雰囲気中に水素を含有させたので、S−Hが大量に切断され迅速にアモルファス化が進行しても、水素(H2)濃度を高めることにより、SiとHの再結合が促進される。このように、条件3および4に示す範囲において、膜中のダングリングボンド(欠陥)を含有水素ガスにより終端させることができる。よって、真性フェルミレベル近傍での捕獲準備が低減し、膜特性を向上させることができる。
例えば、実施の形態1で説明したように、欠陥密度(ダングリングボンド密度、スピン密度)が、1cm3当り1018以下、より好ましくは、欠陥密度が、1cm3当り1017以下の良子な膜を得ることができる。また、膜中の水素含有量が、5atm%以上、より好ましくは、10atm%以上の良好な膜を得ることができる。
さらに、当該膜を使用して、例えば、実施の形態1で詳細に説明したTFTを形成した場合、キャリアの移動度を向上させるなど、トランジスタ特性を向上させることができる。
<電気光学装置および電子機器>
上記TFTは、電気光学装置(表示装置)の画素回路や駆動回路として用いることができる。
<電気光学装置および電子機器>
上記TFTは、電気光学装置(表示装置)の画素回路や駆動回路として用いることができる。
このような電気光学装置が使用される電子機器について説明する。図7に、電気光学装置を用いた電子機器の例を示す。
図7(A)は携帯電話への適用例であり、図7(B)は、ビデオカメラへの適用例である。また、図7(C)は、テレビジョンへ(TV)の適用例であり、図7(D)は、ロールアップ式テレビジョンへの適用例である。
図7(A)に示すように、携帯電話530には、アンテナ部531、音声出力部532、音声入力部533、操作部534および電気光学装置(表示部)500を備えている。この電気光学装置に、本発明のTFT(半導体装置)を使用(適用)することができる。
図7(B)に示すように、ビデオカメラ540には、受像部541、操作部542、音声入力部543および電気光学装置(表示部)500を備えている。この電気光学装置に、本発明のTFTを使用することができる。
図7(C)に示すように、テレビジョン550は、電気光学装置(表示部)500を備えている。この電気光学装置に、本発明のTFTを使用することができる。なお、パーソナルコンピュータ等に用いられるモニタ装置(電気光学装置)にも本発明のTFTを使用することができる。
図7(D)に示すように、ロールアップ式テレビジョン560は、電気光学装置(表示部)500を備えている。この電気光学装置に、本発明のTFTを使用することができる。
なお、電気光学装置を有する電子機器としては、上記の他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示板、宣伝広告用ディスプレイなどがある。
また、上記実施の形態においては、半導体装置としてTFTを例に適用したが、TFTに限られず、半導体膜を有する半導体装置に広く適用可能である。特に、本発明は、TFTや太陽電池など、アモルファスシリコンを用いる素子(装置)に有用である。
また、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
10s…基板、13…下地絶縁膜、15…液体シリコン材料、15a…アモルファスシリコン膜、23…ゲート絶縁膜、25…ゲート電極、15s、15d…不純物領域、27…層間絶縁膜、29…ソース、ドレイン電極、500…電気光学装置、530…携帯電話、531…アンテナ部、532…音声出力部、533…音声入力部、534…操作部、540…ビデオカメラ、541…受像部、542…操作部、543…音声入力部、550…テレビジョン、560…ロールアップ式テレビジョン、DB…ダングリングボンド、P1…接続部
Claims (13)
- 基板の上部に液体シリコン材料を塗布する工程と、
前記液体シリコン材料に、不活性ガス中において、
基板温度が250℃以上350℃以下で、処理時間が30分以上2時間以内の熱処理を施すことにより、
前記液体シリコン材料を非晶質化し、非晶質シリコン膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記液体シリコン材料は、Si−H結合を有する材料であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記基板温度は、280℃以上320℃以下であることを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記非晶質シリコン膜の欠陥密度は、1cm3当り1018以下であることを特徴とする請求項1乃至3のいずれか一項記載の半導体装置の製造方法。
- 前記非晶質シリコン膜の欠陥密度は、1cm3当り1017以下であることを特徴とする請求項1乃至3のいずれか一項記載の半導体装置の製造方法。
- 前記非晶質シリコン膜の水素含有量は、5atm%以上であることを特徴とする請求項1乃至3のいずれか一項記載の半導体装置の製造方法。
- 前記非晶質シリコン膜の水素含有量は、10atm%以上であることを特徴とする請求項1乃至3のいずれか一項記載の半導体装置の製造方法。
- 基板の上部に液体シリコン材料を塗布する工程と、
前記液体シリコン材料に、水素ガス含有の不活性ガス中において、
基板温度が300℃以上500℃未満で、処理時間が30分以上2時間以内の熱処理を施すことにより、
前記液体シリコン材料を非晶質化し、非晶質シリコン膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記液体シリコン材料は、Si−H結合を有する材料であることを特徴とする請求項8記載の半導体装置の製造方法。
- 前記基板温度は、350℃以上400℃以下であることを特徴とする請求項8又は9記載の半導体装置の製造方法。
- 前記水素ガス濃度は、1%以上であることを特徴とする請求項8乃至10のいずれか一項記載の半導体装置の製造方法。
- 前記水素ガス濃度は、3%以上であることを特徴とする請求項8乃至10のいずれか一項記載の半導体装置の製造方法。
- 請求項1乃至12のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007323181A JP2009147125A (ja) | 2007-12-14 | 2007-12-14 | 半導体装置の製造方法および電子機器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007323181A JP2009147125A (ja) | 2007-12-14 | 2007-12-14 | 半導体装置の製造方法および電子機器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009147125A true JP2009147125A (ja) | 2009-07-02 |
Family
ID=40917396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323181A Withdrawn JP2009147125A (ja) | 2007-12-14 | 2007-12-14 | 半導体装置の製造方法および電子機器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009147125A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149953A (ja) * | 2011-12-20 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
-
2007
- 2007-12-14 JP JP2007323181A patent/JP2009147125A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149953A (ja) * | 2011-12-20 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
KR20140107529A (ko) * | 2011-12-20 | 2014-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제작 방법 |
JP2017195397A (ja) * | 2011-12-20 | 2017-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR102102585B1 (ko) * | 2011-12-20 | 2020-04-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제작 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI291235B (en) | Low temperature process for TFT fabrication | |
WO1995034916A1 (fr) | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique | |
JP2002053954A (ja) | 物理蒸着真空チャンバ、物理蒸着方法、薄膜デバイスおよび液晶ディスプレイ | |
TWI497724B (zh) | 薄膜電晶體及其製造方法 | |
CN102312220A (zh) | 半导体装置的制造方法 | |
JP4188330B2 (ja) | 半導体素子の製造方法 | |
JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
CN102243992A (zh) | 微晶半导体膜的制造方法及半导体装置的制造方法 | |
TW201246551A (en) | Thin film transistor | |
WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
CN102386072A (zh) | 微晶半导体膜的制造方法及半导体装置的制造方法 | |
CN1719582A (zh) | 制备多晶硅薄膜的方法以及用其制备半导体器件的方法 | |
JP2006518935A (ja) | アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法 | |
TWI251349B (en) | Method of forming thin film transistor | |
US20090155988A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
JP2008177419A (ja) | シリコン薄膜形成方法 | |
JP2006140477A (ja) | シリコン薄膜の製造方法 | |
JP2009147125A (ja) | 半導体装置の製造方法および電子機器の製造方法 | |
JP2003168690A (ja) | トランジスタ及びトランジスタの製造方法 | |
JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
KR20140144068A (ko) | 불소를 포함하는 징크 타겟, 이를 이용한 징크 나이트라이드 박막의 제조방법 및 박막 트랜지스터 제조방법 | |
TWI291718B (en) | Active matrix display devices and the manufacture thereof | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JP2002261290A (ja) | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20101108 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120313 |