TWI497724B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI497724B
TWI497724B TW100104912A TW100104912A TWI497724B TW I497724 B TWI497724 B TW I497724B TW 100104912 A TW100104912 A TW 100104912A TW 100104912 A TW100104912 A TW 100104912A TW I497724 B TWI497724 B TW I497724B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor
semiconductor film
microcrystalline
microcrystalline semiconductor
Prior art date
Application number
TW100104912A
Other languages
English (en)
Other versions
TW201133866A (en
Inventor
Toshiyuki Isa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201133866A publication Critical patent/TW201133866A/zh
Application granted granted Critical
Publication of TWI497724B publication Critical patent/TWI497724B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體及其製造方法
本發明係有關於一種薄膜電晶體及一種製造該薄膜電晶體的方法，及一種使用該薄膜電晶體的顯示裝置。
一種其內的通道區係使用一形成在一具有絕緣表面的基材上的半導體薄膜形成的薄膜電晶體作為場效電晶體的一個種類是習知的。非晶型矽、微晶型矽、或多晶型矽被用於該薄膜電晶體的通道區的該半導體薄膜的技術已被揭示(參見專利文獻1至5)。薄膜電晶體的一典型的應用是液晶顯示電視裝置，在該液晶顯示電視裝置中的薄膜電晶體每一者都被用作為一顯示螢幕中的每一畫素的開關電晶體。
[參考資料]
專利文獻1：日本公開的專利申請案第2001-053283號
專利文獻2：日本公開的專利申請案第H5-129068號
專利文獻3：日本公開的專利申請案第2005-049832號
專利文獻4：日本公開的專利申請案第H7-131030號
專利文獻5：日本公開的專利申請案第2005-191546號
一種其內的通道區是用非晶型矽薄膜形成的薄膜電晶 體具有低場效遷移率及低開啟狀態電流(on-state current)。在另一方面，一種其內的通道區是用微晶型矽薄膜形成的薄膜電晶體具有的問題是，雖然場效遷移率獲得改善，但其關閉狀態電流(off-state current)高於通道區是用非晶型矽薄膜形成的薄膜電晶體的關閉狀態電流，因而無法獲得充分的開關特徵。
一通道區是用多晶型矽薄膜形成的薄膜電晶體的場效遷移率比上述的兩種薄膜電晶體的場效遷移率高許多且開啟狀態電流亦高。這些特徵讓此類型的薄膜電晶體不只被用作為一畫素中的開關電晶體，它還被用作為一需要高速驅動的驅動電路的元件。
然而，形成一它的通道區是用多晶型矽薄膜形成的薄膜電晶體包含了一用於半導體薄膜的結晶步驟且具有製造成本比用非晶型矽薄膜形成通道區的薄膜電晶體的製造成本高的問題。例如，用來形成多晶型矽薄膜的處理的雷射退火技術具有的問題是，大螢幕液晶面板因為能夠用雷射光束予以照射的面積很小所以無法被有效率地製造。
一用於製造顯示面板的玻璃基材的尺寸依下列的升高的順序已逐年地增長：第3代(550mm×650mm)，第3.5代(600mm×720mm或620mm×750mm)，第4代(680mm×880mm或730mm×920mm)，第5代(1100mm×1300mm)，第6代(1500mm×1850mm)，第7代(1870mm×2200mm)，及第8代(2200mm×2400mm)。該尺寸被預期會從目前的大小增長至第9代(2400mm×2800mm或2450mm ×3050mm)，然後至第10代(2950mm×3400mm)。玻璃基材尺寸的此一增長係根據最小成本計的觀念。
在另一方面，薄膜電晶體能夠高速操作地以高產量被製造於一大型尺寸的母玻璃基材上，譬如像是尚未被建立之第10代(2950mm×3400mm)母玻璃基材上的技術是目前業界的一個問題。
有鑑於以上所述，本發明的實施例的一個目的是要提供一種具有高電特徵的薄膜電晶體。本發明的實施例的一個目的是要提供一種用高產量來製造具有高電特徵的薄膜電晶體的方法。
本發明的一個實施例是一種用來形成一包括一第一閘極電極及一第二閘極電極(其以一通道區設置在它與第一閘極電極之間的方式面向該第一閘極電極)的雙閘極薄膜電晶體的通道區的方法。依據該形成方法，一第一微晶半導體膜在一用來形成一微晶半導體膜且在該形成的微晶半導體膜中晶粒之間的空間被填入非晶半導體的第一條件下被形成，及一第二微晶半導體膜在一用來促進結晶生長的第二條件下被形成在該第一微晶半導體膜上。
依據本發明的一個實施例之用來製造一薄膜電晶體的方法，一第一閘極電極被形成在一基材上；一第一閘極絕緣膜被形成在該基材及該第一閘極電極上；一第一微晶半導體膜在第一條件下被形成在該第一閘極絕緣膜上；一第二微晶半導體膜在第二條件下被形成在該第一微晶半導體膜上；一包括一微晶半導體區與一非晶半導體區的半導體 膜被形成在該第二微晶半導體膜上；一第一雜質半導體膜被形成在該半導體膜上；該第一雜質半導體膜的一部分被蝕刻以形成一島形的第二雜質半導體膜；該第一微晶半導體膜、該第二微晶半導體膜及該半導體膜的一些部分被蝕刻以形成一島狀的第一半導體堆疊(stack)；一如源極/汲極電極般地作用的配線被形成在該島形的第二雜質半導體膜上；該島形的第二雜質半導體膜被蝕刻以形成一對如一源極區與一汲極區般地作用的雜質半導體膜；該第一半導體堆疊的一部分被蝕刻以形成一第二半導體堆疊，一微晶半導體區與一對非晶半導體區被疊在該第二半導體堆疊內；一第二閘極絕緣膜被形成在配線、該對雜質半導體膜、該第二半導體堆疊、及該第一閘極絕緣膜上；及一第二閘極電極被形成在該第二閘極絕緣膜上。該第一條件是一用來形成一微晶半導體膜且在該形成的微晶半導體膜中的晶粒之間的空間被填入非晶半導體的條件，及該第二條件係一用來促進結晶生長的條件。
依據本發明的一個實施例，在上述用來製造一薄膜電晶體的方法中，在該第一條件中氫的流率是一含有矽或鍺的沉積氣體的流率的125倍或更高且是該沉積氣體的流率的180倍或更低，及在該第二條件中氫的流率是該沉積氣體的流率的210倍或更高且是該沉積氣體的流率的1500倍或更低。
本發明的一個實施例是一種薄膜電晶體其包含一設置在一基材上的第一閘極電極；一設置在該第一閘極電極上 的第一閘極絕緣膜；一設置在該第一閘極絕緣膜上的微晶半導體膜；一對設置在該微晶半導體膜上的非晶半導體區；一設置在該對非晶半導體區上的雜質半導體膜；一設置在該雜質半導體膜上的配線；一設置在該配線、該雜質半導體膜、該對非晶半導體區、該微晶半導體膜、及該第一閘極絕緣膜上的第二閘極絕緣膜；及一設置在該第二閘極絕緣膜上的第二閘極電極。在該微晶半導體膜中，一在與該第一閘極絕緣膜接觸的側邊上的區域包括晶粒及用來填充晶粒間的空間的非晶半導體，且一在與該對非晶半導體區接觸的側邊上的區域包括一具有高結晶度的微晶半導體。
形成在該第二微晶半導體膜上的該半導體膜包括一微晶半導體區及一非晶半導體區。該微晶半導體區及該非晶半導體區包含氮。該氮濃度曲線具有一大於或等於1×1020 原子/cm3 且小於或等於1×1021 原子/cm3 ，較佳地2×1020 原子/cm3 且小於或等於1×1021 原子/cm3 的峰值濃度。又，在該非晶半導體中，晶粒尺寸大於或等於1奈米且小於或等於10奈米的半導體晶粒可被散布。在此處，除非有作出不同的表示，否則該濃度是用二次離子質譜儀(SIMS)來量測。
又，該微晶半導體區及該非晶半導體區可包括氮、NH基團、或NH2 基團。存在於該微晶半導體區之間彼此鄰接的界面(即，晶粒邊界)中及介於該微晶半導體區與該非晶半導體區之間的界面中之半導體原子的懸空鍵與一 NH基團相交聯(cross-linked)，使得缺陷水準(defect level)被降低，這導致一載體可移動經過之路徑的形成。一懸空鍵可用一NH2 基團來終止，使得缺陷水準被降低。
在依據此本發明的一個實施例的薄膜電晶體中，該第一微晶半導體膜是在一用來形成一微晶半導體膜且在該形成的微晶半導體膜中晶粒之間的空間被填入非晶半導體的第一條件下被形成，及該第二微晶半導體膜在一用來促進結晶生長的第二條件下被形成在該第一微晶半導體膜上，使得晶粒之間的空間很小且在背通道側上的結晶度很高的該第二微晶半導體膜可被形成，這讓該薄膜電晶體的開啟狀態電流(on-state current)及場效遷移率被提高。此外，形成在該第二微晶半導體膜上的該半導體膜中的非晶半導體區是一良序半導體(well-ordered semiconductor)其具有較少的缺陷且其在價能帶中的能帶邊緣的能階的尾部很陡峭，其將能隙加寬並抑制隧道電流的量。因此，設置在該微晶半導體區與該雜質半導體膜之間的該非晶半導體區讓該薄膜電晶體的關閉狀態電流被降低。
該背通道是一個在上述第二半導體堆疊中的區域，其既不與該源極區重疊亦不與該汲極區重疊且被設置在該第二閘極絕緣膜側上。詳言之，該背通道係指該第二半導體堆疊的一個區域，其靠近並包括一與該第二閘極絕緣膜接觸的區域。
又，該開啟狀態電流係指在該薄膜電晶體是開啟(on)時一流動於源極電極與汲極電極之間的電流。例 如，在一n型通道薄膜電晶體的例子中，該開啟狀態電流係指當該電晶體的閘極電壓高於該電晶體的低限電壓(threshold voltage)時一流動於源極電極與汲極電極之間的電流。
又，該關閉狀態電流係指在該薄膜電晶體是關閉(off)時一流動於源極電極與汲極電極之間的電流。例如，在一n型通道薄膜電晶體的例子中，該關閉狀態電流係指當該電晶體的閘極電壓高於該電晶體的低限電壓時一流動於源極電極與汲極電極之間的電流。
一具有低關閉狀態電流、高開啟狀態電流、及高場效遷移率的薄膜電晶體可以高產量來製造。
在下文中，本發明的實施例係參考圖式來描述。然而，本發明並不侷限於下面的描述。熟習此技藝者可輕易地瞭解的是，模式與細節可在不偏離本發明的範圍與精神下被不同地改變。因此，本發明不應被解讀為受限於下文中實施例與例子的描述。標示構成部分的標號被共用地使用於所有圖式中。
(實施例1)
在實施例1中，一種依據本發明的一個實施例的電晶體的製造方法將參考圖1A至1D、圖2A及2B、圖3、圖4A及4B、圖5A至5C、及圖6A至6D來加以描述。一n型通道薄膜 電晶體具有比p型通道薄膜電晶體更高的載體遷移率。又，形成在同一基材上的所有薄膜電晶體具有相同的導電性類型是較佳的，因為製造步驟數可被減少。因此，在此實施例中，將描述一種製造n型通道薄膜電晶體的方法。
如圖1A所示，一閘極電極103(亦被稱為第一閘極電極)被形成在基材101上。接下來，一覆蓋該閘極電極103的閘極絕緣膜105被形成，且一第一微晶半導體膜107被形成在該閘極絕緣膜105上。
一玻璃基材；一陶瓷基材；一具有足以承受此製程的處理溫度的高耐熱性的塑膠基材；或類此者可被用作為該基材101。在該基材無需具有高透光性的例子中，可使用其表面上設有一絕緣膜的一金屬基材，譬如不銹鋼合金基材。例如，可使用鋇硼矽酸鹽玻璃、硼鋁矽酸鹽玻璃、鋁矽酸鹽玻璃或類此者之不含鹼的玻璃基材。基材101的尺寸沒有限制；例如，可使用通常使用在上述的平板顯示器的領域中之第3代至第10代玻璃基材的任何一者。
該閘極電極103可被形成為使用金屬材料(譬如，鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧、或鎳或包括上述這些材料作為主要成分之合金材料)之單一層或堆疊式層。一具有雜質元素(譬如，摻雜磷、AgPdCu合金、Al-Nd合金、Al-Ni合金、或類此者)的多晶型矽類型的半導體亦可被使用。
例如，作為兩層式結構的閘極電極103，以下所列是較佳的：一鉬膜被疊在一鋁膜上的兩層式結構、一鉬膜被 疊在一銅膜上的兩層式結構、一氮化鈦膜或一氮化鉭膜被疊在一銅膜上的兩層式結構、一氮化鈦膜與一鉬膜被疊在一起的兩層式結構、一銅鎂氧化物合金膜與一銅膜被疊在一起的兩層式結構、一銅錳氧化物合金膜與一銅膜被疊在一起的兩層式結構、或類此者。將鎢膜或氮化鎢膜、鋁與矽的合金膜或鋁與鈦的合金膜、及氮化鈦膜或鈦膜疊在一起作為三層式結構是較佳的。藉由將一如阻障物膜般地作用的金屬膜疊在一具有低電阻的膜上，電阻可以是很低的且可防止金屬元素從該金屬膜擴散至半導體膜中。
該閘極電極103可用下面的方法來形成：一導電膜可藉由使用上述材料的濺鍍方法或真空蒸鍍方法而被形成在該基材101上；一罩幕藉由微影蝕刻方法、噴墨方法、或類此者而被形成在該導電膜上；及該導電膜藉由使用該罩幕來加以蝕刻。或者，該閘極電極103可藉由噴墨方法將銀、金、銅、或類此者的導電奈米膏(nanopaste)排放至該基材上並烘烤該導電奈米膏來形成。為了要改善閘極電極103與基材101之間的黏著性，上述金屬材料的任何一者的氮化物膜可被設置在該基材101與該閘極電極103之間。在此實施例中，一導電膜被形成在該基材101上且使用一以微影蝕刻方法形成的光阻罩幕來加以蝕刻。
該閘極電極103的側表面較佳地是有斜度的。這是因為可防止形成在該閘極電極103上的絕緣膜、半導體膜、及配線在該閘極電極103的步驟中被切割。為了要讓該閘極電極103的側表面有斜度，可在該光阻罩幕被作成向後 傾斜的同時實施蝕刻。
經由形成該閘極電極103的步驟，一閘極配線(一掃描線)及一電容器配線亦可在同一時間被形成。該掃描線係指一用來選擇畫素的配線，而該電容器線係指一連接至一畫素中的一儲存電容器的一電極的配線。然而，並不侷限於此，該閘極配線或該電容器配線的一者或兩者可在與該閘極電極103分開的步驟中形成。
該閘極絕緣膜105可藉由CVD方法、濺鍍方法、或類此者用氧化矽膜、氮化矽膜、氧氮化矽膜(silicon oxynitride film)、及/或氮氧化矽膜(silicon nitride oxide film)來形成為單層或堆疊層。詳言之，藉由使用氧化矽或氧氮化矽來形成該閘極絕緣膜105，可抑制該薄膜電晶體的低限電壓的波動。
氧氮化矽係指氧的含量高於氮的矽，且較佳地當使用拉塞福背向散射分析(Rutherford backscattering spectrometry,RBS)及氫前向散射(HFS)測量時，氧、氮、矽及氫的濃度範圍分別為50至70原子%、0.5至15原子%、25至35原子%及0.1至10原子%。又，該氮氧化矽係氮的含量高於氧的矽，且較佳地當使用RBS及HFS測量時，氧、氮、矽及氫的濃度範圍分別為5至30原子%、20至55原子%、25至35原子%及10至30原子%。應指出的是，氮、氧、矽及氫含量的百分比落在上述的範圍中，其中包含在該氧氮化矽或氮氧化矽中的總原子數被界定為100原子%。
該閘極絕緣膜105可用CVD方法、濺鍍方法、或類此 者來形成。在用CVD方法來形成該閘極絕緣膜105的步驟中，輝光放電電漿係藉由施加頻率為3MHz至30MHz，典型地為13.56MHz或27.12MHz，的高頻功率，或在頻率高於30MHz且低於或等於300MHz，典型地為60MHz的VHF頻帶中的高頻功率而被產生。或者，輝光放電電漿可藉由施加1GHz或更高的微波頻率的高頻功率來產生。使用在VHF頻帶中或具微波頻率的高頻功率可提高沉積率。可用脈衝方式施加高頻功率的脈衝式振盪或連續地施加該高頻功率的連續式振盪來施加高頻功率。又，在HF頻帶中的高頻功率可被疊加至在VHF頻帶中之高頻功率上，使得電漿在大尺寸基材上的不平均性可被降低，藉以提高均勻度，且沉積率亦可被提高。當該閘極絕緣膜105用微波電漿CVD設備以1GHz或更高的頻率來形成時，介於該閘極電極與該薄膜電晶體的汲極與源極電極之間的介電強度可獲得改善，使得一高可靠度的薄膜電晶體可被獲得。
又，藉由使用有機矽烷氣體的CVD方法形成氧化矽膜來作為該閘極絕緣膜105，稍後被形成之半導體膜的結晶度可被改善，使得該薄膜電晶體的開啟狀態電流及場效遷移率可被提高。一含矽化合物，譬如四乙氧矽烷(TEOS)(化學式：Si(OC2 H5 )4 )，四甲基矽烷(TMS)(化學式：Si(CH3 )4 )，四甲基環矽氧烷(TMCTS)，八甲基環矽氧烷(OMCTS)，六甲基環矽氧烷(HMDS)，三乙氧矽烷(化學式：SiH(OC2 H5 )3 )，或三(二甲基胺基)矽烷(化學式：SiH(N(CH3 )2 )3 )可被用作為該有機矽 烷氣體。
該第一微晶半導體膜107典型地係用微晶型矽膜、微晶型矽鍺膜、微晶型鍺膜或類此者來形成。該第一微晶半導體膜107包括晶粒及用來填充晶粒之間的空間的非晶半導體。該第一微晶半導體膜107的厚度大於或等於1奈米且小於或等於4奈米是較佳的。
該第一微晶半導體膜107是在第一條件下藉由輝光放電電漿使用氫與含矽或鍺的沉積氣體的混合物在一電漿CVD設備的反應室中形成。或者，該第一微晶半導體膜107是在第一條件下藉由輝光放電電漿使用含矽或鍺的沉積氣體、氫、及稀有氣體(譬如，氦、氬、氖、氪或氙)的混合物來形成。微晶型矽、微晶型矽鍺、微晶型鍺或類此者是在氫的流率是含矽或鍺的沉積氣體的流率的125倍或更高且是該沉積氣體的流率的180倍或更低，較佳地是沉積氣體的流率的150倍或更高且是該沉積氣體的流率的170倍或更低，的第一條件下形成的，使得沉積氣體被稀釋。在該例子中的沉積溫度較佳地是室溫至300℃，更佳的是200℃至280℃。
含矽或鍺的沉積氣體的典型例子有SiH4 、Si2 H6 、GeH4 、Ge2 H6 、或類此者。
在該閘極絕緣膜105係使用氮化矽膜形成的例子中，一非晶半導體可在該第一微晶半導體膜107的沉積的早期階段被輕易地形成，這可減少該第一微晶半導體膜107的結晶度，使得該薄膜電晶體的電特性變差。因此，較佳地 係使用低溫條件，在此條件中用於該第一微晶半導體膜107的沉積的溫度為200℃至250℃。依據此低溫條件，最初的成核密度(nucleation density)被增加，形成在該閘極絕緣膜105上的非晶半導體被減少，且該第一微晶半導體膜107的結晶度被改善。又，使用氮化矽膜形成的該閘極絕緣膜105的表面可被氧化，使得與該第一微晶半導體膜107的黏合可被改善。曝露至氧化氣體中、在氧化氣體中的電漿處理或類此者可被實施以作為該氧化處理。氧化氣體的例子包括氧、臭氧、一氧化二氮、水蒸氣、氧與氫的混合氣體、及類此者。
稀有氣體(譬如，氦、氬、氖、氪或氙)可被用作為該第一微晶半導體膜107的來源氣體，使得該第一微晶半導體膜107的沉積率可被提高。又，該提高的沉積率可減少進入該第一微晶半導體膜107的雜質數量，使得該第一微晶半導體膜107的結晶度被改善。因此，該薄膜電晶體的開啟狀態電流及場效遷移率可被提高且該薄膜電晶體的產量亦可被提高。
用於該閘極絕緣膜105的條件可在適合的時候被用來產生輝光放電電漿以形成該第一微晶半導體膜107。
在該第一微晶半導體膜107被形成之前，在該CVD設備的處理室中的一雜質元件/諸雜質元素可藉由抽空該處理室並引入含矽或鍺的沉積氣體來予以移除，使得在該第一微晶半導體膜107中的雜質數量可被減少，這讓該薄膜電晶體的電特性可被改善。又，在該第一微晶半導體膜 107被形成之前，電漿可在含氟的氛圍中，譬如氟氛圍、氮氟化物氛圍、或矽烷氟化物氛圍中，被產生且該閘極絕緣膜105可被曝露在該氟電漿中，使得一緻密的微晶半導體膜可被形成來作為該第一微晶半導體膜107。
接下來，如圖1B所示，一第二微晶半導體膜109被形成在該第一微晶半導體膜107上。該第二微晶半導體膜109是在一促進結晶生長的條件下實施的。該第二微晶半導體膜109的厚度較佳地大於或等於30奈米且小於或等於100奈米。
該第二微晶半導體膜109是在第二條件下藉由輝光放電電漿使用氫與含矽或鍺的沉積氣體的混合物在一電漿CVD設備的反應室中形成。或者，該第二微晶半導體膜109是在第二條件下藉由輝光放電電漿使用含矽或鍺的沉積氣體、氫、及稀有氣體(譬如，氦、氬、氖、氪或氙)的混合物來形成。微晶型矽、微晶型矽鍺、微晶型鍺或類此者是在氫的流率是含矽或鍺的沉積氣體的流率的210倍或更高且是該沉積氣體的流率的1500倍或更低，較佳地是沉積氣體的流率的210倍或更高且是該沉積氣體的流率的300倍或更低，的第二條件下形成的，使得沉積氣體被稀釋。在該例子中的沉積溫度較佳地是室溫至300℃，更佳的是200℃至280℃。
稀有氣體(譬如，氦、氬、氖、氪或氙)可被用作為該第二微晶半導體膜109的來源氣體，該第二微晶半導體膜109的沉積率可如該第一微晶半導體膜107般地被提高。 因此，該薄膜電晶體的開啟狀態電流及場效遷移率可被提高且該薄膜電晶體的產量亦可被提高。
用於該第一微晶半導體膜107的條件在適合的時候可被用來產生輝光放電電漿以形成該第二微晶半導體膜109。藉由使用相同的條件來產生用於第一微晶半導體膜107的輝光放電電漿及用於第二微晶半導體膜109的輝光放電電漿，產量可獲得改善；然而各自的條件並不一定要彼此相同。
該第一微晶半導體膜107及該第二微晶半導體膜109的薄膜形成係使用圖2A及2B於下文中描述。
圖2A為該第一微晶半導體膜107的放大圖式。該第一微晶半導體膜107(其係在晶粒間的空間被填充非晶半導體的第一條件下形成的)包括晶粒107a及用來填充晶粒107a間的空間的非晶半導體107b。因此，該第一微晶半導體膜107包括較少的空間。該晶粒包括一非晶半導體區及多個微晶(crystallite)，其係微小的結晶且每一微晶可被視為一單晶。
圖2B為該第一微晶半導體膜107與該第二微晶半導體膜109的放大圖式。該第二微晶半導體膜109是在一用來促進結晶生長的第二條件下形成。因此，在該第一微晶半導體膜107中的非晶半導體區被蝕刻且使用在晶粒107a中的微晶作為種晶，使得晶粒109a及用來填充晶粒109a間的空間的非晶半導體109b可被形成。因此，結晶區對非晶半導體的比例被提高且結晶度被提高。
該第一微晶半導體膜107的厚度大於或等於1奈米且小於或等於4奈米是較佳的。在底閘極薄膜電晶體中，一在該閘極絕緣膜105側上的通道區被形成靠近該閘極絕緣膜105。因此，該薄膜電晶體的場效遷移率可藉由形成一具有高結晶度的微晶半導體膜於該通道區內而被提高。為了要提供該第二微晶半導體膜109(其具有比該第一微晶半導體膜107高的結晶度)於一個比在該閘極絕緣膜105上的該通道區內的該第一微晶半導體膜107還大的面積中，該第一微晶半導體膜107的厚度小於或等於4奈米是較佳的。在另一方面，因為該第一微晶半導體膜107必需包括晶粒及用來填充晶粒之間的空間的非晶半導體，所以該第一微晶半導體膜107的厚度大於或等於1奈米是較佳的。
該第二微晶半導體膜109的厚度大於或等於30奈米且小於或等於100奈米是較佳的。該第二微晶半導體膜109的厚度大於或等於30奈米可抑制薄膜電晶體的電特性的變動；且該第二微晶半導體膜109的厚度小於或等於100奈米可讓產量被提高。
氫對含矽或鍺的沉積氣體的流率比例與薄膜電晶體的場效遷移率之間的關係是使用圖3於下文中加以描述。
圖3為一圖表其例示氫對作為微晶半導體膜的來源氣體的矽烷的流率比例與使用該微晶半導體膜薄所形成的薄膜電晶體的場效遷移率之間的關係。在圖3中，當氫對矽烷的流率比例增加時，薄膜電晶體的場效遷移率則降低。其原因係如下所述：當氫對矽烷的流率比例增加時，產生 氫自由基的機率即增加，這提高了對非晶半導體的蝕刻作用以蝕刻介於晶粒之間的非晶半導體，使得該微晶半導體膜的結晶度被提高且一空間傾向於被形成在晶粒之間；該空間如一阻擋載體運動的阻障物般地作用，這造成了該薄膜電晶體的場效遷移率的降低。
相反地，當氫對矽烷的流率比例減小時，該薄膜電晶體的場效遷移率則升高。其原因係如下所述：當氫對矽烷的流率比例減小時，產生氫自由基的機率即降低，這降低了蝕刻作用，使得該微晶半導體膜的結晶度被減低且晶粒之間的空間被填滿非晶半導體；因此該載體運動途徑變成是連續的，而這提高了該薄膜電晶體的場效遷移率。然而，如果該氫對矽烷的流率比例進一步降低時，包含在晶粒中的微晶的比例變成小到讓該微晶半導體膜的結晶度被降低，使得一非晶半導體被形成。因此，在第一條件中，氫的流率最好是含矽或鍺的沉積氣體的流率的125倍或更高且是該沉積氣體的流率的180倍或更低，較佳地是沉積氣體的流率的150倍或更高且是該沉積氣體的流率的170倍或更低。又，在第二條件中，為了要使用包含在第一條件下形成的該微晶半導體膜中的晶粒的微晶來促進結晶的生長，氫的流率最好是含矽或鍺的沉積氣體的流率的210倍或更高且是該沉積氣體的流率的1500倍或更低，較佳地是沉積氣體的流率的210倍或更高且是該沉積氣體的流率的300倍或更低。
依據此實施例，該第一微晶半導體膜107與該第二微 晶半導體膜109被疊起來，藉此可形成一介於晶粒之間的空間很小之具有高結晶度的微晶半導體膜。
該第一微晶半導體膜107與該第二微晶半導體膜109係使用微晶半導體來形成。該微晶半導體是一種在非晶型與結晶型結構(包括單晶型結構與多晶型結構在內)之間有一中間結構的半導體。該微晶半導體是一種具有以自由能量而言是穩定的第三狀態的半導體且是一種具有短程序化(short-range order)及晶格扭曲的結晶型半導體，其中一直徑大於或等於2奈米且小於或等於200奈米，較佳地大於或等於10奈米且小於或等於80奈米，更佳地大於或等於20奈米小於或等於50奈米，的柱形晶粒或針狀晶粒生長在相關於基材表面的法線方向上。因此，存在著晶粒邊界被形成在柱狀或針狀晶粒的界面的情形。一晶粒的直徑係指該晶粒在一平行於該基材表面的平面上的最大直徑。又，該晶粒包括一非晶半導體區及一微晶其是一可被視為一單晶的微小結晶。該晶粒可包括一雙晶(twin crystal)。
微晶型矽(其為微晶半導體的一個典型的例子)的拉曼光譜(Raman spectrum)是位在比代表單晶矽的拉曼光譜的峰值的520cm-1 還小的低波數中。亦即，該微晶矽的拉曼光譜的峰值係位在代表單晶矽的520cm-1 與代表非晶型矽的480cm-1 之間。該微晶半導體包括至少1%原子或更高的氫或鹵素以中道一懸空鍵。又，該微晶半導體包含稀有氣體元素，譬如氦、氬、氪或氙，用以進一步促進晶格扭曲，使得穩定度被提高且可獲得有利的微晶半導體。關 於此一微晶半導體的描述已揭示在美國專利第US 4409134號中。
該微晶半導體包括多個晶粒且該晶粒包括一非晶半導體區及多個微晶，其係微小的結晶且每一微晶可被視為一單晶。依據描述於此實施例中之用來形成該第一微晶半導體膜107及該第二微晶半導體膜109的方法，在該晶粒中的微晶的尺寸可被增加，其導致該微晶半導體的結晶度的提高。
接下來，如圖1C所示，一半導體膜111被形成在該第二微晶半導體膜109上。該半導體膜111包括一微晶半導體區111a及一非晶半導體區111b。接下來，一第一雜質半導體膜(被稱為雜質半導體膜113)被形成在該半導體膜111上。然後，一光阻罩幕115被形成在該雜質半導體膜113上。
包括該微晶半導體區111a與該非晶半導體區111b的該半導體膜111可在結晶生長係使用該第二微晶半導體膜109作為種晶來部分地實施(結晶生長被減少)的條件下被形成。
該半導體膜111係藉由輝光放電電漿在使用氫、含氮氣體、及含矽或鍺的沉積氣體的混合物下於一電漿CVD設備的處理室中被形成。該含氮氣體的例子包括氨、氮、氮氟化物、氮氯化物、氯胺、氟胺及類此者。輝光放電電漿可如第一微晶半導體膜107的例子中一樣地被產生。
在該例子中，含矽或鍺的沉積氣體對氫的流率與用來 形成像是該第一微晶半導體膜107或該第二微晶半導體膜109的微晶半導體膜的流率是相同的，且該含氮氣體被作為來源氣體，藉此，相較於在該第一微晶半導體膜107的沉積條件下或在該第二微晶半導體膜109的沉積條件下，結晶的生長程度可受到抑制。詳言之，在該半導體膜111的沉積的早期階段，包括在該來源氣體中的含氮氣體部分地抑制了結晶的生長，因而生長一圓錐形的微晶半導體區或一角錐形的微晶半導體區並形成一非晶半導體區。又，在該沉積的中期階段或後期階段，在該圓錐形或角錐形微晶半導體區域內的結晶生長會停止，且之後接著的只有該非晶半導體區的沉積。因此，在半導體膜111中，可形成用具有較少的缺陷及在價能帶中的能帶邊緣的能階的尾部很陡峭的良序半導體膜來形成的該微晶半導體區111a與該非晶半導體區111b。
在此實施例中，用來形成該半導體膜111的條件的典型例子係如下所述：該氫的流率是該含矽或鍺的沉積氣體的流率的10至2000倍，較佳地為10至200倍。應指出的是，在一用來形成一正常的非晶半導體膜的條件的典型例子中，氫的流率是該含矽或鍺的沉積氣體的流率的0至5倍。
一稀有氣體，譬如氦、氖、氬、氪或氙，可被導入到該半導體膜111的來源氣體中，使得沉積率可被提高。
該半導體膜111的厚度是50奈米至350奈米是較佳的，更佳地為120奈米至250奈米。
圖4A及4B為介於圖1C所示的該閘極絕緣膜105與雜質半導體膜113之間的部分的放大圖式。
如圖4A所示，在該半導體膜111中的該微晶半導體區111a具有一突起及/或凹陷；該微晶半導體區111a具有一突起(圓錐或角錐)形狀其寬度從該閘極絕緣膜105朝向該非晶半導體區111b減小(該突起的部分的尖端具有銳角)。或者，該微晶半導體區111a可具有一突起(倒圓錐或角錐)形狀其寬度從該閘極絕緣膜105朝向該非晶半導體區111b增加。
該微晶半導體區111a的厚度，亦即，從介於該微晶半導體區111a與該第二微晶半導體膜109之間的界面到該微晶半導體區111a的突起的尖端的距離可被設定為大於或等於5奈米且小於或等於310奈米，使得該薄膜電晶體的關閉狀態電流可被減小。
又，為了要改善該微晶半導體區111a的結晶度，包含在該半導體膜111內的氧及氮(用二次離子質譜儀測量)的濃度小於1×1018 原子/cm3 。
該非晶半導體區111b係使用一含氮的非晶半導體來形成。該含氮的非晶半導體的氮可像是例如一NH基團或一NH2 基團般地存在。該非晶半導體係使用非晶型矽形成的。
與傳統的非晶半導體相較，該含氮的非晶半導體是一種具有較少量的缺陷吸收光譜且在耳巴赫邊緣(Urbach edge)具有較低的能量(其係以固定光電流(CPM)方法 或光激發光光譜測量)的半導體。亦即，與傳統的非晶半導體相較，該含氮的非晶半導體是一種具有較少的缺陷且其在價能帶中的能帶邊緣的能階的尾部很陡峭的良序半導體。再者，因為該含氮的非晶半導體具有一在價能帶中的能帶邊緣的能階的陡峭尾部，所以能隙變得較寬且較少穿隧電流流動。因此，該含氮的非晶半導體被設置在該微晶半導體區111a與該雜質半導體膜113之間，藉以降低該薄膜電晶體的關閉狀態電流。此外，藉由設置該含氮的非晶半導體，該開啟狀態電流與該場效遷移率可被提高。
又，藉由實施低溫光激發光光譜而獲得之該含氮的非晶半導體的峰值區大於或等於1.31eV且小於或等於1.39eV。應指出的是，一微晶半導體(典型地為微晶型矽)之藉由實施低溫光激發光光譜而獲得的光譜的峰值係大於或等於0.98ev且小於或等於1.02eV。因此，該含氮的非晶半導體不同於微晶半導體。
又，除了非晶半導體區111b之外，該微晶半導體區111a亦可包含一NH基團或一NH2 基團。
又，如圖4B所示，一晶粒尺寸大於或等於1且小於或等於10奈米，較佳地大於或等於1奈米且小於或等於5奈米的半導體晶粒111c可被包括在該非晶半導體區111b中，使得該開啟狀態電流與該場效遷移率可被進一步提高。
具有一寬度從該閘極絕緣膜105朝向該非晶半導體區111b減小的突起(圓錐或角錐)形狀的微晶半導體，或具有一寬度從該閘極絕緣膜105朝向該非晶半導體區111b增 加的突起(倒圓錐或角錐)形狀的微晶半導體係以下面所述的方式形成：在該第二微晶半導體膜於用來沉積一微晶半導體的條件下被形成之後，結晶生長在該結晶生長被逐漸地減小的條件下被實施，且一非晶半導體被沉積。
因為該半導體膜111的微晶半導體區111a具有圓錐或角錐形狀或倒圓錐或角錐形狀，所以當電壓在開啟狀態中被施加在源極與汲極電極之間時，在垂直方向(薄膜厚度方向)上的電阻，即該半導體膜111的電阻，可被降低。又，藉由設置該含氮的非晶半導體於該微晶半導體區111a與該雜質半導體膜113之間，因為該非晶半導體是一種具有較少的缺陷且其在價能帶中的能帶邊緣的能階的尾部很陡峭的良序半導體，所以較少穿隧電流流動。以此方式，在描述於此實施例中的薄膜電晶體中，開啟狀態電流與該場效遷移率可被提高且關閉狀態電流可被降低。
在此實施例中，包括該微晶半導體區111a與該非晶半導體區111b的該半導體膜111係使用包括該含氮的氣體的來源氣體來形成。或者，該半導體膜111可用下面的方式來形成：該第二微晶半導體膜109的頂面被曝露於一含氮氣體中使得氮吸收至該第二微晶半導體膜109的頂面；然後使用一包括矽或鍺的沉積氣體及使用氫作為來源氣體來實施薄膜沉積。
該雜質半導體膜113係使用添加了磷的非晶型矽、添加了磷的微晶型矽、或類此者來形成。添加了磷的非晶型矽及添加了磷的微晶型矽可被疊在一起。在形成p形通道 薄膜電晶體作為薄膜電晶體的例子中，該雜質半導體膜113係使用添加了硼的微晶型矽、添加了硼的非晶型矽或類此者來形成。在該半導體膜111與配線129a及129b達成一歐姆接觸的情形中，該雜質半導體膜113不一定會被形成。
該雜質半導體膜113係藉由輝光放電電漿在使用氫、磷(用氫或矽烷稀釋過)、及含矽的沉積氣體的混合物下於一電漿CVD設備的反應室中被形成。該添加了磷的非晶型矽或該添加了磷的微晶型矽系藉由用氫來稀釋含矽的沉積氣體來形成。在形成一p形通道薄膜電晶體的例子中，該雜質半導體膜113可藉由使用二硼烷而非磷的輝光放電電漿來形成。
在該雜質半導體膜113係使用添加了磷的非晶型矽或添加了磷的微晶型矽的例子中，微晶半導體膜，典型地一微晶型矽膜，可被形成在該半導體膜111與該雜質半導體膜113之間，使得該介電的特性可被改善。因此，在介於該雜質半導體膜113與該半導體膜111之間的界面中的電阻可被抑制。因此，流動經過該薄膜電晶體的源極區、該半導體膜、及該汲極區的電流可被增加，這可提高該開啟狀態電流及場效遷移率。
光阻罩幕115可用微影蝕刻步驟來形成。
接下來，該第一微晶半導體膜107、該第二微晶半導體膜109、該半導體膜111、及該雜質半導體膜113係使用該光阻罩幕115來加以蝕刻。藉由此步驟，每一畫素的該 第一微晶半導體膜107、該第二微晶半導體膜109、該半導體膜111、及該雜質半導體膜113都被分隔開，使得一島狀的第一半導體堆疊(被稱為半導體堆疊117)及一島狀的第二雜質半導體膜(被稱為雜質半導體膜121)被形成。該半導體堆疊117是該第一微晶半導體膜107、該第二微晶半導體膜109及該半導體膜111的各自部分(respective parts)且包括一微晶半導體區117a(其包括該第一微晶半導體膜107、該第二微晶半導體膜109及該半導體膜111的微晶半導體區的各自部分)，及一非晶半導體區117b(其包括該半導體膜111的非晶半導體區的一部分)。然後，該光阻罩幕115被去除(參見圖1D)。
接下來，一導電膜127被形成在該雜質半導體膜121上(參見圖5A)。該導電膜127可使用鋁、銅、鈦、釹、鈧、鉬、鉻、鉭、鎢及類此者來形成為一單一層或一堆疊層。一添加了用來防止小丘(hillock)的元素的鋁合金(如，一可被用於該閘極電極103的Al-Nd合金)亦可被使用。一添加了用作為施體的雜質元素的結晶型矽亦可被使用。然後，一堆疊層結構被形成，在該堆疊層結構中一在與該添加了用作為施體的雜質元素的結晶型矽接觸的一側上的膜層係使用鈦、鉭、鉬、鎢、或者些元素的任何一者的氮化物來形成，然後一層鋁或鋁合金被形成於其上。又或者，一堆疊層結構被形成，在該堆疊層結構中一鋁或鋁合金的上側及下側被鈦、鉭、鉬、鎢、或者些元素的任何一者的氮化物夾在中間。該導電膜127係使用CVD方法、 濺鍍方法、或真空蒸鍍方法來形成。或者，該導電膜127可藉由一網版印刷方法、噴墨方法、或類此者將銀、金、銅、或類此者的導電奈米膏(nanopaste)排放至該基材上並烘烤該導電奈米膏來形成。
接下來，一光阻罩幕以一微影蝕刻步驟來形成，且該導電膜127用該光阻罩幕來加以蝕刻，以形成如一源極電極及一汲極電極般地作用的配線129a及129b(參見圖5B)。該導電膜127的蝕刻可以是乾式蝕刻或是濕式蝕刻。配線129a及129b的一者不只如源極電極或汲極電極般地作用，其亦作為一訊號線。然而，並不侷限於此的是，一訊號線可與該源極及汲極電極分開來被設置。
接下來，該雜質半導體膜121與該半導體堆疊117的一部分被蝕刻，使得一對如一源極區及一汲極區般地作用的雜質半導體膜131a及131b及及一包括一微晶半導體區133a及一對非晶半導體區133b的半導體堆疊133被形成。該半導體堆疊117的蝕刻被實施，使得該微晶半導體區133a被露出來，藉此，該半導體堆疊133被形成，其中該微晶半導體區133a及該非晶半導體區133b被疊在一被配線129a，129b覆蓋的區域內，且該微晶半導體區133a在一沒有被配線129a，129b覆蓋但與該閘極電極重疊的區域中被外露。
乾式蝕刻被使用於該蝕刻中，使得配線129a，129b的端部與該雜質半導體膜131a，131b的端部對準。然而，當該導電膜127用濕式蝕刻來蝕刻且該雜質半導體膜121是用乾式蝕刻來蝕刻時，配線129a，129b的端部偏離該雜質半 導體膜131a，131b的端部，使得在相關於該基材表面的剖面中，配線129a，129b的端部被放置在該雜質半導體膜131a，131b的端部的內側。
除了該蝕刻步驟之外，乾式蝕刻被進一步實施。該乾式蝕刻係以低的微晶半導體區133a及非晶半導體區133b蝕刻率來實施，使得外露的微晶半導體區133a及非晶半導體區133b不會受損傷。換言之，此一條件是，對於該微晶半導體區133a及該非晶半導體區133b之外露的表面幾乎不會造成損傷且該微晶半導體區133a及該非晶半導體區133b的厚度沒有被減小。典型地，Cl2 、CF4 、N2 或類此者可被用作為蝕刻氣體。對於蝕刻方法並沒有特別的限制；電感地耦合的電漿(ICP)方法、電容地耦合的電漿(CCP)方法、電子迴旋加速共振(ECR)方法、反應性離子蝕刻(RIE)方法、或類此者都可被使用。
接下來，該微晶半導體區133a與該非晶半導體區133b的表面接受電漿處理，典型地，水電漿處理、氧電漿處理、氨電漿處理、氮電漿處理、或類此者。
水電漿處理可藉由使用一被引入到一反應空間中之含水氣體，典型地為水蒸汽(H2 O蒸汽)，作為其主要成分以產生電漿來加以實施。之後，該光阻罩幕被去除。該光阻罩幕可在該乾蝕刻該雜質半導體膜121及該半導體堆疊117之前被去除。
如上文所述，在該微晶半導體區133a與該非晶半導體區133b被形成之後，該乾式蝕刻在不會傷及該微晶半導體 區133a及該非晶半導體區133b的條件下被進一步實施，藉此，殘留在該外露的微晶半導體區133a及該非晶半導體區133b上的雜質可被去除掉。又，該水電漿處理接在該乾式蝕刻之後被實施，藉此，殘留的光阻罩可被去除掉且該微晶半導體區133a的缺陷可被減少。再者，藉由上述的電漿處理，介於源極區與汲極區之間的絕緣可被確保，因此該薄膜電晶體的關閉狀態電流可被減低，且電特性的變動可被減低。
經由上述的處理，可形成一具有用微晶半導體膜形成的通道區之單閘極薄膜電晶體。又，具有低關閉狀態電流、高開啟狀態電流及高場效遷移率的單閘極薄膜電晶體可以高產量來加以製造。
接下來，一絕緣膜137(亦被稱為第二閘極絕緣膜)被形成。該絕緣膜137可用類似於閘極絕緣膜105的方式來予以形成。
接下來，一開孔(未示出)藉由使用一以光微影蝕刻步驟形成的光阻罩幕而被形成在該絕緣膜137上。接下來，一背閘極電極139(亦被稱為第二閘極電極)被形成(參見圖5C)。
該背閘極電極139可用類似於配線129a及129b的方式來形成，該背閘極電極139可使用透光的導電材料來形成，譬如包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加了氧化矽的氧化銦錫。
或者，該背閘極電極139可使用一含有透光導電聚合物的導電成分形成。該背閘極電極139較佳地具有小於或等於10000歐姆/平方的片電阻係數及一在550奈米的波長下之大於或等於70%的透光率。又，包括在該導電成分中的導電性高分子的電阻係數較佳地小於或等於0.1Ω‧cm。
一俗稱π電子共軛的導電性高分子可被用作為該導電性高分子。例如，聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或聚苯胺、聚吡咯及聚噻吩的兩者或多者的共聚物或其衍生物可被提供。
該背閘極電極139可以下面的方式來形成：藉由濺鍍方法使用上述的材料形成一薄膜；及用一以微影蝕刻步驟形成的光阻罩幕蝕刻該薄膜。或者，施用或印刷一包括具有高透光性的導電性高分子的導電成分，然後烘烤以形成該背閘極電極139。
接下來，一種背閘極電極形式參考圖6A至6D(其為薄膜電晶體的頂視圖)來加以描述。
如圖6A所示，當從上方看時，該背閘極電極139被形成為平行於該閘極電極103。在此例子中，施加至該背閘極電極139及該閘極電極103的電位可被分開地控制。因此，該薄膜電晶體的低限電壓可被控制。又，載體流動的區域，亦即，通道區域，被形成在該微晶半導體區內的該閘極絕緣膜105側上及在該絕緣膜137上；因此，薄膜電晶體的開啟狀態電流可被提高。
如圖6B所示，該背閘極電極139可被連接至該閘極電極103。亦即，該閘極電極103與該背閘極電極139可經由形成在該閘極絕緣膜105及該絕緣膜137上的開孔150相連接。在此例子中，施加至該背閘極電極139的電位等於施加至該閘極電極103的電位。因此，在該半導體層中的微晶半導體區內，載體流動的區域，亦即，通道區域，被形成在該閘極絕緣膜105側上及在該絕緣膜137上；因此，薄膜電晶體的開啟狀態電流可被提高。
又或者，如圖6C所示，該背閘極電極139不一定被連接至該閘極電極103，而可以是在浮動狀態。在此例子中，通道區被形成在該微晶半導體區內的該閘極絕緣膜105側上及在該絕緣膜137上且沒有施加電位至該背閘極電極139；因此，薄膜電晶體的開啟狀態電流可被提高。
如圖6D所示，該背閘極電極139可與配線129a及129b重疊且該絕緣膜137被設置在它們之間。雖然圖6D例示使用圖6A所示的背閘極電極139的情形，但圖6B、或圖6C的背閘極電極139亦可被作成與配線129a及129b重疊。
在描述於此實施例的雙閘極薄膜電晶體的中，兩個載體流動的通道區被形成在介於該微晶半導體區133a與閘極絕緣膜105之間的界面的附近及在微晶半導體區133a與絕緣膜137之間的界面附近。在該微晶半導體膜內在該閘極絕緣膜105側上的該區域是使用晶粒及用來填充晶粒間的空間的非晶半導體來形成的；在該微晶半導體膜內在該絕緣膜137側上的該區域是使用具有高結晶度的微晶半導體 來形成的。又，因為因為介於該微晶半導體膜中的晶粒間的空間被減小且結晶度被提高，所以載體的移動數量被增加，使得該開啟狀態電流與該場效遷移率可被提高。再者，因為該非晶半導體區133b被設置在該微晶半導體區133a與該雜質半導體膜131a，131b之間，所以薄膜電晶體的關閉狀態電流可被減小。因此，薄膜電晶體的面積可被縮小，這允許高集積至一半導體裝置中。又，藉由使用描述於此實施例中之用於一顯示裝置的驅動電路的薄膜電晶體，該顯示裝置的框架尺寸可被減小。
(實施例2)
在實施例2中，一種製造薄膜電晶體的方法將參考圖1A至1D及圖7A至7C來加以描述，該薄膜電晶體的關閉狀態電流可以比實施例1更進一步被減小。
以類似於實施例1的方式，圖7A所示的該半導體堆疊117係經由圖1A至1C所示的處理來形成。
接下來，電漿處理被實施，在此電漿處理中該半導體堆疊117的側表面在留有該光阻罩幕115下被曝露於電漿123中。在實施例2中，電漿是在氧化氣體氛圍或氮化氣體氛圍中被產生，且該半導體堆疊117被曝露至該電漿123中。氧化氣體的例子包括氧、臭氧、一氧化二氮、水蒸汽、氧與氫的混合氣體、及類此者。氮化氣體的例子包括氮、氨、氟化氮、氯化氮、氯胺、氟胺、及類此者。電漿產生於氧化氣體氛圍中或氮化氣體氛圍中造成氧自由基或 氮自由基被產生。該等自由基與該半導體堆疊117形成一如暫存區(bank region)於該半導體堆疊117的側表面上。不用電漿照射，可用紫外線照射來產生氧自由基或氮自由基。
在使用氧、臭氧、水蒸汽、氧與氫的混合氣體作為氧化氣體的例子中，光阻被電漿照射縮減，使得一比該光阻罩幕115小的光阻罩幕115a如圖7B所示地被形成。因此，藉由電漿處理，該外露的雜質半導體膜121與該半導體堆疊117的側壁一起被氧化，使得一如一暫存區般地作用的絕緣區125a被形成在該雜質半導體膜121的側壁及頂面上及該半導體堆疊117的側壁上。
接下來，如實施例1所示，經由圖5A及5B所示的處理，如一源極電極及一汲極電極般地作用的配線129a及129b、如一源極電極及一汲極電極般地作用的一對雜質半導體膜131a及131b、及包括該微晶半導體區133a及該對非晶半導體區133b的半導體堆疊133被形成。
接下來，經由描述於實施例1中之示於圖5C的步驟，該絕緣膜137及背閘極電極139被形成(參見圖7C)。
經由上述的步驟，可形成一雙閘極薄膜電晶體。在描述於此實施例的雙閘極薄膜電晶體中，兩個載體流動的通道區被形成在介於該微晶半導體區133a與閘極絕緣膜105之間的界面的附近及在微晶半導體區133a與絕緣層137之間的界面附近，使得該開啟狀態電流與該場效遷移率可被提高。再者，因為該絕緣區(其為一暫存區)被設置在該 半導體堆疊133與配線129a及129b之間，所以從配線129a及129b被注入到該半導體堆疊133中的電洞可被減少，使得該薄膜電晶體的關閉狀態電流可被減小及該開啟狀態電流與該場效遷移率可被提高。因此，薄膜電晶體的面積可被縮小，這允許高集積至一半導體裝置中。又，藉由使用描述於此實施例中之用於一顯示裝置的驅動電路的薄膜電晶體，該顯示裝置的框架尺寸可被減小。
(實施例3)
在實施例3中，一種關閉狀態電流可以比描述於實施例1中的薄膜電晶體的關閉狀態電流被近一步減小的薄膜電晶體將參考圖8A至8D來加以描述。
以類似於實施例1的方式，例示於圖1A至1D及圖5A中的處理被實施，使得該導電膜127被形成在該閘極絕緣膜105及該半導體堆疊117上。然後，如圖8所示，一罩幕141藉由微影蝕刻步驟使用一光阻而被形成在該導電膜127上。
接下來，如圖8B所示，該導電膜127與該雜質半導體膜121係使用該罩幕141來加以蝕刻，使得如一源極電極及一汲極電極般地作用的配線129a及129b、如一源極電極及一汲極電極般地作用的一對雜質半導體膜131a及131b被形成。又，該非晶半導體區117b的外露部分的一部分被蝕刻，使得一非晶半導體區133c被形成。
接下來，使用一光阻去除劑將該罩幕141去除掉，如 圖8C所示。
接下來，如圖8D所示，使用配線129a及129b作為罩幕來蝕刻該非晶半導體區133c及該微晶半導體區117a，使得包括該微晶半導體區133a及該對非晶半導體區133b的半導體堆疊133被形成。
依據此實施例的處理，因為該微晶半導體區133a在去除罩幕141的步驟中被該非晶半導體區133c覆蓋，所以該微晶半導體區133a不會與該光阻去除劑及該光阻的殘留物接觸。又，因為該非晶半導體區133c係使用配線129a及129b來加以蝕刻用以在該罩幕141被去除之後露出該微晶半導體區133a的一部分，所以與光阻去除劑及該光阻的殘留物接觸的該非晶半導體區並沒有被留在一背通道中。因此，導因於留在一背通道中之光阻去除劑及光阻的殘留物的漏電流可被忽略，這可進一步降低該薄膜電晶體的關閉狀態電流。
雖然在此實施例中係使用實施例1來進行描述，但使用實施例2亦是適當的。
(實施例4)
一種薄膜電晶體可被形成，及一具有顯示功能的半導體裝置(亦被稱為顯示裝置)可藉由使用該薄膜電晶體於一畫素部分中及進一步用在一驅動電路中來加以製造。又，包括該薄膜電晶體的驅動電路一部分或全部可被形成在與該畫素部分同一基材上，藉以實現系統面板(system- on-panel)。
該顯示裝置包括一顯示元件。一液晶元件(亦被稱為液晶顯示元件)或一發光元件(亦被稱為發光顯示元件)可被用作為該顯示元件。該發光元件在此領域中包括一亮度是藉由電流或電壓來控制的元件，特別是在此領域中包括無機電激發光(EL)元件、有機EL元件、及類此者。又，一種對比是用電效果來改變的顯示媒體，譬如電墨水，可被使用。
此外，該顯示裝置包括一該顯示元件被密封於其內的面板，及一模組，其中一IC及包括一控制器在內的此類元件被安裝在該面板上。又，一元件基材(其對應於該顯示元件於該顯示裝置的製程中被完成之前的一實施例)被設置有一用來提供電流至多個畫素的每一畫素中的顯示元件的構件。詳言之，該元件基材可以是在只設置有該顯示元件的畫素電極的狀態、是在一導電膜形成為一畫素電極之後且在蝕刻該導電膜以形成該畫素電極之前的狀態、或任何其它狀態。
該顯示裝置係指一種影像顯示裝置、一顯示裝置、或一光源(包括一發光裝置在內)。又，該顯示裝置包括在其領域中的下列模組：一包括一連接器(譬如，撓性印刷電路(FPC))、捲帶式自動接合(TAB)、或捲帶載體封裝(TCP)附裝的模組；一具有TAB帶或一TCP(其在端部設置有一印刷配線板)的模組；及一具有以玻璃覆晶(chip-on-glass,COG)方法直接安裝在一顯示元件上的 積體電路(IC)的模組。
(實施例5)
揭示於說明書中的半導體裝置可被應用至電子紙上。一電子紙可被用於各式領域的電子裝置，只要它們可顯示資料。例如，電子紙可被應用至電子書(e-書本)閱讀器、布告欄、車輛(譬如，火車)內的廣告、數位簽章、公開資訊顯示器(PID)、各式卡片(譬如，信用卡)的顯示器、及類此者。該電子裝置的一個例子被例示於圖9中。
圖9例示一電子書閱讀器的例子。例如，一電子書閱讀器2700包括兩個外殼，外殼2701及外殼2703。外殼2701及外殼2703係用一鉸鏈2711相結合，使得該電子書閱讀器2700可以該鉸鏈2711為軸被打開及關閉。藉此結構，該電子書閱讀器2700如一紙本書般地操作。
一顯示部分2705及一顯示部分2707分別被包含在外殼2701與外殼2703中。顯示部分2705及顯示部分2707可顯示一個影像或不同影像。例如，根據不同的影像被顯示在不同的顯示部分的結構，文字可被顯示在右邊的顯示部分(圖9中的顯示部分2705)及影像可被顯示在左邊的顯示部分(圖9中的顯示部分2707)。
圖9例示該外殼2701被設置有一操作部分及類此者的例子。例如，外殼2701被設置有一電源開關2721、一操作鍵2723、一揚聲器2725、及類此者。書頁藉由該操作鍵 2723來予以翻動。一鍵盤、指向裝置、或類此者亦可被設置於其上設有顯示部分的外殼表面上。又，一外部連接端子(耳機端子、USB端子、可被連接至不同電線，譬如AC轉換器及USB電線，的端子護類此者)、記錄媒體插入部分、及類此者可被設置在外殼的背面或側面。再者，該電子書閱讀器2700可具有電子字典的功能。
該電子書閱讀器2700可具有一能夠無線地傳送及接收資料的結構。經由無線通信，書本資料或類此者可被購買及從一電子書伺服器下載。
(實施例6)
揭示於說明書中的半導體裝置可被應用至各式電子裝置(包括遊戲機在內)。該等電子裝置的例子為電視機(亦稱為電視或電視接收器)、電腦或類此者的監視器、攝相機(譬如，數位相機或數位攝影機)、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲主機、可攜式資訊終端機、音訊再生裝置、大型遊戲機，譬如柏青哥(pachinko)機、及類此者。
圖10A例示電視裝置的一個例子。在電視裝置9600中，一顯示部分9603被包含在外殼9601中。該顯示部分9603可顯示影像。在圖10A中，該外殼9601被一底座9605支撐。
該電視裝置9600可用該外殼9691的一操作開關或一分離的遙控器9610來操作。頻道及音量可用該遙控器9610的 一操作鍵9609來控制，使得顯示在該顯示部分9603上的影像可受控制。又，該遙控器9610可設置一用來顯示來自該遙控器9610輸出的資料的顯示部分9607。
該電視裝置9600設置有一接收器、一數據機及類此者。藉由使用該接收器，可接收一般的電視播送(TV broadcasting)。又，該顯示裝置可經由或沒有經由電線透過該數據機被連接至一通信網絡，藉此實施單向(從發送器至接收器)或雙向(在發送器與接收器之間或接收器與接收器之間)資訊通信。
圖10B例示一數位相框的例子。例如，在一數位相框9700中，一顯示部分9703被包含在一外殼9701中。該顯示部分9703可顯示各式影像。該顯示部分9703可顯示用數位相機或類此者拍攝的影像資料且如一般相框般地作用。
應指出的是，該數位相框9700設置有一操作部分、一外部連接部分(一USB端子、一可連接至各式電纜線(譬如，USV電纜線)的端子，或類此者)、一記錄媒體插入部分、及類此者。雖然這些元件可被設置在其上設有該顯示部分的表面上，但為了該數位相框9700的設計而將它們設在側面或背面上是較佳的。例如，一儲存用數位相機拍攝的影像的資料的記憶體被插入到該數位相框的記錄媒體插入部分，藉此，該影像資料可被傳遞並顯示在該顯示部分9703上。
該數位相框9700可被建構來無線地傳送及接收資料。一用來無線地獲得將被顯示之所想要的影像資料的結構可 被使用。
圖11為一立體圖其例示一可攜式電腦的例子。
在圖11的可攜式電腦中，一具有顯示部分9303的上外殼9301及一具有鍵盤9304的外殼9302可藉由關閉一連接該上外殼9301與該下外殼9302的鉸鏈單元來彼此疊合。圖11的可攜式電腦便於攜帶，且在使用鍵盤來輸入資料的例子中，該鉸鏈單元被打開使得使用者可看著顯示部分9303來輸入。
該下外殼9302包括一指向裝置9306，除了該鍵盤9304之外，資料輸入可用該指向裝置9306來實施。又，當該顯示部分9303是一觸控輸入面板時，資料輸入可藉由觸碰該顯示部分的一部分來實施。該下外殼9302包括一算術功能部分，譬如CPU或硬碟機。此外，該下外殼9302包括一外部連接埠9305，一遵循USB通信標準的通信電纜線可被插入到該外部連接埠中。
該上外殼9301包括一顯示部分9307且可藉由將它朝向該上外殼9301的內部滑動來將該顯示部分9307保存於其內，因此可達成寬螢幕顯示器。此外，使用者可調整該可被保存在該上外殼9301內的顯示部分9307的螢幕的方向。當可被保存在該上外殼9301內的該顯示部分9307是一觸控輸入面板時，資料輸入可藉由觸碰該可被保存在該上外殼9301內的顯示部分9307的一部分來實施。
該顯示部分9303及該可被保存在該上外殼9301內的顯示部分9307使用液晶顯示面板、一發光顯示面板(譬如， 有機發光元件或無機發光元件)、或類此者的影像顯示裝置。
此外，圖11中的該可攜式電腦可設置有一接收器及類此者來接收TV播送以顯示影像於該顯示部分上。當該顯示部分9307的整個螢幕在連接該上外殼9301與該下外殼9302的鉸鏈單元被保持關閉的同時藉由滑移該顯示部分9307而被露出來時，使用者可觀看TV播送。在此例子中，該鉸鏈單元並沒有被打開且顯示並沒有在顯示部分9303上實施，且只有實施用於顯示該TV播送的電路的起動，使得電力消耗被降至最小，這對於電池組容量有限的可攜式電腦而言是有用的。
(例1)
在例1中，一微晶型矽膜被形成在一基材上的平面形狀將參考圖12A及12B、圖13A及13B、及圖14A及14B加以描述。在例1中，描述於實施例1中之在第一條件下形成的該微晶型矽膜被稱為例A，描述於實施例1中之在第二條件下形成的該微晶型矽膜被稱為例B，及描述於實施例1中之藉由在第一及第二條件下將層疊起來而形成的該微晶型矽膜被稱為例C。
首先，例A至C的製造方法將於下文中描述。
一100奈米厚的氧氮化矽膜被形成在一基材上作為一基礎膜。該氧氮化矽膜是用CVD方法來形成，該CVD方法中的電漿放電是在下面的條件下被實施：矽烷及一氧化二 氮分別以5sccm及600sccm的流率被導入作為來源氣體且被穩定；處理室的壓力為25Pa；基材溫度為280℃；RF功率源頻率為13.56MHz；及RF功率源的功率為30W。
接下來，一30奈米厚的微晶型矽膜被形成在該氧氮化矽膜上。
例A至C每一者的微晶型矽膜都是用CVD方法來形成，該CVD方法中的電漿放電是在下面的條件下被實施：矽烷、氫及氬被導入一處理室作為來源氣體且被穩定；處理室的壓力為280Pa；基材溫度為280℃；RF功率源頻率為13.56MHz；及RF功率源的功率為50W。詳言之，在例A中，矽烷的流率為10sccm，氫的流率為1500sccm，及氬的流率為1500sccm。在例B中，矽烷的流率為7sccm，氫的流率為1500sccm，及氬的流率為1500sccm。在例C中，一3奈米厚的微晶型矽膜在例A的條件下被形成，然後一27奈米厚的微晶型矽膜在例B的條件下被形成。
圖12A及12B為拍攝例A的平面表面的TEM影像。該等TEM影像係用高解析度透射電子顯微鏡(由Hitachi公司：TEM製造的‘H9000-NAR’)在高放大倍率及300kV的加速電壓下拍攝的。圖12A是0.5百萬摺放大率(million-fold magnification)的TEM影像，及圖12B是2百萬摺放大率的TEM影像。
在圖12B中，一晶格條紋(lattice fringe)被觀察到的區域是微晶(crystallite)(其為被視為單晶的微小結晶)，且一非晶型區域被形成在該區域周圍。一被觀察到 顏色是白色的區域是介於晶粒之間的空間。
圖13A及13B為拍攝例B的平面表面的TEM影像。圖13A是0.5百萬摺放大率的TEM影像，及圖13B是2百萬摺放大率的TEM影像。
從圖13B可看出晶粒的晶粒尺寸變大且在晶粒之間有許多被觀察到的顏色是白色的區域。此外，與圖12B相較，一晶格條紋被觀察到的區域具有許多結晶區及高反差。因此，可被發現的是結晶度獲得改善，但一空間藉由在第二條件下形成微晶型矽膜而被形成在晶粒之間。
圖14A及14B為拍攝例C的平面表面的TEM影像。圖14A是0.5百萬摺放大率的TEM影像，及圖14B是2百萬摺放大率的TEM影像。
相較於圖12B及13B，在圖14B中有許多晶格條紋被觀察到的微晶。此外，與圖13B相較，在晶粒之間有一些區域被觀察到顏色是白色的區域。因此，一具高結晶度且晶粒間的空間較少的微晶型矽膜可藉由使用第一及第二條件來形成。
(例2)
在例2中，微晶型矽膜是在第二條件下形成的薄膜電晶體(例D)，及一微晶型矽膜在第一條件下形成然後一將被堆疊之微晶型矽膜在第二條件下形成的薄膜電晶體(例E)將被描述。
首先，該等薄膜電晶體的製程係參考圖1A至1D與圖 2A及2B來加以描述。
一基礎絕緣膜(未示出)被形成在基材101上，及一閘極電極103被形成在該基礎絕緣膜上。
在此例子中，一玻璃基材(由Corring公司製造的EAGLE XG)被用作為基材101。
一50奈米厚的鈦膜藉由以20sccm流率的氬離子濺射一鈦靶材而被形成在該基礎絕緣膜上。然後，一100奈米厚的鋁膜藉由以50sccm流率的氬離子濺射一鋁靶材而被形成其上。然後，一50奈米厚的鈦膜藉由以20sccm流率的氬離子濺射一鈦靶材而被形成其上。之後，一光阻被施用至該鈦膜上且用一第一光罩以光線照射並顯影以形成光阻罩幕。
接下來，使用該光阻罩幕實施蝕刻，使得該閘極電極103被形成。在此例子中，一電感耦合的電漿(ICP)蝕刻設備被使用；第一蝕刻是在該ICP功率為600W、偏壓功率為250W、壓力為1.2Pa、及60sccm流率的三氯化硼及20sccm流率的氯被用作為蝕刻氣體的條件下被實施；之後，第二蝕刻是在該ICP功率為500W、偏壓功率為50W、壓力為2.0Pa、及80sccm流率的氟化碳被用作為蝕刻氣體的條件下被實施。
之後，該光阻罩幕被去除掉。
接下來，一閘極絕緣膜105被形成在該閘極電極103及該基礎絕緣膜上。然後，該基材被取出該處理室、該處理室的內部被清潔、一非晶型矽膜沉基在該處理室內部作為 一保護膜、及該基材被放入該處理室。然後，一微晶半導體層被形成。
在例D中，一110奈米厚的氮化矽膜及一110奈米厚的氧氮化矽膜被形成為該閘極絕緣膜105。在例E中，一250奈米厚的氮化矽膜及一30奈米厚的氧氮化矽膜被形成為該閘極絕緣膜105。
該氮化矽膜是用CVD方法來形成，該CVD方法中的電漿放電是在下面的條件下被實施：矽烷、氫、氮及氨係分別以40sccm、500sccm、550sccm及140sccm的流率被導入作為來源氣體且被穩定；處理室的壓力為100Pa；基材溫度為280℃；RF功率源頻率為13.56MHz；及RF功率源的功率為370W。
該氧氮化矽膜是用CVD方法來形成，該CVD方法中的電漿放電是在下面的條件下被實施：矽烷及一氧化二氮分別以5sccm及600sccm的流率被導入作為來源氣體且被穩定；處理室的壓力為25Pa；基材溫度為280℃；RF功率源頻率為13.56MHz；及RF功率源的功率為30W。
在例D中，一70奈米厚的微晶型矽膜在第二條件下被形成在該閘極電極膜105上作為該微晶半導體膜。在例E中，一3奈米厚的微晶型矽膜在第一條件下被形成在該閘極電極膜105上作為第一微晶半導體膜107(如圖1A所示)，然後一67奈米厚的微晶型矽膜在第二條件下被形成作為第二微晶半導體膜109(如圖1B所示)。
根據第一條件，該微晶半導體膜是用CVD方法來形 成，該CVD方法中的電漿放電是在下面的條件下被實施：矽烷、氫、及氬係分別以10sccm、1500sccm、及1500sccm的流率(氫的流率是矽烷流率的150倍)被導入作為來源氣體且被穩定；處理室的壓力為280Pa；基材溫度為280℃；RF功率源頻率為13.56MHz；及RF功率源的功率為50W。
根據第二條件，該微晶半導體膜是用CVD方法來形成，該CVD方法中的電漿放電是在下面的條件下被實施：矽烷、氫、及氬係分別以7sccm、1500sccm、及1500sccm的流率(氫的流率是矽烷流率的214倍)被導入作為來源氣體且被穩定；處理室的壓力為280Pa；基材溫度為280℃；RF功率源頻率為13.56MHz；及RF功率源的功率為50W。
接下來，半導體膜111被形成在該微晶半導體膜上，且一雜質半導體膜113被形成在該半導體膜111上。
一80奈米厚的矽膜係用電漿CVD方法來形成作為該半導體膜111，該CVD方法中的電漿放電是在下面的條件下被實施：矽烷、1000ppm(以氫稀釋的)氨、氫及氬分別以40sccm、125sccm、1375sccm及2000sccm的流率被導入作為來源氣體且被穩定；處理室的壓力為280Pa；基材溫度為280℃；RF功率源頻率為13.56MHz；及RF功率源的功率為100W。
一50奈米厚之添加了磷的非晶型矽膜被形成作為該雜質半導體膜113。一電漿CVD方法被用來形成該非晶型矽 膜，該CVD方法中的電漿放電是在下面的條件下被實施：沉積溫度是280℃；矽烷及(以氫稀釋的)0.5%的磷係分別以100sccm及170sccm的流率被導入；壓力為170Pa；RF功率源頻率為13.56MHz；及RF功率源的功率為60W。
接下來，一光阻被施用至該雜質半導體膜113上且用一第二光罩以光線照射並顯影以形成光阻罩幕115。到目前為止且包括此步驟在內的處理被例示於圖1C中。
藉由使用該光阻罩幕，該微晶半導體膜、該半導體膜111、及該雜質半導體膜113被蝕刻以形成一包括一微晶半導體區117a及一非晶半導體區117b的半導體堆疊117及一雜質半導體膜121。
在此例子中，一ICP設備被使用，且該蝕刻是在下面的條件下被實施：該源極功率為1000W、偏壓功率為80W、壓力為1.51Pa、及100sccm流率的氯被用作為蝕刻氣體。然後，該光阻罩幕被去除(參見圖1D)。
接下來，如圖5A所示，一導電膜127被形成在該閘極絕緣膜105、該半導體堆疊117、及該雜質半導體膜121。在此例子中，一50奈米厚的鈦膜藉由以20sccm流率的氬離子濺射一鈦靶材而被形成，一200奈米厚的鋁膜藉由以50sccm流率的氬離子濺射一鋁靶材而被形成在該鈦層上，及一50奈米厚的鈦膜藉由以20sccm流率的氬離子濺射一鈦靶材而被形成在該鋁層上。
接下來，一光阻被施用在該導電膜127上且用一第三光罩以光線照射並顯影以形成一光阻罩幕。乾式蝕刻藉由 使用該光阻罩幕而被實施於該導電膜127上，使得配線129a及129b被形成。接下來，乾式蝕刻被實施在該雜質半導體膜121上，使得一對如一源極區及一汲極區般地作用的雜質半導體膜131a及131b被形成。又，該半導體堆疊117被部分地蝕刻以形成一包括一微晶半導體區133a及一對非晶半導體區133b的半導體堆疊133。
在此例子中，該蝕刻是在下面的條件下被實施：該ICP功率為450W、偏壓功率為100W、壓力為1.9Pa、及60sccm流率的三氯化硼及20sccm流率的氯被用作為蝕刻氣體。
該半導體堆疊117被蝕刻至一離該半導體堆疊117的頂面100奈米至120奈米的深度，使得該半導體堆疊133的一個既未被配線129a覆蓋亦未被配線129b覆蓋的區域的厚度可達30奈米至50奈米。在此例子中，該如一源極電極及一汲極電極般地作用的配線129a及129b的每一者的平面形狀是直線的。
接下來，該半導體堆疊133的頂面用氟化碳電漿來照射，使得留在該半導體堆疊133的頂面上的雜質被去除。在此例子中，下面的蝕刻條件被使用：該源極功率為1000W、偏壓功率為0W、壓力為0.67Pa、及100sccm流率的氟化碳被用作為蝕刻氣體。
接下來，該半導體堆疊133的頂面用水電漿照射，使得該半導體堆疊133的表面缺陷被減少且源極與汲極區的絕緣特性被改善。在此例子中，該半導體堆疊133用電漿 加以照射，該電漿是藉由以300sccm的流率引入水蒸汽、在1800W的源極功率及66.5Pa的壓力下產生的。
之後，該光阻罩幕被去除。到目前為止且包括此步驟在內的處理被例示於圖5B中。
接下來，一氮化矽膜被形成作為一絕緣膜137。藉由在下面條件下的電漿放電，一300奈米厚的氮化矽膜被形成作為一絕緣膜137：矽烷、氨、氮、及氫係分別以20sccm、220sccm、450sccm及450sccm的流率被導入作為來源氣體；處理室內的壓力為160Pa；基材溫度為250℃；及輸出是200W。
接下來，一光阻被施用在該絕緣膜137上且用一第四光罩以光線照射並顯影以形成一光阻罩幕。藉由使用該光阻罩幕，該絕緣膜的一部分以乾式蝕刻方法加以蝕刻，使得如源極與汲極電極般作用的配線129a及129b的一部分被露出來。此外，該絕緣膜137的一部分與該閘極絕緣膜105的一部分以乾式蝕刻加以蝕刻，使得該閘極電極103被露出來。之後，該光阻罩幕被去除掉。
接下來，一導電膜被形成在該絕緣膜137上。之後，一光阻被施加於該導電膜上且用一第五光罩以光線照射並顯影以形成一光阻罩幕。藉由使用該光阻罩幕，該導電膜的一部分以濕式蝕刻方法加以蝕刻，使得一背閘極電極139被形成。
在此例子中，一包含氧化矽之50奈米厚的氧化銦錫以濺鍍方法來形成，且接受濕式蝕刻處理，使得該背閘極電 極139被形成。雖然未示出，但該背閘極電極139被連接至該閘極電極103。
之後，該光阻罩幕被去除。經由上述步驟，一雙閘極薄膜電晶體被製造(參見圖5C)。
測量例D的薄膜電晶體的電流vs.電壓特性所得到的結果被示於圖15A及15B中；測量例E的薄膜電晶體的電流vs.電壓特性所得到的結果被示於圖16A及16B中。圖15A及6A每一者係顯示當閘極電壓只被提供給閘極電極103時的電特性；圖15B及16B每一者係顯示當閘極電壓只被提供給閘極電極103及背閘極電極139時的電特性。
又，表1顯示在例D及例E的薄膜電晶體的每一者中，在10V汲極電壓及15V閘極電壓時的開啟狀態電流(標記為Ion )、最小關閉狀態電流(標記為Ioff_min )、在閘極電壓低於在最小關閉狀態電流的閘極電壓10V時的關閉狀態電流(標記為(Ioff )、低限電壓(標記為Vth )、S值(標記為S-value)、開啟狀態電流對最小關閉狀態電流的比例(標記為Ion /Ioff_min )、及在10V的閘極電壓時的場效遷移率(μ FE_sat)。這些數值被分開地顯示在標示為底閘極的欄位及標示為雙閘極的欄位內；顯示在標示為底閘極的欄位中的數值是在閘極電壓只被施加至閘極電極103時測得的，及顯示在標示為雙閘極的欄位中的數值是在閘極電壓被施加至閘極電極103及背閘極電極139時測得的。
在例D中，雙閘極薄膜電晶體的場效遷移率是底閘極薄膜電晶體的場效遷移率的1.79倍。在例E中，雙閘極薄膜電晶體的場效遷移率是底閘極薄膜電晶體的場效遷移率的1.89倍。因此，藉由在第一條件下形成第一微晶半導體膜然後在第二條件下形成第二微晶半導體膜，可形成一微晶半導體膜，其中晶粒間的空間被縮小且不只在閘極電極側的結晶度被改善，在背閘極電極側的結晶度亦被改善，致使該薄膜電晶體的場效活動性可被提高。因此，藉由使用該薄膜電晶體來切換一顯示裝置中的畫素，該顯示裝置可達到高對比及高影像品質。又，藉由使用該薄膜電晶體形成驅動電路，該薄膜電晶體的尺寸可被縮小，使得該顯示裝置的框架尺寸可被減小。
本申請案係根據2010年2月22日向日本專利局提出申 請的日本專利申請案第2010-036699號，該申請案的全部內容藉此參照被併於本文中。
101‧‧‧基材
103‧‧‧閘極電極
105‧‧‧閘極絕緣膜
107‧‧‧微晶半導體膜
109‧‧‧第二微晶半導體膜
107a‧‧‧晶粒
170b‧‧‧非晶半導體
109a‧‧‧晶粒
109b‧‧‧非晶半導體
111‧‧‧半導體膜
111a‧‧‧微晶半導體區
111b‧‧‧非晶半導體區
113‧‧‧雜質半導體膜
115‧‧‧光阻罩幕
129a‧‧‧配線
129b‧‧‧配線
127‧‧‧導電膜
121‧‧‧雜質半導體膜
131a‧‧‧雜質半導體膜
131b‧‧‧雜質半導體膜
117‧‧‧半導體堆疊
133a‧‧‧微晶半導體區
133b‧‧‧非晶半導體區
133‧‧‧半導體堆疊
137‧‧‧絕緣膜
139‧‧‧背閘極電極
150‧‧‧開孔
123‧‧‧電漿
125a‧‧‧絕緣區
115a‧‧‧光阻罩幕
133c‧‧‧非晶半導體區
141‧‧‧光罩
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2711‧‧‧鉸鏈
2705‧‧‧顯示部分
2707‧‧‧顯示部分
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
9600‧‧‧電視裝置
9601‧‧‧外殼
9603‧‧‧顯示部分
9605‧‧‧底座
9609‧‧‧操作鍵
9610‧‧‧遙控器
9607‧‧‧顯示部分
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部分
9301‧‧‧上外殼
9302‧‧‧下外殼
9303‧‧‧顯示部分
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧指向裝置
9307‧‧‧顯示部分
圖1A至1D為例示依據本發明的一實施例之電晶體的製造方法的剖面圖。
圖2A及2B為例示依據本發明的一實施例之電晶體的製造方法的剖面圖。
圖3為一用來描述依據本發明的一實施例之電晶體的製造方法的圖表。
圖4A及4B為例示依據本發明的一實施例之電晶體的製造方法的剖面圖。
圖5A至5C為例示依據本發明的一實施例之電晶體的製造方法的剖面圖。
圖6A至6D為例示依據本發明的一實施例之電晶體的製造方法的頂視圖。
圖7A至7C為例示依據本發明的一實施例之電晶體的製造方法的剖面圖。
圖8A至8D為例示依據本發明的一實施例之電晶體的製造方法的剖面圖。
圖9為一例示一電子書的例子的外觀圖。
圖10A及10B為外觀圖其分別例示一電視裝置與一數位相框的例子。
圖11為一例示一可攜式電腦的例子的立體圖。
圖12A及12B為一微晶型矽膜的平面圖TEM影像。
圖13A及13B為一微晶型矽膜的平面圖TEM影像。
圖14A及14B為一微晶型矽膜的平面圖TEM影像。
圖15A及15B為顯示一薄膜電晶體的電特性的圖表。
圖16A及16B為顯示一薄膜電晶體的電特性的圖表。
105‧‧‧閘極絕緣膜
107‧‧‧微晶半導體膜
107a‧‧‧晶粒
107b‧‧‧非晶半導體
109‧‧‧第二微晶半導體膜
109a‧‧‧晶粒
109b‧‧‧非晶半導體

Claims (5)

  1. 一種製造薄膜電晶體的方法，其包含的步驟為：形成一閘極電極於一基材上；形成一閘極絕緣膜於該基材及該閘極電極上；在第一條件下形成一第一微晶半導體膜於該閘極絕緣膜上；在第二條件下形成一第二微晶半導體膜於該第一微晶半導體膜上；形成一包括一微晶半導體區及一非晶半導體區的半導體膜於該第二微晶半導體膜上；形成一第一雜質半導體膜於該半導體膜上；蝕刻該第一雜質半導體膜的一部分以形成一島狀的第二雜質半導體膜；蝕刻該第一微晶半導體膜、該第二微晶半導體膜、及該半導體膜的諸部分以形成一島狀的第一半導體堆疊；形成一對配線於該島狀的第二雜質半導體膜上；蝕刻該島狀的第二雜質半導體膜以形成一對雜質半導體膜；蝕刻該島狀的第一半導體堆疊的一部分以形成一第二半導體堆疊，其中一微晶半導體區及一對非晶半導體區被疊置於其內；及在形成該第二半導體堆疊之後形成一絕緣膜於該等配線上的步驟，其中該對非晶半導體區彼此被間隔開， 其中該絕緣膜和該微晶半導體區在一介於該對非晶半導體區之間的區域相接觸，其中該第一條件是一可形成一微晶半導體膜的條件，其中該微晶半導體膜內介於晶粒間的空間被填充非晶半導體，及其中該第二條件是結晶生長持續進行的條件。
  2. 一種製造薄膜電晶體的方法，其包含的步驟為：形成一第一閘極電極於一基材上；形成一第一閘極絕緣膜於該基材及該第一閘極電極上；在第一條件下形成一第一微晶半導體膜於該第一閘極絕緣膜上；在第二條件下形成一第二微晶半導體膜於該第一微晶半導體膜上；形成一包括一微晶半導體區及一非晶半導體區的半導體膜於該第二微晶半導體膜上；形成一第一雜質半導體膜於該半導體膜上；蝕刻該第一雜質半導體膜的一部分以形成一島狀的第二雜質半導體膜；蝕刻該第一微晶半導體膜、該第二微晶半導體膜、及該半導體膜的諸部分以形成一島狀的第一半導體堆疊；形成一對配線於該第二雜質半導體膜上；蝕刻該島狀的第二雜質半導體膜以形成一對雜質半導體膜； 蝕刻該島狀的第一半導體堆疊的一部分以形成一第二半導體堆疊，其中一微晶半導體區及一對非晶半導體區被疊置於其內，形成一第二閘極絕緣膜於該對配線上；及形成一第二閘極電極於該第二閘極絕緣膜上，其中該對非晶半導體區彼此被間隔開，其中該絕緣膜和該微晶半導體區在一介於該對非晶半導體區之間的區域相接觸，其中該第一條件是一可形成一微晶半導體膜的條件，其中該微晶半導體膜內介於晶粒間的空間被填充非晶半導體，及其中該第二條件是結晶生長持續進行的條件。
  3. 一種製造薄膜電晶體的方法，其包含的步驟為：形成一第一閘極電極於一基材上；形成一第一閘極絕緣膜於該基材與該第一閘極電極上；在第一條件下用電漿CVD方法形成一第一微晶半導體膜於該第一閘極絕緣膜上；在第二條件下用電漿CVD方法形成一第二微晶半導體膜於該第一微晶半導體膜上；形成一包括一微晶半導體區及一非晶半導體區的半導體膜於該第二微晶半導體膜上；形成一第一雜質半導體膜於該半導體膜上；蝕刻該第一雜質半導體膜的一部分以形成一島狀的第 二雜質半導體膜；蝕刻該第一微晶半導體膜、該第二微晶半導體膜、及該半導體膜的諸部分以形成一島狀的第一半導體堆疊；形成一對配線於該島狀的第二雜質半導體膜上；蝕刻該島狀的第二雜質半導體膜以形成一對雜質半導體膜；蝕刻該島狀的第一半導體堆疊的一部分以形成一第二半導體堆疊，其中一微晶半導體區及一對非晶半導體區被疊置於其內；形成一第二閘極絕緣膜於該對配線上；及形成一第二閘極電極於該第二閘極絕緣膜上，其中該對非晶半導體區彼此被間隔開，其中該絕緣膜和該微晶半導體區在一介於該對非晶半導體區之間的區域相接觸，其中在該第一條件中，氫的流率是一包含矽或鍺的沉積氣體的流率的125倍或更高且是該沉積氣體的流率的180倍或更低，及其中在該第二條件中，氫的流率是一包含矽或鍺的沉積氣體的流率的210倍或更高且是該沉積氣體的流率的1500倍或更低。
  4. 如申請專利範圍第1至3項中任一項之製造薄膜電晶體的方法，其中該島狀的第一半導體堆疊的側壁在該對配線被形成於該島狀的第一半導體堆疊上之前被曝露於電漿，使得一暫存區域(bank region)形成在該島狀的第一 半導體堆疊的該側壁上。
  5. 如申請專利範圍第1至3項中任一項之製造薄膜電晶體的方法，其中該第一條件及該第二條件是在200℃至280℃被實施。
TW100104912A 2010-02-22 2011-02-15 薄膜電晶體及其製造方法 TWI497724B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010036699 2010-02-22

Publications (2)

Publication Number Publication Date
TW201133866A TW201133866A (en) 2011-10-01
TWI497724B true TWI497724B (zh) 2015-08-21

Family

ID=44464710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104912A TWI497724B (zh) 2010-02-22 2011-02-15 薄膜電晶體及其製造方法

Country Status (5)

Country Link
US (1) US8383434B2 (zh)
JP (1) JP5775322B2 (zh)
KR (1) KR101827329B1 (zh)
CN (1) CN102163553B (zh)
TW (1) TWI497724B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP5931573B2 (ja) 2011-05-13 2016-06-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103137691A (zh) * 2011-11-29 2013-06-05 西安电子科技大学 场效应晶体管及其制作方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
CN103456744B (zh) * 2013-09-05 2016-08-17 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
WO2017137869A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US11862668B2 (en) * 2021-07-02 2024-01-02 Micron Technology, Inc. Single-crystal transistors for memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038288A1 (en) * 2001-08-16 2003-02-27 International Business Machines Corporation Thin film transistor and method of making same
US20080018229A1 (en) * 2004-09-29 2008-01-24 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US20090020759A1 (en) * 2007-07-20 2009-01-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
EP0592227A3 (en) 1992-10-07 1995-01-11 Sharp Kk Manufacture of a thin film transistor and production of a liquid crystal display device.
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2002047061A1 (fr) 2000-12-06 2002-06-13 Sony Corporation Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier
JP2003037278A (ja) 2001-07-19 2003-02-07 Sanyo Electric Co Ltd 光起電力素子の製造方法及び光起電力素子
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008091599A (ja) * 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8030147B2 (en) 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US8187956B2 (en) 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
KR101523353B1 (ko) * 2007-12-03 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터 및 반도체 장치
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101933148B (zh) * 2008-01-25 2012-12-05 夏普株式会社 半导体元件及其制造方法
US7833885B2 (en) * 2008-02-11 2010-11-16 Applied Materials, Inc. Microcrystalline silicon thin film transistor
EP2291856A4 (en) 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
JP5498762B2 (ja) * 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7989325B2 (en) 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US8330702B2 (en) 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US8395156B2 (en) 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8598586B2 (en) 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038288A1 (en) * 2001-08-16 2003-02-27 International Business Machines Corporation Thin film transistor and method of making same
US20080018229A1 (en) * 2004-09-29 2008-01-24 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US20090020759A1 (en) * 2007-07-20 2009-01-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Also Published As

Publication number Publication date
JP2011192984A (ja) 2011-09-29
TW201133866A (en) 2011-10-01
CN102163553B (zh) 2016-01-20
US20110204364A1 (en) 2011-08-25
US8383434B2 (en) 2013-02-26
KR20110096489A (ko) 2011-08-30
KR101827329B1 (ko) 2018-02-09
JP5775322B2 (ja) 2015-09-09
CN102163553A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
TWI514473B (zh) 半導體裝置的形成方法
JP5700637B2 (ja) トランジスタ
TWI497724B (zh) 薄膜電晶體及其製造方法
JP5700785B2 (ja) トランジスタ
TWI540734B (zh) 薄膜電晶體
TWI517214B (zh) 微晶半導體膜之製造方法及半導體裝置之製造方法
TWI523076B (zh) 微晶半導體膜的形成方法及半導體裝置的製造方法
JP5709579B2 (ja) 微結晶半導体膜の作製方法
JP5823821B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2012049517A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
US9159841B2 (en) Method for manufacturing semiconductor device
JP5752447B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees