TWI540734B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI540734B
TWI540734B TW099146125A TW99146125A TWI540734B TW I540734 B TWI540734 B TW I540734B TW 099146125 A TW099146125 A TW 099146125A TW 99146125 A TW99146125 A TW 99146125A TW I540734 B TWI540734 B TW I540734B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor layer
thin film
oxide
film transistor
Prior art date
Application number
TW099146125A
Other languages
English (en)
Other versions
TW201140847A (en
Inventor
宮入秀和
笹川慎也
倉田求
田所麻美
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201140847A publication Critical patent/TW201140847A/zh
Application granted granted Critical
Publication of TWI540734B publication Critical patent/TWI540734B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體
本發明係有關薄膜電晶體、用以製造該薄膜電晶體的方法以及應用該薄膜電晶體的顯示裝置。
作為其中一種類型的場效應電晶體，其通道形成區係使用在具有絕緣表面的基板之上所形成的半導體層來予以形成的薄膜電晶體是已知的。已經揭示有將非晶矽、微晶矽和多晶矽用於薄膜電晶體中的半導體層的技術(參見參考文獻1至5)。薄膜電晶體的一種典型應用是液晶電視裝置，其中，已經實現薄膜電晶體被使用作為構成顯示螢幕的各個像素的切換電晶體。
[參考文獻]
[專利文獻1]　日本公告專利申請案號　2001-053283。
[專利文獻2]　日本公告專利申請案號　H5-129608。
[專利文獻3]　日本公告專利申請案號　2005049832。
[專利文獻4]　日本公告專利申請案號　H7-131030。
[專利文獻5]　日本公告專利申請案號　2005-191546
在其通道係使用具有寬帶隙的非晶矽層來予以形成的薄膜電晶體中，當電場被施加到佈線和非晶矽層的側面時，載流子並沒有經由非晶矽層的側面從非晶矽層而被注射至佈線，並且截止電流(off current)並未變高。但是，這種薄膜電晶體具有低場效應遷移率和低導通電流(on current)的問題。
另一方面，相比於其通道係使用非晶矽層來予以形成的薄膜電晶體，其通道係使用具有小帶隙的微晶矽層來予以形成的薄膜電晶體具有更高的場效應遷移率。但是，當電場被施加到佈線和微晶矽層的側面時，其中，施加電場的區域中的障壁電位降低；因此，載流子從微晶矽層被注射到佈線，並且截止電流變高。因此，包括微晶矽層的這種薄膜電晶體具有不足之切換特性的問題。
此外，微晶矽層的側面與佈線之間的介面係設置在比閘極電極的端部更靠外的外側，藉此可形成其中電場沒有被施加到微晶矽的側面與佈線之間的介面的結構。在這種結構中，微晶矽層係以平面形狀而延伸到閘極電極的外側；因此，電場沒有被施加到微晶矽層的側面與佈線之間的介面，並且載流子並未從微晶矽層被注射到佈線。但是，微晶矽層吸收光，其通常是來自基板側的背光，這會引起光電流的產生。因此，截止電流在實際使用的環境中變高，並且截止電流無法被降低。
其中多晶矽層被使用於通道形成區的薄膜電晶體具有例如比上述兩種類型的薄膜電晶體更高的場效應遷移率和更高的導通電流等特性。由於這類特性，這種薄膜電晶體可以被使用作為不僅是設置在像素中而且是設置在要求其高速操作的驅動器電路中的切換電晶體。
但是，相比於其通道係使用非晶矽層來予以形成的薄膜電晶體，其通道係使用多晶矽層來予以形成的薄膜電晶體要求對半導體層的晶化步驟，並且具有更高的製造成本的問題。例如，用以形成多晶矽層的過程中涉及的雷射退火技術的問題在於，大型螢幕液晶面板無法高效地生產，這是因為雷射光束照射面積很小。
用以製造顯示面板的母板玻璃基板的尺寸逐年增長，如下所示：第三代(550毫米×650毫米)，第3.5代(600毫米×720毫米或620毫米×750毫米)，第四代(680毫米×880毫米或730毫米×920毫米)，第五代(1100毫米×1300毫米)，第六代(1500毫米×1850毫米)，第七代(1870毫米×2200毫米)，第八代(2200毫米×2400毫米)，第九代(2400毫米×2800毫米或者2450毫米×3050毫米，以及第十代(2950毫米×3400毫米)。玻璃基板的尺寸的增加係基於最小成本設計的概念。
另一方面，可用於以高生產率而在例如第十代(2950毫米×3400毫米)等的大面積母板玻璃基板之上製造能夠高速操作的薄膜電晶體的技術尚未建立，這是行業中的一個問題。
因此，本發明的實施例的一個目的在於提供一種具有令人滿意之電特性的薄膜電晶體。本發明的實施例的另一個目的在於提供一種用於以高生產率來製造具有令人滿意之電特性的薄膜電晶體的方法。
本發明的一個實施例為一種薄膜電晶體，其包括：覆蓋閘極電極的閘極絕緣層；半導體層，其與閘極絕緣層相接觸，並且包括具有凸出和凹陷形狀的微晶半導體區和非晶半導體區；雜質半導體層，其與半導體層的一部分相接觸，並且用作為源極區和汲極區；與雜質半導體層相接觸的佈線；第一氧化物區，係設置在微晶半導體區與佈線之間；以及第二氧化物區，係設置在非晶半導體區與佈線之間。在該薄膜電晶體中，在從佈線中所包含之元素的分佈與半導體層中所包含之元素的分佈(它們係藉由能量散佈X射線光譜儀(EDX)來予以製造)的相交處的半導體層側上，與第一氧化物區中的氧分佈的最高傾斜度(m1)相切的直線以及與第二氧化物區中的氧分佈的最高傾斜度(m2)相切的直線滿足關係式1<m1/m2<10。注意，半導體層可具有比閘極電極更小的面積，並且整個半導體層可與閘極電極重疊。
本發明的一個實施例為一種薄膜電晶體，其包括：覆蓋閘極電極的閘極絕緣層；絕緣層；與絕緣層相接觸的背閘極電極；半導體層，其包括具有凸出和凹陷形狀的微晶半導體區以及非晶半導體區，並且被設置在閘極絕緣層與絕緣層之間；雜質半導體層，係設置在半導體層之上；與雜質半導體層相接觸的佈線；第一氧化物區，係設置在微晶半導體區與佈線之間；以及第二氧化物區，係設置在非晶半導體區與佈線之間。在該薄膜電晶體中，在從藉由能量散佈X射線光譜儀所製造的佈線中所包含之元素的分佈與半導體層中所包含之元素的分佈的相交處的半導體層側上，與第一氧化物區中的氧分佈的最高傾斜度(m1)相切的直線以及與第二氧化物區中的氧分佈的最高傾斜度(m2)相切的直線滿足關係式1<m1/m2<10。注意，半導體層可具有比閘極電極更小的面積，並且整個半導體層可與閘極電極重疊。
在從藉由能量散佈X射線光譜儀所製造的佈線中所包含之元素的分佈與半導體層中所包含之元素的分佈的相交處通常等於或小於10 nm的範圍內的半導體層側上，與第一氧化物區中的氧分佈的最高傾斜度(m1)相切的直線以及與第二氧化物區(m2)中的氧分佈的最高傾斜度(m2)相切的直線的比率滿足1<m1/M2<10。該比率表示，在佈線與微晶半導體區之間所形成的第一氧化物區具有的氧量(其係藉由能量散佈X射線光譜儀來予以測量)比佈線與非晶半導體區之間所形成的第二氧化物區更大。也就是說，在佈線與微晶半導體區之間所形成的第一氧化物區具有高的絕緣性質。因此，障壁可在微晶半導體區與佈線之間形成，並且從佈線被注射到微晶半導體區的載流子可被減少。因此，薄膜電晶體的截止電流可被降低。
半導體層中包含的微晶半導體區和非晶半導體區各包括氮。氮濃度分佈的峰值濃度在1×1020原子/立方釐米至1×1021原子/立方釐米範圍(包含端值)內，較佳地在2×1020原子/立方釐米至1×1021原子/立方釐米範圍(包含端值)內。此外，在非晶半導體區中，可散佈其粒徑(grain size)等於或大於1 nm並且等於或小於10 nm的半導體晶粒。在本說明書中，除非提到用於測量濃度的方法，否則濃度是藉由二次離子質譜法(SIMS)所測量到的值。
此外，微晶半導體區和非晶半導體區可包括氮、NH基團或NH2基團。另外，存在於相鄰微晶半導體晶粒(亦即，晶粒邊界)之間的介面以及微晶半導體區與非晶半導體區之前的介面處的半導體原子的懸空鍵與NH基團交聯，並且因而缺陷位準降低，使得形成傳遞載流子所經過的路徑。替換地，懸空鍵與NH2基團端接，並且因而降低缺陷位準。
設置在半導體層與佈線之間的障壁區是絕緣區或非晶區。絕緣區係由半導體氮化物或半導體氧化物所形成。半導體氮化物的示例包括氮化矽、氧化氮化矽(silicon nitride-oxide)等等。半導體氧化物的示例包括氮化矽、氧氮化矽等等。當絕緣區設置在半導體層與佈線之間時，絕緣區用作為障壁區，並且因而從半導體層到佈線的電洞注射可被減少。
障壁區的非晶區是具有比半導體層中的微晶半導體區更寬的帶隙的非晶區，並且其通常係由非晶矽、非晶矽鍺、非晶鍺等所形成。當具有比微晶半導體區更寬帶隙的非晶區被設置在半導體層與佈線之間時，非晶區用作為障壁區，並且因而從半導體層到佈線的電洞注射入可被減少。
因此，在薄膜電晶體中，當電壓被施加到源極電極或汲極電極時的閘極絕緣層與源極區和汲極區之間的電阻可降低，藉此薄膜電晶體的導通電流和場效應遷移率可增加。非晶半導體區是較為有序的半導體區，它具有極少缺陷，並且它在價帶中的帶邊緣的某個等級的尾部很陡；因此，帶隙變得更寬，並且穿隧電流不易流動。因此，藉由在背通道側提供非晶半導體區，薄膜電晶體的截止電流可被降低。此外，藉由提供用作為半導體層與佈線之間的障壁區的氧化物區，從具有小帶隙的微晶半導體區注射到佈線的載流子可被減少，藉此截止電流可被降低。
注意，術語“背通道”是半導體層中既沒有與源極區也沒有與汲極區重疊的區域，並且被設置在覆蓋佈線和半導體層的絕緣層側。
注意，術語“導通電流”指的是當薄膜電晶體導通時在源極電極與汲極電極之間流動的電流。
另外，術語“截止電流”指的是當薄膜電晶體截止時在源極電極與汲極電極之間流動的電流。
如上所述，薄膜電晶體的截止電流可降低，而導通電流和場效應遷移率可增加。此外，能以高生產率來製造具有低截止電流、高導通電流、高場效應遷移率和極高通/斷比(on/off ratio)的薄膜電晶體。
下面將參照附圖來描述本發明的實施例。但是，本發明並不侷限於以下描述。本領域的技術人員易於理解，除非背離本發明的範圍和精神，否則模式和細節可藉由各種方式來予以改變。因此，本發明不應當被解釋為侷限於實施例和示例的以下描述。注意，表示相同部分的參考標號常用於不同附圖中。
(實施例1)
在這個實施例中，將參照圖1A至圖1C來描述作為本發明的一個實施例的薄膜電晶體。注意，n通道薄膜電晶體具有比p通道薄膜電晶體更高的載流子遷移率。此外，較佳的是，在一個基板之上形成的所有薄膜電晶體具有相同極性，因為製造步驟的數量可減少。在這個實施例中，將描述n通道薄膜電晶體。
圖1A和圖1B是示出這個實施例中所述的薄膜電晶體的剖面圖。
圖1A所示的薄膜電晶體在基板101之上包括：閘極電極103；半導體層133；閘極絕緣層105，係設置在閘極電極103與半導體層133之間；雜質半導體層131a和131b，它們與半導體層133相接觸，並且用作為源極區和汲極區；以及佈線129a和129b，它們與雜質半導體層131a和131b相接觸。另外，氧化物區係設置在半導體層133的側面，也就是說，係設置在半導體層133與佈線129a和129b之間。此外，絕緣層137可被設置成覆蓋半導體層133、雜質半導體層131a和131b以及佈線129a和129b。
半導體層133包括微晶半導體區133a和非晶半導體區133b，其中非晶半導體區133b示出分為兩個部分的非晶半導體區(因而又稱作一對非晶半導體區133b)。微晶半導體區133a具有與閘極絕緣層105相接觸的表面(以下稱作第一表面)以及面向第一表面並且與該一對非晶半導體區133b和絕緣層137相接觸的表面(以下稱作第二表面)。非晶半導體區133b具有與微晶半導體區133a相接觸的表面(以下在這個實施例中稱作第一表面)以及面向第一表面並且與一對雜質半導體層131a和131b相接觸的表面(以下在這個實施例中稱作第二表面)。也就是說，在半導體層133中與閘極電極103重疊的區域中，微晶半導體區133a與絕緣層137和閘極絕緣層105相接觸，其中閘極絕緣層105與閘極電極103相接觸。半導體層133的面積比閘極電極103小，並且整個半導體層133與閘極電極103重疊。
在半導體層133與佈線129a和129b之間所形成的氧化物區具體表示第一氧化物區125a和第二氧化物區125b。第一氧化物區125a在微晶半導體區133a與佈線129a和129b之間被形成，以及第二氧化物區125b在非晶半導體區133b與佈線129a和129b之間被形成。
替換地，如圖2所示，氧化物區可包括在微晶半導體區133a的側面所形成的第一氧化物區125a以及不僅在非晶半導體區133b的側面而且還在該對雜質半導體層131a、131b的側面以及表面的一部分上所形成的第二氧化物區125c。
圖1B是示出圖1A的半導體層133與佈線129a之間經放大的鄰近區域的示意圖。在微晶半導體區133a的側面所形成的第一氧化物區125a藉由使微晶半導體區133a的一部分氧化來予以形成，並且通常係由半導體氧化物所形成。半導體氧化物的示例包括氧化矽、氧氮化矽等等。
在非晶半導體區133b的側面所形成的第二氧化物區125b係由半導體氧化物或者佈線129a中包含的元素的氧化物來予以形成。半導體氧化物的示例包括氧化矽、氧氮化矽等等。佈線129a中所包含的金屬元素的氧化物的示例包括氧化鈦、氧化鋁、氧化錳、氧化鎂、氧化鉬、氧化鋯、氧化釩、氧化鎳等等。
由於微晶半導體具有比非晶半導體更高的原子密度，所以藉由使微晶半導體區氧化來形成的第一氧化物區的體積膨脹係數比藉由使非晶半導體區經過相似處理來形成的第二氧化物區更高。因此，第一氧化物區可具有大厚度。因此，可形成具有高絕緣性質的第一氧化物區。
注意，包含在第一氧化物區125a和第二氧化物區125b中的半導體氧化物和佈線129a的金屬元素的氧化物不一定滿足化學計量比。
圖1C示出藉由能量散佈X射線光譜儀所測量到的、佈線129a中包含的金屬元素、半導體層133中包含的半導體元素和氧在半導體層133與佈線129a之間附近的分佈(profile)。虛線161表示佈線129a的金屬元素的分佈；虛線163表示半導體層133中包含的半導體層元素的分佈；實線167表示在微晶半導體區133a的側面所形成的第一氧化物區中的氧的分佈；以及實線169表示在非晶半導體區133b的側面所形成的第二氧化物區中的氧的分佈。注意，虛線161和163的檢測量如右箭頭所示參閱右側，而實線167和169的檢測量如左箭頭所示參閱左側。也就是說，右側的檢測量和左側的檢測量的程度相互不同。雖然在佈線129a中，佈線中包含的金屬元素、第一氧化物區中的氧和第二氧化物區中的氧的檢測量看起來基本相等，但在實際上，佈線中包含的金屬和半導體元素的檢測量較大。此外，佈線129a中的氧分佈藉由到佈線中包含的金屬元素的氧擴散的係數、到藉由與氧成鍵形成的金屬氧化物和佈線中包含的金屬元素的氧擴散的係數以及從金屬氧化物到佈線中包含的金屬元素的氧擴散的係數(其視材料而改變)來予以判定。
在從相交處朝半導體層133側偏移恆定距離165(通常為10 nm)的區域中，表示第一氧化物區中的氧分佈的實線167與表示第二氧化物區中的氧分佈的實線169之間存在傾斜程度差異。在這裏，相交處是其中佈線中包含的金屬元素的分佈和半導體層中包含的半導體金屬的分佈彼此相交的一部分。表示第一氧化物區中的氧分佈的實線167在恆定距離165的範圍內具有更陡的傾斜度。滿足下列數學公式1所表示的關係式，
1<m1/m2<10　(數學公式1)
其中，m1指的是表示第一氧化物區中的氧分佈的實線167的最高傾斜度，以及m2指的是表示第二氧化物區中的氧分佈的實線169的最高傾斜度。
發現第一氧化物區包含大量氧，因為表示第一氧化物區中的氧分佈的實線167的最高傾斜度是陡的傾斜度。換言之，第一氧化物區是具有高絕緣性質的氧化物區。
另一方面，表示第二氧化物區中的氧分佈的實線169的最高傾斜度是不陡的傾斜度；因此，發現第二氧化物區包含少量氧。
這個實施例中所述的薄膜電晶體具有一種結構，其中半導體層133的區域比閘極電極103更小，並且整個半導體層133與閘極電極103重疊，藉此，閘極電極103用來阻擋光行進到半導體層133。由於這種結構，可減少來自基板側的光對半導體層133的照射。因此，薄膜電晶體的光洩漏電流可降低。在與閘極絕緣層相接觸的微晶半導體區被包含在半導體層中的情況下，微晶半導體區和佈線在閘極絕緣層附近相互接觸，並且肖特基接面係形成在接觸區中。然後，電洞從接觸區被注射到微晶半導體區，這引起截止電流的產生。因此，在這個實施例的薄膜電晶體中，可藉由在包括微晶半導體區133a的半導體層133與佈線129a和129b之間設置用作為障壁區的第一氧化物區125a和第二氧化物區125b或125c、特別是具有高絕緣性質的第一氧化物區125a，而能夠減少從半導體層133注射到佈線129a和129b的電洞，因此薄膜電晶體的截止電流可以降低。如上所述，可獲得具有低光洩電流和低截止電流的薄膜電晶體。
圖3所示的薄膜電晶體是雙閘極薄膜電晶體，其包括覆蓋具有與圖1A所示相同的結構的薄膜電晶體的絕緣層137以及在絕緣層137之上並且與半導體層133重疊的電極。注意，隔著絕緣層137面向半導體層133的電極在這裏是背閘極電極139。另外，第一氧化物區125a和第二氧化物區125b係設置在半導體層133與佈線129a和129b之間。
在雙閘極薄膜電晶體中，施加到閘極電極103的電位以及施加到背閘極電極139的電位可以相互不同。因此，可控制薄膜電晶體的閾值電壓。替換地，閘極電極103和背閘極電極139可被供應相同位準的電位。因此，在微晶半導體區133a的第一表面和第二表面兩者附近形成通道。
在這個實施例所述的雙閘極薄膜電晶體中，在微晶半導體區133a與閘極絕緣層105之間的介面附近以及在微晶半導體區133a與絕緣層137之間的介面附近形成其中載流子流動的兩個通道。因此，傳遞載流子的量增加，並且導通電流和場效應遷移率可增加。另外，作為障壁區的第一區域125a和第二絕緣區125b設置在半導體層133與佈線129a和129b之間，藉此，從半導體層133注射到佈線129a和129b的電洞可減少。因此，可提供具有低截止電流、高場效應遷移率、高導通電流和極高通/斷比(on/off ratio)的薄膜電晶體。因此，薄膜電晶體的尺寸可減小，並且可實現半導體裝置的高度集成。此外，當這個實施例所述的薄膜電晶體被使用於顯示裝置的驅動器電路時，驅動器電路的尺寸可減小，這使顯示裝置的框架(frame)變窄。
接下來，下面描述薄膜電晶體的部件。
作為基板101，可使用玻璃基板、陶瓷基板、具有足以耐受這個製造過程的製程溫度的高耐熱性的塑膠基板等等。在基板無需透光性質的情況下，可使用其表面提供有絕緣層的例如不鏽合金(stainless alloy)等金屬基板。注意，對基板101的尺寸沒有限制。例如，可使用常用於上述平板顯示器領域的第三至第十代玻璃基板的任一種。
閘極電極103可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧或鎳等金屬材料或者包含這些材料的任一種作為主要成分的合金材料作為單層或疊層來予以形成。此外，也可使用以下列材料為代表的半導體材料：多晶矽，摻雜有例如磷等雜質元素；AgPdCu合金；鋁合金，其甚至在與透光導電氧化物半導體直接接觸時也能降低接觸電阻(例如，Al-Nd合金、Al-Ni合金、Al-Ni-La合金或者Al-Nd-La合金)。
例如，閘極電極103較佳具有如下二層結構：其中鉬層堆疊在鋁層之上的二層結構；其中鉬層堆疊在銅層之上的二層結構；其中氮化鈦層或氮化鉭層堆疊在銅層之上的二層結構；氮化鈦層和鉬層的二層結構；包含銅、鎂和氧的合金層與銅層的二層結構；包含銅、錳和氧的合金層與銅層的二層結構；包含銅和錳的合金層與銅層的二層結構；等等。替換地，較佳使用其中堆疊了鎢層或氮化鎢層、鋁-矽合金層或鋁-鈦合金層，和氮化鈦層或鈦層的三層結構。當用作為障壁層的金屬層堆疊在具有低電阻的層之上時，可降低電阻，並且可防止金屬元素從金屬層擴散到半導體層中。
可藉由CVD方法、濺射方法等等，使用氧化矽層、氮化矽層、氧氮化矽層或氧化氮化矽層，將閘極絕緣層105作為單層或疊層來形成。此外，閘極絕緣層105使用氧化矽層或氧氮化矽層來予以形成，使得薄膜電晶體的閾值電壓的波動可減小。
注意，“氧氮化矽”表示包括其中包含比氮更多的氧的矽的絕緣物質。在使用盧瑟福背向散射能譜測量(RBS)和氫前向散射(HFS)來執行測量的情況下，氧氮化矽包含濃度範圍分別從50至70 at.%、0.5至15 at.%、25至35 at.%以及0.1至10 at.%的氧、氮、矽和氫。此外，“氧化氮化矽”表示包括其中包含比氧更多的氮的矽的絕緣物質，並且在使用RBS和HFS來執行測量的情況下，氧化氮化矽較佳包含成分範圍分別從5至30 at.%、20至55 at.%、25至35 at.%和10至30 at.%的氧、氮、矽和氫。注意，氮、氧、矽和氫的百分比落入上述範圍內，其中，氧氮化矽或氧化氮化矽中包含的原子總數定義為100 at.%。
半導體層133具有其中堆疊微晶半導體區133a以及被劃分成一個個非晶半導體區的非晶半導體區133b的結構。另外，在這個實施例中，微晶半導體區133a具有凸出和凹陷的形狀。
在這裏，描述半導體層133的詳細結構。閘極絕緣層105以及用作為圖1A所示源極區或汲極區的雜質半導體層131a之間的結構的放大視圖係如圖4A和圖4B所示。
如圖4A所示，微晶半導體區133a具有凸出和凹陷的形狀。凸出部分具有其寬度從閘極絕緣層105朝非晶半導體區133b減小(凸出部分的尖端具有銳角)的凸出(錐體或金字塔)形狀。替換地，凸出部分可以是其寬度從閘極絕緣層105朝非晶半導體區133a增加的凸出(倒錐體或倒金字塔)形狀。
微晶半導體區133a使用微晶半導體來予以形成。注意，微晶半導體是具有介於非晶與晶體結構(包括單晶和多晶)之間的中間結構的半導體。微晶半導體是具有在自由能方面是穩定的第三狀態的半導體，並且是具有短程有序和晶格畸變的晶體半導體，其中，粒徑從2 nm至200 nm、較佳地從10 nm至80 nm、更較佳地從20 nm至50 nm的柱狀或針狀晶體沿垂直於基板表面的方向而生長。相應地，存在其中晶粒邊界在柱狀晶體或針狀晶體的介面處形成的情況。
作為微晶半導體的典型示例的微晶矽的拉曼光譜位於比表示單晶矽的拉曼光譜的峰值的520 cm-1更低的波數。也就是說，微晶矽的拉曼光譜的峰值存在於表示單晶矽的520 cm-1與表示非晶矽的480 cm-1之間。微晶半導體至少包括at.%或以上的氫或鹵素以端接懸空鍵。此外，微晶半導體可包含例如氦、氬、氪或氖等稀有氣體元素以便進一步促進晶格畸變，使得穩定性增加，並且可獲得有利的微晶半導體。在例如美國專利No.4409134中揭示了這種微晶半導體。
微晶半導體區133a的厚度，亦即，從微晶半導體區133a與閘極絕緣層105之間的介面到微晶半導體區133a的凸出部(凸出部分)的尖端的距離被設定成從3 nm至410 nm，較佳從20 nm至100 nm，使得薄膜電晶體的截止電流可降低。
此外，較佳的是，半導體層133中所包含的氧和氮濃度(它藉由二次離子質譜法來予以測量)小於1×1018原子/立方釐米，因為微晶半導體區133a的結晶性可得以改進。
非晶半導體區133b使用包括氮的非晶半導體來予以形成。氮例如可作為NH基團或NH2基團而存在。非晶半導體使用非晶矽來予以形成。
與習知非晶半導體相比，包括氮的非晶半導體是在Urbach邊緣具有更低能量(這藉由恆定光電流方法(CPM)或光致發光光譜來予以測量)以及具有缺陷位準的更少量吸收光譜的半導體。也就是說，與習知非晶半導體相比，包括氮的非晶半導體層是良序半導體，它具有更少缺陷，並且它在價帶中的能帶邊緣的某個等級的尾部很陡。由於包括氮的非晶半導體區具有在價帶中的能帶邊緣的某個等級的陡尾部；因此帶隙變得更寬，並且穿隧電流不易流動。因此，藉由在背通道側提供包括氮的非晶半導體，薄膜電晶體的截止電流可降低。另外，藉由提供包括氮的非晶半導體，薄膜電晶體的導通電流和場效應遷移率可增加。
此外，藉由對包括氮的非晶半導體執行低溫光致發光光譜所得到的光譜的峰值區域為1.31 eV至1.39 eV(包含端值)。注意，藉由對微晶半導體、通常為微晶矽執行低溫光致發光光譜所得到的光譜的峰值區域為0.98 eV至1.02 eV(包含端值)。相應地，包括氮的非晶半導體與微晶半導體不同。
除了非晶半導體區133b之外，NH基團或NH2基團也可包含在微晶半導體區133a中。
此外，如圖4B所示，當其粒徑為1 nm至10 nm(包含端值)、較佳地為1 nm至5 nm(包含端值)的半導體晶粒133c以散佈方式包含在非晶半導體區133b中時，導通電流和場效應遷移率可增加。
具有其寬度從閘極絕緣層105朝非晶半導體區133b減小的凸出(錐體或金字塔)形狀的微晶半導體或者具有其寬度從閘極絕緣層105朝非晶半導體區133b增加的凸出形狀的非晶半導體按照下列方式來形成。在沈積微晶半導體的條件下形成微晶半導體層，並且此後，在晶體生長逐漸減小並且沈積非晶半導體的條件下生長晶體。
由於這個實施例所述的薄膜電晶體中的半導體層133的微晶半導體區具有錐體或金字塔形狀或者倒錐體或金字塔形狀，所以在導通狀態當電壓施加在源極電極與汲極電極之間時的垂直方向(厚度方向)的電阻，亦即，半導體層133的電阻可降低。此外，藉由在微晶半導體區與雜質半導體層之間設置包括氮的非晶半導體，穿隧電流不易流動，因為包括氮的非晶半導體是良序半導體，它具有更少缺陷，並且它在價帶中的能帶邊緣的某個等級的尾部很陡。因此，在這個實施例所述的薄膜電晶體中，導通電流和場效應遷移率可增加，而截止電流可降低；因此通/斷比變得極高。
使用添加有磷的非晶矽、添加有磷的微晶矽等等，以形成雜質半導體層131a和131b。替換地，雜質半導體層131a和131b可具有添加有磷的非晶矽和添加有磷的微晶矽的層疊結構。注意，在形成p通道薄膜電晶體作為薄膜電晶體的情況下，使用添加有硼的微晶矽、添加有硼的非晶矽等等，以形成雜質半導體層131a和131b。注意，當歐姆接觸在半導體層133與佈線129a和129b之間形成時，不一定形成雜質半導體層131a和131b。
此外，在使用添加有磷的微晶矽或者添加有硼的微晶矽來形成雜質半導體層131a和131b的情況下，微晶半導體層、通常為微晶矽層在半導體層133與雜質半導體層131a和131b之間被形成，使得干擾特性可得以改進。因此，在半導體層133與雜質半導體層131a和131b之間的介面處所產生的電阻可降低。因此，流經薄膜電晶體的源極區、半導體層和汲極區的電流量可增加，並且導通電流和場效應遷移率可增加。
可使用鋁、銅、鈦、釹、鈧、鉬、鉻、鉭、錳、鎂、鋯、釩、鎳、鎢等的任一種，將佈線129a和129b作為單層或疊層來予以形成。替換地，可使用甚至在與透光導電氧化物半導體直接接觸時也可降低接觸電阻的鋁合金(例如，Al-Nd合金、Al-Ni合金、Al-Ni-La合金或者Al-Nd-La合金等等)。更替換地，可使用添加有用作為施體的雜質元素的晶體矽。此外，佈線129a和129b可具有按如下所述所得到的層疊結構：堆疊在添加有用作為施體的雜質元素的晶體矽之上的層使用鈦、鉭、鉬、鎢或者這些元素的任一種的氮化物來予以形成，並且然後在其上形成鋁或鋁合金。此外，佈線129a和129b可具有層疊結構，其中鋁或鋁合金的上側和下側覆蓋有鈦、鉭、鉬、鎢或者這些元素的任一種的氮化物。
絕緣層137可按照與閘極絕緣層105相似的方式來予以形成。替換地，絕緣層137可使用有機樹脂層來予以形成。有機樹脂層的示例包括丙烯酸、環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯苯酚和苯並環丁烯。替換地，可使用矽氧烷聚合物。
圖3所示的背閘極電極139可按照與佈線129a和129b相似的方式來予以形成。替換地，背閘極電極139可使用透光導電氧化物半導體來予以形成。透光導電氧化物半導體的典型示例包括包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅以及添加有氧化矽的氧化銦錫。
替換地，背閘極電極139可使用包含透光導電高分子(又稱作“導電聚合物”)的導電成分來形成。背閘極電極139較佳地具有小於或等於10000歐姆/平方的表面電阻以及在波長550 nm具有大於或等於70%的透光率。此外，導電成分中包含的導電高分子的電阻率較佳地為小於或等於0.1Ω‧cm。
作為導電高分子，可使用所謂的π電子共軛導電高分子。例如，可給出聚苯胺和/或其衍生物、聚吡咯和/或其衍生物、聚噻吩和/或其衍生物以及苯胺、吡咯和噻吩中的兩種或更多的共聚物和/或其衍生物。
接下來，參照作為薄膜電晶體的頂視圖的圖5A至圖5C來描述一種形式的背閘極電極。
如圖5A所示，背閘極電極139可與閘極電極103平行地形成。在這種情況下，施加到背閘極電極139的電位和施加到閘極電極103的電位的每個可相互獨立地控制。因此，可控制薄膜電晶體的閾值電壓。
如圖5B所示，背閘極電極139可連接到閘極電極103。也就是說，閘極電極103和背閘極電極139可藉由在閘極絕緣層105和絕緣層137中形成的開口150來予以連接。在這種情況下，施加到背閘極電極139的電位和施加到閘極電極103的電位是相等的。因此，在半導體層的微晶半導體區中，其中載流子流動的區域、即通道在閘極絕緣層105側和絕緣層137側被形成。因此，薄膜電晶體的導通電流可增加。
如圖5C所示，背閘極電極139可隔著絕緣層137與佈線129a和129b重疊。在這裏，圖5C示出一個示例，其中，圖5A的背閘極電極139製作成與佈線129a和129b重疊。但是，圖5B的背閘極電極139可製作成與佈線129a和129b重疊，它們可被使用於圖5C。
在這個實施例所述的薄膜電晶體中，各自用作為障壁區的第一氧化物區和第二氧化物區係設置在佈線與半導體層之間，其中，半導體層包括微晶半導體區和非晶半導體區。此外，半導體層中所包含的微晶半導體區與閘極絕緣層相接觸，以及半導體層中所包含的非晶半導體區包括氮，其使用具有更少缺陷以及在價帶中的能帶邊緣的某個等級的陡尾部的良序半導體層來予以形成。此外，半導體層具有比閘極電極更小的面積，並且整個半導體層與閘極電極重疊，藉此來自基板側的光線可由閘極電極來予以阻擋。因此，在半導體層中產生的光截止電流降低的條件下可減少從具有小帶隙的微晶半導體層注射到佈線的載流子；相應地，截止電流在實際使用的環境中可充分降低。因此，具有極高通/斷比的薄膜電晶體能以高生產率來予以製造。當薄膜電晶體被使用於顯示裝置的像素的切換時，電容器的面積可減小。因此，顯示裝置可實現高孔徑比、高對比度、高反應時間和低功率消耗。此外，由於薄膜電晶體的尺寸可減小，所以當驅動器電路使用這種薄膜電晶體來製造時，顯示裝置的框架可變窄。
(實施例2)
在這個實施例中，將參照圖6A和圖6B來描述實施例1所述的佈線129a和129b係使用具有高氧親和力的金屬元素來予以形成的情況。
圖6A所示的薄膜電晶體在基板101之上包括：閘極電極103；半導體層133；閘極絕緣層105，係設置在閘極電極103與半導體層133之間；雜質半導體層131a和131b，它們與半導體層133相接觸，並且用作為源極區和汲極區；以及佈線129c和129d，它們與雜質半導體層131a和131b相接觸，並且使用具有高氧親和力的金屬元件來予以形成。半導體層133具有比閘極電極103更小的面積，並且整個半導體層133與閘極電極103重疊。此外，氧化物區係設置在半導體層133的側面，也就是說，係設置在半導體層133與佈線129c和129d之間。明確地說，第一氧化物區125a係形成在半導體層133的微晶半導體區133a與佈線129c和129d之間，以及第二氧化物區125d係形成在半導體層133的非晶半導體區133b與佈線129c和129d以及在第一氧化物區125a與佈線129c和129d之間。此外，絕緣層137可被設置成覆蓋薄膜電晶體的半導體層133、雜質半導體層131a和131b以及佈線129c和129d。
佈線129c和129d係使用具有高氧親和力的金屬元素來予以形成。具有高氧親和力的金屬的示例包括鈦、鋁、錳、鎂、鉬、鋯、釩、鎳等等。此外，具有高氧親和力的較佳金屬是其氧化物用作為半導體的金屬，通常為鈦、鎳、釩等等。
圖6B是示出圖6A的半導體層133與佈線129c之間經放大的鄰近區域的示意圖。在微晶半導體區133a的側面所形成的第一氧化物區125a藉由使微晶半導體區133a的一部分氧化來予以形成，並且通常係由半導體氧化物所形成。半導體氧化物的示例包括氧化矽、氧氮化矽等等。在第一氧化物區125a中包含的半導體氧化物不一定滿足化學計量比。
在非晶半導體區133b的側面所形成的第二氧化物區125d係由佈線129c中包含的元素的氧化物來予以形成，通常為氧化鈦、氧化鋁、氧化錳、氧化鎂、氧化鉬、氧化鋯、氧化釩、氧化鎳等等。由於佈線129c係使用具有高氧親和力的金屬元素來予以形成，所以在非晶半導體區133b的側面所形成的半導體氧化物中的氧傳遞到佈線129c側，藉以形成第二氧化物區125d。此外，在微晶半導體區133a的側面所形成的第一氧化物區125a中的氧傳遞到佈線129c和129d，藉此，第二氧化物區125d也在第一氧化物區125a與佈線129c之間被形成。
注意，第二氧化物區125d也被形成在雜質半導體層131a與佈線129c以及在雜質半導體層131b與佈線129d之間。在用以形成雜質半導體層131a和131b的過程中，蝕刻借助於抗蝕劑掩模來執行，並且在蝕刻之後去除抗蝕劑掩模。在去除步驟中，薄氧化物區係形成在雜質半導體層131a和131b的表面。薄氧化物區與佈線129c和129d相互接觸，藉以形成第二氧化物區。注意，由例如氧化鈦、氧化鎳或氧化釩等半導體氧化物所形成的第二氧化物區125d不太可能用做為雜質半導體層131a與佈線129c以及雜質半導體層131b與佈線129d之間的電阻部件；相應地，可防止薄膜電晶體的電特性被降低。
在這個實施例所述的薄膜電晶體中，各自用作為障壁區的第一氧化物區和第二氧化物區被設置在佈線與包括微晶半導體區的半導體層之間。此外，半導體層中包含的微晶半導體區與閘極絕緣層相接觸，以及半導體層中包含的非晶半導體區包括氮，它使用具有更少缺陷以及在價帶中的能帶邊緣的某個等級的陡尾部的良序半導體層來形成。此外，半導體層具有比閘極電極更小的面積，並且整個半導體層與閘極電極重疊，藉此，來自基板側的光線可藉由閘極電極來予以阻擋。因此，在半導體層中所產生的光截止電流降低的條件下可減少從具有小帶隙的微晶半導體層注射到佈線的載流子；相應地，截止電流在實際使用的環境中可充分降低。因此，具有極高通/斷比的薄膜電晶體能以高生產率來予以製造。當薄膜電晶體被使用於顯示裝置的像素的切換時，電容器的面積可減小。因此，顯示裝置可實現高孔徑比、高對比度、高反應時間和低功率消耗。此外，由於薄膜電晶體的尺寸可減小，所以當驅動器電路使用這種薄膜電晶體來予以製造時，顯示裝置的框架可變窄。
(實施例3)
在這個實施例中，將參照圖7A和圖7B來描述具有與實施例1不同的結構的薄膜電晶體。這個實施例與實施例1的差別在於半導體層的結構。
圖7A所示的薄膜電晶體在基板101之上包括：閘極電極103；半導體層143；閘極絕緣層105，係設置在閘極電極103與半導體層143之間；雜質半導體層131a和131b，它們與半導體層143相接觸，並且用作為源極區和汲極區；以及佈線129a和129b，它們與雜質半導體層131a和131b相接觸。另外，用作為障壁區的氧化物區係設置在半導體層143的側面，亦即在半導體層143與佈線129a和129b之間。明確地說，第一氧化物區125a係形成在微晶半導體區143a與佈線129a和129b之間，以及第二氧化物區125b係形成在非晶半導體區143b與佈線129a和129b之間。此外，絕緣層137可被設置成覆蓋半導體層143、雜質半導體層131a和131b以及佈線129c和129d。
半導體層143包括微晶半導體區143a和非晶半導體區143b。微晶半導體區143a具有與閘極絕緣層105相接觸的表面(以下在這個實施例中稱作微晶半導體區143a的第一表面)以及面向微晶半導體區143a的第一表面並且與非晶半導體區143b相接觸的表面(以下在這個實施例中稱作微晶半導體區143a的第二表面)。非晶半導體區143b具有與微晶半導體區143a相接觸的表面(以下在這個實施例中稱作非晶半導體區143b的第一表面)以及面向非晶半導體區143b的第一表面並且與該對雜質半導體層131a和131b和絕緣層137相接觸的表面(以下在這個實施例中稱作非晶半導體區143b的第二表面)。半導體層143具有比閘極電極103更小的面積，並且整個半導體層143與閘極電極103重疊。
如圖8所示，氧化物區可包括在微晶半導體區143a的側面所形成的第一氧化物區125a以及不僅在非晶半導體區143b的側面而且還在該對雜質半導體層131a、131b的側面和表面的一部分所形成的第二氧化物區125c。
圖7B所示的薄膜電晶體是雙閘極薄膜電晶體，其包括覆蓋具有與圖7A所示相同的結構的薄膜電晶體的絕緣層137以及在絕緣層137之上並且與半導體層143重疊的背閘極電極139。也就是說，在半導體層143中與閘極電極103重疊的區域中，微晶半導體區143a與閘極絕緣層105相接觸，其中，閘極絕緣層105與閘極電極103相接觸，並且非晶半導體區143b與絕緣層137相接觸，其中，絕緣層137與背閘極電極139相接觸。另外，第一氧化物區125a和第二氧化物區125b係設置在佈線129a和129b與半導體層143之間。
微晶半導體區143a係使用與實施例1所述的微晶半導體區133a相似的材料來予以形成。非晶半導體區143b係使用與實施例1所述的非晶半導體區133b相似的材料來予以形成。在這個實施例中，非晶半導體區143b沒有被分割，並且微晶半導體區143a的第一表面與閘極絕緣層105相接觸，以及第二表面僅與非晶半導體區143相接觸，這是與實施例1所述的薄膜電晶體不同的地方。
在這個實施例所述的薄膜電晶體中，各用作為障壁區的第一氧化物區和第二氧化物區係設置在佈線與包括微晶半導體區的半導體層之間。此外，半導體層中包含的微晶半導體區與閘極絕緣層相接觸，以及半導體層中包含的非晶半導體區包括氮，其係使用具有更少缺陷以及在價帶中的能帶邊緣的某個等級的陡尾部的良序半導體層來予以形成。此外，半導體層具有比閘極電極更小的面積，並且整個半導體層與閘極電極重疊，藉此，來自基板側的光線可藉由閘極電極來予以阻擋。因此，在半導體層中產生的光截止電流降低的條件下可減少從具有小帶隙的微晶半導體層注射到佈線的載流子；相應地，截止電流在實際使用的環境中可被充分降低。因此，具有極高通/斷比的薄膜電晶體能夠以高生產率來予以製造。當薄膜電晶體被使用於顯示裝置的像素的切換時，顯示裝置可實現高孔徑比和高對比度。
(實施例4)
在這個實施例中，將參照圖9A至圖9D、圖10A至圖10D以及圖11A和圖11B來描述用以製造圖1A至1C所示的薄膜電晶體的方法。在這裏，將描述一種用以製造n通道薄膜電晶體的方法。
如圖9A所示，閘極電極103在基板101之上形成。然後，閘極絕緣層105係形成為使得覆蓋閘極電極103。此後，形成微晶半導體層107。
作為基板101，可適當地使用實施例1所述的基板101。
閘極電極103適當地使用用於實施例1所述的閘極電極103的材料來予以形成。閘極電極103可按照如下方式來形成：導電層使用上述材料，藉由濺射方法或真空蒸鍍方法而被形成在基板101之上；掩模藉由微影方法、噴墨方法等而被形成在導電層之上；以及導電層係使用掩模來予以蝕刻。此外，閘極電極103可藉由下列步驟來予以形成：藉由噴墨方法將銀、金、銅等的導電奈米膠釋放到基板之上，並且烘焙導電奈米膠。為了改進閘極電極103與基板101之間的黏附，上述金屬材料的任一種的氮化物層可被設置在基板101與閘極電極103之間。在這裏，導電層係形成在基板101之上，並且借助於使用光罩所形成的抗蝕劑掩模來予以蝕刻，使得形成閘極電極103。
注意，閘極電極103的側表面較佳地為錐形的(tapered)。這是因為後續步驟中在閘極電極103之上形成的絕緣層、半導體層和佈線層沒有斷開連接。為了將閘極電極103的側表面形成為錐形形狀，可在使抗蝕劑掩模後退(recede)的同時執行蝕刻。
藉由形成閘極電極103的過程，閘極佈線(掃描線)和電容器佈線也可同時被形成。注意，“掃描線”表示選擇像素的佈線，而“電容器佈線”表示連接到像素中的儲存電容器的電極的其中之一的佈線。但是，並非對此進行限制，閘極電極103以及閘極佈線和電容器佈線的一個或兩者可單獨形成。
可藉由CVD方法、濺射方法等等，使用實施例1中給出的材料，以形成閘極絕緣層105。在藉由CVD方法來形成閘極絕緣層105的過程中，藉由施加頻率為3 MHz至30 MHz、通常為13.56 MHz或27.12 MHz的高頻功率或者VHF頻帶中頻率為30 MHz至大約300 MHz、通常為60 MHz的高頻功率，以產生輝光放電電漿。替換地，藉由施加1 GHz或更高的微波頻率的高頻功率，以產生輝光放電電漿。借助於VHF頻帶中的高頻功率或者微波頻率，沈積速率可增加。注意，高頻功率可按照脈衝方式或連續方式來予以施加。另外，藉由使HF頻帶中的高頻功率和VHF中的高頻功率相互疊加，大尺寸基板中的電漿的不勻性也降低，使得均勻性可得以改進，並且沈積速率可增加。當閘極絕緣層105使用微波電漿CVD設備以高頻(1 GHz或更高)來予以形成時，閘極電極與汲極電極和源極電極之間的介電強度可得以改進，使得可得到極可靠的薄膜電晶體。
此外，當藉由CVD方法使用有機矽烷氣體而將氧化矽層用作為閘極絕緣層105來予以形成時，稍後所形成的半導體層的結晶性可得以改進，使得薄膜電晶體的導通電流和場效應遷移率可增加。作為有機矽烷氣體，可使用例如四乙氧基甲矽烷(TEOS)(化學式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2H5)3)或三(二甲基氨基)矽烷(化學式：SiH(N(CH3)2)3)等含矽化合物。
微晶半導體層107係使用以微晶矽層、微晶矽鍺層、微晶鍺層等等為代表的微晶半導體層來予以形成。較佳使微晶半導體層107具有3 nm至100 nm的厚度，並且更佳具有5 nm至50 nm的厚度。在微晶半導體層107太薄的情況下，薄膜電晶體的導通電流降低。在微晶半導體層107太厚的情況下，薄膜電晶體的截止電流當薄膜電晶體操作在高溫時增加。微晶半導體層107的厚度被設定成3 nm至100 nm，較佳為5 nm至50 nm，藉此，薄膜電晶體的導通電流和截止電流可受到控制。
在電漿CVD設備的反應室中，藉由輝光放電電漿，借助於包括氫和包含矽或鍺的沈積氣體的混合氣體，以形成微晶半導體層107。替換地，藉由輝光放電電漿，採用包含矽或鍺的沈積氣體、氫以及例如氦、氖或氪等稀有氣體的混合物，以形成微晶半導體層107。使用藉由採用其流率為沈積氣體的10至2000倍、較佳為10至200倍的氫來稀釋包含矽或鍺的沈積氣體所得到的混合物，以形成微晶矽、微晶矽鍺、微晶鍺等等。那種情況下的沈積溫度較佳為室溫至300℃，更佳為200℃至280℃。
作為包含矽或鍺的沈積氣體的典型示例，給出SiH4、Si2H6、GeH4和Ge2H6。
在閘極絕緣層105係使用氮化矽來予以形成的情況下，在沈積微晶半導體層107的早期階段，可能形成非晶半導體區。在這種情況下，微晶半導體層107的結晶性很低，並且薄膜電晶體的電特性很差。因此，當閘極絕緣層105係使用氮化矽來予以形成時，較佳在包含矽或鍺的沈積氣體的稀釋速率很高的條件下或者在低溫條件下來沈積微晶半導體層107。通常，其中氫的流率為包含矽或鍺的沈積氣體的200至2000倍、較佳為250至400倍的高稀釋速率條件是較佳的。另外，其中用以沈積微晶半導體層107的溫度為200℃至250℃的低溫條件是較佳的。當採用高稀釋速率條件或低溫條件時，初始成核密度增加，閘極絕緣層105之上的非晶成分減少，並且微晶半導體層107的結晶性得以改進。此外，當對使用氮化矽所形成的閘極絕緣層105的表面進行氧化時，與微晶半導體層107的黏附得以改進。作為氧化處理，可給出暴露於氧化氣體、氧化氣體中的電漿處理等等。
例如氦、氬、氖、氪或氙等稀有氣體用作為微晶半導體層107的來源氣體，藉此微晶半導體層107的沈積速率可增加。此外，由於沈積速率增加，所以進入微晶半導體層107的雜質的量減小；因此，微晶半導體層107的結晶性得以改進。相應地，薄膜電晶體的導通電流和場效應遷移率增加，並且薄膜電晶體的生產量也可增加。
當形成微晶半導體層107時，藉由施加3 MHz至30 MHz的高頻功率，通常為HF頻帶中的13.56 MHz或27.12 MHz的高頻功率或者VHF頻帶中的大約30 MHz至300 MHz，通常為60 MHz的高頻功率，以產生輝光放電電漿。替換地，藉由施加1 GHz或更高的微波頻率的高頻功率，以產生輝光放電電漿。注意，高頻功率可按照脈衝方式或連續方式來予以施加。另外，藉由使HF頻帶中的高頻功率和VHF中的高頻功率相互疊加，大尺寸基板中的電漿的不勻性也降低，使得均勻性可得以改進，並且沈積速率可增加。
注意，在形成微晶半導體層107之前，藉由抽空處理室並且引入包含矽或鍺的沈積氣體，以去除CVD設備的處理室中的雜質，使得稍後形成的薄膜電晶體的閘極絕緣層105和微晶半導體層107中的雜質的量可減小，這實現薄膜電晶體的電特性的改進。此外，在形成微晶半導體層107之前，在例如氟氛圍、氟化氮氛圍或氟化矽烷(silane fluoride)圍氛等的包含氟的氛圍中產生電漿，並且閘極絕緣層105暴露於氟電漿，藉此，可形成緻密微晶半導體層107。
隨後，如圖9B所示，半導體層111係形成在微晶半導體層107之上。半導體層111包括微晶半導體區111a和非晶半導體區111b。隨後，雜質半導體層113係形成在半導體層111之上。然後，抗蝕劑掩模115係形成在雜質半導體層113之上。
包括微晶半導體區111a和非晶半導體區111b的半導體層111可在使得借助於微晶半導體層107作為晶種而部分地進行晶體生長(晶體生長降低)的條件下形成。
在電漿CVD設備的處理室中，借助於包括包含矽或鍺的沈積氣體、氫和包含氮的氣體的混合氣體、藉由輝光放電電漿，以形成半導體層111。包含氮的氣體的示例包括氨、氮、氟化氮、氯化氮、氯胺、氟代胺(fluoroamine)等等。輝光放電電漿可如同微晶半導體層107的情況中那樣來予以產生。
在這種情況下，包含矽或鍺的沈積氣體與氫的流量比(flow ratio)與用以形成微晶半導體層107的相同，並且包含氮的氣體被使用於來源氣體，藉此，與微晶半導體層107的沈積條件相比，晶體生長可降低。明確地說，由於包含氮的氣體包含在來源氣體中，所以在沈積半導體層111的早期階段晶體生長部分地降低；因此，錐形體或金字塔微晶半導體區生長，並且形成非晶半導體區。此外，在沈積的中間階段或稍後階段，錐形體或金字塔微晶半導體區的晶體生長停止，並且僅沈積非晶半導體區。因此，在半導體層111中，可形成微晶半導體區111a和非晶半導體區111b，其中，非晶半導體區111b使用具有更少缺陷和在價帶中的能帶邊緣的某個等級的陡尾部的良序半導體層來予以形成。
在這裏，用以形成半導體層111的條件的典型示例如下所述。氫的流率是包含矽或鍺的沈積氣體的10至2000倍，較佳為10至200倍。注意，在用以形成非晶半導體層的正常條件的一個典型示例中，氫的流率是包含矽或鍺的沈積氣體的5倍或以下。
將例如氦、氖、氬、氪或氙等稀有氣體引入半導體層111的來源氣體中，藉此，半導體層111的沈積速率可增加。
較佳使半導體層111具有50 nm至350 nm的厚度，並且更佳具有120 nm至250 nm的厚度。
在這裏，包括微晶半導體區111a和非晶半導體區111b的半導體層111借助於包括含氮氣體的半導體層111的來源氣體來形成。替換地，藉由將微晶半導體層107的表面暴露於包含氮的氣體，當氮在微晶半導體層107的表面被吸收之後，借助於包括氫的來源氣體以及包含矽或鍺的沈積氣體來形成半導體層111。相應地，可形成包括微晶半導體區111a和非晶半導體區111b的半導體層111。
在電漿CVD設備的反應室中採用包含矽的沈積氣體、氫和磷化氫(採用氫或矽烷來稀釋)的混合物、藉由輝光放電電漿，以形成雜質半導體層113。藉由採用氫稀釋包含矽的沈積氣體，以形成添加有磷的非晶矽或者添加有磷的微晶矽。在製造p通道薄膜電晶體的情況下，雜質半導體層113可使用乙硼烷代替磷化氫，藉由輝光放電電漿來予以形成。
抗蝕劑掩模115可藉由微影步驟來形成。
隨後，借助於抗蝕劑掩模115，蝕刻微晶半導體層107、半導體層111和雜質半導體層113。藉由這個步驟，為每個元件來分割微晶半導體層107、半導體層111和雜質半導體層113，以便形成半導體層117和雜質半導體層121。注意，半導體層117係使用微晶半導體層107和半導體層111來予以形成，並且包括微晶半導體區117a和非晶半導體區117b。
對各元件所分割的半導體層117較佳具有錐形形狀。半導體層117的錐角較佳等於或大於45°並且等於或小於80°。當半導體層117處理成具有上述錐角時，半導體層的側面更可能暴露於電漿，並且氧化物區可易於被形成。
然後，在留下抗蝕劑掩模115以使得半導體層117的側表面暴露於電漿123(參見圖9C)的狀態中執行電漿處理。在這裏，電漿在氧化氣體氛圍中產生，並且半導體層117暴露於電漿123。氧化氣體的示例包括氧、臭氧、一氧化二氮、水蒸汽、氧和氫的混合氣體等等。氧化氣體中的電漿的產生引起產生氧自由基(oxygen radical)。自由基與半導體層117起反應，藉此在半導體層117(參見圖9D)的側表面形成第一氧化物區125a和第二氧化物區125b。注意，取代採用電漿的照射，採用紫外光的照射可用於產生氧自由基或氮自由基。
在使用氧、臭氧、水蒸汽或者氧和氫的混合氣體作為氧化氣體的情況下，抗蝕劑藉由電漿照射而後退，並且比抗蝕劑掩模115更小的抗蝕劑掩模115a如圖11A所示來形成。因此，藉由電漿處理，暴露出的雜質半導體層121連同半導體層117的側面一起被氧化。相應地，用作為障壁區的絕緣區、明確地說是第一氧化物區125a和第二氧化物區125c可被形成在半導體層117的側面和雜質半導體層121的側面以及頂面的一部分上，如圖11B所示。注意，在這個步驟中，抗蝕劑盡可能少地後退。
隨後，導電層127係形成在雜質半導體層121、第一氧化物區125a和第二氧化物區125b(參見圖10A)之上。導電層127可適當地使用與實施例1所述的佈線129a和129b相似的材料來予以形成。導電層127藉由CVD方法、濺射方法或真空蒸鍍方法來予以形成。替換地，導電層127可藉由下列步驟來予以形成：藉由絲網印刷方法、噴墨方法等排放銀、金、銅等的導電奈米膠，並且烘焙導電奈米膠。
然後，抗蝕劑掩模藉由微影步驟來予以形成，並且導電層127借助於抗蝕劑掩模來予以蝕刻，使得形成用作為源極電極和汲極電極的佈線129a和129b(參見圖10B)。導電層127的蝕刻可藉由乾式蝕刻或濕式蝕刻來予以進行。注意，佈線129a和129b的其中之一用作為信號線以及源極電極或汲極電極。但是，並非對其進行限制，除了源極電極和汲極電極之外，信號線還可單獨設置。
隨後，部分地蝕刻雜質半導體層121和半導體層117，使得形成用作為源極區和汲極區的一對雜質半導體層131a和131b。還形成包括微晶半導體區133a和該對非晶半導體區133b的半導體層133。在這點上，執行半導體層117的蝕刻，使得暴露微晶半導體區133a，藉此半導體層133具有如下結構。在覆蓋有佈線129a和129b區域中，微晶半導體區133a和非晶半導體區133b堆疊，以及在未覆蓋有佈線129a和129b但與閘極電極103重疊的區域中，以暴露微晶半導體區133a(參見圖10C)。
由於在這裏乾式蝕刻用於蝕刻步驟，所以佈線129a和129b的末端與雜質半導體層131a和131b的末端對齊。當導電層127受到濕式蝕刻並且雜質半導體層121受到乾式蝕刻時，佈線129a和129b的末端與雜質半導體層131a和131b的末端沒有對齊。在這種情況的剖面中，佈線129a和129b的末端係定位在比雜質半導體層131a和131b的末端更靠內的內側。
隨後可執行乾式蝕刻。乾式蝕刻以低蝕刻速率對微晶半導體區133a和非晶半導體區133b執行，使得暴露的微晶半導體區133a和非晶半導體區133b沒有損壞。換言之，所採用的條件在於，幾乎沒有對暴露的微晶半導體區133a和非晶半導體區133b的表面引起損壞，並且暴露的微晶半導體區133a和非晶半導體區133b的厚度幾乎沒有減小。作為蝕刻氣體，通常使用Cl2、CF4、N2等等。對蝕刻方法沒有具體限制，並且可使用電感耦合電漿(ICP)方法、電容耦合電漿(CCP)方法、電子迴旋共振(ECR)方法、反應離子蝕刻(RIE)方法等等。
隨後，微晶半導體區133a和非晶半導體區133b的表面可受到電漿處理，通常為水電漿處理、氧電漿處理、氨電漿處理、氮電漿處理等等。
可執行水電漿處理，其方式是使得將包含以水蒸汽(H2O蒸汽)為代表的水作為主要成分的氣體引入反應空間，使得產生電漿。然後，去除抗蝕劑掩模。注意，抗蝕劑掩模的去除可在乾式蝕刻之前執行。
如上所述，在形成微晶半導體區133a和非晶半導體區133b之後，另外在沒有對微晶半導體區133a和非晶半導體區133b引起損壞的條件下執行乾式蝕刻，藉此，可去除例如在暴露的微晶半導體區133a和非晶半導體區133b之上存在的殘留物等雜質。此外，在乾式蝕刻之後，繼續地執行水電漿處理，藉此也可去除抗蝕劑掩模的殘留。藉由電漿處理，可確保源極區與汲極區之間的絕緣，並且因此，在已經完成的薄膜電晶體中，截止電流可降低，電特性的不均勻性可降低，並且電特性的再生性可降低。
藉由上述步驟，可製造如圖1A所示其通道形成區使用微晶半導體來予以形成的薄膜電晶體。此外，能以高生產率來製造具有低截止電流、高導通電流、高場效應遷移率和極高通/斷比的薄膜電晶體。
隨後形成絕緣層137。絕緣層137可按照與閘極絕緣層105相似的方式來予以形成。
隨後，在絕緣層137中借助於藉由微影步驟所形成的抗蝕劑掩模來形成開口(未顯示出)。然後形成背閘極電極139(參見圖10D)。
背閘極電極139可按照如下方式來形成：薄膜藉由濺射方法，使用實施例1所述的材料來予以形成；並且薄膜使用藉由微影步驟所形成的抗蝕劑掩模來予以蝕刻。替換地，可藉由塗敷或印刷包括具有透光性質的導電高分子的導電成分，並且烘焙該成分，以形成背閘極電極139。
藉由上述步驟，可製造圖3所示的雙閘極薄膜電晶體。
注意，這個實施例可適用於其他實施例。
(實施例5)
在這個實施例中，將參照圖9A至圖9D以及圖12A和圖12B來描述用以製造實施例3所述的薄膜電晶體的方法。
按照與實施例4相似的方式，閘極電極103、閘極絕緣層105、半導體層117、雜質半導體層121、第一氧化物區125a、第二氧化物區125b以及佈線129a和129b藉由圖9A至圖9D以及圖10A和圖10B的步驟而被形成在基板101之上。
隨後，蝕刻雜質半導體層121以及半導體層117的一部分，使得形成用作為源極區和汲極區的該對雜質半導體層131a和131b。同樣藉由這種蝕刻，形成包括微晶半導體區143a和非晶半導體區143b的半導體層143。在這點上，執行半導體層117的蝕刻，其方式是使得暴露非晶半導體區143b但沒有暴露出微晶半導體區143a。相應地，形成半導體層143，其中，微晶半導體區143a的第一表面與閘極絕緣層105相接觸並且第二表面與非晶半導體區143b相接觸(參見圖12A)。
藉由上述步驟，可製造如圖7A所示的具有低截止電流、高導通電流、高場效應遷移率和極高通/斷比的薄膜電晶體。
此後，藉由與實施例4所述相似的步驟，形成絕緣層137和背閘極電極139(參見圖12B)。藉由上述步驟，可製造如圖7B所示的具有低截止電流、高導通電流、高場效應遷移率和極高通/斷比的薄膜電晶體。
注意，這個實施例可適用於其他實施例。
(實施例6)
製造薄膜電晶體，並且具有顯示功能的半導體裝置(又稱作顯示裝置)可在像素部分以及還在驅動器電路中使用該薄膜電晶體來予以製造。此外，使用薄膜電晶體的驅動器電路的部分或全部可被形成在與使用薄膜電晶體的像素部分相同的基板上，藉此而獲得到面板上系統(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可使用液晶元件(又稱作液晶顯示元件)或發光元件(又稱作發光顯示元件)。發光元件在其範疇內包括其亮度藉由電流或電壓來控制的元件，並且在其範疇內具體包括無機電致發光(EL)元件、有機EL元件等等。此外，可使用其對比度藉由電效應而改變的顯示媒體，諸如，電子墨水。
另外，顯示裝置包括其中密封有顯示元件的面板以及其中包括控制器的IC等被安裝到面板的模組。此外，與顯示元件在顯示裝置的製造過程中完成之前的一個實施例對應的元件基板提供有用以將電流提供給多個像素的每一個中的顯示元件的部件。明確地說，元件基板可處於其中僅設置顯示元件的像素電極的狀態、形成將要作為像素電極的導電膜之後但在蝕刻導電膜以形成像素電極之前的狀態或者任何其他狀態。
注意，本說明書中的顯示裝置表示影像顯示裝置、顯示裝置或者光源(包括照明裝置)。此外，“顯示裝置”在其範疇中包括下列模組：包括附連的例如可撓性印刷電路(FPC)、捲帶式自動接合(TAB)帶或者帶載封裝(TCP)等連接器的模組；具有在其端部設置了印刷電路板的TAB帶或TCP的模組；以及具有藉由玻璃上晶片(COG)方法直接被安裝到顯示元件上的積體電路(IC)的模組。
(實施例7)
本說明書中所揭示的半導體裝置可適用於電子紙張。電子紙張可被使用於各種領域的電子裝置，只要它們可顯示資料即可。例如，電子紙張可應用於電子書籍(電子書)閱讀器、海報、例如火車等車輛中的廣告、數位招牌、公共資訊顯示器(PID)、例如信用卡等各種卡的顯示器等等。電子裝置的一個示例係如圖13所示者。
圖13示出電子書籍閱讀器的一個示例。例如，電子書籍閱讀器2700包括兩個殼體，即殼體2701和殼體2703。殼體2701和殼體2703與鉸鏈2711結合，使得電子書籍閱讀器2700可採用鉸鏈2711作為軸而被開啟和閉合。藉由這種結構，電子書籍閱讀器2700可像紙書一樣進行操作。
顯示部2705和顯示部2707分別係結合在殼體2701和殼體2703中。顯示部2705和顯示部2707可顯示一個影像或者不同影像。在其中不同的影像顯示於不同顯示部的結構中，例如右顯示部(圖13中的顯示部2705)可顯示文本，而左顯示部(圖13中的顯示部2707)可顯示影像。
圖13示出其中殼體2701係設有操作部等的一個示例。例如，殼體2701係設有電源開關2721、操作按鍵2723、揚聲器2725等等。藉由操作按鍵2723可翻頁。注意，鍵盤、指向裝置等也可被設置在其上設置顯示部的殼體的表面上。此外，外部連接端子(耳機端子、USB端子、可連接到例如AC轉接器和USB纜線等各種纜線的端子等等)、記錄媒體插入部分等等可被設置在殼體的背面或側表面上。此外，電子書籍閱讀器2700可具有電子詞典的功能。
電子書籍閱讀器2700可具有能夠無線發送和接收資料的配置。藉由無線通信，期望書籍資料等從電子書籍伺服器購買和下載。
(實施例8)
本說明書中所揭示的半導體裝置可適用於各種電子裝置(包括遊戲機)。電子裝置的示例是電視機(又稱作電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝像機等拍攝裝置、數位相框、移動式電話手機(又稱作移動式電話或移動式電話裝置)、便攜式遊戲控制臺、便攜式資訊終端、音頻再生裝置、例如彈球盤(pachinko)機等大型遊戲機等等。
圖14A示出電視機的一個示例。在電視機9600中，將顯示部9603結合在殼體9601中。顯示部9603可顯示影像。在這裏，殼體9601係藉由架子9605來予以支承。
電視機9600可藉由殼體9601的操作開關或者獨立遙控器9610來予以操作。頻道和音量可採用遙控器9610的操作按鍵9609來予以控制，使得可控制顯示部9603上顯示的影像。此外，遙控器9610可設有顯示部9607，用以顯示從遙控器9610輸出的資料。
注意，電視機9600提供有接收器、數據機等等。借助於接收器，可接收一般電視廣播。此外，當顯示裝置藉由有線或無線而經由數據機被連接到通信網路時，可執行單向(從發送器到接收器)或雙向(在發送器與接收器之間或者在接收器之間)資訊通信。
圖14B示出數位相框的一個示例。例如，在數位相框9700中，將顯示部9703結合到殼體9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示採用數位相機等拍攝的影像的資料，並且用作為標準相框。
注意，數位相框9700係設有操作部分、外部連接部分(例如USB端子、可連接到諸如USB纜線等各種纜線的端子等等)、記錄媒體插入部分等等。雖然這些部件可被設置在其上係設置有顯示部的表面，但對於數位相框9700的設計，較佳的是將它們設置在側表面或背面。例如，將儲存採用數位相機所拍攝的影像的資料的記憶體插入數位相框的記錄媒體插入部分，藉此影像資料可被傳遞以及然後被顯示在顯示部9703上。
數位相框9700可被配置成無線發送和接收資料。在期望影像資料無線傳遞以便顯示的情況下，可採用該結構。
圖15是示出便攜式電腦的示例的透視圖。
在圖15的便攜式電腦中，藉由關閉連接頂部殼體9301和底部殼體9302的鉸鏈單元，具有顯示部9303的頂部殼體9301和具有鍵盤9304的底部殼體9302可相互重疊。圖15的便攜式電腦可以方便攜帶，並且在將鍵盤用於輸入的情況下，鉸鏈單元被開啟，使得用戶可看著顯示部9303而進行輸入。
底部殼體9302包括指向裝置9306，除了鍵盤9304之外，還可藉由它來執行輸入。此外，當顯示部9303是觸控輸入面板時，輸入可藉由觸摸顯示部的一部分來執行。底部殼體9302包括算術功能部分，CPU或硬碟。另外，底部殼體9302包括外部連接埠9305，例如符合USB通信標準的通信纜線等的另一個裝置插入於其中。
頂部殼體9301包括顯示部9307，並且可藉由將顯示部9307朝頂部殼體9301內部滑動，以便將其保持在其中；因此，頂部殼體9301可具有大顯示螢幕。另外，用戶可調整可保持在頂部殼體9301中的顯示部9307的螢幕的定向。當可保持在頂部殼體9301中的顯示部9307是觸控輸入面板時，輸入可藉由觸碰可保持在頂部殼體9301中的顯示部9307的一部分來執行。
顯示部9303或者可保持在頂部殼體9301中的顯示部9307採用液晶顯示面板、例如有機發光元件或無機發光元件等發光顯示面板的影像顯示裝置來予以形成。
另外，圖15所示的便攜式電腦可包括接收器等，並且可接收TV廣播，以便在顯示部上顯示影像。在連接頂部殼體9301和底部殼體9302的鉸鏈單元保持閉合的同時，藉由滑動顯示部9307來展現顯示部9307的整個螢幕時，用戶可觀看電視廣播。在這種情況下，鉸鏈單元沒有被開啟，並且沒有在顯示部9303上執行顯示。另外，僅執行用以顯示電視廣播的電路的啟動。因此，可消耗最少功率，這對於其電池容量受限的便攜式電腦是有用的。
[示例1]
在這個示例中，所述的是圖7A所示的單閘極薄膜電晶體，它是實施例3所述的薄膜電晶體。
首先將參照圖9A至圖9D、圖10A至圖10D以及圖12A和圖12B來描述薄膜電晶體的製造過程。
閘極電極103係形成在基板101之上。
在這裏，玻璃基板(由Corning Incorporated所製造的EAGLE XG)用作為基板101。
厚度為50 nm的鈦層藉由借助於流率為20 sccm的氬離子濺射鈦靶而被形成在基板101之上。然後，厚度為380 nm的鋁層藉由借助於流率為50 sccm的氬離子濺射鋁靶而被形成於其上。然後，厚度為120 nm的鈦層藉由借助於流率為20 sccm的氬離子濺射鈦靶而被形成於其上。隨後，在鈦層塗敷有抗蝕劑之後，使用第一光罩來執行曝光。此後，執行顯影，使得形成抗蝕劑掩模。
隨後，使用抗蝕劑掩模來執行蝕刻，使得形成閘極電極103。在這裏，借助於電感耦合電漿(ICP)設備，在ICP功率為600 W、偏壓功率為250 W、壓力為1.2 Pa以及蝕刻氣體包括流率為60 sccm的氯化硼和流率為20 sccm的氯的條件下執行第一蝕刻處理。然後，在ICP功率為500 W、偏壓功率為50 W、壓力為2.0 Pa以及蝕刻氣體包括流率為80 sccm的碳氟化物的條件下執行第二蝕刻處理。
此後，去除抗蝕劑掩模。
隨後，閘極絕緣層105和微晶半導體層107係形成在基板101和閘極電極103之上。至此的步驟如圖9A所示。
在這裏，作為閘極絕緣層105，形成厚度為110 nm的氮化矽層以及厚度為110 nm的氧氮化矽層。
氮化矽層在如下沈積條件下、藉由電漿CVD方法來予以形成，其中，使用頻率為13.56 MHz的RF電源和370 W的RF電源的功率來執行電漿放電，該沈積條件如下：分別以40 sccm、500 sccm、550 sccm和140 sccm的流率而將矽烷、氫、氮和氨作為來源氣體而引入，並且使其穩定；處理室的壓力被設定為100 Pa；以及基板溫度被設定為280℃。
氧氮化矽層在如下沈積條件下、藉由電漿CVD方法來形成，其中，使用頻率為13.56 MHz的RF電源和30 W的RF電源的功率來執行電漿放電，該沈積條件如下：分別以5 sccm和600 sccm的流率而將矽烷和一氧化二氮作為來源氣體而引入，並且使其穩定；處理室的壓力被設定為25 Pa；以及基板溫度被設定為280℃。
隨後，在從處理室取出基板之後，清潔處理室內部，並且在處理室中將非晶矽層作為保護層來予以沈積。然後，將基板傳遞到處理室中，並且微晶半導體層107形成為具有30 nm的厚度。
微晶半導體層107在如下沈積條件下、藉由電漿CVD方法來形成，其中，使用頻率為13.56 MHz的RF電源和50 W的RF電源的功率來執行電漿放電，該沈積條件如下：分別以10 sccm、1500 sccm和1500 sccm的流率而將矽烷、氫和氬作為來源氣體而引入，並且使其穩定；處理室的壓力被設定為280 Pa；以及基板溫度被設定為280℃。
隨後，半導體層111係形成在微晶半導體層107之上，並且雜質半導體層113係形成在半導體層111之上。
半導體層111在如下沈積條件下、藉由電漿CVD方法來形成，其中，使用頻率為13.56 MHz的RF電源和50 W的RF電源的功率來執行電漿放電，該沈積條件如下：分別以30 sccm、25 sccm和1475 sccm的流率而將矽烷、1000 ppm氨(採用氫來稀釋)和氫作為來源氣體而引入，並且使其穩定；處理室的壓力被設定為280 Pa；以及基板溫度被設定為280℃。
作為雜質半導體層113，添加有磷的非晶矽層以形成為50 nm的厚度。雜質半導體層113在如下沈積條件下、藉由電漿CVD方法來形成，其中，使用頻率為13.56 MHz的RF電源和60 W的RF電源的功率來執行電漿放電，該沈積條件如下：分別以100 sccm和170 sccm的流率而引入矽烷和0.5%磷化氫(採用氫來稀釋)；沈積溫度被設定為280℃；以及壓力被設定為170 Pa。
隨後，雜質半導體層113係塗敷有抗蝕劑，並且使用第二光罩來予以曝光，以及執行顯影，使得形成抗蝕劑掩模115，如圖9B所示。
借助於抗蝕劑掩模115，蝕刻微晶半導體層107、半導體層111和雜質半導體層113，使得形成包括微晶半導體區117a和非晶半導體區117b的半導體層117以及雜質半導體層121。
在這裏，製造樣本的數量為二(樣本1和樣本2)。在樣本1中，借助於ICP設備，在如下蝕刻條件下執行蝕刻：電源功率被設定為1000 W，偏壓功率被設定為80 W，壓力被設定為1.51 Pa，以及以流率為100 sccm而使用氯作為蝕刻氣體。
在樣本2中，借助於ICP設備，在如下蝕刻條件下執行蝕刻：ICP功率被設定為450 W，偏壓功率被設定為100 W，壓力被設定為2.0 Pa，以及氯化硼、碳氟化物和氧用作為流率分別為36 sccm、36 sccm和8 sccm的蝕刻氣體。
隨後，樣本2經過電漿處理，其中，半導體層117的側表面在留下抗蝕劑掩模115(參見圖9C)的條件下暴露於電漿123。
在示例2中，借助於ICP設備，在電源功率被設定為2000 W、偏壓功率被設定為350 W、壓力被設定為0.67 Pa以及基板溫度被設定為-10℃的條件下，在流率為100 sccm的氧氛圍中執行電漿處理，使得形成第一氧化物區125a和第二氧化物區125b。
然後，去除抗蝕劑掩模115(參見圖9D)。
隨後，如圖10A所示，導電層127被形成以覆蓋閘極絕緣層105、半導體層117和雜質半導體層121。在這裏，厚度為50 nm的鈦層藉由借助於流率為20 sccm的氬離子濺射鈦靶來予以形成，以及藉由借助於流率為50 sccm的氬離子濺射鋁靶而在其上形成200 nm厚度的鋁層。然後，厚度為50 nm的鈦層藉由借助於流率為20 sccm的氬離子濺射鈦靶而被形成在其上。
隨後，在導電層127係塗敷有抗蝕劑之後，使用第三光罩來執行曝光。此後，執行顯影，使得形成抗蝕劑掩模。借助於抗蝕劑掩模，執行乾式蝕刻。在這種蝕刻中，蝕刻導電層127，使得形成佈線129a和129b，並且蝕刻雜質半導體層121，使得形成用作為源極區和汲極區的雜質半導體層131a和131b。此外，形成微晶半導體區143a和非晶半導體區143b。
在這裏，蝕刻條件如下所述：ICP功率為450 W；偏壓功率為100 W；壓力為1.9 Pa；以及蝕刻氣體包括流率為60 sccm的氯化硼和流率為20 sccm的氯。注意，在這個示例中，用作為源極電極和汲極電極的佈線129a和129b的平面形狀是直線的。
此後，去除抗蝕劑掩模。藉由至此的步驟所提供的結構如圖12A所示。
隨後，採用碳氟化物電漿來照射微晶半導體區143a和非晶半導體區143b的表面，使得去除半導體層143的表面殘存的雜質。在這裏，蝕刻條件如下所述：電源功率被設定為1000 W；偏壓功率被設定為0 W，壓力被設定為0.67 Pa，以及蝕刻氣體是流率為100 sccm的碳氟化物。
隨後，將300 nm厚的氮化矽層作為絕緣層137來予以形成。
然後，絕緣層137係塗敷有抗蝕劑，並且使用第四光罩來曝光，以及執行顯影，使得形成抗蝕劑掩模。借助於抗蝕劑掩模，採用乾式蝕刻模式部分地蝕刻絕緣層，使得用作為源極電極和汲極電極的佈線129a和129b部分暴露。另外，採用乾式蝕刻模式來蝕刻絕緣層137的一部分和閘極絕緣層105的一部分，使得暴露出閘極電極103。此後，去除抗蝕劑掩模。
藉由上述步驟，以製造薄膜電晶體。
圖16A和圖16B是各示出藉由上述步驟製造的薄膜電晶體的一部分的STEM影像。圖16A是樣本1的STEM影像，以及圖16B是樣本2的STEM影像。
在圖16A所示的測量區域351和測量區域353，能量散佈X射線光譜儀(直線分析)在測量方向361執行。
在圖16B所示的測量區域355和測量區域357，能量散佈X射線光譜儀(直線分析)係在測量方向363上執行。
圖17A示出樣本1中的測量區域351(微晶半導體區133a與佈線129a或129b之間的介面附近)的鈦、矽和氧的EDX分佈。圖17B示出樣本1中的測量區域353(非晶半導體區133b與佈線129a或129b之間的介面附近)的鈦、矽和氧的EDX分佈。
圖18A示出樣本2中的測量區域355(第一氧化物區125a的附近)的鈦、矽和氧的EDX分佈。圖18B示出樣本2中的測量區域357(第二氧化物區125b的附近)的鈦、矽和氧的EDX分佈。
在圖17A和圖17B以及圖18A和圖18B中，各水平軸表示離樣本的測量開始點的測量距離，每個左垂直軸表示氧計數，以及每個右垂直軸表示鈦和矽的計數。菱形和三角形表示氧計數。虛線301、311、321和331各表示鈦分佈，虛線302、312、322和332各表示矽分佈，以及實線303、313、323和333各表示各分為10個部分的範圍中的氧的平均數。實線304、314、324和334各表示與代表各分為10個部分的範圍中的氧的平均數的曲線的最高傾斜度相切的直線。注意，與最高傾斜度相切的直線係在矽側離鈦分佈和矽分佈的相交處的10 nm的範圍內來予以測量。
此外，圖19是示出表示樣本1和樣本2中各自分為10個部分的範圍中的氧的平均的曲線的最高傾斜度的直方圖。注意，EDX測量在各測量區域中執行兩次，並且平均值在圖19中由三角形表示並且如表1所示。
從圖18A和圖18B以及圖19可以看到，在微晶半導體區的側表面所形成的第一氧化物區125a中各分為10個部分的範圍中的氧的平均數的最高傾斜度比在非晶半導體區的側表面所形成的第二氧化物區125b中各分為10個部分的範圍中的氧的平均數的最高傾斜度更大。
作為比較示例，將圖17A的實線324的傾斜度和圖17B的實線334的傾斜度相互進行比較。比較表明，微晶半導體區133a與佈線129a或129b之間的介面具有的在各分為10個部分的範圍中的氧的平均數的最高傾斜度比非晶半導體區133b與佈線129a或129b之間的介面處的更小。因此發現，藉由在微晶半導體區133a的側面執行氧電漿處理，可形成包含比非晶半導體區133b更大的氧量的氧化物區。
如上所述，如同樣本2中那樣，半導體層117的側表面經過氧電漿處理，使得包含較大氧量的氧化物區可在微晶半導體區133a的側面形成。在微晶半導體區的側面所形成的氧化物區使薄膜電晶體的截止電流能夠降低。
本申請案係基於2009年12月28日向日本專利局提交的日本專利申請案序號2009-298372，藉由引用將它們的完整內容結合於此。
101．．．基板
103．．．閘極電極
105．．．閘極絕緣層
131a,131b．．．雜質半導體層
133．．．半導體層
129a,129b,129c,129d．．．佈線
137．．．絕緣層
133a．．．微晶半導體區
133b．．．非晶半導體區
125a．．．第一氧化物區
125b,125c．．．第二氧化物區
139．．．背閘極電極
133c．．．半導體晶粒
143．．．半導體層
143a．．．微晶半導體區
143b．．．非晶半導體區
107．．．微晶半導體層
111．．．半導體層
111a．．．微晶半導體區
111b．．．非晶半導體區
113．．．雜質半導體層
115．．．抗蝕劑掩模
117．．．半導體層
121．．．雜質半導體層
123．．．電漿
115a．．．抗蝕劑掩模
127．．．導電層
2700．．．電子書籍閱讀器
2701．．．殼體
2703．．．殼體
2711．．．鉸鏈
2705．．．顯示部
2707．．．顯示部
2721．．．電源開關
2723．．．操作按鍵
2725．．．揚聲器
9600．．．電視機
9601．．．殼體
9603．．．顯示部
9605．．．架子
9609．．．操作按鍵
9610．．．遙控器
9607．．．顯示部
9700．．．數位相框
9701．．．殼體
9703．．．顯示部
9301．．．頂部殼體
9302．．．底部殼體
9303．．．顯示部
9304．．．鍵盤
9305．．．外部連接埠
9306．．．指向裝置
9307．．．顯示部
圖1A和圖1B是各示出根據本發明的一個實施例的薄膜電晶體的剖面圖，以及圖1C示出薄膜電晶體的分佈。
圖2是示出根據本發明的一個實施例的薄膜電晶體的剖面圖。
圖3是示出根據本發明的一個實施例的薄膜電晶體的剖面圖。
圖4A和圖4B是各示出根據本發明的一個實施例的薄膜電晶體的剖面圖。
圖5A至圖5C是各示出根據本發明的一個實施例的薄膜電晶體的頂視圖。
圖6A和圖6B是各示出根據本發明的一個實施例的薄膜電晶體的剖面圖。
圖7A和圖7B是各示出根據本發明的一個實施例的薄膜電晶體的剖面圖。
圖8是示出根據本發明的一個實施例的薄膜電晶體的剖面圖。
圖9A至圖9D是示出根據本發明的一個實施例、用以製造薄膜電晶體的方法的剖面圖。
圖10A至圖10D是示出根據本發明的一個實施例、用以製造薄膜電晶體的方法的剖面圖。
圖11A和圖11B是示出根據本發明的一個實施例、用以製造薄膜電晶體的方法的剖面圖。
圖12A和圖12B是示出根據本發明的一個實施例、用以製造薄膜電晶體的方法的剖面圖。
圖13是示出電子書籍閱讀器的一個示例的外視圖。
圖14A和圖14B是分別示出電視機的示例和數位相框的示例的外視圖。
圖15是示出便攜式電腦的示例的透視圖。
圖16A和圖16B是各示出示例1中所製造的薄膜電晶體的STEM影像。
圖17A和圖17B是示出EDX測量的結果的圖表。
圖18A和圖18B是示出EDX測量的結果的圖表。
圖19是示出基於EDX測量的結果、在各分為10個部分的範圍中的氧的平均數的最高傾斜度的圖表。
101．．．基板
103．．．閘極電極
105．．．閘極絕緣層
131a,131b．．．雜質半導體層
133．．．半導體層
129a,129b．．．佈線
137．．．絕緣層
133a．．．微晶半導體區
133b．．．非晶半導體區
125a．．．第一氧化物區
125b．．．第二氧化物區
161、163．．．虛線
165．．．恆定距離
167、169．．．實線

Claims (13)

  1. 一種薄膜電晶體，包括：閘極電極；覆蓋該閘極電極的閘極絕緣層；半導體層，係設置在該閘極絕緣層之上，並且包括微晶半導體區以及在該微晶半導體區上的非晶半導體區；在該半導體層上的雜質半導體層；在該雜質半導體層上的佈線；第一氧化物區，係設置在該微晶半導體區的側面與該佈線之間；以及第二氧化物區，係設置在該非晶半導體區的側面與該佈線之間，其中，在該半導體層側，從該佈線中所包含之元素的分佈曲線與該半導體層中所包含之元素的分佈曲線的相交處開始，與該第一氧化物區中的氧分佈曲線的最高傾斜度(m1)相切的直線和與該第二氧化物區中的氧分佈曲線的最高傾斜度(m2)相切的直線滿足關係式1<m1/m2<10。
  2. 一種薄膜電晶體，包括：閘極電極；覆蓋該閘極電極的閘極絕緣層；背閘極電極，係設置在該閘極電極的相對部位；層間絕緣層，與該背閘極電極相接觸；半導體層，包括微晶半導體區和在該微晶半導體區上的非晶半導體區，並且係設置在該閘極絕緣層與該層間絕 緣層之間；在該半導體層上的雜質半導體層；在該雜質半導體層上的佈線；第一氧化物區，係設置在該微晶半導體區與該佈線之間；以及第二氧化物區，係設置在該非晶半導體區的側面與該佈線之間，其中，在該半導體層側上，從該佈線中所包含之元素的分佈曲線與該半導體層中所包含之元素的分佈曲線的相交處開始，與該第一氧化物區中的氧分佈曲線的最高傾斜度(m1)相切的直線和與該第二氧化物區中的氧分佈曲線的最高傾斜度(m2)相切的直線滿足關係式1<m1/m2<10。
  3. 如申請專利範圍第2項所述的薄膜電晶體，其中，該閘極電極與該背閘極電極相互連接。
  4. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該第二氧化物區係形成在該雜質半導體層與該佈線之間以及在該非晶半導體區與該佈線之間。
  5. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該微晶半導體區與該閘極絕緣層相接觸。
  6. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該非晶半導體區被分割，並且其中，該微晶半導體區的一部分在與該閘極電極相重疊的區域中暴露出。
  7. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該半導體層包括矽，並且其中，該第一氧化物區和該第二氧化物區包括氧化矽。
  8. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該半導體層包括矽，其中，該佈線包括鈦，其中，該第一氧化物區包括氧化矽，並且其中，該第二氧化物區包括氧化鈦。
  9. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該微晶半導體區具有凸出和凹陷的形狀。
  10. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該分佈係藉由能量散佈X射線光譜法來予以製造。
  11. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該第一氧化物區比該第二氧化物區更厚。
  12. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該第一氧化物區是具有比該第二氧化物區更高之絕緣性質的氧化物區。
  13. 如申請專利範圍第1或2項所述的薄膜電晶體，其中，該第二氧化物區也被設置在該雜質半導體層的表面上。
TW099146125A 2009-12-28 2010-12-27 薄膜電晶體 TWI540734B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009298372 2009-12-28

Publications (2)

Publication Number Publication Date
TW201140847A TW201140847A (en) 2011-11-16
TWI540734B true TWI540734B (zh) 2016-07-01

Family

ID=44216510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146125A TWI540734B (zh) 2009-12-28 2010-12-27 薄膜電晶體

Country Status (5)

Country Link
US (1) US8476744B2 (zh)
JP (1) JP5700638B2 (zh)
KR (1) KR20110076788A (zh)
CN (1) CN102117837B (zh)
TW (1) TWI540734B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013417A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 薄膜トランジスタおよびその製造方法
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP5547111B2 (ja) * 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
CN102629555B (zh) * 2011-10-11 2014-11-26 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6018607B2 (ja) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
DE102015101966B4 (de) 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
TWI562384B (en) 2015-05-25 2016-12-11 Hon Hai Prec Ind Co Ltd Thin film transistor and method of manufacturing the same
US10290573B2 (en) * 2015-07-02 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11726376B2 (en) 2016-11-23 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1973620U (de) 1964-03-28 1967-11-30 Erich Stockmann Fertigbalken, insbesondere zum ueberdecken von oeffnungen im mauerwerk.
US4242156A (en) 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
USRE34658E (en) 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
JPH01259565A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
DE69229314T2 (de) 1991-09-10 1999-11-11 Sharp Kk Halbleiteranordnung und Verfahren zur Herstellung
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05206112A (ja) * 1992-01-30 1993-08-13 Sharp Corp 半導体膜改質方法およびｔｆｔ作製方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6337232B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3474286B2 (ja) 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3497627B2 (ja) 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP3176527B2 (ja) 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP3504025B2 (ja) 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR0164079B1 (ko) 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100219117B1 (ko) 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5920772A (en) 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6013930A (en) 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6087208A (en) 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
TW444252B (en) 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6426245B1 (en) 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW494444B (en) 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2002118118A (ja) * 2000-07-10 2002-04-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002026333A (ja) 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2002071639A1 (en) 2001-03-05 2002-09-12 Intervideo, Inc. Systems and methods for error resilient encoding
JP4926329B2 (ja) 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4439766B2 (ja) 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4187497B2 (ja) 2002-01-25 2008-11-26 Ｊｓｒ株式会社 半導体基板の化学機械研磨方法
KR100979926B1 (ko) 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004165621A (ja) 2002-09-20 2004-06-10 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP4869601B2 (ja) 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US7374981B2 (en) 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
JP3779286B2 (ja) 2003-06-27 2006-05-24 沖電気工業株式会社 Ｓｏｉ構造を用いたしきい値電圧可変相補型ｍｏｓｆｅｔ
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP4540320B2 (ja) 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20070034841A1 (en) 2003-09-30 2007-02-15 Tdk Corporation Method for preparing conductive paste for inner electrode of multi-layered ceramic electronic component
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR20050052029A (ko) 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
KR101188356B1 (ko) 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
TWI366701B (en) 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7338888B2 (en) 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
JP2006073939A (ja) 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7345343B2 (en) 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
KR101239889B1 (ko) 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI409934B (zh) 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
JP4533304B2 (ja) 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US7968884B2 (en) 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI418036B (zh) 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101446251B1 (ko) * 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
KR101576813B1 (ko) 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5435907B2 (ja) 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5307994B2 (ja) * 2007-08-17 2013-10-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
CN102077331B (zh) 2008-06-27 2014-05-07 株式会社半导体能源研究所 薄膜晶体管
US8283667B2 (en) * 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5590868B2 (ja) * 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
CN102349159B (zh) * 2009-03-09 2014-03-12 株式会社半导体能源研究所 薄膜晶体管
KR101836067B1 (ko) 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體

Also Published As

Publication number Publication date
CN102117837A (zh) 2011-07-06
CN102117837B (zh) 2015-05-06
JP2011155256A (ja) 2011-08-11
US8476744B2 (en) 2013-07-02
KR20110076788A (ko) 2011-07-06
TW201140847A (en) 2011-11-16
JP5700638B2 (ja) 2015-04-15
US20120001178A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI540734B (zh) 薄膜電晶體
TWI535028B (zh) 薄膜電晶體
US8598586B2 (en) Thin film transistor and manufacturing method thereof
US8778745B2 (en) Method for manufacturing semiconductor device
US8916425B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8410486B2 (en) Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8859404B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8450158B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5709579B2 (ja) 微結晶半導体膜の作製方法
US8383434B2 (en) Thin film transistor and manufacturing method thereof
US9159841B2 (en) Method for manufacturing semiconductor device
US8519394B2 (en) Semiconductor device
US8735897B2 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees