CN102117837B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN102117837B
CN102117837B CN201010624629.5A CN201010624629A CN102117837B CN 102117837 B CN102117837 B CN 102117837B CN 201010624629 A CN201010624629 A CN 201010624629A CN 102117837 B CN102117837 B CN 102117837B
Authority
CN
China
Prior art keywords
semiconductor layer
zoneofoxidation
thin
film transistor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010624629.5A
Other languages
English (en)
Other versions
CN102117837A (zh
Inventor
宫入秀和
笹川慎也
仓田求
田所麻美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102117837A publication Critical patent/CN102117837A/zh
Application granted granted Critical
Publication of CN102117837B publication Critical patent/CN102117837B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种具有有利电特性的薄膜晶体管。薄膜晶体管包括：栅电极；栅绝缘层；半导体层，它包括微晶半导体区和非晶半导体区；杂质半导体层；布线；第一氧化区，设置在微晶半导体区与布线之间；以及第二氧化区，设置在非晶半导体区与布线之间，其中，在从所述布线中包含的元素的分布与所述半导体层中包含的元素的分布的相交处的所述半导体层侧，与所述第一氧化区中的氧分布的最高倾斜度(m1)相切的直线和与所述第二氧化区中的氧分布的最高倾斜度(m2)相切的直线满足关系式1＜m1/m2＜10。

Description

薄膜晶体管
技术领域
本发明涉及薄膜晶体管、用于制造薄膜晶体管的方法以及应用薄膜晶体管的显示装置。
背景技术
作为一种类型的场效应晶体管，其沟道形成区使用在具有绝缘表面的衬底之上所形成的半导体层来形成的薄膜晶体管是已知的。已经公开将非晶硅、微晶硅和多晶硅用于薄膜晶体管中的半导体层的技术(参见参考文献1至5)。薄膜晶体管的一种典型应用是液晶电视装置，其中薄膜晶体管作为构成显示屏幕的各像素的开关晶体管已经投入实际使用。
[参考文献]
[专利文献1]日本公开专利申请No.2001-053283。
[专利文献2]日本公开专利申请No.H5-129608。
[专利文献3]日本公开专利申请No.2005049832。
[专利文献4]日本公开专利申请No.H7-131030。
[专利文献5]日本公开专利申请No.2005-191546
发明内容
在其沟道使用具有宽带隙的非晶硅层来形成的薄膜晶体管中，当电场施加到布线和非晶硅层的侧面时，载流子没有经由非晶硅层的侧面从非晶硅层注入布线，并且截止电流(off current)没有变高。但是，这种薄膜晶体管具有低场效应迁移率和低导通电流(on current)的问题。
另一方面，相比其沟道使用非晶硅层来形成的薄膜晶体管，其沟道使用具有小带隙的微晶硅层来形成的薄膜晶体管具有更高的场效应迁移率。但是，当电场施加到布线和微晶硅层的侧面时，其中施加电场的区域中的势垒电位降低；因此，载流子从微晶硅层注入到布线，并且截止电流变高。因此，包括微晶硅层的这种薄膜晶体管具有低效开关特性。
此外，微晶硅层的侧面与布线之间的界面设置在比栅电极的端部更靠外的外侧，由此可形成其中电场没有施加到微晶硅的侧面与布线之间的界面的结构。在这种结构中，微晶硅层以平面形状延伸到栅电极的外侧；因此，电场没有施加到微晶硅层的侧面与布线之间的界面，并且载流子没有从微晶硅层注入到布线。但是，微晶硅层吸收光、通常是来自衬底侧的背光，这引起光电流的生成。因此，截止电流在实际使用的环境中变高，并且截止电流无法降低。
其中多晶硅层用于沟道形成区的薄膜晶体管具有例如比上述两种类型的薄膜晶体管更高的场效应迁移率和更高的导通电流等特性。由于这类特性，这种薄膜晶体管可以用作不仅是设置在像素中而且是设置在要求其高速操作的驱动器电路中的开关晶体管。
但是，相比其沟道使用非晶硅层来形成的薄膜晶体管，其沟道使用多晶硅层来形成的薄膜晶体管要求对半导体层的晶化步骤，并且具有更高的制造成本的问题。例如，用于形成多晶硅层的过程中涉及的激光退火技术的问题在于，大屏幕液晶面板无法高效地生产，因为激光束照射面积很小。
用于制造显示面板的母板玻璃衬底的尺寸逐年增长，如下所示：第三代(550毫米×650毫米)，第3.5代(600毫米×720毫米或620mm×750mm)，第四代(680毫米×880毫米或730毫米×920毫米)，第五代(1100毫米×1300毫米)，第六代(1500毫米×1850毫米)，第七代(1870毫米×2200毫米)，第八代(2200毫米×2400毫米)，第九代(2400mm×2800mm或者2450mm×3050mm，以及第十代(2950mm×3400mm)。玻璃衬底的尺寸的增加基于最小成本设计的概念。
另一方面，可用于以高生产率在例如第十代(2950mm×3400mm)等的大面积母板玻璃衬底之上制造能够高速操作的薄膜晶体管的技术尚未建立，这是行业中的一个问题。
因此，本发明的实施例的一个目的是提供一种具有有利电特性的薄膜晶体管。本发明的实施例的另一个目的是提供一种用于以高生产率来制造具有有利电特性的薄膜晶体管的方法。
本发明的一个实施例是一种薄膜晶体管，其中包括：覆盖栅电极的栅绝缘层；半导体层，它与栅绝缘层接触，并且包括具有凸出和凹陷形状的微晶半导体区和非晶半导体区；杂质半导体层，它与半导体层的一部分接触，并且用作源区和漏区；与杂质半导体层接触的布线；第一氧化区，设置在微晶半导体区与布线之间；以及第二氧化区，设置在非晶半导体区与布线之间。在该薄膜晶体管中，在从布线中包含的元素的分布与半导体层中包含的元素的分布(它们通过能量分散X射线谱(EDX)而制造)的相交处的半导体层侧，与第一氧化区中的氧分布的最高倾斜度(m1)相切的直线以及与第二氧化区中的氧分布的最高倾斜度(m2)相切的直线满足关系式1＜m1/m2＜10。注意，半导体层可具有比栅电极更小的面积，并且整个半导体层可与栅电极重叠。
本发明的一个实施例是一种薄膜晶体管，其中包括：覆盖栅电极的栅绝缘层；绝缘层；与绝缘层接触的背栅电极；半导体层，它包括具有凸出和凹陷形状的微晶半导体区以及非晶半导体区，并且设置在栅绝缘层与绝缘层之间；杂质半导体层，设置在半导体层之上；与杂质半导体层接触的布线；第一氧化区，设置在微晶半导体区与布线之间；以及第二氧化区，设置在非晶半导体区与布线之间。在该薄膜晶体管中，在从通过能量分散X射线谱制造的布线中包含的元素的分布与半导体层中包含的元素的分布的相交处的半导体层侧，与第一氧化区中的氧分布的最高倾斜度(m1)相切的直线以及与第二氧化区中的氧分布的最高倾斜度(m2)相切的直线满足关系式1＜m1/m2＜10。注意，半导体层可具有比栅电极更小的面积，并且整个半导体层可与栅电极重叠。
在从通过能量分散X射线谱制造的布线中包含的元素的分布与半导体层中包含的元素的分布的相交处通常等于或小于10nm的范围内的半导体层侧，与第一氧化区中的氧分布的最高倾斜度(m1)相切的直线以及与第二氧化区(m2)中的氧分布的最高倾斜度(m2)相切的直线的比率满足1＜m1/M2＜10。该比率表示，在布线与微晶半导体区之间所形成的第一氧化区具有的氧量(其通过能量分散X射线谱来测量)比布线与非晶半导体区之间所形成的第二氧化区更大。也就是说，在布线与微晶半导体区之间所形成的第一氧化区具有高绝缘性质。因此，势垒可在微晶半导体区与布线之间形成，并且从布线注入到微晶半导体区的载流子可减少。因此，薄膜晶体管的截止电流可降低。
半导体层中包含的微晶半导体区和非晶半导体区各包括氮。氮浓度分布的峰值浓度在1×1020原子/立方厘米至1×1021原子/立方厘米范围(包含端值)内，优选地在2×1020原子/立方厘米至1×1021原子/立方厘米范围(包含端值)内。此外，在非晶半导体区中，可散布其粒径(grain size)等于或大于1nm并且等于或小于10nm的半导体晶粒。在本说明书中，除非提到用于测量浓度的方法，否则浓度是通过二次离子质谱法(SIMS)所测量的值。
此外，微晶半导体区和非晶半导体区可包括氮、NH基团或NH2基团。另外，存在于相邻微晶半导体晶粒(即，晶粒边界)之间的界面以及微晶半导体区与非晶半导体区之前的界面处的半导体原子的悬挂键与NH基团交联，并且因而缺陷水平降低，使得形成传递载流子所经过的路径。备选地，悬挂键与NH2基团端接，并且因而降低缺陷水平。
设置在半导体层与布线之间的势垒区是绝缘区或非晶区。绝缘区由半导体氮化物或半导体氧化物形成。半导体氮化物的示例包括氮化硅、氧化氮化硅(silicon nitride-oxide)等等。半导体氧化物的示例包括氮化硅、氧氮化硅等等。当绝缘区设置在半导体层与布线之间时，绝缘区用作势垒区，并且因而从半导体层到布线的空穴注入可减少。
势垒区的非晶区是具有比半导体层中的微晶半导体区更宽的带隙的非晶区，并且它通常由非晶硅、非晶硅锗、非晶锗等形成。当具有比微晶半导体区更宽带隙的非晶区设置在半导体层与布线之间时，非晶区用作势垒区，并且因而从半导体层到布线的空穴注入可减少。
因此，在薄膜晶体管中，当电压施加到源电极或漏电极时的栅绝缘层与源区和漏区之间的电阻可降低，由此薄膜晶体管的导通电流和场效应迁移率可增加。非晶半导体区是较为有序的半导体区，它具有极少缺陷，并且它在价带中的带边缘的某个等级的尾部很陡；因此，带隙变得更宽，并且隧穿电流不易流动。因此，通过在背沟道侧提供非晶半导体区，薄膜晶体管的截止电流可降低。此外，通过提供用作半导体层与布线之间的势垒区的氧化区，从具有小带隙的微晶半导体区注入到布线的载流子可减少，由此截止电流可降低。
注意，术语“背沟道”是半导体层中既没有与源区也没有与漏区重叠的区域，并且设置在覆盖布线和半导体层的绝缘层侧。
注意，术语“导通电流”指的是当薄膜晶体管导通时在源电极与漏电极之间流动的电流。
另外，术语“截止电流”指的是当薄膜晶体管截止时在源电极与漏电极之间流动的电流。
如上所述，薄膜晶体管的截止电流可降低，而导通电流和场效应迁移率可增加。此外，能以高生产率来制造具有低截止电流、高导通电流、高场效应迁移率和极高通/断比的薄膜晶体管。
附图说明
图1A和图1B是各示出根据本发明的一个实施例的薄膜晶体管的截面图，以及图1C示出薄膜晶体管的分布。
图2是示出根据本发明的一个实施例的薄膜晶体管的截面图。
图3是示出根据本发明的一个实施例的薄膜晶体管的截面图。
图4A和图4B是各示出根据本发明的一个实施例的薄膜晶体管的截面图。
图5A至图5C是各示出根据本发明的一个实施例的薄膜晶体管的顶视图。
图6A和图6B是各示出根据本发明的一个实施例的薄膜晶体管的截面图。
图7A和图7B是各示出根据本发明的一个实施例的薄膜晶体管的截面图。
图8是示出根据本发明的一个实施例的薄膜晶体管的截面图。
图9A至图9D是示出根据本发明的一个实施例、用于制造薄膜晶体管的方法的截面图。
图10A至图10D是示出根据本发明的一个实施例、用于制造薄膜晶体管的方法的截面图。
图11A和图11B是示出根据本发明的一个实施例、用于制造薄膜晶体管的方法的截面图。
图12A和图12B是示出根据本发明的一个实施例、用于制造薄膜晶体管的方法的截面图。
图13是示出电子书籍阅读器的一个示例的外视图。
图14A和图14B是分别示出电视机的示例和数码相框的示例的外视图。
图15是示出便携计算机的示例的透视图。
图16A和图16B是各示出示例1中制造的薄膜晶体管的STEM图像。
图17A和图17B是示出EDX测量的结果的图表。
图18A和图18B是示出EDX测量的结果的图表。
图19是示出基于EDX测量的结果、在各分为10个部分的范围中的氧的平均数的最高倾斜度的图表。
具体实施方式
下面将参照附图来描述本发明的实施例。但是，本发明并不局限于以下描述。本领域的技术人员易于理解，除非背离本发明的范围和精神，否则模式和细节可通过各种方式来改变。因此，本发明不应当被解释为局限于实施例和示例的以下描述。注意，表示相同部分的参考标号常用于不同附图中。
(实施例1)
在这个实施例中，将参照图1A至图1C来描述作为本发明的一个实施例的薄膜晶体管。注意，n沟道薄膜晶体管具有比p沟道薄膜晶体管更高的载流子迁移率。此外，优选的是，在一个衬底之上形成的所有薄膜晶体管具有相同极性，因为制造步骤的数量可减少。在这个实施例中，将描述n沟道薄膜晶体管。
图1A和图1B是示出这个实施例中所述的薄膜晶体管的截面图。
图1A所示的薄膜晶体管在衬底101之上包括：栅电极103；半导体层133；栅绝缘层105，设置在栅电极103与半导体层133之间；杂质半导体层131a和131b，它们与半导体层133接触，并且用作源区和漏区；以及布线129a和129b，它们与杂质半导体层131a和131b接触。另外，氧化区设置在半导体层133的侧面，也就是说，设置在半导体层133与布线129a和129b之间。此外，绝缘层137可设置成覆盖半导体层133、杂质半导体层131a和131b以及布线129a和129b。
半导体层133包括微晶半导体区133a和非晶半导体区133b，其中非晶半导体区133b示出分为两个部分的非晶半导体区(因而又称作一对非晶半导体区133b)。微晶半导体区133a具有与栅绝缘层105接触的表面(以下称作第一表面)以及面向第一表面并且与该一对非晶半导体区133b和绝缘层137接触的表面(以下称作第二表面)。非晶半导体区133b具有与微晶半导体区133a接触的表面(以下在这个实施例中称作第一表面)以及面向第一表面并且与一对杂质半导体层131a和131b接触的表面(以下在这个实施例中称作第二表面)。也就是说，在半导体层133中与栅电极103重叠的区域中，微晶半导体区133a与绝缘层137和栅绝缘层105接触，其中栅绝缘层105与栅电极103接触。半导体层133的面积比栅电极103小，并且整个半导体层133与栅电极103重叠。
在半导体层133与布线129a和129b之间形成的氧化区具体表示第一氧化区125a和第二氧化区125b。第一氧化区125a在微晶半导体区133a与布线129a和129b之间形成，以及第二氧化区125b在非晶半导体区133b与布线129a和129b之间形成。
备选地，如图2所示，氧化区可包括在微晶半导体区133a的侧面形成的第一氧化区125a以及不仅在非晶半导体区133b的侧面而且还在该对杂质半导体层131a、131b的侧面以及表面的一部分上所形成的第二氧化区125c。
图1B是示出图1A的半导体层133与布线129a之间经放大的邻近区域的示意图。在微晶半导体区133a的侧面所形成的第一氧化区125a通过使微晶半导体区133a的一部分氧化来形成，并且通常由半导体氧化物形成。半导体氧化物的示例包括氧化硅、氧氮化硅等等。
在非晶半导体区133b的侧面所形成的第二氧化区125b由半导体氧化物或者布线129a中包含的元素的氧化物来形成。半导体氧化物的示例包括氧化硅、氧氮化硅等等。布线129a中包含的金属元素的氧化物的示例包括氧化钛、氧化铝、氧化锰、氧化镁、氧化钼、氧化锆、氧化钒、氧化镍等等。
由于微晶半导体具有比非晶半导体更高的原子密度，所以通过使微晶半导体区氧化来形成的第一氧化区的体积膨胀系数比通过使非晶半导体区经过相似处理来形成的第二氧化区要高。因此，第一氧化区可具有大厚度。因此，可形成具有高绝缘性质的第一氧化区。
注意，包含在第一氧化区125a和第二氧化区125b中的半导体氧化物和布线129a的金属元素的氧化物不一定满足化学计量比。
图1C示出通过能量分散X射线谱所测量的、布线129a中包含的金属元素、半导体层133中包含的半导体元素和氧在半导体层133与布线129a之间附近的分布。虚线161表示布线129a的金属元素的分布；虚线163表示半导体层133中包含的半导体层元素的分布；实线167表示在微晶半导体区133a的侧面所形成的第一氧化区中的氧的分布；以及实线169表示在非晶半导体区133b的侧面所形成的第二氧化区中的氧的分布。注意，虚线161和163的检测量如右箭头所示参阅右侧，而实线167和169的检测量如左箭头所示参阅左侧。也就是说，右侧的检测量和左侧的检测量的程度相互不同。虽然在布线129a中，布线中包含的金属元素、第一氧化区中的氧和第二氧化区中的氧的检测量看起来基本相等，但在实际上，布线中包含的金属和半导体元素的检测量较大。此外，布线129a中的氧分布通过到布线中包含的金属元素的氧扩散的系数、到通过与氧成键形成的金属氧化物和布线中包含的金属元素的氧扩散的系数以及从金属氧化物到布线中包含的金属元素的氧扩散的系数(其根据材料而改变)来确定。
在从相交处朝半导体层133侧偏移恒定距离165(通常为10nm)的区域中，表示第一氧化区中的氧分布的实线167与表示第二氧化区中的氧分布的实线169之间存在倾斜程度差异。在这里，相交处是其中布线中包含的金属元素的分布和半导体层中包含的半导体金属的分布彼此相交的一部分。表示第一氧化区中的氧分布的实线167在恒定距离165的范围内具有更陡的倾斜度。满足下列数学公式1所表示的关系式，
1＜m1/m2＜10(数学公式1)
其中，m1指的是表示第一氧化区中的氧分布的实线167的最高倾斜度，以及m2指的是表示第二氧化区中的氧分布的实线169的最高倾斜度。
发现第一氧化区包含大量氧，因为表示第一氧化区中的氧分布的实线167的最高倾斜度是陡的倾斜度。换言之，第一氧化区是具有高绝缘性质的氧化区。
另一方面，表示第二氧化区中的氧分布的实线169的最高倾斜度是不陡的倾斜度；因此，发现第二氧化区包含少量氧。
这个实施例中所述的薄膜晶体管具有一种结构，其中半导体层133的区域比栅电极103要小，并且整个半导体层133与栅电极103重叠，由此栅电极103用于阻挡光传播到半导体层133。由于这种结构，可减少来自衬底侧的光对半导体层133的照射。因此，薄膜晶体管的光泄漏电流可降低。在与栅绝缘层接触的微晶半导体区包含在半导体层中的情况下，微晶半导体区和布线在栅绝缘层附近相互接触，并且肖特基结在接触区中形成。然后，空穴从接触区注入到微晶半导体区，这引起截止电流的生成。因此，在这个实施例的薄膜晶体管中，可通过在包括微晶半导体区133a的半导体层133与布线129a和129b之间设置用作势垒区的第一氧化区125a和第二氧化区125b或125c、特别是具有高绝缘性质的第一氧化区125a，来能够减少从半导体层133注入到布线129a和129b的空穴，因此薄膜晶体管的截止电流可以降低。如上所述，可获得具有低光泄漏电流和低截止电流的薄膜晶体管。
图3所示的薄膜晶体管是双栅薄膜晶体管，它包括覆盖具有与图1A所示相同的结构的薄膜晶体管的绝缘层137以及在绝缘层137之上并且与半导体层133重叠的电极。注意，隔着绝缘层137面向半导体层133的电极在这里是背栅电极139。另外，第一氧化区125a和第二氧化区125b设置在半导体层133与布线129a和129b之间。
在双栅薄膜晶体管中，施加到栅电极103的电位以及施加到背栅电极139的电位可以相互不同。因此，可控制薄膜晶体管的阈值电压。备选地，栅电极103和背栅电极139可被供应相同水平的电位。因此，在微晶半导体区133a的第一表面和第二表面两者附近形成沟道。
在这个实施例所述的双栅薄膜晶体管中，在微晶半导体区133a与栅绝缘层105之间的界面附近以及在微晶半导体区133a与绝缘层137之间的界面附近形成其中载流子流动的两个沟道。因此，传递载流子的量增加，并且导通电流和场效应迁移率可增加。另外，作为势垒区的第一区域125a和第二绝缘区125b设置在半导体层133与布线129a和129b之间，由此从半导体层133注入到布线129a和129b的空穴可减少。因此，可提供具有低截止电流、高场效应迁移率、高导通电流和极高通/断比的薄膜晶体管。因此，薄膜晶体管的尺寸可减小，并且可实现半导体装置的高度集成。此外，当这个实施例所述的薄膜晶体管用于显示装置的驱动器电路时，驱动器电路的尺寸可减小，这使显示装置的框架变窄。
接下来，下面描述薄膜晶体管的部件。
作为衬底101，可使用玻璃衬底、陶瓷衬底、具有足以耐受这个制造过程的过程温度的高耐热性的塑料衬底等等。在衬底无需透光性质的情况下，可使用其表面提供有绝缘层的例如不锈合金(stainlessalloy)等金属衬底。注意，对衬底101的尺寸没有限制。例如，可使用常用于上述平板显示器领域的第三至第十代玻璃衬底的任一种。
栅电极103可使用例如钼、钛、铬、钽、钨、铝、铜、钕、钪或镍等金属材料或者包含这些材料的任一种作为主要成分的合金材料作为单层或叠层来形成。此外，也可使用以下列材料为代表的半导体材料：多晶硅，掺杂有例如磷等杂质元素；AgPdCu合金；铝合金，它甚至在与透光导电氧化物半导体直接接触时也能降低接触电阻(例如Al-Nd合金、Al-Ni合金、Al-Ni-La合金或者Al-Nd-La合金)。
例如，栅电极103优选地具有如下二层结构：其中钼层堆叠在铝层之上的二层结构；其中钼层堆叠在铜层之上的二层结构；其中氮化钛层或氮化钽层堆叠在铜层之上的二层结构；氮化钛层和钼层的二层结构；包含铜、镁和氧的合金层与铜层的二层结构；包含铜、锰和氧的合金层与铜层的二层结构；包含铜和锰的合金层与铜层的二层结构；等等。备选地，优选地使用其中堆叠了钨层或氮化钨层、铝-硅合金层或铝-钛合金层，和氮化钛层或钛层的三层结构。当用作势垒层的金属层堆叠在具有低电阻的层之上时，可降低电阻，并且可防止金属元素从金属层扩散到半导体层中。
可通过CVD方法、溅射方法等等，使用氧化硅层、氮化硅层、氧氮化硅层或氧化氮化硅层，将栅绝缘层105作为单层或叠层来形成。此外，栅绝缘层105使用氧化硅层或氧氮化硅层来形成，使得薄膜晶体管的阈值电压的波动可减小。
注意，“氧氮化硅”表示包括其中包含比氮更多的氧的硅的绝缘物质。在使用卢瑟福后向散射能谱测量(RBS)和氢前向散射(HFS)来执行测量的情况下，氧氮化硅包含浓度范围分别从50至70at.％、0.5至15at.％、25至35at.％以及0.1至10at.％的氧、氮、硅和氢。此外，“氧化氮化硅”表示包括其中包含比氧更多的氮的硅的绝缘物质，并且在使用RBS和HFS来执行测量的情况下，氧化氮化硅优选地包含成分范围分别从5至30at.％、20至55at.％、25至35at.％和10至30at.％的氧、氮、硅和氢。注意，氮、氧、硅和氢的百分比落入上述范围内，其中氧氮化硅或氧化氮化硅中包含的原子总数定义为100at.％。
半导体层133具有其中堆叠微晶半导体区133a以及被划分成一个个非晶半导体区的非晶半导体区133b的结构。另外，在这个实施例中，微晶半导体区133a具有凸出和凹陷形状。
在这里，描述半导体层133的详细结构。栅绝缘层105以及用作图1A所示源区或漏区的杂质半导体层131a之间的结构的放大视图如图4A和图4B所示。
如图4A所示，微晶半导体区133a具有凸出和凹陷形状。凸出部分具有其宽度从栅绝缘层105朝非晶半导体区133b减小(凸出部分的尖端具有锐角)的凸出(锥体或金字塔)形状。备选地，凸出部分可以是其宽度从栅绝缘层105朝非晶半导体区133a增加的凸出(倒锥体或倒金字塔)形状。
微晶半导体区133a使用微晶半导体来形成。注意，微晶半导体是具有介于非晶与晶体结构(包括单晶和多晶)之间的中间结构的半导体。微晶半导体是具有在自由能方面是稳定的第三状态的半导体，并且是具有短程有序和晶格畸变的晶体半导体，其中粒径从2nm至200nm、优选地从10nm至80nm、更优选地从20nm至50nm的柱状或针状晶体沿垂直于衬底表面的方向生长。相应地，存在其中晶粒边界在柱状晶体或针状晶体的界面处形成的情况。
作为微晶半导体的典型示例的微晶硅的拉曼光谱位于比表示单晶硅的拉曼光谱的峰值的520cm-1更低的波数。也就是说，微晶硅的拉曼光谱的峰值存在于表示单晶硅的520cm-1与表示非晶硅的480cm-1之间。微晶半导体至少包括at.％或以上的氢或卤素以端接悬挂键。此外，微晶半导体可包含例如氦、氩、氪或氖等稀有气体元素以便进一步促进晶格畸变，使得稳定性增加，并且可获得有利的微晶半导体。在例如美国专利No.4409134中公开了这种微晶半导体。
微晶半导体区133a的厚度、即从微晶半导体区133a与栅绝缘层105之间的界面到微晶半导体区133a的凸出部(凸出部分)的尖端的距离设置成从3nm至410nm、优选地从20nm至100nm，使得薄膜晶体管的截止电流可降低。
此外，优选的是，半导体层133中包含的氧和氮浓度(它通过二次离子质谱法来测量)小于1×1018原子/立方厘米，因为微晶半导体区133a的结晶性可得到改进。
非晶半导体区133b使用包括氮的非晶半导体来形成。氮例如可作为NH基团或NH2基团而存在。非晶半导体使用非晶硅来形成。
与常规非晶半导体相比，包括氮的非晶半导体是在Urbach边缘具有更低能量(这通过恒定光电流方法(CPM)或光致发光光谱来测量)以及具有缺陷水平的更少量吸收光谱的半导体。也就是说，与常规非晶半导体相比，包括氮的非晶半导体层是良序半导体，它具有更少缺陷，并且它在价带中的能带边缘的某个等级的尾部很陡。由于包括氮的非晶半导体区具有在价带中的能带边缘的某个等级的陡尾部；因此带隙变得更宽，并且隧穿电流不易流动。因此，通过在背沟道侧提供包括氮的非晶半导体，薄膜晶体管的截止电流可降低。另外，通过提供包括氮的非晶半导体，薄膜晶体管的导通电流和场效应迁移率可增加。
此外，通过对包括氮的非晶半导体执行低温光致发光光谱所得到的光谱的峰值区域为1.31eV至1.39eV(包含端值)。注意，通过对微晶半导体、通常为微晶硅执行低温光致发光光谱所得到的光谱的峰值区域为0.98eV至1.02eV(包含端值)。相应地，包括氮的非晶半导体与微晶半导体不同。
除了非晶半导体区133b之外，NH基团或NH2基团也可包含在微晶半导体区133a中。
此外，如图4B所示，当其粒径为1nm至10nm(包含端值)、优选地为1nm至5nm(包含端值)的半导体晶粒133c以散布方式包含在非晶半导体区133b中时，导通电流和场效应迁移率可增加。
具有其宽度从栅绝缘层105朝非晶半导体区133b减小的凸出(锥体或金字塔)形状的微晶半导体或者具有其宽度从栅绝缘层105朝非晶半导体区133b增加的凸出形状的非晶半导体按照下列方式来形成。在沉积微晶半导体的条件下形成微晶半导体层，并且此后，在晶体生长逐渐减小并且沉积非晶半导体的条件下生长晶体。
由于这个实施例所述的薄膜晶体管中的半导体层133的微晶半导体区具有锥体或金字塔形状或者倒锥体或金字塔形状，所以在导通状态当电压施加在源电极与漏电极之间时的垂直方向(厚度方向)的电阻、即半导体层133的电阻可降低。此外，通过在微晶半导体区与杂质半导体层之间设置包括氮的非晶半导体，隧道电流不易流动，因为包括氮的非晶半导体是良序半导体，它具有更少缺陷，并且它在价带中的能带边缘的某个等级的尾部很陡。因此，在这个实施例所述的薄膜晶体管中，导通电流和场效应迁移率可增加，而截止电流可降低；因此通/断比变得极高。
使用添加有磷的非晶硅、添加有磷的微晶硅等等，来形成杂质半导体层131a和131b。备选地，杂质半导体层131a和131b可具有添加有磷的非晶硅和添加有磷的微晶硅的层叠结构。注意，在形成p沟道薄膜晶体管作为薄膜晶体管的情况下，使用添加有硼的微晶硅、添加有硼的非晶硅等等，来形成杂质半导体层131a和131b。注意，当欧姆接触在半导体层133与布线129a和129b之间形成时，不一定形成杂质半导体层131a和131b。
此外，在使用添加有磷的微晶硅或者添加有硼的微晶硅来形成杂质半导体层131a和131b的情况下，微晶半导体层、通常为微晶硅层在半导体层133与杂质半导体层131a和131b之间形成，使得干扰特性可得到改进。因此，在半导体层133与杂质半导体层131a和131b之间的界面处所生成的电阻可降低。因此，流经薄膜晶体管的源区、半导体层和漏区的电流量可增加，并且导通电流和场效应迁移率可增加。
可使用铝、铜、钛、钕、钪、钼、铬、钽、锰、镁、锆、钒、镍、钨等的任一种，将布线129a和129b作为单层或叠层来形成。备选地，可使用甚至在与透光导电氧化物半导体直接接触时也可降低接触电阻的铝合金(例如Al-Nd合金、Al-Ni合金、Al-Ni-La合金或者Al-Nd-La合金等等)。更备选地，可使用添加有用作施主的杂质元素的晶体硅。此外，布线129a和129b可具有按如下所述所得到的层叠结构：堆叠在添加有用作施主的杂质元素的晶体硅之上的层使用钛、钽、钼、钨或者这些元素的任一种的氮化物来形成，并且然后在其上形成铝或铝合金。此外，布线129a和129b可具有层叠结构，其中铝或铝合金的上侧和下侧覆盖有钛、钽、钼、钨或者这些元素的任一种的氮化物。
绝缘层137可按照与栅绝缘层105相似的方式来形成。备选地，绝缘层137可使用有机树脂层来形成。有机树脂层的示例包括丙烯酸、环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚和苯并环丁烯。备选地，可使用硅氧烷聚合物。
图3所示的背栅电极139可按照与布线129a和129b相似的方式来形成。备选地，背栅电极139可使用透光导电氧化物半导体来形成。透光导电氧化物半导体的典型示例包括包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌以及添加有氧化硅的氧化铟锡。
备选地，背栅电极139可使用包含透光导电高分子(又称作“导电聚合物”)的导电成分来形成。背栅电极139优选地具有小于或等于10000欧姆/平方的表面电阻以及在波长550nm具有大于或等于70％的透光率。此外，导电成分中包含的导电高分子的电阻率优选地为小于或等于0.1Ω·cm。
作为导电高分子，可使用所谓的π电子共轭导电高分子。例如，可给出聚苯胺和/或其衍生物、聚吡咯和/或其衍生物、聚噻吩和/或其衍生物以及苯胺、吡咯和噻吩中的两种或更多的共聚物和/或其衍生物。
接下来，参照作为薄膜晶体管的顶视图的图5A至图5C来描述一种形式的背栅电极。
如图5A所示，背栅电极139可与栅电极103平行形成。在这种情况下，施加到背栅电极139的电位和施加到栅电极103的电位的每个可相互无关地控制。因此，可控制薄膜晶体管的阈值电压。
如图5B所示，背栅电极139可连接到栅电极103。也就是说，栅电极103和背栅电极139可通过在栅绝缘层105和绝缘层137中形成的开口150来连接。在这种情况下，施加到背栅电极139的电位和施加到栅电极103的电位是相等的。因此，在半导体层的微晶半导体区中，其中载流子流动的区域、即沟道在栅绝缘层105侧和绝缘层137侧形成。因此，薄膜晶体管的导通电流可增加。
如图5C所示，背栅电极139可隔着绝缘层137与布线129a和129b重叠。在这里，图5C示出一个示例，其中图5A的背栅电极139制作成与布线129a和129b重叠。但是，图5B的背栅电极139可制作成与布线129a和129b重叠，它们可用于图5C。
在这个实施例所述的薄膜晶体管中，各用作势垒区的第一氧化区和第二氧化区设置在布线与半导体层之间，其中半导体层包括微晶半导体区和非晶半导体区。此外，半导体层中包含的微晶半导体区与栅绝缘层接触，以及半导体层中包含的非晶半导体区包括氮，它使用具有更少缺陷以及在价带中的能带边缘的某个等级的陡尾部的良序半导体层来形成。此外，半导体层具有比栅电极更小的面积，并且整个半导体层与栅电极重叠，由此来自衬底侧的光线可由栅电极来阻挡。因此，在半导体层中生成的光截止电流降低的条件下可减少从具有小带隙的微晶半导体层注入到布线的载流子；相应地，截止电流在实际使用的环境中可充分降低。因此，具有极高通/断比的薄膜晶体管能以高生产率来制造。当薄膜晶体管用于显示装置的像素的开关时，电容器的面积可减小。因此，显示装置可实现高孔径比、高对比度、高响应时间和低功率消耗。此外，由于薄膜晶体管的尺寸可减小，所以当驱动器电路使用这种薄膜晶体管来制造时，显示装置的框架可变窄。
(实施例2)
在这个实施例中，将参照图6A和图6B来描述实施例1所述的布线129a和129b使用具有高氧亲和力的金属元素来形成的情况。
图6A所示的薄膜晶体管在衬底101之上包括：栅电极103；半导体层133；栅绝缘层105，其设置在栅电极103与半导体层133之间；杂质半导体层131a和131b，它们与半导体层133接触，并且用作源区和漏区；以及布线129c和129d，它们与杂质半导体层131a和131b接触，并且使用具有高氧亲和力的金属元件来形成。半导体层133具有比栅电极103更小的面积，并且整个半导体层133与栅电极103重叠。此外，氧化区设置在半导体层133的侧面，也就是说，设置在半导体层133与布线129c和129d之间。具体来说，第一氧化区125a在半导体层133的微晶半导体区133a与布线129c和129d之间形成，以及第二氧化区125d在半导体层133的非晶半导体区133b与布线129c和129d以及在第一氧化区125a与布线129c和129d之间形成。此外，绝缘层137可设置成覆盖薄膜晶体管的半导体层133、杂质半导体层131a和131b以及布线129c和129d。
布线129c和129d使用具有高氧亲和力的金属元素来形成。具有高氧亲和力的金属的示例包括钛、铝、锰、镁、钼、锆、钒、镍等等。此外，具有高氧亲和力的优选金属是其氧化物用作半导体的金属，通常为钛、镍、钒等等。
图6B是示出图6A的半导体层133与布线129c之间经放大的邻近区域的示意图。在微晶半导体区133a的侧面所形成的第一氧化区125a通过使微晶半导体区133a的一部分氧化来形成，并且通常由半导体氧化物形成。半导体氧化物的示例包括氧化硅、氧氮化硅等等。在第一氧化区125a中包含的半导体氧化物不一定满足化学计量比。
在非晶半导体区133b的侧面所形成的第二氧化区125d由布线129c中包含的元素的氧化物来形成，通常为氧化钛、氧化铝、氧化锰、氧化镁、氧化钼、氧化锆、氧化钒、氧化镍等等。由于布线129c使用具有高氧亲和力的金属元素来形成，所以在非晶半导体区133b的侧面所形成的半导体氧化物中的氧传递到布线129c侧，由此形成第二氧化区125d。此外，在微晶半导体区133a的侧面所形成的第一氧化区125a中的氧传递到布线129c和129d，由此第二氧化区125d也在第一氧化区125a与布线129c之间形成。
注意，第二氧化区125d也在杂质半导体层131a与布线129c以及在杂质半导体层131b与布线129d之间形成。在用于形成杂质半导体层131a和131b的过程中，蚀刻借助于抗蚀剂掩模来执行，并且在蚀刻之后去除抗蚀剂掩模。在去除步骤中，薄氧化区在杂质半导体层131a和131b的表面形成。薄氧化区与布线129c和129d相互接触，由此形成第二氧化区。注意，由例如氧化钛、氧化镍或氧化钒等半导体氧化物所形成的第二氧化区125d不太可能起到杂质半导体层131a与布线129c以及杂质半导体层131b与布线129d之间的电阻部件的作用；相应地，可防止薄膜晶体管的电特性被降低。
在这个实施例所述的薄膜晶体管中，各用作势垒区的第一氧化区和第二氧化区设置在布线与包括微晶半导体区的半导体层之间。此外，半导体层中包含的微晶半导体区与栅绝缘层接触，以及半导体层中包含的非晶半导体区包括氮，它使用具有更少缺陷以及在价带中的能带边缘的某个等级的陡尾部的良序半导体层来形成。此外，半导体层具有比栅电极更小的面积，并且整个半导体层与栅电极重叠，由此来自衬底侧的光线可由栅电极来阻挡。因此，在半导体层中生成的光截止电流降低的条件下可减少从具有小带隙的微晶半导体层注入到布线的载流子；相应地，截止电流在实际使用的环境中可充分降低。因此，具有极高通/断比的薄膜晶体管能以高生产率来制造。当薄膜晶体管用于显示装置的像素的开关时，电容器的面积可减小。因此，显示装置可实现高孔径比、高对比度、高响应时间和低功率消耗。此外，由于薄膜晶体管的尺寸可减小，所以当驱动器电路使用这种薄膜晶体管来制造时，显示装置的框架可变窄。
(实施例3)
在这个实施例中，将参照图7A和图7B来描述具有与实施例1不同的结构的薄膜晶体管。这个实施例与实施例1的差别在于半导体层的结构。
图7A所示的薄膜晶体管在衬底101之上包括：栅电极103；半导体层143；栅绝缘层105，其设置在栅电极103与半导体层143之间；杂质半导体层131a和131b，它们与半导体层143接触，并且用作源区和漏区；以及布线129a和129b，它们与杂质半导体层131a和131b接触。另外，用作势垒区的氧化区设置在半导体层143的侧面，即半导体层143与布线129a和129b之间。具体来说，第一氧化区125a在微晶半导体区143a与布线129a和129b之间形成，以及第二氧化区125b在非晶半导体区143b与布线129a和129b之间形成。此外，绝缘层137可设置成覆盖半导体层143、杂质半导体层131a和131b以及布线129c和129d。
半导体层143包括微晶半导体区143a和非晶半导体区143b。微晶半导体区143a具有与栅绝缘层105接触的表面(以下在这个实施例中称作微晶半导体区143a的第一表面)以及面向微晶半导体区143a的第一表面并且与非晶半导体区143b接触的表面(以下在这个实施例中称作微晶半导体区143a的第二表面)。非晶半导体区143b具有与微晶半导体区143a接触的表面(以下在这个实施例中称作非晶半导体区143b的第一表面)以及面向非晶半导体区143b的第一表面并且与该对杂质半导体层131a和131b和绝缘层137接触的表面(以下在这个实施例中称作非晶半导体区143b的第二表面)。半导体层143具有比栅电极103更小的面积，并且整个半导体层143与栅电极103重叠。
如图8所示，氧化区可包括在微晶半导体区143a的侧面所形成的第一氧化区125a以及不仅在非晶半导体区143b的侧面而且还在该对杂质半导体层131a、131b的侧面和表面的一部分所形成的第二氧化区125c。
图7B所示的薄膜晶体管是双栅薄膜晶体管，它包括覆盖具有与图7A所示相同的结构的薄膜晶体管的绝缘层137以及在绝缘层137之上并且与半导体层143重叠的背栅电极139。也就是说，在半导体层143中与栅电极103重叠的区域中，微晶半导体区143a与栅绝缘层105接触，其中栅绝缘层105与栅电极103接触，并且非晶半导体区143b与绝缘层137接触，其中绝缘层137与背栅电极139接触。另外，第一氧化区125a和第二氧化区125b设置在布线129a和129b与半导体层143之间。
微晶半导体区143a使用与实施例1所述的微晶半导体区133a相似的材料来形成。非晶半导体区143b使用与实施例1所述的非晶半导体区133b相似的材料来形成。在这个实施例中，非晶半导体区143b没有被分割，并且微晶半导体区143a的第一表面与栅绝缘层105接触，以及第二表面仅与非晶半导体区143接触，这是与实施例1所述的薄膜晶体管不同的地方。
在这个实施例所述的薄膜晶体管中，各用作势垒区的第一氧化区和第二氧化区设置在布线与包括微晶半导体区的半导体层之间。此外，半导体层中包含的微晶半导体区与栅绝缘层接触，以及半导体层中包含的非晶半导体区包括氮，它使用具有更少缺陷以及在价带中的能带边缘的某个等级的陡尾部的良序半导体层来形成。此外，半导体层具有比栅电极更小的面积，并且整个半导体层与栅电极重叠，由此来自衬底侧的光线可由栅电极来阻挡。因此，在半导体层中生成的光截止电流降低的条件下可减少从具有小带隙的微晶半导体层注入到布线的载流子；相应地，截止电流在实际使用的环境中可充分降低。因此，具有极高通/断比的薄膜晶体管能以高生产率来制造。当薄膜晶体管用于显示装置的像素的开关时，显示装置可实现高孔径比和高对比度。
(实施例4)
在这个实施例中，将参照图9A至图9D、图10A至图10D以及图11A和图11B来描述用于制造图1A至1C所示的薄膜晶体管的方法。在这里，将描述一种用于制造n沟道薄膜晶体管的方法。
如图9A所示，栅电极103在衬底101之上形成。然后，栅绝缘层105形成为使得覆盖栅电极103。此后，形成微晶半导体层107。
作为衬底101，可适当地使用实施例1所述的衬底101。
栅电极103适当地使用用于实施例1所述的栅电极103的材料来形成。栅电极103可按照如下方式来形成：导电层使用上述材料、通过溅射方法或真空蒸发方法在衬底101之上形成；掩模通过光刻方法、喷墨方法等在导电层之上形成；以及导电层使用掩模来蚀刻。此外，栅电极103可通过下列步骤来形成：通过喷墨方法将银、金、铜等的导电纳米胶释放到衬底之上，并且烘焙导电纳米胶。为了改进栅电极103与衬底101之间的粘附，上述金属材料的任一种的氮化物层可设置在衬底101与栅电极103之间。在这里，导电层在衬底101之上形成，并且借助于使用光掩模所形成的抗蚀剂掩模来蚀刻，使得形成栅电极103。
注意，栅电极103的侧表面优选地为楔形化(tapered)。这是因为后续步骤中在栅电极103之上形成的绝缘层、半导体层和布线层没有断开连接。为了将栅电极103的侧表面形成为楔形形状，可在使抗蚀剂掩模后退(recede)的同时执行蚀刻。
通过形成栅电极103的过程，栅布线(扫描线)和电容器布线也可同时形成。注意，“扫描线”表示选择像素的布线，而“电容器布线”表示连接到像素中的存储电容器的电极之一的布线。但是，并非对此进行限制，栅电极103以及栅布线和电容器布线的一个或两者可单独形成。
可通过CVD方法、溅射方法等等，使用实施例1中给出的材料，来形成栅绝缘层105。在通过CVD方法来形成栅绝缘层105的过程中，通过施加频率为3MHz至30MHz、通常为13.56MHz或27.12MHz的高频功率或者VHF频带中频率为30MHz至大约300MHz、通常为60MHz的高频功率，来生成辉光放电等离子体。备选地，通过施加1GHz或更高的微波频率的高频功率，来生成辉光放电等离子体。借助于VHF频带中的高频功率或者微波频率，沉积速率可增加。注意，高频功率可按照脉冲方式或连续方式来施加。另外，通过使HF频带中的高频功率和VHF中的高频功率相互叠加，大尺寸衬底中的等离子体的不匀性也降低，使得均匀性可得到改进，并且沉积速率可增加。当栅绝缘层105使用微波等离子体CVD设备以高频(1GHz或更高)来形成时，栅电极与漏电极和源电极之间的介电强度可得到改进，使得可得到极可靠的薄膜晶体管。
此外，当通过CVD方法使用有机硅烷气体将氧化硅层作为栅绝缘层105来形成时，稍后形成的半导体层的结晶性可得到改进，使得薄膜晶体管的导通电流和场效应迁移率可增加。作为有机硅烷气体，可使用例如四乙氧基甲硅烷(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式：SiH(OC2H5)3)或三(二甲基氨基)硅烷(化学式：SiH(N(CH3)2)3)等含硅化合物。
微晶半导体层107使用以微晶硅层、微晶硅锗层、微晶锗层等等为代表的微晶半导体层来形成。优选地使微晶半导体层107具有3nm至100nm的厚度，并且更优选地具有5nm至50nm的厚度。在微晶半导体层107太薄的情况下，薄膜晶体管的导通电流降低。在微晶半导体层107太厚的情况下，薄膜晶体管的截止电流当薄膜晶体管工作在高温时增加。微晶半导体层107的厚度设置成3nm至100nm，优选地为5nm至50nm，由此薄膜晶体管的导通电流和截止电流可受到控制。
在等离子体CVD设备的反应室中，通过辉光放电等离子体，借助于包括氢和包含硅或锗的沉积气体的混合气体，来形成微晶半导体层107。备选地，通过辉光放电等离子体，采用包含硅或锗的沉积气体、氢以及例如氦、氖或氪等稀有气体的混合物，来形成微晶半导体层107。使用通过采用其流率为沉积气体的10至2000倍、优选地为10至200倍的氢来稀释包含硅或锗的沉积气体所得到的混合物，形成微晶硅、微晶硅锗、微晶锗等等。那种情况下的沉积温度优选地为室温至300℃，更优选地为200℃至280℃。
作为包含硅或锗的沉积气体的典型示例，给出SiH4、Si2H6、GeH4和Ge2H6。
在栅绝缘层105使用氮化硅来形成的情况下，在沉积微晶半导体层107的早期阶段，可能形成非晶半导体区。在这种情况下，微晶半导体层107的结晶性很低，并且薄膜晶体管的电特性很差。因此，当栅绝缘层105使用氮化硅来形成时，优选地在包含硅或锗的沉积气体的稀释速率很高的条件下或者在低温条件下来沉积微晶半导体层107。通常，其中氢的流率为包含硅或锗的沉积气体的200至2000倍、优选地为250至400倍的高稀释速率条件是优选的。另外，其中用于沉积微晶半导体层107的温度为200℃至250℃的低温条件是优选的。当采用高稀释速率条件或低温条件时，初始成核密度增加，栅绝缘层105之上的非晶成分减少，并且微晶半导体层107的结晶性得到改进。此外，当对使用氮化硅所形成的栅绝缘层105的表面进行氧化时，与微晶半导体层107的粘附得到改进。作为氧化处理，可给出暴露于氧化气体、氧化气体中的等离子体处理等等。
例如氦、氩、氖、氪或氙等稀有气体用作微晶半导体层107的源气体，由此微晶半导体层107的沉积速率可增加。此外，由于沉积速率增加，所以进入微晶半导体层107的杂质的量减小；因此，微晶半导体层107的结晶性得到改进。相应地，薄膜晶体管的导通电流和场效应迁移率增加，并且薄膜晶体管的吞吐量也可增加。
当形成微晶半导体层107时，通过施加3MHz至30MHz的高频功率、通常为HF频带中的13.56MHz或27.12MHz的高频功率或者VHF频带中的大约30MHz至300MHz、通常为60MHz的高频功率，来生成辉光放电等离子体。备选地，通过施加1GHz或更高的微波频率的高频功率，来生成辉光放电等离子体。注意，高频功率可按照脉冲方式或连续方式来施加。另外，通过使HF频带中的高频功率和VHF中的高频功率相互叠加，大尺寸衬底中的等离子体的不匀性也降低，使得均匀性可得到改进，并且沉积速率可增加。
注意，在形成微晶半导体层107之前，通过抽空处理室并且引入包含硅或锗的沉积气体，去除CVD设备的处理室中的杂质，使得稍后形成的薄膜晶体管的栅绝缘层105和微晶半导体层107中的杂质的量可减小，这实现薄膜晶体管的电特性的改进。此外，在形成微晶半导体层107之前，在例如氟气氛、氟化氮气氛或氟化硅烷(silanefluoride)气氛等的包含氟的气氛中生成等离子体，并且栅绝缘层105暴露于氟等离子体，由此可形成致密微晶半导体层107。
随后，如图9B所示，半导体层111在微晶半导体层107之上形成。半导体层111包括微晶半导体区111a和非晶半导体区111b。随后，杂质半导体层113在半导体层111之上形成。然后，抗蚀剂掩模115在杂质半导体层113之上形成。
包括微晶半导体区111a和非晶半导体区111b的半导体层111可在使得借助于微晶半导体层107作为晶种来部分地进行晶体生长(晶体生长降低)的条件下形成。
在等离子体CVD设备的处理室中，借助于包括包含硅或锗的沉积气体、氢和包含氮的气体的混合气体、通过辉光放电等离子体，来形成半导体层111。包含氮的气体的示例包括氨、氮、氟化氮、氯化氮、氯胺、氟代胺(fluoroamine)等等。辉光放电等离子体可如同微晶半导体层107的情况中那样来生成。
在这种情况下，包含硅或锗的沉积气体与氢的流量比(flow ratio)与用于形成微晶半导体层107的相同，并且包含氮的气体用于源气体，由此与微晶半导体层107的沉积条件相比，晶体生长可降低。具体来说，由于包含氮的气体包含在源气体中，所以在沉积半导体层111的早期阶段晶体生长部分地降低；因此，锥体或金字塔微晶半导体区生长，并且形成非晶半导体区。此外，在沉积的中间阶段或稍后阶段，锥体或金字塔微晶半导体区的晶体生长停止，并且仅沉积非晶半导体区。因此，在半导体层111中，可形成微晶半导体区111a和非晶半导体区111b，其中非晶半导体区111b使用具有更少缺陷和在价带中的能带边缘的某个等级的陡尾部的良序半导体层来形成。
在这里，用于形成半导体层111的条件的典型示例如下所述。氢的流率是包含硅或锗的沉积气体的10至2000倍，优选地为10至200倍。注意，在用于形成非晶半导体层的正常条件的一个典型示例中，氢的流率是包含硅或锗的沉积气体的5倍或以下。
将例如氦、氖、氩、氪或氙等稀有气体引入半导体层111的源气体中，由此半导体层111的沉积速率可增加。
优选地使半导体层111具有50nm至350nm的厚度，并且更优选地具有120nm至250nm的厚度。
在这里，包括微晶半导体区111a和非晶半导体区111b的半导体层111借助于包括含氮气体的半导体层111的源气体来形成。备选地，通过将微晶半导体层107的表面暴露于包含氮的气体，当氮在微晶半导体层107的表面被吸收之后，借助于包括氢的源气体以及包含硅或锗的沉积气体来形成半导体层111。相应地，可形成包括微晶半导体区111a和非晶半导体区111b的半导体层111。
在等离子体CVD设备的反应室中采用包含硅的沉积气体、氢和磷化氢(采用氢或硅烷来稀释)的混合物、通过辉光放电等离子体，来形成杂质半导体层113。通过采用氢稀释包含硅的沉积气体，来形成添加有磷的非晶硅或者添加有磷的微晶硅。在制造p沟道薄膜晶体管的情况下，杂质半导体层113可使用乙硼烷代替磷化氢、通过辉光放电等离子体来形成。
抗蚀剂掩模115可通过光刻步骤来形成。
随后，借助于抗蚀剂掩模115，蚀刻微晶半导体层107、半导体层111和杂质半导体层113。通过这个步骤，为每个元件来分割微晶半导体层107、半导体层111和杂质半导体层113，以便形成半导体层117和杂质半导体层121。注意，半导体层117使用微晶半导体层107和半导体层111来形成，并且包括微晶半导体区117a和非晶半导体区117b。
对各元件所分割的半导体层117优选地具有楔形形状。半导体层117的锥角优选地等于或大于45°并且等于或小于80°。当半导体层117处理成具有上述锥角时，半导体层的侧面更可能暴露于等离子体，并且氧化区可易于形成。
然后，在留下抗蚀剂掩模115以使得半导体层117的侧表面暴露于等离子体123(参见图9C)的状态中执行等离子体处理。在这里，等离子体在氧化气体气氛中生成，并且半导体层117暴露于等离子体123。氧化气体的示例包括氧、臭氧、一氧化二氮、水蒸汽、氧和氢的混合气体等等。氧化气体中的等离子体的生成引起生成氧自由基(oxygen radical)。自由基与半导体层117发生反应，由此在半导体层117(参见图9D)的侧表面形成第一氧化区125a和第二氧化区125b。注意，取代采用等离子体的照射，采用紫外光的照射可用于生成氧自由基或氮自由基。
在使用氧、臭氧、水蒸汽或者氧和氢的混合气体作为氧化气体的情况下，抗蚀剂通过等离子体照射而后退，并且比抗蚀剂掩模115要小的抗蚀剂掩模115a如图11A所示来形成。因此，通过等离子体处理，暴露的杂质半导体层121连同半导体层117的侧面一起被氧化。相应地，用作势垒区的绝缘区、具体来说是第一氧化区125a和第二氧化区125c可在半导体层117的侧面和杂质半导体层121的侧面以及顶面的一部分上形成，如图11B所示。注意，在这个步骤中，抗蚀剂尽可能少地后退。
随后，导电层127在杂质半导体层121、第一氧化区125a和第二氧化区125b(参见图10A)之上形成。导电层127可适当地使用与实施例1所述的布线129a和129b相似的材料来形成。导电层127通过CVD方法、溅射方法或真空蒸发方法来形成。备选地，导电层127可通过下列步骤来形成：通过丝网印刷方法、喷墨方法等排放银、金、铜等的导电纳米胶，并且烘焙导电纳米胶。
然后，抗蚀剂掩模通过光刻步骤来形成，并且导电层127借助于抗蚀剂掩模来蚀刻，使得形成用作源电极和漏电极的布线129a和129b(参见图10B)。导电层127的蚀刻可通过干式蚀刻或湿式蚀刻进行。注意，布线129a和129b之一用作信号线以及源电极或漏电极。但是，并非对其进行限制，除了源电极和漏电极之外，信号线还可单独设置。
随后，部分地蚀刻杂质半导体层121和半导体层117，使得形成用作源区和漏区的一对杂质半导体层131a和131b。还形成包括微晶半导体区133a和该对非晶半导体区133b的半导体层133。在这点上，执行半导体层117的蚀刻，使得暴露微晶半导体区133a，由此半导体层133具有如下结构。在覆盖有布线129a和129b区域中，微晶半导体区133a和非晶半导体区133b堆叠，以及在未覆盖有布线129a和129b但与栅电极103重叠的区域中，暴露微晶半导体区133a(参见图10C)。
由于在这里干式蚀刻用于蚀刻步骤，所以布线129a和129b的末端与杂质半导体层131a和131b的末端对齐。当导电层127经过湿式蚀刻并且杂质半导体层121经过干式蚀刻时，布线129a和129b的末端与杂质半导体层131a和131b的末端没有对齐。在这种情况的截面中，布线129a和129b的末端定位在比杂质半导体层131a和131b的末端更靠内的内侧。
随后可执行干式蚀刻。干式蚀刻以低蚀刻速率对微晶半导体区133a和非晶半导体区133b执行，使得暴露的微晶半导体区133a和非晶半导体区133b没有损坏。换言之，所采用的条件在于，几乎没有对暴露的微晶半导体区133a和非晶半导体区133b的表面引起损坏，并且暴露的微晶半导体区133a和非晶半导体区133b的厚度几乎没有减小。作为蚀刻气体，通常使用Cl2、CF4、N2等等。对蚀刻方法没有具体限制，并且可使用电感耦合等离子体(ICP)方法、电容耦合等离子体(CCP)方法、电子回旋共振(ECR)方法、反应离子蚀刻(RIE)方法等等。
随后，微晶半导体区133a和非晶半导体区133b的表面可经过等离子体处理，通常为水等离子体处理、氧等离子体处理、氨等离子体处理、氮等离子体处理等等。
可执行水等离子体处理，其方式是使得将包含以水蒸汽(H2O蒸汽)为代表的水作为主要成分的气体引入反应空间，使得生成等离子体。然后，去除抗蚀剂掩模。注意，抗蚀剂掩模的去除可在干式蚀刻之前执行。
如上所述，在形成微晶半导体区133a和非晶半导体区133b之后，另外在没有对微晶半导体区133a和非晶半导体区133b引起损坏的条件下执行干式蚀刻，由此可去除例如在暴露的微晶半导体区133a和非晶半导体区133b之上存在的残留物等杂质。此外，在干式蚀刻之后，继续地执行水等离子体处理，由此也可去除抗蚀剂掩模的残留。通过等离子体处理，可确保源区与漏区之间的绝缘，并且因此，在已经完成的薄膜晶体管中，截止电流可降低，电特性的不均匀性可降低，并且电特性的再现性可降低。
通过上述步骤，可制造如图1A所示其沟道形成区使用微晶半导体来形成的薄膜晶体管。此外，能以高生产率来制造具有低截止电流、高导通电流、高场效应迁移率和极高通/断比的薄膜晶体管。
随后形成绝缘层137。绝缘层137可按照与栅绝缘层105相似的方式来形成。
随后，在绝缘层137中借助于通过光刻步骤所形成的抗蚀剂掩模来形成开口(未示出)。然后形成背栅电极139(参见图10D)。
背栅电极139可按照如下方式来形成：薄膜通过溅射方法、使用实施例1所述的材料来形成；并且薄膜使用通过光刻步骤所形成的抗蚀剂掩模来蚀刻。备选地，可通过涂敷或印刷包括具有透光性质的导电高分子的导电成分，并且烘焙该成分，来形成背栅电极139。
通过上述步骤，可制造图3所示的双栅薄膜晶体管。
注意，这个实施例可适用于其它实施例。
(实施例5)
在这个实施例中，将参照图9A至图9D以及图12A和图12B来描述用于制造实施例3所述的薄膜晶体管的方法。
按照与实施例4相似的方式，栅电极103、栅绝缘层105、半导体层117、杂质半导体层121、第一氧化区125a、第二氧化区125b以及布线129a和129b通过图9A至图9D以及图10A和图10B的步骤在衬底101之上形成。
随后，蚀刻杂质半导体层121以及半导体层117的一部分，使得形成用作源区和漏区的该对杂质半导体层131a和131b。同样通过这种蚀刻，形成包括微晶半导体区143a和非晶半导体区143b的半导体层143。在这点上，执行半导体层117的蚀刻，其方式是使得暴露非晶半导体区143b但没有暴露微晶半导体区143a。相应地，形成半导体层143，其中微晶半导体区143a的第一表面与栅绝缘层105接触并且第二表面与非晶半导体区143b接触(参见图12A)。
通过上述步骤，可制造如图7A所示的具有低截止电流、高导通电流、高场效应迁移率和极高通/断比的薄膜晶体管。
此后，通过与实施例4所述相似的步骤，形成绝缘层137和背栅电极139(参见图12B)。通过上述步骤，可制造如图7B所示的具有低截止电流、高导通电流、高场效应迁移率和极高通/断比的薄膜晶体管。
注意，这个实施例可适用于其它实施例。
(实施例6)
制造薄膜晶体管，并且具有显示功能的半导体装置(又称作显示装置)可在像素部分以及还在驱动器电路中使用该薄膜晶体管来制造。此外，使用薄膜晶体管的驱动器电路的部分或全部可在与使用薄膜晶体管的像素部分相同的衬底上形成，由此得到面板上系统。
显示装置包括显示元件。作为显示元件，可使用液晶元件(又称作液晶显示元件)或发光元件(又称作发光显示元件)。发光元件在其范畴内包括其亮度通过电流或电压来控制的元件，并且在其范畴内具体包括无机电致发光(EL)元件、有机EL元件等等。此外，可使用其对比度通过电效应、如电子墨水来改变的显示介质。
另外，显示装置包括其中密封显示元件的面板以及其中包括控制器的IC等安装到面板的模块。此外，与显示元件在显示装置的制造过程中完成之前的一个实施例对应的元件衬底提供有用于将电流提供给多个像素的每个中的显示元件的部件。具体来说，元件衬底可处于其中仅设置显示元件的像素电极的状态、形成将要作为像素电极的导电膜之后但在蚀刻导电膜以形成像素电极之前的状态或者任何其它状态。
注意，本说明书中的显示装置表示图像显示装置、显示装置或者光源(包括照明装置)。此外，“显示装置”在其范畴中包括下列模块：包括附连的例如柔性印刷电路(FPC)、带式自动接合(TAB)带或者带载封装(TCP)等连接器的模块；具有在其端部设置了印刷电路板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)方法直接安装到显示元件上的集成电路(IC)的模块。
(实施例7)
本说明书中公开的半导体装置可适用于电子纸张。电子纸张可用于各种领域的电子装置，只要它们可显示数据即可。例如，电子纸张可应用于电子书籍(电子书)阅读器、海报、例如火车等车辆中的广告、数字标牌、公共信息显示器(PID)、例如信用卡等各种卡的显示器等等。电子装置的一个示例如图13所示。
图13示出电子书籍阅读器的一个示例。例如，电子书籍阅读器2700包括两个壳体，即壳体2701和壳体2703。壳体2701和壳体2703与铰链2711结合，使得电子书籍阅读器2700可采用铰链2711作为轴来开启和闭合。通过这种结构，电子书籍阅读器2700可像纸书一样进行操作。
显示部分2705和显示部分2707分别结合在壳体2701和壳体2703中。显示部分2705和显示部分2707可显示一个图像或者不同图像。在其中不同的图像显示于不同显示部分的结构中，例如右显示部分(图13中的显示部分2705)可显示文本，而左显示部分(图13中的显示部分2707)可显示图像。
图13示出其中壳体2701提供有操作部分等的一个示例。例如，壳体2701提供有电源开关2721、操作按键2723、喇叭2725等等。通过操作按键2723可翻页。注意，键盘、指针装置等也可设置在其上设置显示部分的壳体的表面上。此外，外部连接端子(耳机端子、USB端子、可连接到例如AC适配器和USB缆线等各种缆线的端子等等)、记录介质插入部分等等可设置在壳体的背面或侧表面上。此外，电子书籍阅读器2700可具有电子词典的功能。
电子书籍阅读器2700可具有能够无线传送和接收数据的配置。通过无线通信，期望书籍数据等从电子书籍服务器购买和下载。
(实施例8)
本说明书中公开的半导体装置可适用于各种电子装置(包括游戏机)。电子装置的示例是电视机(又称作电视或电视接收器)、计算机等的监视器、例如数码相机或数字摄像机等拍摄装置、数码相框、移动电话手机(又称作移动电话或移动电话装置)、便携游戏控制台、便携信息终端、音频再现装置、例如弹球盘机等大型游戏机等等。
图14A示出电视机的一个示例。在电视机9600中，将显示部分9603结合在壳体9601中。显示部分9603可显示图像。在这里，壳体9601由架子9605支承。
电视机9600可通过壳体9601的操作开关或者独立遥控器9610来操作。频道和音量可采用遥控器9610的操作按键9609来控制，使得可控制显示部分9603上显示的图像。此外，遥控器9610可提供有显示部分9607，用于显示从遥控器9610输出的数据。
注意，电视机9600提供有接收器、调制解调器等等。借助于接收器，可接收一般电视广播。此外，当显示装置通过有线或无线经由调制解调器连接到通信网络时，可执行单向(从发送器到接收器)或双向(在发送器与接收器之间或者在接收器之间)信息通信。
图14B示出数码相框的一个示例。例如，在数码相框9700中，将显示部分9703结合到壳体9701中。显示部分9703可显示各种图像。例如，显示部分9703可显示采用数码相机等拍摄的图像的数据，并且用作标准相框。
注意，数码相框9700提供有操作部分、外部连接部分(例如USB端子、可连接到诸如USB缆线等各种缆线的端子等等)、记录介质插入部分等等。虽然这些部件可设置在其上设置显示部分的表面，但对于数码相框9700的设计，优选的是将它们设置在侧表面或背面。例如，将存储采用数码相机所拍摄的图像的数据的存储器插入数码相框的记录介质插入部分，由此图像数据可被传递以及然后在显示部分9703上显示。
数码相框9700可配置成无线传送和接收数据。在期望图像数据无线传递以便显示的情况下，可采用该结构。
图15是示出便携计算机的示例的透视图。
在图15的便携计算机中，通过闭合连接顶部壳体9301和底部壳体9302的铰链单元，具有显示部分9303的顶部壳体9301和具有键盘9304的底部壳体9302可相互重叠。图15的便携计算机可以方便携带，并且在将键盘用于输入的情况下，铰链单元开启，使得用户可看着显示部分9303进行输入。
底部壳体9302包括指针装置9306，除了键盘9304之外，还可通过它来执行输入。此外，当显示部分9303是触控输入面板时，输入可通过触摸显示部分的一部分来执行。底部壳体9302包括算术功能部分，CPU或硬盘。另外，底部壳体9302包括外部连接端口9305，例如符合USB通信标准的通信缆线等的另一个装置插入其中。
顶部壳体9301包括显示部分9307，并且可通过将显示部分9307朝顶部壳体9301内部滑动，将其保持在其中；因此，顶部壳体9301可具有大显示屏幕。另外，用户可调整可保持在顶部壳体9301中的显示部分9307的屏幕的取向。当可保持在顶部壳体9301中的显示部分9307是触控输入面板时，输入可通过触摸可保持在顶部壳体9301中的显示部分9307的一部分来执行。
显示部分9303或者可保持在顶部壳体9301中的显示部分9307采用液晶显示面板、例如有机发光元件或无机发光元件等发光显示面板的图像显示装置来形成。
另外，图15所示的便携计算机可包括接收器等，并且可接收TV广播，以便在显示部分显示图像。在连接顶部壳体9301和底部壳体9302的铰链单元保持闭合的同时，通过滑动显示部分9307来展现显示部分9307的整个屏幕时，用户可观看电视广播。在这种情况下，铰链单元没有开启，并且没有在显示部分9303执行显示。另外，仅执行用于显示电视广播的电路的启动。因此，可消耗最少功率，这对于其电池容量受限的便携计算机是有用的。
[示例1]
在这个示例中，所述的是图7A所示的单栅薄膜晶体管，它是实施例3所述的薄膜晶体管。
首先将参照图9A至图9D、图10A至图10D以及图12A和图12B来描述薄膜晶体管的制造过程。
栅电极103在衬底101之上形成。
在这里，玻璃衬底(Corning Incorporated所制造的EAGLE XG)用作衬底101。
厚度为50nm的钛层通过借助于流率为20sccm的氩离子溅射钛靶而在衬底101之上形成。然后，厚度为380nm的铝层通过借助于流率为50sccm的氩离子溅射铝靶来在其上形成。然后，厚度为120nm的钛层通过借助于流率为20sccm的氩离子溅射钛靶来在其上形成。随后，在钛层涂敷有抗蚀剂之后，使用第一光掩模来执行曝光。此后，执行显影，使得形成抗蚀剂掩模。
随后，使用抗蚀剂掩模来执行蚀刻，使得形成栅电极103。在这里，借助于电感耦合等离子体(ICP)设备，在ICP功率为600W、偏置功率为250W、压力为1.2Pa以及蚀刻气体包括流率为60sccm的氯化硼和流率为20sccm的氯的条件下执行第一蚀刻处理。然后，在ICP功率为500W、偏置功率为50W、压力为2.0Pa以及蚀刻气体包括流率为80sccm的碳氟化物的条件下执行第二蚀刻处理。
此后，去除抗蚀剂掩模。
随后，栅绝缘层105和微晶半导体层107在衬底101和栅电极103之上形成。至此的步骤如图9A所示。
在这里，作为栅绝缘层105，形成厚度为110nm的氮化硅层以及厚度为110nm的氧氮化硅层。
氮化硅层在如下沉积条件下、通过等离子体CVD方法来形成，其中使用频率为13.56MHz的RF电源和370W的RF电源的功率执行等离子体放电，该沉积条件如下：分别以40sccm、500sccm、550sccm和140sccm的流率将硅烷、氢、氮和氨作为源气体引入，并且使其稳定；处理室的压力设置成100Pa；以及衬底温度设置成280℃。
氧氮化硅层在如下沉积条件下、通过等离子体CVD方法来形成，其中使用频率为13.56MHz的RF电源和30W的RF电源的功率执行等离子体放电，该沉积条件如下：分别以5sccm和600sccm的流率将硅烷和一氧化二氮作为源气体引入，并且使其稳定；处理室的压力设置成25Pa；以及衬底温度设置成280℃。
随后，在从处理室取出衬底之后，清洁处理室内部，并且在处理室中将非晶硅层作为保护层来沉积。然后，将衬底传递到处理室中，并且微晶半导体层107形成为具有30nm的厚度。
微晶半导体层107在如下沉积条件下、通过等离子体CVD方法来形成，其中使用频率为13.56MHz的RF电源和50W的RF电源的功率执行等离子体放电，该沉积条件如下：分别以10sccm、1500sccm和1500sccm的流率将硅烷、氢和氩作为源气体引入，并且使其稳定；处理室的压力设置成280Pa；以及衬底温度设置成280℃。
随后，半导体层111在微晶半导体层107之上形成，并且杂质半导体层113在半导体层111之上形成。
半导体层111在如下沉积条件下、通过等离子体CVD方法来形成，其中使用频率为13.56MHz的RF电源和50W的RF电源的功率执行等离子体放电，该沉积条件如下：分别以30sccm、25sccm和1475sccm的流率将硅烷、1000ppm氨(采用氢来稀释)和氢作为源气体引入，并且使其稳定；处理室的压力设置成280Pa；以及衬底温度设置成280℃。
作为杂质半导体层113，添加有磷的非晶硅层形成为50nm的厚度。杂质半导体层113在如下沉积条件下、通过等离子体CVD方法来形成，其中使用频率为13.56MHz的RF电源和60W的RF电源的功率执行等离子体放电，该沉积条件如下：分别以100sccm和170sccm的流率引入硅烷和0.5％磷化氢(采用氢来稀释)；沉积温度设置成280℃；以及压力设置成170Pa。
随后，杂质半导体层113涂敷有抗蚀剂，并且使用第二光掩模来曝光，以及执行显影，使得形成抗蚀剂掩模115，如图9B所示。
借助于抗蚀剂掩模115，蚀刻微晶半导体层107、半导体层111和杂质半导体层113，使得形成包括微晶半导体区117a和非晶半导体区117b的半导体层117以及杂质半导体层121。
在这里，制造样本的数量为二(样本1和样本2)。在样本1中，借助于ICP设备，在如下蚀刻条件下执行蚀刻：源功率设置成1000W，偏置功率设置成80W，压力设置成1.51Pa，以及以流率为100sccm来使用氯以作为蚀刻气体。
在样本2中，借助于ICP设备，在如下蚀刻条件下执行蚀刻：ICP功率设置成450W，偏置功率设置成100W，压力设置成2.0Pa，以及氯化硼、碳氟化物和氧用作流率分别为36sccm、36sccm和8sccm的蚀刻气体。
随后，样本2经过等离子体处理，其中半导体层117的侧表面在留下抗蚀剂掩模115(参见图9C)的条件下暴露于等离子体123。
在示例2中，借助于ICP设备，在源功率设置成2000W、偏置功率设置成350W、压力设置成0.67Pa以及衬底温度设置成-10℃的条件下，在流率为100sccm的氧气氛中执行等离子体处理，使得形成第一氧化区125a和第二氧化区125b。
然后，去除抗蚀剂掩模115(参见图9D)。
随后，如图10A所示，导电层127形成以覆盖栅绝缘层105、半导体层117和杂质半导体层121。在这里，厚度为50nm的钛层通过借助于流率为20sccm的氩离子溅射钛靶来形成，以及通过借助于流率为50sccm的氩离子溅射铝靶而在其上形成200nm厚度的铝层。然后，厚度为50nm的钛层通过借助于流率为20sccm的氩离子溅射钛靶而在其上形成。
随后，在导电层127涂敷有抗蚀剂之后，使用第三光掩模来执行曝光。此后，执行显影，使得形成抗蚀剂掩模。借助于抗蚀剂掩模，执行干式蚀刻。在这种蚀刻中，蚀刻导电层127，使得形成布线129a和129b，并且蚀刻杂质半导体层121，使得形成用作源区和漏区的杂质半导体层131a和131b。此外，形成微晶半导体区143a和非晶半导体区143b。
在这里，蚀刻条件如下所述：ICP功率为450W；偏置功率为100W；压力为1.9Pa；以及蚀刻气体包括流率为60sccm的氯化硼和流率为20sccm的氯。注意，在这个示例中，用作源电极和漏电极的布线129a和129b的平面形状是直线的。
此后，去除抗蚀剂掩模。通过至此的步骤所提供的结构如图12A所示。
随后，采用碳氟化物等离子体来照射微晶半导体区143a和非晶半导体区143b的表面，使得去除半导体层143的表面残存的杂质。在这里，蚀刻条件如下所述：源功率设置成1000W；偏置功率设置成0W，压力设置成0.67Pa，以及蚀刻气体是流率为100sccm的碳氟化物。
随后，将300nm厚的氮化硅层作为绝缘层137来形成。
然后，绝缘层137涂敷有抗蚀剂，并且使用第四光掩模来曝光，以及执行显影，使得形成抗蚀剂掩模。借助于抗蚀剂掩模，采用干式蚀刻模式部分地蚀刻绝缘层，使得用作源电极和漏电极的布线129a和129b部分暴露。另外，采用干式蚀刻模式来蚀刻绝缘层137的一部分和栅绝缘层105的一部分，使得暴露栅电极103。此后，去除抗蚀剂掩模。
通过上述步骤，制造薄膜晶体管。
图16A和图16B是各示出通过上述步骤制造的薄膜晶体管的一部分的STEM图像。图16A是样本1的STEM图像，以及图16B是样本2的STEM图像。
在图16A所示的测量区域351和测量区域353，能量分散X射线谱(直线分析)在测量方向361执行。
在图16B所示的测量区域355和测量区域357，能量分散X射线谱(直线分析)在测量方向363执行。
图17A示出样本1中的测量区域351(微晶半导体区133a与布线129a或129b之间的界面附近)的钛、硅和氧的EDX分布。图17B示出样本1中的测量区域353(非晶半导体区133b与布线129a或129b之间的界面附近)的钛、硅和氧的EDX分布。
图18A示出样本2中的测量区域355(第一氧化区125a的附近)的钛、硅和氧的EDX分布。图18B示出样本2中的测量区域357(第二氧化区125b的附近)的钛、硅和氧的EDX分布。
在图17A和图17B以及图18A和图18B中，各水平轴表示离样本的测量开始点的测量距离，每个左垂直轴表示氧计数，以及每个右垂直轴表示钛和硅的计数。菱形和三角形表示氧计数。虚线301、311、321和331各表示钛分布，虚线302、312、322和332各表示硅分布，以及实线303、313、323和333各表示各分为10个部分的范围中的氧的平均数。实线304、314、324和334各表示与代表各分为10个部分的范围中的氧的平均数的曲线的最高倾斜度相切的直线。注意，与最高倾斜度相切的直线在硅侧离钛分布和硅分布的相交处的10nm的范围内来测量。
此外，图19是示出表示样本1和样本2中各分为10个部分的范围中的氧的平均数的曲线的最高倾斜度的直方图。注意，EDX测量在各测量区域中执行两次，并且平均值在图19中由三角形表示并且如表1所示。
[表I]
从图18A和图18B以及图19可以看到，在微晶半导体区的侧表面所形成的第一氧化区125a中各分为10个部分的范围中的氧的平均数的最高倾斜度比在非晶半导体区的侧表面所形成的第二氧化区125b中各分为10个部分的范围中的氧的平均数的最高倾斜度要大。
作为比较示例，将图17A的实线324的倾斜度和图17B的实线334的倾斜度相互进行比较。比较表明，微晶半导体区133a与布线129a或129b之间的界面具有的在各分为10个部分的范围中的氧的平均数的最高倾斜度比非晶半导体区133b与布线129a或129b之间的界面处的要小。因此发现，通过在微晶半导体区133a的侧面执行氧等离子体处理，可形成包含比非晶半导体区133b更大的氧量的氧化区。
如上所述，如同样本2中那样，半导体层117的侧表面经过氧等离子体处理，使得包含较大氧量的氧化区可在微晶半导体区133a的侧面形成。在微晶半导体区的侧面所形成的氧化区使薄膜晶体管的截止电流能够降低。
本申请基于2009年12月28日向日本专利局提交的日本专利申请序号2009-298372，通过引用将它们的完整内容结合于此。

Claims (12)

1.一种薄膜晶体管，包括：
栅电极；
覆盖所述栅电极的栅绝缘层；
半导体层，设置在所述栅绝缘层之上，并且包括微晶半导体区以及微晶半导体区上的非晶半导体区；
在所述半导体层上的杂质半导体层；
所述杂质半导体层上的布线；
第一氧化区，设置在所述微晶半导体区的侧面与所述布线之间；以及
第二氧化区，设置在所述非晶半导体区的侧面与所述布线之间，
其中，在从所述布线中包含的元素的分布与所述半导体层中包含的元素的分布的相交处的所述半导体层侧，与所述第一氧化区中的氧分布的最高倾斜度m1相切的直线和与所述第二氧化区中的氧分布的最高倾斜度m2相切的直线满足关系式1<m1/m2<10，以及
其中，所述分布通过能量分散X射线谱来制造。
2.一种薄膜晶体管，包括：
栅电极；
覆盖所述栅电极的栅绝缘层；
背栅电极，设置在所述栅电极的相对位；
层间绝缘层，与所述背栅电极接触；
半导体层，包括微晶半导体区和所述微晶半导体区上的非晶半导体区，并且设置在所述栅绝缘层与所述层间绝缘层之间；
在所述半导体层上的杂质半导体层；
所述杂质半导体层上的布线；
第一氧化区，设置在所述微晶半导体区与所述布线之间；以及
第二氧化区，设置在所述非晶半导体区的侧面与所述布线之间，
其中，在从所述布线中包含的元素的分布与所述半导体层中包含的元素的分布的相交处的所述半导体层侧，与所述第一氧化区中的氧分布的最高倾斜度m1相切的直线和与所述第二氧化区中的氧分布的最高倾斜度m2相切的直线满足关系式1<m1/m2<10，以及
其中，所述分布通过能量分散X射线谱来制造。
3.如权利要求2所述的薄膜晶体管，
其中，所述栅电极与所述背栅电极相互连接。
4.如权利要求1或2所述的薄膜晶体管，
其中，所述第二氧化区在所述杂质半导体层与所述布线之间以及在所述非晶半导体区与所述布线之间形成。
5.如权利要求1或2所述的薄膜晶体管，
其中，所述微晶半导体区与所述栅绝缘层接触。
6.如权利要求1或2所述的薄膜晶体管，
其中，分割所述非晶半导体区，以及
所述微晶半导体区的一部分在与所述栅电极重叠的区域中暴露。
7.如权利要求1或2所述的薄膜晶体管，
其中，所述半导体层包括硅，以及
所述第一氧化区和所述第二氧化区包括氧化硅。
8.如权利要求1或2所述的薄膜晶体管，
其中，所述半导体层包括硅，
所述布线包括钛，
所述第一氧化区包括氧化硅，以及
所述第二氧化区包括氧化钛。
9.如权利要求1或2所述的薄膜晶体管，
其中，所述微晶半导体区具有凸出和凹陷形状。
10.如权利要求1或2所述的薄膜晶体管，
其中，所述第一氧化区比所述第二氧化区要厚。
11.如权利要求1或2所述的薄膜晶体管，
其中，所述第一氧化区是具有比所述第二氧化区更高的绝缘性质的氧化区。
12.如权利要求1或2所述的薄膜晶体管，
其中，所述第二氧化区也设置在所述杂质半导体层的表面。
CN201010624629.5A 2009-12-28 2010-12-27 薄膜晶体管 Expired - Fee Related CN102117837B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-298372 2009-12-28
JP2009298372 2009-12-28

Publications (2)

Publication Number Publication Date
CN102117837A CN102117837A (zh) 2011-07-06
CN102117837B true CN102117837B (zh) 2015-05-06

Family

ID=44216510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010624629.5A Expired - Fee Related CN102117837B (zh) 2009-12-28 2010-12-27 薄膜晶体管

Country Status (5)

Country Link
US (1) US8476744B2 (zh)
JP (1) JP5700638B2 (zh)
KR (1) KR20110076788A (zh)
CN (1) CN102117837B (zh)
TW (1) TWI540734B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013417A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 薄膜トランジスタおよびその製造方法
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP5547111B2 (ja) * 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
CN102629555B (zh) * 2011-10-11 2014-11-26 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6018607B2 (ja) * 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
CN103474473B (zh) 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
DE102015101966B4 (de) * 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
TWI562384B (en) 2015-05-25 2016-12-11 Hon Hai Prec Ind Co Ltd Thin film transistor and method of manufacturing the same
US10290573B2 (en) * 2015-07-02 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP7089478B2 (ja) * 2016-11-23 2022-06-22 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369587A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 显示装置
CN101452961A (zh) * 2007-12-03 2009-06-10 株式会社半导体能源研究所 薄膜晶体管、显示装置以及这些的制造方法

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1973620U (de) 1964-03-28 1967-11-30 Erich Stockmann Fertigbalken, insbesondere zum ueberdecken von oeffnungen im mauerwerk.
US4242156A (en) 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
USRE34658E (en) 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
JPH01259565A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
DE69229314T2 (de) 1991-09-10 1999-11-11 Sharp Kk Halbleiteranordnung und Verfahren zur Herstellung
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05206112A (ja) * 1992-01-30 1993-08-13 Sharp Corp 半導体膜改質方法およびｔｆｔ作製方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6337232B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3474286B2 (ja) 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3497627B2 (ja) 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP3176527B2 (ja) 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP3504025B2 (ja) 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR0164079B1 (ko) 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100219117B1 (ko) 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5920772A (en) 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6013930A (en) 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6087208A (en) 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
TW444252B (en) 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6426245B1 (en) 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW494444B (en) 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2002118118A (ja) * 2000-07-10 2002-04-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002026333A (ja) 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6970506B2 (en) 2001-03-05 2005-11-29 Intervideo, Inc. Systems and methods for reducing frame rates in a video data stream
JP4926329B2 (ja) 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4439766B2 (ja) 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4187497B2 (ja) 2002-01-25 2008-11-26 Ｊｓｒ株式会社 半導体基板の化学機械研磨方法
KR100979926B1 (ko) 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004165621A (ja) 2002-09-20 2004-06-10 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP4869601B2 (ja) 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US7374981B2 (en) 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
JP3779286B2 (ja) 2003-06-27 2006-05-24 沖電気工業株式会社 Ｓｏｉ構造を用いたしきい値電圧可変相補型ｍｏｓｆｅｔ
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP4540320B2 (ja) 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100853279B1 (ko) 2003-09-30 2008-08-20 티디케이가부시기가이샤 적층 세라믹 전자 부품의 내부 전극용 도전체 페이스트의제조 방법
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR20050052029A (ko) 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
EP1537938A3 (en) 2003-12-02 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
TWI366701B (en) 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7338888B2 (en) 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
JP2006073939A (ja) 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7345343B2 (en) 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
KR101239889B1 (ko) 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI409934B (zh) 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
JP4533304B2 (ja) 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8067772B2 (en) 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968884B2 (en) 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2009020168A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
JP5435907B2 (ja) 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5307994B2 (ja) * 2007-08-17 2013-10-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
WO2009157574A1 (en) 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8283667B2 (en) * 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5590868B2 (ja) * 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
KR101650917B1 (ko) * 2009-03-09 2016-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
KR101836067B1 (ko) 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369587A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 显示装置
CN101452961A (zh) * 2007-12-03 2009-06-10 株式会社半导体能源研究所 薄膜晶体管、显示装置以及这些的制造方法

Also Published As

Publication number Publication date
JP5700638B2 (ja) 2015-04-15
US8476744B2 (en) 2013-07-02
US20120001178A1 (en) 2012-01-05
TW201140847A (en) 2011-11-16
CN102117837A (zh) 2011-07-06
KR20110076788A (ko) 2011-07-06
JP2011155256A (ja) 2011-08-11
TWI540734B (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
CN102117837B (zh) 薄膜晶体管
CN102136498B (zh) 薄膜晶体管
KR101840183B1 (ko) 미결정 반도체막의 제작 방법 및 반도체 장치의 제작 방법
TWI462292B (zh) 薄膜電晶體及其製造方法
CN102345115B (zh) 微晶半导体膜的制作方法及半导体装置的制作方法
US8410486B2 (en) Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
KR101880422B1 (ko) 미결정 반도체막의 제작 방법, 및 반도체 장치의 제작 방법
CN102163553B (zh) 制造薄膜晶体管的方法
US8895116B2 (en) Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US8735897B2 (en) Semiconductor device
US20120056182A1 (en) Semiconductor Device and Manufacturing Method Thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150506

Termination date: 20181227

CF01 Termination of patent right due to non-payment of annual fee