CN102629555B - 栅极绝缘层、tft、阵列基板、显示装置以及制备方法 - Google Patents

Abstract

本发明公开了一种栅极绝缘层、薄膜晶体管、阵列基板、显示装置以及制备方法，包括：采用等离子化学气相沉积技术，在具有栅极图形的基板上沉积第一氮化硅层；在所述第一氮化硅层上沉积第二氮化硅层；在所述第二氮化硅层上沉积氮掺杂非晶硅层。本发明中所述的氮掺杂非晶硅层与作为薄膜晶体管的有源半导体层的非晶硅的晶格匹配度高，从而降低了晶格畸变程度，并减少了缺陷数量，载流子在迁移过程中受到的捕获和散射几率降低，提高了等效载流子迁移率，进而提高了薄膜晶体管的性能，尤其是离子(Ion)特性。

Description

栅极绝缘层、TFT、阵列基板、显示装置以及制备方法

技术领域

本发明涉及显示器领域，尤其涉及一种栅极绝缘层、薄膜晶体管(Thin FilmTransistor，TFT)、阵列基板、显示装置以及制备方法。

背景技术

由于平板显示器，例如液晶显示器(Liquid Crystal Display，LCD)，具有轻薄、省电等优点，目前已广泛应用于笔记本、台式机、数字相机、投影仪及平板电视等电子产品上。上述LCD主要为有源矩阵液晶显示器(Active MatrixLiquid Crystal Display，AM-LCD)模式。所述AM-LCD模式，是通过驱动电路部分的TFT作为开关，为像素电极输出信号，控制液晶的偏转的。

TFT的性能决定了LCD的显示品质。TFT的性能越高，LCD的显示品质参数中的响应时间越小，LCD的显示品质越高。而TFT性能的提高，主要取决于其内等效载流子的迁移率，TFT内的等效载流子的迁移率越高，开关频率越高，TFT的性能也就越高。

常见的TFT结构如图1所示，包括：玻璃基板11、栅极12、第一氮化硅层13、第二氮化硅层14、有源半导体层15和源电极/漏电极层16，其中，第一氮化硅层13和第二氮化硅层14构成栅极绝缘层，栅极12附于玻璃基板11之上，在栅极12和有源半导体层15之间涂覆栅极绝缘层(也即涂覆第一氮化硅层13和第二氮化硅层14)，源电极/漏电极层16涂覆在有源半导体层15之上。

在TFT的批量生产中，可采用非晶硅(amorphous Silicon，a-Si)作为有源半导体层，采用磷掺杂的N+非晶硅作为有源半导体层与源电极/漏电极层的接触层。非晶硅是一种直接能带半导体，其内电子在电场的作用下不需要声子的帮助就可以产生电流，但其内部有较多的缺陷(如悬挂键、空穴等)。

在图1所示的TFT中，载流子的迁移率较低，这是因为：

一方面，尽管TFT中非晶硅的载流子实际迁移率μ₀在10cm²/(V*s)左右，但由于作为有源半导体层的非晶硅缺陷数目太多，栅极所吸引的大部分电荷在流向源电极/漏电极层的过程中，被攫取在非晶硅的缺陷(如悬挂键、空穴等)中而无法提供导电能力，使得等效载流子迁移率低于1cm²(V*s)。

另一方面，有源半导体层和第二氮化硅层接触，形成界面区域，由于构成所述有源半导体层的氢化非晶硅(a-Si:H)和构成所述第二氮化硅层的氢化非晶氮化硅(a-SiN_x:H)是两种不同的非晶材料，由于晶体氮化硅为六方晶系，晶体硅为即金刚石结构，非晶氮化硅和非晶硅尽管是无定形态的，长程无序的，但是短程依然有序，部分仍然有短层的微晶或者亚晶存在的，因此，a-Si:H和a-SiN_x:H在结构上存在很大的差异，因而在a-Si:H与a-SiN_x:H的界面区域的原子排列非常混乱，存在着大量的畸变和缺陷(如空穴、位错、层错)。具体的，在靠近界面区域的a-Si:H层的势阱层中，存在着厚度约为的应变层和厚度约为的过渡层。应变层中含有大量的晶格畸变，过渡层中含有大量的空穴、位错，层错等缺陷。所述应变层和过渡层产生的晶格畸变和缺陷将会对载流子进行捕获和散射，相对而言，产生的缺陷对载流子的捕获和散射的能力更强，导致绝大部分的载流子在传输中损失，使得流入源电极/漏电极层的等效载流子迁移率低。

为了提高载流子的迁移率，通常在栅极绝缘层沉积完成之后，对栅极绝缘层表面进行氢气(H₂)等离子体处理，使得栅极绝缘层表面的未饱和键饱和，达到减少缺陷的目的。这种工艺可以在一定程度上提高载流子的迁移率，但是实验表明等效载流子迁移率仍然低于1cm²/(V*s)，导致TFT的性能较差。

综上所述，目前在TFT内载流子的迁移过程中，由于受到有源半导体层中非晶硅的缺陷以及界面区域中晶格畸变和缺陷的影响，导致大部分的载流子在传输过程中损失，即使对栅极绝缘层表面进行H₂等离子体处理，等效载流子迁移率仍然不高，使得TFT的性能较差。

发明内容

本发明实施例提供了一种栅极绝缘层、TFT、阵列基板、显示装置以及制备方法，用以解决现有技术中因TFT载流子迁移速率低导致TFT性能差的问题。

一种栅极绝缘层的制备方法，包括：

沉积第一氮化硅层和第二氮化硅层；

在所述第二氮化硅层上沉积氮掺杂非晶硅层。

一种薄膜晶体管制备方法，包括：利用上述栅极绝缘层的制备方法来制备栅绝缘层。

一种栅极绝缘层，包括：

第一氮化硅层，以及沉积在第一氮化硅层上的第二氮化硅层；

沉积在第二氮化硅层上的氮掺杂非晶硅层。

一种薄膜晶体管，包括所述栅极绝缘层。

一种阵列基板，包括上述薄膜晶体管。

一种显示装置，包括上述阵列基板。

本发明实施例在第二氮化硅层上沉积氮掺杂非晶硅层，由于氮掺杂非晶硅层内的Si原子含量高，因此，氮掺杂非晶硅层与作为薄膜晶体管中源半导体层的非晶硅的晶格匹配度高，从而减小晶格畸变，并减少了缺陷数量，载流子在迁移过程中受到的捕获和散射几率降低，提高了等效载流子迁移率，进而提高了TFT的性能，尤其是离子特性。

附图说明

图1为背景技术中TFT的结构示意图；

图2为本发明实施例一中栅极绝缘层的制备方法流程图；

图3为本实施例三中TFT的结构示意图。

具体实施方式

本发明实施例的技术方案采用了真空镀膜工艺中的等离子增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)技术，所述PECVD技术是一种常用的薄膜低温制备技术，是辉光放电和化学气相沉积相结合的技术，特别适用于半导体薄膜和化合物薄膜的合成。PECVD技术的基本原理是利用低温等离子体作能量源，基板置于辉光放电的阴极上，通入适当的反应气体，气体经过一系列化学反应和等离子体反应，在基板表面行成一系列薄膜。PECVD设备有多路气体接入装置，可以同时将几种气体导入到设备的反应腔内，进行掺杂非晶硅薄膜的生长。其方法如下：

将几种反应气体通过PECVD设备的多路气体接入装置输入，调节好各种气体的流量，使各种气体达到按一定比例掺杂的目的；开启PECVD反应电源，在一定工艺条件下，使各种气体在反应腔中正常反应，最后均匀沉积在基板上，完成掺杂非晶硅薄膜的制备工艺。

本发明实施例利用PECVD技术，在第二氮化硅层和有源半导体层之间增加一氮掺杂非晶硅层，由于氮掺杂非晶硅层内的Si原子含量高，因此，氮掺杂非晶硅层与作为有源半导体层的非晶硅的晶格匹配度高，从而减小晶格畸变，并减少了缺陷数量，载流子在迁移过程中受到的捕获和散射几率降低，提高了等效载流子迁移率，进而提高了TFT的性能，尤其是离子特性。

下面结合说明书附图对本发明各实施例进行详细描述。

实施例一：

如图2所示，为本发明实施例一中栅极绝缘层的制备方法流程图，包括以下步骤：

步骤101：采用PECVD技术，将具有栅极图形的基板清洗干净后通过机械手送至真空腔体，沉积第一氮化硅层。

所述基板可以为玻璃基板。

在本步骤101中，利用射频频率为13.56MHZ的射频源，产生低温等离子体，所述低温等离子体是用来作为气体反应的能量源的。

在一定的工艺条件下，通过多路气体接入装置通入反应气体硅烷(SiH₄)、氨气(NH₃)、氮气(N₂)，沉积第一氮化硅层。所述一定的工艺条件是指：射频功率范围为8000W～10000W，SiH₄流量与NH₃的流量比在0.2～0.4之间。

本步骤101中第一氮化硅层的沉积厚度为

本步骤101中主要发生的反应有：

4NH₃+3SiH₄-＞Si₃N4+12H₂  (1)

3SiH₄+2N₂-＞Si₃N4+6H₂    (2)

反应式(1)中SiH₄和NH₃在等离子体区反应生成胺基硅(Si(NH₂)_＜＝4)，其中三胺基硅在玻璃基板表面通过分解、键合方式生成a-SiN_x:H薄膜；反应式(2)中SiH₄和N₂在等离子体区电离成SiH₃离子和N离子，依靠SiH₃离子和N离子在玻璃基板表面反应生成a-SiN_x:H薄膜，形成第一氮化硅层。

需要说明的是，第一氮化硅层的作用是形成栅极绝缘层的主体部分。为保证TFT的电容和充电特性，栅极绝缘层的厚度通常要求较厚。采用射频功率范围为8000W～10000W且SiH₄与NH₃的流量比在0.2～0.4之间时，第一氮化硅薄膜的沉积速率较快，故利用快速沉积栅极绝缘层主体部分以提高产量。但沉积速率较快，沉积出的第一氮化硅层较疏松，同时含有很多的应力畸变、错位和层错等缺陷。

步骤102：在所述第一氮化硅层上沉积第二氮化硅层。

本步骤102沉积第二氮化硅层的工艺条件为：射频功率范围为4000W～5000W，SiH₄流量与NH₃的流量比在0.2～0.4之间。所述第二氮化硅层的沉积厚度为

需要说明的是，由于本步骤102中采用射频功率范围为4000W～5000W，且SiH₄流量与NH₃的流量比在0.2～0.4之间时，第二氮化硅层的沉积速率较慢，因此，形成的第二氮化硅层较致密，产生的应力畸变、错位和层错缺陷较少。

本步骤102中沉积的第二氮化硅层的薄膜构成成分也为a-SiN_x:H。

所述第一氮化硅层和第二氮化硅层的硅(Si)原子和氮(N)原子的含量比在0.2～0.4之间。

步骤103：在所述第二氮化硅层上沉积一层氮掺杂非晶硅层。

本步骤103中采用的工艺条件为：采用的射频功率范围为1000W～2000W，SiH₄流量在1000sccm～3000sccm之间，NH₃流量在50sccm～400sccm之间，SiH₄流量和NH₃流量比为10～50之间。

所述氮化非晶硅层的沉积厚度较薄，为

由于本实施例一的方案采用了PECVD技术，因此，在步骤101和步骤102的执行过程中，真空腔体内不断地充入N₂，为了防止在本步骤中生成氮化硅，因此，在本步骤103的整个执行过程中，停止充入N₂，而充入H₂，所述通入的H₂的流量在5000sccm～10000sccm之间。反应中加入H₂后，H原子能填补氮掺杂非晶硅层中的空穴，使得悬挂键饱和，从而降低缺陷密度。

在本实施例一的方案中，步骤101、步骤102、步骤103在同一真空腔体内依次连续执行，各步骤的沉积温度相同。

步骤101中沉积的第一非晶氮化硅层、步骤102中沉积的第二氮化硅层和步骤103中沉积的氮掺杂非晶硅层构成本发明中的TFT的栅极绝缘层。

在形成栅极绝缘层后，还可以在所述氮掺杂非晶硅层上沉积有源半导体层，在有源半导体层上沉积接触层，在接触层上沉积源电极/漏电极层，并对源电极/漏电极层进行曝光刻蚀后，沉积绝缘层(PVX)层和掺锡氧化铟(IndiumTin Oxide，ITO)层，最终形成TFT。

沉积的有源半导体层可以是氢化非晶硅薄膜，沉积的接触层可以是磷掺杂N+a-Si。

本实施例一的方法中，除了上述步骤101～步骤103的内容，所述方法还可以包括向真空腔体内充入H₂，进行H₂等离子体处理。

具体地，可以在步骤102和步骤103之间进行H₂等离子体处理，即对沉积的第二氮化硅层进行H₂等离子体处理后，再沉积氮掺杂非晶硅层，使第二氮化硅层表面的未饱和键饱和，进而提高非晶硅的载流子迁移率；也可以在步骤103之后进行H₂等离子体处理，即对沉积的氮掺杂非晶硅层进行H₂等离子体处理后，再沉积有源半导体层，使氮掺杂非晶硅层表面的未饱和键饱和，进而提高非晶硅的载流子迁移率；还可以既在步骤102和步骤103之间进行对沉积的第二氮化硅层进行H₂等离子体处理，又在步骤103之后对沉积的氮掺杂非晶硅层进行H₂等离子体处理，使第二氮化硅层表面的未饱和键和氮掺杂非晶硅层表面的未饱和键均饱和，提高非晶硅的载流子迁移率。

本实施例一的方法中也可以不执行H₂等离子体处理的操作。

通过本实施例一中步骤101～步骤103所述的方法，在第二氮化硅层和有源半导体层之间沉积一层氮掺杂非晶硅层，使得所述氮掺杂非晶硅层与有源半导体层的晶格匹配度变高，进而使其畸变层和缺陷层的厚度变薄，缺陷密度降低，载流子迁移收到散射和捕获的几率降低，提高了载流子的迁移率，从而显著提高了TFT的性能，尤其是离子性能。

与本实施例的方法相对应，本实施例还提供一种栅极绝缘层，所述栅极绝缘层包括：

第一氮化硅层，以及沉积在第一氮化硅层上的第二氮化硅层；

沉积在第二氮化硅层上的氮掺杂非晶硅层。

进一步地，优选所述的栅极绝缘层为：第一氮化硅层的厚度为 所述第二氮化硅层的厚度为所述氮掺杂非晶硅层的厚度为这一优选的栅极绝缘层，具有更好的载流子迁移率，可以显著提高TFT的性能。

实施例二：

本实施例二通过一个具体的实例，来说明本实施例一中的方法。

本实施例二的方法包括以下步骤：

第一步：本步骤可采用与实施例一的步骤101和步骤102相同的方式沉积第一氮化硅层和第二氮化硅层。

第二步：采用如下沉积参数，在所述第二氮化硅层上沉积一层氮掺杂非晶硅层。

所述沉积参数具体包括：射频功率为1500W，SiH₄流量为2000sccm，NH₃流量为100sccm，此时SiH₄流量与NH₃流量比为20。

第二步一开始即终止N₂的通入，开始H₂的通入，H₂流量为10000sccm。

所沉积的氮掺杂非晶硅层为

实施例三：

本实施例提供一种TFT及其制备方法。所述TFT制备方法，包括利用上述的栅极绝缘层的制备方法来制备栅极绝缘层的步骤；所述TFT，使用了上述的栅极绝缘层。

本实施例的TFT制备方法，除包括利用上述的栅极绝缘层的制备方法来制备栅极绝缘层的步骤之外，不对其他工艺步骤进行限制，即除了形成栅极绝缘层的方法外，比如栅极、源漏金属层、像素电极等其他各层的形成，均可使用相应的可实现的合适方法。

本实施例的TFT，除使用了上述的栅极绝缘层外，不对栅极、源漏金属层、像素电极等其他各层进行限制，即其他各层可以根据需要使用合适的材料(比如有源层可以用有机半导体，也可以用金属氧化物等)，亦可根据实际需要在工艺可以实现的情况下设置不同的层叠关系，比如形成底栅型TFT或顶栅型TFT等。

示例性的，本实施例提供一种TFT结构示意图，如图3所示，本实施例三中的TFT中的栅极绝缘层可以按照实施例一和实施例二的方法制备，但也不限于其他制备方式。

本实施例三中的TFT包括以下部分：基板21、栅极22、第一氮化硅层23、第二氮化硅层24、氮掺杂非晶硅层25、有源层半导体层26和源电极/漏电极层27。

沉积在基板21上的栅极22。

沉积在基板21上的第一氮化硅层23。第一氮化硅层23可作为栅极绝缘层的主体部分，其厚度为

沉积在第一氮化硅层23上的第二氮化硅层24。第二氮化硅层24可作为栅极绝缘层的一部分，厚度为

沉积在第二氮化硅层24上的氮掺杂非晶硅层25。氮掺杂非晶硅层25可作为栅极绝缘层的一部分，用于降低缺陷的数量，提高载流子的迁移率。其厚度为

本实施例三中的第一氮化硅层23、第二氮化硅层24和氮掺杂非晶硅层25形成栅极绝缘层，可以对栅极和有源半导体层进行隔离。

沉积在氮掺杂非晶硅层25上的有源层半导体层26。

有源层半导体层26可形成源极和漏极，其上沉积源电极/漏电极层27。

源电极/漏电极层27用于连接源电极\漏电极导线。

实施例四：

本发明实施例四提供一种具有本实施例三所述的TFT的阵列基板，以及具有所述阵列基板的显示装置。

所述阵列基板包括了上述的TFT，可以为普通的扭曲向列(TwistedNematic，TN)模式的阵列基板、也可以为边缘场开关(Fringle Field Switching，FFS)、平面转换(In-Plane Switching，IPS)、垂直配向(Vertical Alignment，VA)等模式的阵列基板，此处不做限定。

所述显示装置可以为液晶面板、电子书、液晶显示器、监视器、手机及笔记本电脑等。

由于本实施例三中的TFT的性能相对于现有TFT的性能有所提升，因此，本实施例四中陈列基板及显示装置的性能也有明显提升。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种栅极绝缘层的制备方法，其特征在于，包括：

沉积第一氮化硅层和第二氮化硅层，在沉积第一氮化硅层和第二氮化硅层的过程中通入氮气；

在所述第二氮化硅层上沉积氮掺杂非晶硅层；

所述在所述第二氮化硅层上沉积氮掺杂非晶硅层，具体包括：

按照射频功率范围为1000～2000W，硅烷流量在1000sccm～3000sccm之间，氨气流量在50sccm～400sccm之间，硅烷流量与氨气流量比在10～50之间，在开始沉积氮掺杂非晶硅层时终止氮气通入的条件，在第二氮化硅层上沉积厚度为之间的氮掺杂非晶硅层。

2.如权利要求1所述的方法，其特征在于，沉积第一氮化硅层和第二氮化硅层，具体包括：

采用等离子增强化学气相沉积法，按照射频功率范围为8000W～10000W，硅烷流量与氨气流量比在0.2～0.4之间的条件，沉积厚度为之间的第一氮化硅层；

按照射频功率范围为4000W～5000W，硅烷流量与氨气流量比在0.2～0.4之间的条件，在第一氮化硅层上沉积厚度为之间的第二氮化硅层。

3.如权利要求1所述的方法，其特征在于，沉积氮掺杂非晶硅层的条件还包括：在开始沉积氮掺杂非晶硅层时通入氢气。

4.如权利要求3所述的方法，其特征在于，通入氢气的流量在5000sccm～10000sccm之间。

5.如权利要求1～4任一所述的方法，其特征在于，

在沉积第二氮化硅层之后，且沉积氮掺杂非晶硅层之前，所述方法还包括：

对沉积的第二氮化硅层进行氢气等离子体处理；

和/或

在沉积氮掺杂非晶硅层之后，所述方法还包括：

对沉积的氮掺杂非晶硅层进行氢气等离子体处理。

6.一种薄膜晶体管制备方法，其特征在于，包括：

利用权利要求1～5任一所述的栅极绝缘层的制备方法来制备栅极绝缘层。

7.一种栅极绝缘层，其特征在于，所述栅极绝缘层包括：

第一氮化硅层，以及沉积在第一氮化硅层上的第二氮化硅层；

沉积在第二氮化硅层上的氮掺杂非晶硅层；

所述第一氮化硅层的厚度为

所述第二氮化硅层的厚度为

所述氮掺杂非晶硅层的厚度为

8.一种薄膜晶体管，其特征在于，包括权利要求7所述的栅极绝缘层。

9.一种阵列基板，其特征在于，包括权利要求8所述的薄膜晶体管。

10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。