CN107665817A - 一种栅极绝缘层的制备方法 - Google Patents

一种栅极绝缘层的制备方法 Download PDF

Info

Publication number
CN107665817A
CN107665817A CN201710862341.3A CN201710862341A CN107665817A CN 107665817 A CN107665817 A CN 107665817A CN 201710862341 A CN201710862341 A CN 201710862341A CN 107665817 A CN107665817 A CN 107665817A
Authority
CN
China
Prior art keywords
radio
frequency power
preparation
gate insulator
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710862341.3A
Other languages
English (en)
Inventor
李想
刘超
潘冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201710862341.3A priority Critical patent/CN107665817A/zh
Publication of CN107665817A publication Critical patent/CN107665817A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体技术领域,尤其涉及一种栅极绝缘层的制备方法,其中,包括:步骤S1,提供一衬底;步骤S2,采用一化学气相沉积设备于衬底上表面沉积一栅极绝缘层,且沉积采用从一第一射频功率降低至一第二射频功率的射频功率解离反应气体形成栅极绝缘层;其中,第二射频功率为0~50W;上述技术方案能够避免栅极绝缘层上产生电荷俘获的问题,使得产品具有高良率和高可靠性。

Description

一种栅极绝缘层的制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种栅极绝缘层的制备方法。
背景技术
MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor金属-氧化物半导体场效应晶体管,简称MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。制备MOSFET一般需要制备其栅极结构,栅极结构的性能也会直接影响MOSFET器件的性能。
GOI(Gate Oxide Integrity栅氧化物完整性,简称GOI)是衡量MOS器件是否失效的一个重要标准,现有技术中造成GOI问题的一个原因是栅极绝缘层的制程导致的栅极绝缘层表面出现电荷俘获的情况,同时很难通过后续的流程去除俘获电荷,GOI问题无法避免。
发明内容
针对上述问题,本发明提出了一种栅极绝缘层的制备方法,其中,包括:
步骤S1,提供一衬底;
步骤S2,采用一化学气相沉积设备于所述衬底上表面沉积一栅极绝缘层,且沉积采用从一第一射频功率降低至一第二射频功率的射频功率解离反应气体形成所述栅极绝缘层;
其中,所述第二射频功率为0~50W。
上述的制备方法,其中,所述第二射频功率为0W。
上述的制备方法,其中,所述栅极绝缘层为氮化硅层。
上述的制备方法,其中,所述第一射频功率为600~800W。
上述的制备方法,其中,所述第一射频功率为700W。
上述的制备方法,其中,所述步骤S2中,解离所述反应气体采用的压力为6~8torr。
上述的制备方法,其中,所述步骤S2中,所述反应气体由硅烷,氨气和氮气组成。
上述的制备方法,其中,所述硅烷的流量为130~170sccm。
上述的制备方法,其中,所述氨气的流量为2400~2600sccm。
上述的制备方法,其中,所述氮气的流量为7000~9000sccm。
有益效果:本发明提出的一种栅极绝缘层的制备方法,能够避免栅极绝缘层上产生电荷俘获的问题,使得产品具有高良率和高可靠性。
附图说明
图1为本发明一实施例中栅极绝缘层的制备方法的步骤流程图;
图2为本发明一实施例中栅极绝缘层的制备方法中射频功率与应力的线性图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中,如图1所示,提出了一种栅极绝缘层的制备方法,其中,可以包括:
步骤S1,提供一衬底;
步骤S2,采用一化学气相沉积设备于衬底上表面沉积一栅极绝缘层,且沉积采用从一第一射频功率降低至一第二射频功率的射频功率解离反应气体形成栅极绝缘层;
其中,第二射频功率为0~50W(瓦)。
上述技术方案中,第二射频功率应小于第一射频功率;化学气相沉积设备起初采用较高的第一射频功率解离反应气体,保证解离效率,再逐渐降低至第二射频功率,由于第二射频功率范围在0~50W,因此不会在栅极绝缘层上产生电荷俘获的问题。
在一个较佳的实施例中,第二射频功率为0W。
在一个较佳的实施例中,栅极绝缘层为氮化硅层,但这只是一种优选的情况,其他能够满足要求的绝缘材料层也应视为包含在本发明中。
在一个较佳的实施例中,第一射频功率为600~800W,以保证沉积开始时解离反应气体的效率。
上述实施例中,优选地,第一射频功率为700W。
在一个较佳的实施例中,步骤S2中,解离反应气体采用的压力为6~8torr(托),更为优选地为7torr。
在一个较佳的实施例中,步骤S2中,反应气体由硅烷,氨气和氮气组成。
上述实施例中,优选地,硅烷的流量为130~170sccm(标准毫升/分钟),更为优选地为150sccm,但这只是一种优选的情况,其他能够满足要求的硅烷的流量也应视为包含在本发明中。
上述实施例中,优选地,氨气的流量为2400~2600sccm,更为优选地为2500sccm,但这只是一种优选的情况,其他能够满足要求的氨气的流量也应视为包含在本发明中。
上述实施例中,优选地,氮气的流量为7000~9000sccm,更为优选地为8000sccm,但这只是一种优选的情况,其他能够满足要求的氮气的流量也应视为包含在本发明中。
具体地,参考图2,图2中横轴为解离的射频功率占最大射频功率的百分比,纵轴为在栅极绝缘层中形成的应力,可以看出,解离的射频功率越小在栅极绝缘层中产生的有效应力越大,进而能够使得电荷俘获效应越小,以形成性能更好的栅极结构。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种栅极绝缘层的制备方法,其特征在于,包括:
步骤S1,提供一衬底;
步骤S2,采用一化学气相沉积设备于所述衬底上表面沉积一栅极绝缘层,且沉积采用从一第一射频功率降低至一第二射频功率的射频功率解离反应气体形成所述栅极绝缘层;
其中,所述第二射频功率为0~50W。
2.根据权利要求1所述的制备方法,其特征在于,所述第二射频功率为0W。
3.根据权利要求1所述的制备方法,其特征在于,所述栅极绝缘层为氮化硅层。
4.根据权利要求1所述的制备方法,其特征在于,所述第一射频功率为600~800W。
5.根据权利要求4所述的制备方法,其特征在于,所述第一射频功率为700W。
6.根据权利要求1所述的制备方法,其特征在于,所述步骤S2中,解离所述反应气体采用的压力为6~8torr。
7.根据权利要求1所述的制备方法,其特征在于,所述步骤S2中,所述反应气体由硅烷,氨气和氮气组成。
8.根据权利要求7所述的制备方法,其特征在于,所述硅烷的流量为130~170sccm。
9.根据权利要求7所述的制备方法,其特征在于,所述氨气的流量为2400~2600sccm。
10.根据权利要求7所述的制备方法,其特征在于,所述氮气的流量为7000~9000sccm。
CN201710862341.3A 2017-09-21 2017-09-21 一种栅极绝缘层的制备方法 Pending CN107665817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710862341.3A CN107665817A (zh) 2017-09-21 2017-09-21 一种栅极绝缘层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710862341.3A CN107665817A (zh) 2017-09-21 2017-09-21 一种栅极绝缘层的制备方法

Publications (1)

Publication Number Publication Date
CN107665817A true CN107665817A (zh) 2018-02-06

Family

ID=61097380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710862341.3A Pending CN107665817A (zh) 2017-09-21 2017-09-21 一种栅极绝缘层的制备方法

Country Status (1)

Country Link
CN (1) CN107665817A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218218B1 (en) * 1996-06-21 2001-04-17 Texas Instruments Incorporated Method for reducing gate oxide damage caused by charging
CN102629555A (zh) * 2011-10-11 2012-08-08 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
CN104637992A (zh) * 2013-11-13 2015-05-20 上海和辉光电有限公司 具有改善的蚀刻角度的栅极绝缘层及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218218B1 (en) * 1996-06-21 2001-04-17 Texas Instruments Incorporated Method for reducing gate oxide damage caused by charging
CN102629555A (zh) * 2011-10-11 2012-08-08 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
CN104637992A (zh) * 2013-11-13 2015-05-20 上海和辉光电有限公司 具有改善的蚀刻角度的栅极绝缘层及其形成方法

Similar Documents

Publication Publication Date Title
Hashizume et al. State of the art on gate insulation and surface passivation for GaN-based power HEMTs
CN103367423B (zh) 半导体器件和用于制造半导体器件的方法
CN103367424B (zh) 化合物半导体器件及其制造方法
CN104377239A (zh) 半导体器件及其制造方法
CN104183638A (zh) 半导体装置和制造半导体装置的方法
Liu et al. Electrical transportation and piezotronic-effect modulation in AlGaN/GaN MOS HEMTs and unpassivated HEMTs
US20130323923A1 (en) Methods for fabricating integrated circuits having improved spacers
CN102184954B (zh) 应变Ge沟道器件及其形成方法
TWI256734B (en) Low temperature nitridation of amorphous high-k metal-oxide in inter-gates insulator stack
Qin et al. In situ x-ray photoelectron spectroscopy and capacitance voltage characterization of plasma treatments for Al2O3/AlGaN/GaN stacks
CN101320711B (zh) 金属氧化物半导体晶体管及其制作方法
CN104393035A (zh) 基于介质调制的复合源场板异质结场效应晶体管
CN104395992A (zh) 晶体管以及晶体管的制造方法
CN104393048A (zh) 介质调制复合交叠栅功率器件
CN107665817A (zh) 一种栅极绝缘层的制备方法
CN101393869A (zh) 氮化硅薄膜及接触刻蚀停止层的形成方法
US20160148799A1 (en) Methods for manufacturing semiconductor devices
CN111129140B (zh) 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
CN103035488A (zh) 沟槽形半导体结构的形成方法
CN105428235A (zh) 一种降低GaN器件漏电流的方法
CN103022117B (zh) 化合物半导体器件及其制造方法
CN206003774U (zh) 一种高介电常数栅介质‑金属栅极的igbt
CN104409482A (zh) GaN基T形源场板功率器件及其制作方法
CN107331602A (zh) 一种金刚石材料表面空穴浓度提高方法
TWI595558B (zh) Membrane formation method and method for fabricating thin film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180206

RJ01 Rejection of invention patent application after publication