CN103035488A - 沟槽形半导体结构的形成方法 - Google Patents
沟槽形半导体结构的形成方法 Download PDFInfo
- Publication number
- CN103035488A CN103035488A CN2012104428334A CN201210442833A CN103035488A CN 103035488 A CN103035488 A CN 103035488A CN 2012104428334 A CN2012104428334 A CN 2012104428334A CN 201210442833 A CN201210442833 A CN 201210442833A CN 103035488 A CN103035488 A CN 103035488A
- Authority
- CN
- China
- Prior art keywords
- groove
- semiconductor structure
- silicon
- shaped semiconductor
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了沟槽形半导体结构的形成方法，本发明利用在多晶硅或非晶硅中掺入C填充沟槽，或者利用多晶SiC或非晶SiC以代替多晶硅或非晶硅填充沟槽，可以降低器件的应力，从而防止由于多晶或非晶硅的应力导致的硅内部的缺陷，可以获得低应力低缺陷密度的沟槽栅半导体结构或低电阻沟槽通路。
Description
技术领域
本发明属于半导体集成电路中半导体工艺方法，具体涉及一种沟槽形半导体结构的形成方法。
背景技术
多晶或非晶硅沟槽结构普遍应用在各种半导体器件中，如沟槽形MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor,金氧半场效晶体管）和IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)中沟槽栅、射频半导体器件中的低电阻纵向导通通路等等。多晶或非晶硅沟槽一般放置在单晶硅中，由于晶体结构的差异，多晶或非晶硅和单晶硅的热膨胀系数有较大的差异，单晶硅的热膨胀系数在3.0左右，而多晶或非晶硅的热膨胀系数在6.0左右，所以带有多晶或非晶硅沟槽结构的器件在经历后续的热过程后容易产生较大的压力，特别是对集成度比较高的器件，由于其沟槽的密度比较大，其应力会更加明显；另外，大尺寸深沟槽的沟槽也会导致较大的应力出现。应力在半导体制造中一般是一个不好的现象，通常要加以避免，或尽量降低其应力，如应力过大会导致硅片变形从而导致硅片传送出现问题，还会导致后续工艺加工困难，工艺均匀性变差等；另外单晶硅内部的应力太大还会导致缺陷的产生，如滑移面、滑移线产生。所以如何降低多晶或非晶硅沟槽导致的器件应力是一个非常关键的问题。
发明内容
本发明解决的技术问题是提供一种沟槽形半导体结构的形成方法，以防止由于多晶或非晶硅的应力导致的硅内部的缺陷。
为解决上述技术问题，本发明提供一种沟槽形半导体结构的形成方法，包括以下步骤：
1）在硅衬底或硅外延上形成沟槽；
2）全硅片进行热氧化膜生长，在沟槽顶部及侧壁形成氧化硅；
3）利用含C的多晶硅或非晶硅填充沟槽，或者利用多晶SiC或非晶SiC填充沟槽；含C的多晶硅或非晶硅指的是C原子以间隙或替代Si原子的方式存在于多晶硅或非晶硅中，或者以无定形态存在于多晶硅或非晶硅中；多晶SiC或非晶SiC指的是SiC以多晶或非晶的形态存在；
4）利用干法刻蚀或化学机械研磨方法去除沟槽顶部的多晶或非晶薄膜以及氧化硅。
所述步骤1）中，采用各项异性的干法刻蚀，以光刻胶为掩模，在硅衬底或硅外延上预定区域刻蚀出沟槽，沟槽宽度为0.1-5.0微米，沟槽深度为0.1-10微米。
所述步骤2）中热氧化的温度为700-1300摄氏度，热氧化在O2，或H2O和O2的氛围下进行，在沟槽侧壁及顶部形成的氧化硅的厚度为0.01-0.5微米。
所述步骤3）中采用化学气相沉积方法形成含C的多晶硅或非晶硅填充沟槽，或者采用化学气相沉积方法形成多晶SiC或非晶SiC填充沟槽，反应温度为400-1300摄氏度，压力为0.01-760Torr。含C的多晶硅或非晶硅采用化学气相沉积的方法，以SiCH6（甲基硅烷）和SiH4（硅烷）、DCS（二氯二氢硅）、TCS（三氯氢硅）中的至少一种作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms/cm3。多晶SiC或非晶SiC采用化学气相沉积的方法，以SiCH6作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms/cm3。
此外，本发明还提供另一种沟槽形半导体结构的形成方法，包括以下步骤：
1）在硅衬底或硅外延上形成介质膜；
2）在硅衬底或硅外延上形成沟槽；
3）利用含C的多晶硅或非晶硅填充沟槽，或者利用多晶SiC或非晶SiC填充沟槽；含C的多晶硅或非晶硅指的是C原子以间隙或替代Si原子的方式存在于多晶硅或非晶硅中，或者以无定形态存在于多晶硅或非晶硅中；多晶SiC或非晶SiC指的是SiC以多晶或非晶的形态存在；
4）利用干法刻蚀或化学机械研磨方法去除沟槽顶部的多晶或非晶薄膜及介质膜。
所述步骤1）中介质膜为SiO2，SiN，SiON中的至少一种，该介质膜采用化学气相沉积或热氧化方式生长，生长温度在300-1300摄氏度，生长压力在0.01-760Torr；该介质膜的厚度为0.1-5.0微米。
所述步骤2）沟槽刻蚀采用各项异性的干法刻蚀，以光刻胶为掩模，在预定区域刻蚀出沟槽，该沟槽的宽度为0.1-5.0微米，该沟槽的深度为0.1-10微米。
所述步骤3）中采用化学气相沉积方法形成含C的多晶硅或非晶硅填充沟槽，或者采用化学气相沉积方法形成多晶SiC或非晶SiC填充沟槽，反应温度为400-1300摄氏度，压力为0.01-760Torr。含C的多晶硅或非晶硅采用化学气相沉积的方法，以SiCH6和SiH4、DCS、TCS中的至少一种作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms/cm3。多晶SiC或非晶SiC采用化学气相沉积的方法，以SiCH6作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms/cm3。
多晶硅或非晶硅沟槽结构应力的产生是由于多晶硅或非晶硅与单晶硅热膨胀系数的差异导致的，所以如何降低多晶硅或非晶硅的热膨胀系数是解决应力问题的关键因素。考虑到以下材料的热膨胀系数：
| 材料 | 热膨胀系数 |
| 单晶Si | ～3.0 |
| 多晶硅或非晶硅 | ～6.0 |
| C | ～1.9 |
| SiC | ～4.0 |
C和SiC和Si的性质相似，均可以掺杂B、P或As等掺杂剂，做成低电阻材料，C和SiC的热膨胀系数与多晶硅或非晶硅相比更接近单晶硅，所以利用在多晶硅或非晶硅中掺入C；或者利用多晶SiC或非晶SiC以代替多晶硅或非晶硅填充沟槽，可以降低器件的应力。
和现有技术相比，本发明具有以下有益效果：本发明利用在多晶硅或非晶硅中掺入C填充沟槽，或者利用多晶SiC或非晶SiC以代替多晶硅或非晶硅填充沟槽，可以降低器件的应力，从而防止由于多晶硅或非晶硅的应力导致的硅内部的缺陷，可以获得低应力低缺陷密度的沟槽栅半导体结构或低电阻沟槽通路。
附图说明
图1A-图1D是本发明中实施例1的制造流程示意图；其中，图1A是实施例1的步骤1）完成后的剖面示意图；图1B是实施例1的步骤2）完成后的剖面示意图；图1C是实施例1的步骤3）完成后的剖面示意图；图1D是实施例1的步骤4）完成后的剖面示意图；
图2A-图2D是本发明中实施例2的制造流程示意图；其中，图2A是实施例2的步骤1）完成后的剖面示意图；图2B是实施例2的步骤2）完成后的剖面示意图；图2C是实施例2的步骤3）完成后的剖面示意图；图2D是实施例2的步骤4）完成后的剖面示意图；
图3A-图3D是本发明中实施例3的制造流程示意图；其中，图3A是实施例3的步骤1）完成后的剖面示意图；图3B是实施例3的步骤2）完成后的剖面示意图；图3C是实施例3的步骤3）完成后的剖面示意图；图3D是实施例3的步骤4）完成后的剖面示意图；
图4A-图4D是本发明中实施例4的制造流程示意图；其中，图4A是实施例4的步骤1）完成后的剖面示意图；图4B是实施例4的步骤2）完成后的剖面示意图；图4C是实施例4的步骤3）完成后的剖面示意图；图4D是实施例4的步骤4）完成后的剖面示意图；
图中附图标记说明如下：
1为硅衬底或硅外延，2为介质膜，3为沟槽，4为含C的多晶硅或非晶硅，5为多晶SiC或非晶SiC，6为氧化硅。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
实施例1
如图1A-图1D所示，该实施例1的制造流程包括如下步骤：
1）介质层生长。在硅衬底或硅外延1上生长介质膜2，介质膜2为SiO2，SiN，SiON中的至少一种（见图1A）,介质膜2的生长可以用化学气相沉积的方式生长或热氧化的方式生长，生长温度在300-1300摄氏度，生长压力在0.01-760Torr；介质膜2的厚度为0.1-5.0微米。
2）沟槽刻蚀。沟槽刻蚀采用各项异性的干法刻蚀，以光刻胶为掩模，在预定区域刻蚀出沟槽3，沟槽3的宽度为0.1-5.0微米，沟槽3的深度为0.1-10微米（见图1B）。
3）含C的多晶硅或非晶硅4填充。用参杂C的多晶硅或非晶硅（即含C的多晶硅或非晶硅4）填充整个沟槽3（见图1C）。含C的多晶硅或非晶硅4采用化学气相沉积的方法，以SiCH6和SiH4、DCS、TCS中的至少一种作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，反应温度为400-1300摄氏度，压力为0.01-760Torr，掺杂浓度为1E15-1E22atoms/cm3。
4）沟槽顶部多晶硅或非晶硅和介质膜去除。用干法刻蚀工艺或化学机械研磨工艺去除沟槽3顶部含C的多晶硅或非晶硅4和介质膜2（见图1D）。
5）形成此结构后，经过后续必要的半导体工艺及器件制作，或者把此结构作为低电阻通路嵌入到半导体器件中，形成射频半导体器件。
实施例2
如图2A-图2D所示，实施例2的制造流程包括如下步骤：
1）介质层生长。在硅衬底或硅外延1上生长介质膜2，介质膜2为SiO2，SiN，SiON中的至少一种（见图2A）,介质膜2的生长可以用化学气相沉积的方式生长或热氧化的方式生长，生长温度在300-1300摄氏度，生长压力在0.01-760Torr；介质膜2的厚度为0.1-5.0微米。
2）沟槽刻蚀。沟槽刻蚀采用各项异性的干法刻蚀，以光刻胶为掩模，在预定区域刻蚀出沟槽3，沟槽3的宽度为0.1-5.0微米，沟槽3的深度为0.1-10微米（见图2B）。
3）多晶SiC或非晶SiC填充。用参杂SiC的多晶SiC或非晶SiC 5填充整个沟槽3（见图2C）。多晶SiC或非晶SiC 5采用化学气相沉积的方法，以SiCH6作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，反应温度为400-1300摄氏度，压力为0.01-760Torr，掺杂浓度为1E15-1E22atoms/cm3。
4）沟槽顶部多晶SiC或非晶SiC和介质膜去除。用干法刻蚀工艺或化学机械研磨工艺去除沟槽3顶部多晶SiC或非晶SiC 5和介质膜2（见图2D）。
5）形成此结构后，经过后续必要的半导体工艺及器件制作，或者把此结构作为低电阻通路嵌入到半导体器件中，形成射频半导体器件。
实施例3
如图3A-图3D所示，实施例3的制造流程包括如下步骤：
1）沟槽刻蚀。沟槽刻蚀采用各项异性的干法刻蚀，以光刻胶为掩模，在硅衬底或硅外延1上预定区域刻蚀出沟槽3，沟槽3的宽度为0.1-5.0微米，沟槽3的深度为0.1-10微米（见图3A）。
2）全硅片进行热氧化膜生长。在温度700-1300摄氏度下，在O2，或H2O和O2的氛围下，热氧化沟槽3侧壁及顶部，形成0.01-0.5微米的氧化硅6（见图3B）。
3）含C的多晶硅或非晶硅填充。用参杂C的多晶硅或非晶硅（即含C的多晶硅或非晶硅4）填充整个沟槽（见图3C）。含C的多晶硅或非晶硅4采用化学气相沉积的方法，以SiCH6和SiH4、DCS、TCS中的至少一种作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，反应温度为400-1300摄氏度，压力为0.01-760Torr，掺杂浓度为1E15-1E22atoms/cm3。
4）沟槽顶部多晶硅或非晶硅和介质膜去除。用干法刻蚀工艺或化学机械研磨工艺去除沟槽3顶部含C的多晶硅或非晶硅4和氧化硅6（见图3D）。
5）形成此沟槽栅结构后，经过后续必要的半导体工艺及器件制作，形成IGBT或其他功率MOSFET。
实施例4
如图4A-图4D所示，实施例4的制造流程包括如下步骤：
1）沟槽刻蚀。沟槽刻蚀采用各项异性的干法刻蚀，以光刻胶为掩模，在硅衬底或硅外延1上预定区域刻蚀出沟槽3，沟槽3的宽度为0.1-5.0微米，沟槽3的深度为0.1-10微米（见图4A）。
2）全硅片进行热氧化膜生长。在温度700-1300摄氏度下，在O2，或H2O和O2的氛围下，热氧化沟槽3侧壁及顶部，形成0.01-0.5微米的氧化硅6（见图4B）。
3）多晶SiC或非晶SiC填充。用掺杂SiC的多晶SiC或非晶SiC 5填充整个沟槽3（见图4C）。多晶SiC或非晶SiC 5采用化学气相沉积的方法，以SiCH6作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，反应温度为400-1300摄氏度，压力为0.01-760Torr，掺杂浓度为1E15-1E22atoms/cm3。
4）沟槽顶部多晶SiC或非晶SiC和介质膜去除。用干法刻蚀工艺或化学机械研磨工艺去除沟槽3顶部多晶SiC或非晶SiC 5和氧化硅6（见图4D）。
5）形成此沟槽栅结构后，经过后续必要的半导体工艺及器件制作，形成IGBT或其他功率MOSFET。
Claims (12)
1.一种沟槽形半导体结构的形成方法，其特征在于，包括以下步骤：
1）在硅衬底或硅外延上形成沟槽；
2）全硅片进行热氧化膜生长，在沟槽顶部及侧壁形成氧化硅；
3）利用含C的多晶硅或非晶硅填充沟槽，或者利用多晶SiC或非晶SiC填充沟槽；
4）利用干法刻蚀或化学机械研磨方法去除沟槽顶部的多晶或非晶薄膜以及氧化硅。
2.如权利要求1所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤1）中，采用各项异性的干法刻蚀，以光刻胶为掩模，在硅衬底或硅外延上预定区域刻蚀出沟槽，沟槽宽度为0.1-5.0微米，沟槽深度为0.1-10微米。
3.如权利要求1所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤2）中热氧化的温度为700-1300摄氏度，热氧化在O2，或H2O和O2的氛围下进行，在沟槽侧壁及顶部形成的氧化硅的厚度为0.01-0.5微米。
4.如权利要求1所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤3）中采用化学气相沉积方法形成含C的多晶硅或非晶硅填充沟槽，或者采用化学气相沉积方法形成多晶SiC或非晶SiC填充沟槽，反应温度为400-1300摄氏度，压力为0.01-760Torr。
5.如权利要求4所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤3）中，含C的多晶硅或非晶硅采用化学气相沉积的方法，以SiCH6和SiH4、DCS、TCS中的至少一种作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms /cm3。
6.如权利要求4所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤3）中，多晶SiC或非晶SiC采用化学气相沉积的方法，以SiCH6作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms/cm3。
7.一种沟槽形半导体结构的形成方法，其特征在于，包括以下步骤：
1）在硅衬底或硅外延上形成介质膜；
2）在硅衬底或硅外延上形成沟槽；
3）利用含C的多晶硅或非晶硅填充沟槽，或者利用多晶SiC或非晶SiC填充沟槽；
4）利用干法刻蚀或化学机械研磨方法去除沟槽顶部的多晶或非晶薄膜及介质膜。
8.如权利要求7所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤1）中介质膜为SiO2，SiN，SiON中的至少一种，该介质膜采用化学气相沉积或热氧化方式生长，生长温度在300-1300摄氏度，生长压力在0.01-760Torr；该介质膜的厚度为0.1-5.0微米。
9.如权利要求7所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤2）沟槽刻蚀采用各项异性的干法刻蚀，以光刻胶为掩模，在预定区域刻蚀出沟槽，该沟槽的宽度为0.1-5.0微米，该沟槽的深度为0.1-10微米。
10.如权利要求7所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤3）中采用化学气相沉积方法形成含C的多晶硅或非晶硅填充沟槽，或者采用化学气相沉积方法形成多晶SiC或非晶SiC填充沟槽，反应温度为400-1300摄氏度，压力为0.01-760Torr。
11.如权利要求10所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤3）中，含C的多晶硅或非晶硅采用化学气相沉积的方法，以SiCH6和SiH4、DCS、TCS中的至少一种作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms/cm3。
12.如权利要求10所述的一种沟槽形半导体结构的形成方法，其特征在于，所述步骤3）中，多晶SiC或非晶SiC采用化学气相沉积的方法，以SiCH6作为反应物，以H2或N2作为载气，以AsH3、PH3或B2H6为掺杂剂，掺杂浓度为1E15-1E22atoms/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104428334A CN103035488A (zh) | 2012-11-07 | 2012-11-07 | 沟槽形半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104428334A CN103035488A (zh) | 2012-11-07 | 2012-11-07 | 沟槽形半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103035488A true CN103035488A (zh) | 2013-04-10 |
Family
ID=48022274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012104428334A Pending CN103035488A (zh) | 2012-11-07 | 2012-11-07 | 沟槽形半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035488A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241124A (zh) * | 2013-06-24 | 2014-12-24 | 无锡华润上华半导体有限公司 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
| CN108364571A (zh) * | 2018-01-19 | 2018-08-03 | 云谷（固安）科技有限公司 | 柔性背板及其制备方法、显示设备 |
| CN109326507A (zh) * | 2018-09-19 | 2019-02-12 | 长江存储科技有限责任公司 | 存储器的形成方法 |
| CN113021172A (zh) * | 2021-03-25 | 2021-06-25 | 中国电子科技集团公司第五十四研究所 | 一种带腔ltcc基板的研磨抛光方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1421914A (zh) * | 2001-11-22 | 2003-06-04 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN1828836A (zh) * | 2005-02-07 | 2006-09-06 | 三星电子株式会社 | 外延半导体衬底的制造方法和半导体器件的制造方法 |
| CN1885556A (zh) * | 2005-06-22 | 2006-12-27 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20090032843A1 (en) * | 2007-07-27 | 2009-02-05 | Atsushi Ohta | Semiconductor device and method for manufacturing the same |
| US20090302415A1 (en) * | 2008-06-04 | 2009-12-10 | Karl-Heinz Mueller | Micro-Electromechanical System Devices |
| CN102299075A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的方法 |
| CN102403453A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
-
2012
- 2012-11-07 CN CN2012104428334A patent/CN103035488A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1421914A (zh) * | 2001-11-22 | 2003-06-04 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN1828836A (zh) * | 2005-02-07 | 2006-09-06 | 三星电子株式会社 | 外延半导体衬底的制造方法和半导体器件的制造方法 |
| CN1885556A (zh) * | 2005-06-22 | 2006-12-27 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20090032843A1 (en) * | 2007-07-27 | 2009-02-05 | Atsushi Ohta | Semiconductor device and method for manufacturing the same |
| US20090302415A1 (en) * | 2008-06-04 | 2009-12-10 | Karl-Heinz Mueller | Micro-Electromechanical System Devices |
| CN102299075A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的方法 |
| CN102403453A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241124A (zh) * | 2013-06-24 | 2014-12-24 | 无锡华润上华半导体有限公司 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
| WO2014206175A1 (zh) * | 2013-06-24 | 2014-12-31 | 无锡华润上华半导体有限公司 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
| CN108364571A (zh) * | 2018-01-19 | 2018-08-03 | 云谷（固安）科技有限公司 | 柔性背板及其制备方法、显示设备 |
| CN109326507A (zh) * | 2018-09-19 | 2019-02-12 | 长江存储科技有限责任公司 | 存储器的形成方法 |
| CN109326507B (zh) * | 2018-09-19 | 2021-07-16 | 长江存储科技有限责任公司 | 存储器的形成方法 |
| CN113021172A (zh) * | 2021-03-25 | 2021-06-25 | 中国电子科技集团公司第五十四研究所 | 一种带腔ltcc基板的研磨抛光方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006186240A5 (zh) | ||
| CN103380480B (zh) | 用于器件集成的硅的低温选择性外延生长 | |
| CN103972059B (zh) | 用于在沟槽中形成半导体区的方法 | |
| US7691708B2 (en) | Trench type MOSgated device with strained layer on trench sidewall | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| TW201508923A (zh) | 積體電路結構及其形成方法 | |
| CN102956445A (zh) | 一种锗硅外延层生长方法 | |
| US10741390B2 (en) | Forming method of epitaxial layer, forming method of 3D NAND memory and annealing apparatus | |
| CN103035488A (zh) | 沟槽形半导体结构的形成方法 | |
| CN103422164A (zh) | 一种N型4H-SiC同质外延掺杂控制方法 | |
| CN102104067A (zh) | 一种外延生长源/漏区的晶体管及制造方法 | |
| CN103000499B (zh) | 一种锗硅硼外延层生长方法 | |
| JP4854719B2 (ja) | 半導体装置の製造方法 | |
| CN116013962B (zh) | 半导体器件的制备方法 | |
| CN103325825B (zh) | 超结mosfet | |
| CN115084244B (zh) | 一种防翘曲深沟道半导体器件及其制备方法 | |
| CN103855098A (zh) | 闪存的存储单元的形成方法 | |
| CN103715089A (zh) | 晶体管的形成方法 | |
| CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
| US20200279742A1 (en) | Method for passivating silicon carbide epitaxial layer | |
| CN103730408B (zh) | 一种多晶硅通孔的制造方法 | |
| CN101807605B (zh) | 一种半导体器件及其制造方法 | |
| CN103426735A (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
| CN104637813A (zh) | Igbt的制作方法 | |
| CN102468133A (zh) | 一种具有沟槽的半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140122 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140122 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130410 |