CN104766890B - 薄膜晶体管及其制造方法和应用 - Google Patents
薄膜晶体管及其制造方法和应用 Download PDFInfo
- Publication number
- CN104766890B CN104766890B CN201410005262.7A CN201410005262A CN104766890B CN 104766890 B CN104766890 B CN 104766890B CN 201410005262 A CN201410005262 A CN 201410005262A CN 104766890 B CN104766890 B CN 104766890B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- oxide layer
- silicon oxide
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 92
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 91
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000008021 deposition Effects 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005501 phase interface Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 21
- 239000011521 glass Substances 0.000 abstract description 16
- 229910021645 metal ion Inorganic materials 0.000 abstract description 12
- 230000000903 blocking effect Effects 0.000 abstract description 9
- 238000010276 construction Methods 0.000 abstract description 7
- 239000012528 membrane Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 238000013459 approach Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 226
- 239000007789 gas Substances 0.000 description 36
- 238000000151 deposition Methods 0.000 description 30
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 13
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 229910003978 SiClx Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000001272 nitrous oxide Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- 241000894007 species Species 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000004062 sedimentation Methods 0.000 description 3
- 229910007264 Si2H6 Inorganic materials 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 2
- 229910004014 SiF4 Inorganic materials 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 229910003828 SiH3 Inorganic materials 0.000 description 2
- 229910003822 SiHCl3 Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种薄膜晶体管，该薄膜晶体管包括基板以及设置在所述基板上的缓冲层，其中所述缓冲层包括：n层氮化硅层；以及第一氧化硅层，所述第一氧化硅层设置在所述n层氮化硅层之上，其中所述n层氮化硅层中相邻两层氮化硅层的致密度不同，且n大于或等于3。本发明的薄膜晶体管通过改变成膜结构和成膜膜质，形成具有n层氮化硅层和一层氧化硅层层叠结构的缓冲层，可强化缓冲层的阻挡能力，有效阻挡玻璃基板中的金属离子向上扩散，减少多晶硅层的缺陷中心并降低漏电流，同时改善多晶硅背面界面的质量，防止在多晶硅背面界面形成漏电的途径，提高多晶硅层的稳定性，进而提高薄膜晶体管的可靠性，提升显示装置的良率和品质。
Description
技术领域
本发明涉及半导体领域，特别涉及一种薄膜晶体管及其制造方法和应用。
背景技术
有机发光显示器(OLED)由于具有自主发光、快速响应、轻薄、低功耗并可实现柔性显示等诸多优点而备受关注，被认为是下一代的平板显示技术。目前，OLED技术已逐步应用于各种电子产品中，其中有源矩阵有机发光显示屏(AMOLED)凭借高画质、移动图像响应时间短、低功耗、宽视角及超轻超薄等优点而成为OLED发展的主要趋势。
目前AMOLED背板技术中多采用多晶硅薄膜晶体管，多晶硅薄膜晶体管具有消耗功率小且电子迁移率大等优点。早期的多晶硅薄膜晶体管的工艺温度高达摄氏1000℃，因此基板材质的选择受到大幅的限制，近来由于激光的发展，工艺温度可降至摄氏600℃以下，基板可以使用玻璃基板，利用此种工艺方式所得的多晶硅薄膜晶体管又被称为低温多晶硅薄膜晶体管(LTPS TFT)。
传统碱玻璃中的铝、钡和钠等金属含量较高，容易因工艺热循环导致扩散。除了采用无碱玻璃外，在现有低温多晶硅薄膜晶体管的制造工艺中，其中一个步骤是在基板上形成缓冲层，形成缓冲层可防止基板中的金属离子扩散至LTPS有源区产生缺陷中心进而增加漏电流，合适厚度的缓冲层还可以改善多晶硅背面界面的质量，并且降低热传导，减缓被激光加热的硅的冷却速率，有助于形成较大的多晶硅晶粒。
CN1012651311A公开了一种低温多晶硅薄膜的制备方法，其中的缓冲层为双层结构SiNx/SiO2薄膜或者单层结构的SiNx或SiO2薄膜，在双层结构的SiNx/SiO2薄膜缓冲层中，缓冲层的上层为SiO2，下层为在基板上的SiNx。
在多晶硅薄膜晶体管的制造中，对杂质的含量有严格要求，现有技术的缓冲层较不易完全阻挡玻璃基板中金属离子的扩散，为解决这一问题，通常会增加缓冲层的厚度以增强阻挡能力，但过厚的缓冲层易产生过大残留应力而影响晶化特性。
因此，需要一种有效改善缓冲层阻挡能力的可靠方法，制造具备强阻挡能力的缓冲层，提高多晶硅层的稳定性并改善多晶硅背面界面的质量，由此获得可靠性改善的薄膜晶体管，进而获得良率和品质提升的显示装置。
发明内容
针对上述问题，发明人经过长期的深入研究，通过改变成膜结构和成膜膜质，形成具有氮化硅和氧化硅多层层叠结构的缓冲层，增加多个晶界，阻挡金属离子向上扩散，由此提高包含该多层层叠结构缓冲层的薄膜晶体管的可靠性。
一方面，本发明提供一种薄膜晶体管，所述薄膜晶体管包括基板以及设置在所述基板上的缓冲层，其中所述缓冲层包括：n层氮化硅层；以及第一氧化硅层，所述第一氧化硅层设置在所述n层氮化硅层之上，其中所述n层氮化硅层中相邻两层氮化硅层的致密度不同，且n大于或等于3。
在本发明的一种实施方式中，n为5～10。
在本发明的另一种实施方式中，所述n层氮化硅层中各氮化硅层的厚度为
在本发明的另一种实施方式中，所述第一氧化硅层的厚度为大约
在本发明的另一种实施方式中，所述相邻两层氮化硅层之间还包括界面氧化层。
在本发明的另一种实施方式中，所述界面氧化层为氧化硅层。
在本发明的另一种实施方式中，所述缓冲层还包括设置在所述第一氧化硅层上的第二氧化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度。
在本发明的另一种实施方式中，所述第二氧化硅层的厚度为
在本发明的另一种实施方式中，所述薄膜晶体管还包括设置在所述缓冲层之上的多晶硅层。
另一方面，本发明提供一种薄膜晶体管的制造方法，该方法包括：
在基板之上沉积n层氮化硅层，n大于或等于3，所述n层氮化硅层中相邻两层氮化硅层的沉积功率不同，使得所述相邻两层氮化硅层的致密度不同；
在所述n层氮化硅层之上沉积第一氧化硅层，形成所述n层氮化硅层和所述第一氧化硅层层叠的缓冲层；以及
在所述缓冲层之上形成有源层。
在本发明方法的一种实施方式中，n为5～10。
在本发明方法的另一种实施方式中，所述氮化硅层的厚度为
在本发明方法的另一种实施方式中，所述氮化硅层的沉积功率为500～1500W。
在本发明方法的另一种实施方式中，所述相邻两层氮化硅层的沉积功率相差100W。
在本发明方法的另一种实施方式中，所述第一氧化硅层的厚度为大约
在本发明方法的另一种实施方式中，所述第一氧化硅层的沉积功率不高于500W。
在本发明方法的另一种实施方式中，在沉积所述相邻氮化硅层之间还包括通入氧化气体形成界面氧化层。
在本发明方法的另一种实施方式中，所述氧化气体为N2O。
在本发明方法的另一种实施方式中，还包括在所述第一氧化硅层之上形成第二氧化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度。
在本发明的另一种实施方式中，所述第二氧化硅层的厚度为
在本发明方法的另一种实施方式中，所述第二氧化硅层的沉积功率不低于1000W。
在本发明方法的另一种实施方式中，所述有源层为多晶硅层。
再一方面，本发明提供上述薄膜晶体管在OLED中的应用。
本发明的具有改进的缓冲层的薄膜晶体管，通过改变成膜结构和成膜膜质，形成具有n层氮化硅层和一层氧化硅层层叠结构的缓冲层，可强化缓冲层的阻挡能力，有效阻挡玻璃基板中的金属离子向上扩散，减少多晶硅层的缺陷中心并降低漏电流，同时改善多晶硅背面界面的质量，防止在多晶硅背面界面形成漏电的途径，提高多晶硅层的稳定性，进而提高薄膜晶体管的可靠性，提升显示装置的良率和品质。
附图说明
图1为根据本发明一个实施方式的薄膜晶体管的结构示意图；
图2为根据本发明一个实施方式的缓冲层的结构示意图；
图3为根据本发明实施例1的制造薄膜晶体管的方法的工艺流程图。
其中，附图标记说明如下：
1 基板
2 缓冲层
21 n层氮化硅层
22 第一氧化硅层
23 第二氧化硅层
3 多晶硅层
4 栅极绝缘层
5 栅极
6 层间电介质层
7 源/漏极
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例，列举这些实例仅出于示例性目的而不以任何方式限制本发明。
本发明提供一种薄膜晶体管，在一种优选实施方式中，如图1和图2所示，该薄膜晶体管包括基板1、缓冲层2、多晶硅层3、栅极绝缘层4、栅极5、层间电介质层6和源/漏极7，其中缓冲层2包括n层氮化硅层21、设置在n层氮化硅层21之上的第一氧化硅层22和设置在第一氧化硅层22之上的第二氧化硅层23，n层氮化硅层21中相邻两层氮化硅层的致密度不同且n大于或等于3。
氧化硅/氮化硅双层结构作为缓冲层阻挡玻璃基板中的杂质扩散主要是利用氮化硅本身的阻挡作用以及氮化硅与氧化硅之间的晶界。根据本发明，采用相邻两层氮化硅层的致密度不同的n层氮化硅层和第一氧化硅层作为缓冲层，氮化硅层彼此之间形成晶界，增加晶界的数量，从而强化缓冲层阻挡金属离子扩散的能力。
由于氧化硅较氮化硅更容易形成晶相较好的多晶硅，而氮化硅对阻挡来自基板的污染物效果更佳，因此优选缓冲层的上层为氧化硅层，下层为氮化硅层。
缓冲层应具有适当的厚度，过薄的缓冲层阻挡金属离子扩散的能力较差，而过厚的缓冲层易产生过大残留应力而影响晶化特性，总厚度应维持在以下。合适厚度的缓冲层还可以改善多晶硅背面界面的质量，并且降低热传导，减缓被激光加热的硅的冷却速率，有助于形成较大的多晶硅晶粒。
为增加晶界的数量，理论上不同致密度的氮化硅层的数量应尽可能地多，但综合考虑工艺的复杂性与生产成本，n优选为5～10。
n层氮化硅层中各氮化硅层的厚度应大致均匀，优选为从而保证具有足够的阻挡金属离子扩散的能力。
在n层氮化硅层之上形成较致密的第一氧化硅层，以保证氮化硅层与氧化硅层紧密连接并良好地附着，第一氧化硅层的厚度优选为大约
在相邻两层氮化硅层之间还形成有界面氧化层，该界面氧化层为氧化硅。由于氮化硅与氧化硅之间的晶界对于来自玻璃基板的金属离子的阻挡效果优于不同致密度的氮化硅之间的晶界，因此该界面氧化层能有效地增强缓冲层对金属离子的阻挡能力。
在第一氧化硅层之上还形成有较疏松的第二氧化硅层，可使得非晶硅有足够的空间重新排列成多晶硅的结构，第二氧化硅层的厚度优选为
本发明还提供了上述薄膜晶体管的制造方法，包括：在基板之上沉积n层氮化硅层，n大于或等于3，所述n层氮化硅层中相邻两层氮化硅层的沉积功率不同，使得所述相邻两层氮化硅层的致密度不同；在所述n层氮化硅层之上沉积第一氧化硅层，形成所述n层氮化硅层和所述第一氧化硅层层叠的缓冲层；在所述缓冲层之上形成有源层。
对于上述有源层，优选为多晶硅层。
根据本发明，构成薄膜晶体管缓冲层的n层氮化硅层和一层氧化硅层均通过化学气相沉积方法(CVD)形成，可采用低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等，其中优选等离子增强化学气相沉积法。等离子增强化学气相沉积法(PECVD)是一种常用的低温薄膜制备技术，将辉光放电和化学气相沉积相结合，基本原理是利用低温等离子体作为能量源，将基板置于辉光放电阴极之上，通入适当的反应原料气体，气体经过一系列化学反应和等离子体反应，在基板表面形成一系列薄膜。PECVD具有基本温度低、沉积速率快、成膜质量好等优点，因而被广泛应用于低温多晶硅薄膜制造领域中。
就形成氮化硅层的原料气体而言，作为氮源气体，可使用NH3、NH2H2N、N2等，优选NH3和N2，作为硅源气体，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等，优选SiH4。
就形成氧化硅层的原料气体而言，作为氧源气体，可使用O2、O3、N2O等，优选N2O，作为硅源气体，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等，优选SiH4。
为了形成致密度不同的膜层，可通过调整工艺参数如原料气体种类、原料气体流量比例、沉积功率和沉积温度等来实现，例如可采用相同的原料气体种类和流量比例以及沉积温度，通过调整沉积功率实现对致密度的控制；还可采用相同的原料气体种类以及沉积温度和沉积功率，通过调整原料气体流量比例实现对致密度的控制；还可采用相同的原料气体种类和流量比例以及沉积功率，通过调整沉积温度实现对致密度的控制；此外还可以同时调整多个参数，以达到更优化的效果。
综合考虑工艺的复杂程度与生产成本，优选通过调整沉积功率来实现对致密度的控制，一般来说，采用较高的沉积功率会得到较疏松的膜层，而采用较低的沉积功率会得到较致密的膜层。
在本发明方法的一种实施方式中，沉积n层氮化硅层时相邻两层的沉积功率不同，由此使得n层氮化硅层中相邻两层的致密度不同。n层氮化硅层的沉积功率优选为500～1500W，同时为使相邻两层氮化硅层之间的晶界具有一定的阻挡效果，相邻两层氮化硅层的致密度应具有一定区别，因此相邻两层氮化硅层的沉积功率应具有一定区别，优选为相差100W。
在本发明方法的另一种实施方式中，在沉积氮化硅层之间通入氧化气体以形成界面氧化层，氧化气体可为O2、O3、N2O等，优选N2O，通入氧化气体的功率不高于500W。
在本发明方法的另一种实施方式中，以第一功率沉积第一氧化硅层，以第二功率沉积第二氧化硅层，第一功率小于第二功率，由此使得第一氧化硅层的致密度高于第二氧化硅层的致密度。第一功率优选为不高于500W，所形成的第一氧化硅层较致密，与前述氮化硅层紧密连接并良好地附着；第二功率优选为不低于1000W，所形成的第二氧化硅层较疏松，具有较好的适应性，使得非晶硅有足够的空间重新排列成多晶硅的结构。
应当指出的是，对于本发明的薄膜晶体管中的所述基板、多晶硅层、栅极绝缘层、栅极、层间电介质层和源/漏极没有特殊限定，可采用本领域常规材料和结构，并采用常规技术形成。例如，基板可为玻璃基板，多晶硅层可由非晶硅层经过激光退火处理形成，栅极绝缘层可为氮化硅/氧化硅双层层叠结构，栅极可为铝、钼、铬、钨、钽、钛等，层间电介质层可为氮化硅/氧化硅双层层叠结构，源/漏极可为多晶硅层经过掺杂形成。
由于本发明的薄膜晶体管采用具有n层氮化硅层与第一氧化硅层的缓冲层，该缓冲层具有良好的阻挡玻璃基板中金属离子向上扩散的能力，保证多晶硅层的稳定性，因而本发明的薄膜晶体管相应具有良好的可靠性。
本发明还提供了上述薄膜晶体管在OLED中的应用。根据本发明的薄膜晶体管，由于具有良好的可靠性，因而作为显示装置的驱动电路开关元件，能够有效降低显示装置的不良率，提高显示品质。
除非另作限定，本发明所用术语均为本领域技术人员通常理解的含义。
以下通过实施例对本发明作进一步地详细说明。
实施例
比较例1
在真空腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷、氨气和氮气，将甲硅烷与氨气的流量比设定为1:1～3，将沉积温度设定为420～430℃，以500W的功率在玻璃基板之上采用PECVD方法沉积厚度为的氮化硅层；
在同一腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷和一氧化二氮，将甲硅烷与一氧化二氮的流量比设定为1:40～50，将沉积温度设定为420～430℃，以1000W的功率在上述氮化硅层之上采用PECVD方法沉积厚度为大约的氧化硅层，从而形成氮化硅/氧化硅双层结构的缓冲层；
在上述缓冲层上形成非晶硅层；
对上述非晶硅层进行激光退火处理，使非晶硅层转变形成多晶硅层；
在上述多晶硅层之上依次形成栅极绝缘层、栅极、层间电介质层和源/漏极。
对比较例1的薄膜晶体管进行漏电流测量，测量结果为1E-11～1E-12A。
实施例1
图3为本发明实施例1的制造薄膜晶体管的方法的工艺流程图，具体说明如下：
a)在真空腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷、氨气和氮气，将甲硅烷与氨气的流量比设定为1:1～3，将沉积温度设定为420～430℃，以500W的功率在玻璃基板之上采用PECVD方法沉积厚度为的第一氮化硅层，沉积工艺参数见表1；
表1：第一氮化硅层的沉积工艺参数
b)在同一腔室中，保持上述工艺条件，仅改变射频功率，以600W的第二功率，在所形成的第一氮化硅层之上连续沉积厚度为的第二氮化硅层；
c)重复步骤b，每次沉积氮化硅层时将沉积功率调高100W，共沉积10层氮化硅层；
d)在同一腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷和一氧化二氮，将甲硅烷与一氧化二氮的流量比设定为1:40～50，将沉积温度设定为420～430℃，以500W的第一功率在上述氮化硅层之上采用PECVD方法沉积厚度为大约的第一氧化硅层，沉积工艺参数见表2；
表2：第一氧化硅层的沉积工艺参数
e)在同一腔室中，保持上述工艺条件，仅改变射频功率，以1000W的第二功率在上述第一氧化硅层之上采用PECVD方法沉积厚度为的第二氧化硅层，从而制成n层氮化硅层和两层氧化硅层层叠结构的缓冲层；
f)采用与比较例1相同的材料与方式在上述缓冲层上依次形成多晶硅层、栅极绝缘层、栅极、层间电介质层和源/漏极。
对实施例1的薄膜晶体管进行漏电流测量，测量结果为1E-12A。
实施例2
a)在真空腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷、氨气和氮气，将甲硅烷与氨气的流量比设定为1:1～3，将沉积温度设定为420～430℃，以500W的功率在玻璃基板之上采用PECVD方法沉积厚度为的第一氮化硅层，沉积工艺参数见表3；
表3：第一氮化硅层的沉积工艺参数
b)在420～430℃的温度下，向上述腔室中通入N2O，形成界面氧化层；
c)在同一腔室中，保持上述工艺条件，仅改变射频功率，以600W的第二功率，在所形成的第一氮化硅层之上连续沉积厚度为的第二氮化硅层；
d)重复步骤b)和步骤c)，每次沉积氮化硅层时将沉积功率调高100W，共沉积10层氮化硅层；
e)在同一腔室中，利用射频频率为13.56MHZ的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷和一氧化二氮，将甲硅烷与一氧化二氮的流量比设定为1:40～50，将沉积温度设定为420～430℃，以500W的第一功率在上述氮化硅层之上采用PECVD方法沉积厚度为大约的第一氧化硅层，沉积工艺参数见表4；
表4：第一氧化硅层的沉积工艺参数
f)在同一腔室中，保持上述工艺条件，仅改变射频功率，以1000W的第二功率在玻璃基板之上沉积厚度为的第二氧化硅层，从而制成n层包含界面氧化层的氮化硅层和两层氧化硅层层叠结构的缓冲层；
g)采用与比较例1相同的材料与方式在上述缓冲层上依次形成多晶硅层、栅极绝缘层、栅极、层间电介质层和源/漏极。
对实施例2的薄膜晶体管进行漏电流测量，测量结果小于1E-12A。对比较例1、实施例1和实施例2的漏电流大小进行比较，结果如下：比较例1的漏电流>实施例1的漏电流>实施例2的漏电流。
由此可见采用n层氮化硅和第一氧化硅层结构的缓冲层相对于现有技术可有效降低漏电流，同时在氮化硅层之间加入界面氧化层可以进一步降低漏电流。
综上所述，本发明的薄膜晶体管通过改变成膜结构和成膜膜质，形成具有n层氮化硅层和一层氧化硅层层叠结构的缓冲层，可强化缓冲层的阻挡能力，有效阻挡玻璃基板中的金属离子向上扩散，减少多晶硅层的缺陷中心并降低漏电流，同时改善多晶硅背面界面的质量，防止在多晶硅背面界面形成漏电的途径，提高多晶硅层的稳定性，进而提高薄膜晶体管的可靠性，提升显示装置的良率和品质。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。
Claims (21)
1.一种薄膜晶体管，所述薄膜晶体管包括基板以及设置在所述基板上的缓冲层，其中所述缓冲层包括：
n层氮化硅层；以及
第一氧化硅层，所述第一氧化硅层设置在所述n层氮化硅层之上，
其中所述n层氮化硅层中相邻两层氮化硅层的致密度不同，n大于或等于3，并且所述相邻两层氮化硅层之间还包括界面氧化层。
2.根据权利要求1的薄膜晶体管，其中n为5～10。
3.根据权利要求2的薄膜晶体管，其中所述n层氮化硅层中各氮化硅层的厚度为
4.根据权利要求1的薄膜晶体管，其中所述第一氧化硅层的厚度为大约
5.根据权利要求4的薄膜晶体管，其中所述界面氧化层为氧化硅层。
6.根据权利要求1的薄膜晶体管，其中所述缓冲层还包括设置在所述第一氧化硅层上的第二氧化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度。
7.根据权利要求6的薄膜晶体管，其中所述第二氧化硅层的厚度为
8.根据权利要求1至6中任一项的薄膜晶体管，其中所述薄膜晶体管还包括设置在所述缓冲层之上的多晶硅层。
9.一种薄膜晶体管的制造方法，包括：
在基板之上沉积n层氮化硅层，n大于或等于3，所述n层氮化硅层中相邻两层氮化硅层的沉积功率不同，使得所述相邻两层氮化硅层的致密度不同；
在所述n层氮化硅层之上沉积第一氧化硅层，形成所述n层氮化硅层和所述第一氧化硅层层叠的缓冲层；以及
在所述缓冲层之上形成有源层，
其中在沉积所述相邻氮化硅层之间还包括通入氧化气体形成界面氧化层。
10.根据权利要求9的方法，其中n为5～10。
11.根据权利要求10的方法，其中所述氮化硅层的厚度为
12.根据权利要求11的方法，其中所述氮化硅层的沉积功率为500～1500W。
13.根据权利要求12的方法，其中所述相邻两层氮化硅层的沉积功率相差100W。
14.根据权利要求9的方法，其中所述第一氧化硅层的厚度为大约
15.根据权利要求14的方法，其中所述第一氧化硅层的沉积功率不高于500W。
16.根据权利要求15的方法，其中所述氧化气体为N2O。
17.根据权利要求9的方法，还包括在所述第一氧化硅层之上形成第二氧化硅层，所述第二氧化硅层的致密度低于所述第一氧化硅层的致密度。
18.根据权利要求17的方法，其中所述第二氧化硅层的厚度为
19.根据权利要求17的方法，其中所述第二氧化硅层的沉积功率不低于1000W。
20.根据权利要求9至19中任一项的方法，其中所述有源层为多晶硅层。
21.根据权利要求1至8中任一项的薄膜晶体管在OLED中的应用。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410005262.7A CN104766890B (zh) | 2014-01-06 | 2014-01-06 | 薄膜晶体管及其制造方法和应用 |
| TW103103004A TWI563668B (en) | 2014-01-06 | 2014-01-27 | Thin film transistor, method of manufacturing thereof, and application thereof |
| JP2015001190A JP5998232B2 (ja) | 2014-01-06 | 2015-01-06 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410005262.7A CN104766890B (zh) | 2014-01-06 | 2014-01-06 | 薄膜晶体管及其制造方法和应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104766890A CN104766890A (zh) | 2015-07-08 |
| CN104766890B true CN104766890B (zh) | 2018-04-27 |
Family
ID=53648616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410005262.7A Active CN104766890B (zh) | 2014-01-06 | 2014-01-06 | 薄膜晶体管及其制造方法和应用 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5998232B2 (zh) |
| CN (1) | CN104766890B (zh) |
| TW (1) | TWI563668B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6557585B2 (ja) * | 2015-12-02 | 2019-08-07 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| US10191345B2 (en) * | 2016-11-01 | 2019-01-29 | Innolux Corporation | Display device |
| CN106604197B (zh) * | 2016-11-29 | 2019-10-11 | 深圳倍声声学技术有限公司 | 一种提高动铁受话器线圈抗腐蚀性能的方法 |
| CN108198862B (zh) * | 2017-12-28 | 2020-12-08 | 友达光电（昆山）有限公司 | 一种低温多晶硅晶体管及其显示装置 |
| CN109300918A (zh) * | 2018-10-08 | 2019-02-01 | 惠科股份有限公司 | 一种导电层绝缘方法、导电层绝缘结构及显示装置 |
| CN110212071B (zh) * | 2019-05-22 | 2020-07-07 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制作方法 |
| CN114447144A (zh) * | 2021-12-27 | 2022-05-06 | 张家港博佑光电科技有限公司 | 一种perc+se电池碱抛前后保护工艺 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629555A (zh) * | 2011-10-11 | 2012-08-08 | 北京京东方光电科技有限公司 | 栅极绝缘层、tft、阵列基板、显示装置以及制备方法 |
| CN103219230A (zh) * | 2013-04-19 | 2013-07-24 | 京东方科技集团股份有限公司 | 低温多晶硅的制作方法、低温多晶硅薄膜和薄膜晶体管 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145482A (ja) * | 1997-11-11 | 1999-05-28 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH11312809A (ja) * | 1998-04-28 | 1999-11-09 | Matsushita Electric Ind Co Ltd | トップゲート型薄膜トランジスタ、及びその製造方法 |
| JP2000091584A (ja) * | 1998-09-08 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JP4680850B2 (ja) * | 2005-11-16 | 2011-05-11 | 三星モバイルディスプレイ株式會社 | 薄膜トランジスタ及びその製造方法 |
| WO2007091301A1 (ja) * | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP5448960B2 (ja) * | 2010-03-23 | 2014-03-19 | 富士フイルム株式会社 | 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ |
| JP2013062307A (ja) * | 2011-09-12 | 2013-04-04 | Sony Corp | 薄膜トランジスタおよび電子機器 |
-
2014
- 2014-01-06 CN CN201410005262.7A patent/CN104766890B/zh active Active
- 2014-01-27 TW TW103103004A patent/TWI563668B/zh active
-
2015
- 2015-01-06 JP JP2015001190A patent/JP5998232B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629555A (zh) * | 2011-10-11 | 2012-08-08 | 北京京东方光电科技有限公司 | 栅极绝缘层、tft、阵列基板、显示装置以及制备方法 |
| CN103219230A (zh) * | 2013-04-19 | 2013-07-24 | 京东方科技集团股份有限公司 | 低温多晶硅的制作方法、低温多晶硅薄膜和薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI563668B (en) | 2016-12-21 |
| JP2015130509A (ja) | 2015-07-16 |
| TW201528524A (zh) | 2015-07-16 |
| CN104766890A (zh) | 2015-07-08 |
| JP5998232B2 (ja) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104766890B (zh) | 薄膜晶体管及其制造方法和应用 | |
| TWI291235B (en) | Low temperature process for TFT fabrication | |
| CN101960563B (zh) | 微晶硅薄膜晶体管 | |
| CN101345261A (zh) | 薄膜晶体管及其制造方法 | |
| TW200816362A (en) | Heating and cooling of substrate support | |
| TW200913080A (en) | Method for manufacturing semiconductor device | |
| CN105070724A (zh) | Tft基板的制作方法及制得的tft基板 | |
| US9634039B2 (en) | SiON gradient concept | |
| US20160118239A1 (en) | Gate insulating layer and method for forming the same | |
| CN104218090B (zh) | 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 | |
| CN105189813A (zh) | 在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构 | |
| CN105144391A (zh) | 金属氧化物tft稳定性改进 | |
| US20230274997A1 (en) | Nitrogen-rich silicon nitride films for thin film transistors | |
| CN108364958A (zh) | Tft基板及其制作方法与oled基板 | |
| KR20150095563A (ko) | 게이트 절연층의 제조방법 | |
| US20090200551A1 (en) | Microcrystalline silicon thin film transistor | |
| CN106847675A (zh) | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板 | |
| EP3340309B1 (en) | Thin film transistor and manufacturing method thereof | |
| CN105185838B (zh) | 薄膜晶体管及其制造方法 | |
| US20080241355A1 (en) | Thin film transistor devices having high electron mobility and stability | |
| US10748759B2 (en) | Methods for improved silicon nitride passivation films | |
| US11749693B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| JP2005203656A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| WO2022073176A1 (en) | Plasma-enhanced chemical vapor deposition processes for depositing passivation films on microelectronic structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |
|
| CP03 | Change of name, title or address |