JP2005203656A - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents

Abstract

【課題】 薄膜トランジスタの半導体層として、多結晶シリコン膜を形成しようとする場合、熱ＣＶＤを用いると多結晶シリコン膜の成長速度が遅く、生産性が悪い。また、ＣＡＴ−ＣＶＤを用いると、結晶が柱状に成長して膜質が悪くなり、所望の移動度が得られない。
【解決手段】 熱ＣＶＤまたはＣＡＴ−ＣＶＤにより多結晶シリコン膜を形成し、この多結晶シリコン膜上にプラズマＣＶＤによりアモルファスシリコン膜を形成して、薄膜トランジスタの半導体層を得るようにする。
【選択図】 図５

Description

本発明は、薄膜トランジスタ及びその薄膜トランジスタの製造方法に関する。

薄膜トランジスタ（ＴＦＴ）は、例えば、アクティブマトリクス構造を有する液晶やエレクトロルミネッセンス等を用いた平面ディスプレイの画素の制御や、マトリクス回路の駆動回路に利用される。この薄膜トランジスタは、ガラスなどの基板表面に形成した絶縁膜上に半導体層を有する。この場合、半導体層として多結晶シリコン膜を用いた薄膜トランジスタは、半導体層としてアモルファスシリコン膜を用いたものと比較して導電率、移動度がはるかに大きくなることが知られており、トランジスタの動作速度が早くでき、高速動作が要求される薄膜トランジスタとして利用できる（特許文献１）。

多結晶シリコン膜の形成には、例えばシラン及びジシランから選ばれた水素化ケイ素を原料ガスとしたプラズマＣＶＤが用いられる。このプラズマＣＶＤにより多結晶シリコン膜を成長させるとき、結晶成長を促進するエネルギーを補うために、アモルファスシリコン膜を成長させる場合と比較して高いプラズマ密度が必要になる。この場合、高いＲＦパワーを投入することになり、下地の絶縁膜がダメージを受けると共に、形成される多結晶シリコン膜自体も欠陥が多い膜となってしまうという問題が生じる。このため、絶縁膜にダメージを与えずかつ欠陥のない多結晶シリコン膜を形成するためには、プラズマを用いない熱ＣＶＤやＣＡＴ−ＣＶＤ（Catalytic Chemical Vapor Deposition）を用いることが考えられる。
特開平２００１−１０２５９３号公報（例えば、従来技術の記載）。

しかしながら、熱ＣＶＤによって多結晶シリコン膜を形成する場合、多結晶シリコン膜の成長速度を高めるには基板温度を高く設定する必要がある。ところが、量産に使用する基板がガラス製であることから、基板温度は通常５００℃程度が限界である。このように基板温度が低いと、熱ＣＶＤによる多結晶シリコン膜の成長速度は、プラズマＣＶＤによるものと比較して一桁以上遅くなり、生産性が悪い。

また、ＣＡＴ−ＣＶＤによって多結晶シリコン膜を形成する場合、所定膜厚以上に多結晶シリコン膜を成長させると、結晶が柱状に成長して膜質が悪くなる。さらに、大気雰囲気に曝されたときに、大気中の酸素や炭素が多結晶シリコン膜内に混入し、薄膜トランジスタを形成した後に移動度の劣化をもたらす等の問題が生じる。

そこで、上記点に鑑み、本発明の課題は、アモルファスシリコン膜のみの半導体層を有するものと比較して移動度が大きい薄膜トランジスタ及びその薄膜トランジスタの製造方法を提供することにある。

上記課題を解決するために、本発明の薄膜トランジスタは、基板表面に形成した絶縁膜上に半導体層を有する薄膜トランジスタであって、前記半導体層を、多結晶シリコン膜と、この多結晶シリコン膜上に形成したアモルファスシリコン膜とから構成したことを特徴とする。

この薄膜トランジスタでは、絶縁膜上の半導体層の初期層に、多結晶シリコン膜を所定の膜厚で形成しているので、半導体層をアモルファスシリコン膜のみから構成したものと比較して導電率や移動度を大きくできる。

この場合、前記多結晶シリコン膜が熱ＣＶＤまたはＣＡＴ−ＣＶＤにより形成されたものであり、前記アモルファスシリコン膜がプラズマＣＶＤにより形成されたものとすればよい。

また、前記多結晶シリコン膜の膜厚が１０〜５０ｎｍとすればよい。

また、本発明の薄膜トランジスタの製造方法は、基板表面に形成した絶縁膜上に半導体層を有する薄膜トランジスタの製造方法であって、熱ＣＶＤまたはＣＡＴ−ＣＶＤにより多結晶シリコン膜を形成し、この多結晶シリコン膜上にプラズマＣＶＤによりアモルファスシリコン膜を形成して前記半導体層を得ることを特徴とする。

この薄膜トランジスタの製造方法によれば、誘電率、移動度等の薄膜トランジスタの特性に影響が大きい初期層として、熱ＣＶＤまたはＣＡＴ−ＣＶＤにより多結晶シリコン膜を形成し、次いで、この多結晶シリコン膜上に、成長速度の早いプラズマＣＶＤによりアモルファスシリコン膜を形成して半導体層を得る。これにより、半導体層の形成時間を短くして生産性を高めることができる。また、絶縁膜上に多結晶シリコン膜を成長させる場合にプラズマを用いないので、下地の絶縁膜にダメージを与えることはなく、さらに、形成される多結晶シリコン膜自体も欠陥のないものとなる。

この場合、前記多結晶シリコン膜の形成と前記アモルファスシリコン膜の形成とを、真空雰囲気内で連続して行うようにすれば、後工程で大気雰囲気に曝されたときにアモルファスシリコン膜が多結晶シリコン膜内に酸素や炭素が混入するのを防止する保護層として機能する。

前記多結晶シリコン膜を熱ＣＶＤによって形成する場合、プラズマＣＶＤによるゲート絶縁膜の形成と、この熱ＣＶＤによる多結晶シリコン膜の形成とを同一チャンバ内で連続して形成すれば、さらに生産性が高められる。

また、前記多結晶シリコン膜を１０〜５０ｎｍの範囲の膜厚で形成するのがよい。１０ｎｍ未満の膜厚では、高速動作が要求されるＴＦＴに利用できる程度の導電率、移動度が得られず、５０ｎｍを超えた膜厚では、多結晶シリコン膜の形成時間が長くなって生産性が悪い。

前記多結晶シリコン膜を形成する際に、シラン及びジシランから選ばれた水素化ケイ素を原料ガスとし、この原料ガスに、多結晶シリコンの結晶成長を促進するガスを添加すれば結晶性が改善できる。

この場合、前記原料ガスに添加するガスは、例えばＦ_２、ＳｉＦ_４、ＮＦ_３のいずれかを含むものとすればよい。

以上説明したように本発明によれば、アモルファスシリコン膜やプラズマＣＶＤにより形成した多結晶シリコン膜と比較して移動度が大きい薄膜トランジスタが得られるという効果を奏する。

図１には、本発明の形成方法を用いて製造した薄膜トランジスタ１が示されている。この薄膜トランジスタ１は、所定の位置にクロムから構成されるゲート電極１２が形成されたガラス製の基板１１を有し、このゲート電極１２の表面を含むガス基板１１の表面全体には、窒化シリコンからなるゲート絶縁膜１３が形成されている。このゲート絶縁膜１３は酸化シリコンから形成することもできる。

ゲート絶縁膜１３上には半導体層１４が形成されている。この半導体層１４を形成する場合、形成時間が短くて生産性がよいと共に、高速動作が要求されるＴＦＴに利用できる程度の移動度が得られるようにする必要がある。本実施の形態では、半導体層１４を、ゲート絶縁膜１３上に形成した多結晶シリコン膜１４ａと、この多結晶シリコン膜１４ａ上に形成したアモルファスシリコン膜１４ｂとから構成した。尚、多結晶シリコン膜１４ａには、粒径が５０ｎｍ以下の微結晶からなる多結晶シリコン膜が含まれる。

この半導体層１４の上面には、ｎ型アモルファスシリコン膜から構成されるオーミックコンタクト層１５ａ、１５ｂが形成されている。一方のオーミックコンタクト層１５ａの上面には、アルミニウムやモリブデンから構成されるドレイン電極１６ａが形成されている。他方のオーミックコンタクト層１５ｂの上面には、アルミニウムやモリブデンから構成されるソース電極１６ｂが形成されている。そして、ドレイン電極１６ａ及びソース電極１６ｂの表面を含むゲート絶縁膜１３上には窒化シリコンからなるオーバーコート層（図示せず）が形成される。

次に、本発明の薄膜トランジスタ１の製造方法を説明する。基板１１表面の所定位置に、公知の方法によって、クロムから構成されるゲート電極１２を形成し、このゲート電極１２の表面を含む基板１１上面にゲート絶縁膜１３を形成する。次いで、シラン及びジシランから選ばれた水素化ケイ素を原料ガスとして、熱ＣＶＤにより多結晶シリコン膜１４ａを形成し、この多結晶シリコン膜１４ａ上にプラズマＣＶＤによりアモルファスシリコン膜１４ｂを形成して半導体層１４を得る。この場合、多結晶シリコン膜１４ａとアモルファスシリコン膜１４ｂの形成を同一チャンバ内で連続して積層する。尚、ゲート絶縁膜１３をプラズマＣＶＤにより形成する場合、このゲート絶縁膜１３の形成も多結晶シリコン膜１４ａとアモルファスシリコン膜１４ｂの形成と共に、同一チャンバ内で連続して積層できる。

図２は、上記半導体層１４を形成するプラズマＣＶＤ成膜室２を示す。このプラズマＣＶＤ成膜室２は、プラズマＣＶＤ及び熱ＣＶＤの両プロセスが実行できるように構成され、真空排気手段（図示せず）に通じる排気通路２１ａの設けられた真空チャンバ２１を有する。この真空チャンバ２１内には、ゲート電極１２及びゲート絶縁膜１３の形成された基板１１を載置するサセプタ２２が設けられ、図示しない公知の加熱ユニットを介してサセプタ２２上の基板１１を所定温度に加熱することができる。

サセプタ２２に対向して真空チャンバ２１の上面には、高周波電源２３ａに接続されたカソード電極２３が設けられ、このカソード電極２３の真空チャンバ２１内に突出した先端部２３ｂには、ガス拡散室２４を画成するように、複数のガス噴出口２５ａを設けたシャワープレート２５が取付けられている。このガス拡散室２４は、ガス配管２６を介して図示しないガス源に接続されている。

熱ＣＶＤにより多結晶シリコン膜１４ａを形成する場合、原料ガスとして、シラン及びジシランから選ばれた水素化ケイ素（Ｓｉ_ｎＨ_２ｎ＋２）、例えばＳｉ_２Ｈ_４ 、Ｓｉ_２Ｈ_６を用い、基板１１の温度を４００℃〜５５０℃、好ましくは４５０℃に設定する。そして、チャンバ２１内の圧力が５０〜１０００Ｐａの範囲、好ましくは４００Ｐａに保持されるように原料ガスをシャワープレート２５を介してチャンバ２１内に導入して多結晶シリコン膜１４ａを成長させる。この場合、多結晶シリコン膜１４ａを１０〜５０ｎｍの範囲の膜厚で形成する。１０ｎｍ未満の膜厚では、高速動作が要求されるＴＦＴに利用できる程度の移動度が得られず、５０ｎｍを超えた膜厚では、成長速度が１０ｎｍ／ｍｉｎ前後であるため、多結晶シリコン膜１４ａを形成する時間が長くなって生産性が悪い。また、多結晶シリコン膜１４ａの結晶性を改善するために、原料ガスに、多結晶シリコン膜１４ａの結晶成長を促進するＦ_２、ＳｉＦ_４、ＮＦ_３などのガスを添加するのがよい。

次いで、原料ガスを切換えると共に、高周波電源２３ａを作動させてプラズマＣＶＤによりアモルファスシリコン膜１４ｂを形成する。プラズマＣＶＤ用の原料ガスとして、例えばＳｉＨ_４を用い、これにキャリアガスとしてＨ_２を添加して混合ガスとし、チャンバ２１内の圧力が５０〜３００Ｐａの範囲、好ましくは１５０Ｐａ前後の圧力に保持されるように混合ガスを導入してアモルファスシリコン膜１４ｂを成長させる。この場合、アモルファスシリコン膜１４ｂを、多結晶シリコン膜１４ｂの膜厚を加えた全膜厚が５０ｎｍ〜３００ｎｍの範囲の膜厚になるように形成する。尚、アモルファスシリコン膜１４ｂの成長速度は、多結晶シリコン膜１４ａの場合より早く、例えば約１５０ｎｍ／ｍｉｎである。

これにより、薄膜トランジスタの特性に影響がある半導体層１４の初期層として、多結晶シリコン膜１４ａを形成しているので、アモルファスシリコン膜のみから半導体層を構成したものと比較して移動度を大きくできる。また、ゲート絶縁膜１３上に多結晶シリコン膜１４ａを成長させる場合にプラズマを用いないので、下地のゲート絶縁膜１３にダメージを与えることはなく、形成される多結晶シリコン膜１４ａ自体も欠陥の少ないものとなり、半導体層１４の形成時間を短縮して生産性を高めることができる。さらに、後工程で大気雰囲気に曝されたときにアモルファスシリコン膜１４ｂが多結晶シリコン膜１４ａ内に酸素や炭素が混入するのを防止する保護層として機能する。

次いで、この半導体層１４上にｎ型アモルファスシリコン膜１５ａ、１５ｂ、アルミニウム膜を連続して成膜する。次いで、アルミニウム膜の上面の所定位置に、ドレイン電極１６ａ及びソース電極１６ｂを形成するために、スピンコータによりレジストを塗布し、フォトリソグラフィ工程でレジストパターンを形成する。次いで、このレジストパターンをマスクとして、アルミニウム膜及びｎ型アモルファスシリコン膜をエッチングした後、このフォトレジスト膜を剥離すると、レジストパターンの下側に位置した部分に、ドレイン電極１６ａとソース電極１６ｂ及びオーミックコンタクト層１５ａ、１５ｂが形成され、これにより、薄膜トランジスタ１が形成される。

本実施の形態では、熱ＣＶＤにより多結晶シリコン膜１４ａを形成する場合について説明したが、ＣＡＴ−ＣＶＤにより多結晶シリコン膜１４ａを形成してもよい。図３は、ＣＡＴ−ＣＶＤ成膜室３を示す。このＣＡＴ−ＣＶＤ成膜室３は、真空排気手段（図示せず）に通じる排気通路３１ａの設けられた真空チャンバ３１を有する。この真空チャンバ３１内には、ゲート電極１２及びゲート絶縁膜１３の形成された基板１１を載置するサセプタ３２が設けられ、図示しない公知の加熱ユニットを介してサセプタ３２上の基板１１を所定温度に加熱できる。

このサセプタ３２に対向して真空チャンバ３１の上面には、ガス拡散室３３を画成するように複数のガス噴出口３４ａを設けたシャワープレート３４が取付けられ、ガス拡散室３３はガス配管３３ａを介して図示しないガス源に通じている。また、シャワープレート３４のサセセプタ３２側には、電源３５ａに接続されたタングステン製の触媒線３５が基板１１に対して平行に設けらている。

そして、ＣＡＴ−ＣＶＤ用の原料ガスとして、例えばＳｉＨ_４を用い、これにキャリアガスとしてＨ_２を添加して混合ガスとし、シャワープレート３４を介してチャンバ３１内に導入して多結晶シリコン膜１４ａを成長させる。この場合、基板１１の温度を１００℃〜３５０℃、好ましくは３００℃前後の温度に設定する。また、チャンバ内の圧力が０．１〜５０Ｐａの範囲、好ましくは１Ｐａ前後の圧力に保持されるように混合ガスをチャンバ１１内に導入すると共に、電源３５ａを介して触媒線３５に通電して、１５００〜２０００℃の範囲、好ましくは、１７００℃前後の温度に加熱し、多結晶シリコン膜を１０〜５０ｎｍの範囲の膜厚で成長させる。

ところで、ＣＡＴ−ＣＶＤ成膜室３では、装置構成が大幅に相違することから、ＣＡＴ−ＣＶＤによる多結晶シリコン膜１４ａの形成と、プラズマＣＶＤによるアモルファスシリコン膜の形成とを相互に異なるチャンバ内で行うのがよい。図４には、多結晶シリコン膜１４ａの形成とアモルファスシリコン膜１４ｂの形成とを、真空雰囲気内で連続して行うことができるＣＶＤシステム４を示す。このＣＶＤシステム４は、真空排気手段を設けた略六角柱の搬送室４１を有し、搬送室４１の各側面には、ＣＡＴ−ＣＶＤ成膜室３及びプラズマＣＶＤ成膜室２がゲートバルブ４１ａを介して装着されている。また、搬送室４１の他の側面には、ロードロックチャンバ４２や基板の予加熱を行う加熱チャンバ４３などが適宜設けられる。そして、真空雰囲気に保持された搬送室４内の基板搬送手段４４を介して、基板１１を順次搬送してＣＡＴ−ＣＶＤによる多結晶シリコン膜１４ａの形成と、プラズマＣＶＤによるアモルファスシリコン膜１４ｂの形成とが行われる。

図２に示すＣＶＤ成膜室２によって、クロムから構成されるゲート電極の形成されたガラス基板１１上に評価用の薄膜トランジスタ（ＴＦＴ１）を形成した。先ず、基板１１上にプラズマＣＶＤによりＳｉＮのゲート絶縁膜を２４０ｎｍの膜厚で形成し、このゲート絶縁膜上に半導体層１４を形成した。この場合、初期層として、熱ＣＶＤにより３０ｎｍの膜厚で多結晶シリコン膜１４ａを形成した。このときの成膜条件として、基板温度を４５０℃に設定し、原料ガスとしてＳｉ_２Ｈ_６とＳｉＦ_４との混合ガスを使用し、この混合ガスを、チャンバ１１内の圧力が４００Ｐａに保持されるようにチャンバ１１内に導入した。このときの成膜速度は約１０ｎｍ／ｍｉｎであった。

次いで、原料ガスを切換えると共に、高周波電源２３ａを作動させてプラズマＣＶＤによりアモルファスシリコン膜１４ｂを多結晶シリコン膜１４ａ上に２００ｎｍの膜厚で積層した。この場合、高周波電源２３ａの出力を、１１００Ｗに設定し、原料ガスとして、ＳｉＨ_４にＨ_２を添加した混合ガスを用い、チャンバ２１内の圧力が１５０Ｐａに保持されるように混合ガスを導入してアモルファスシリコン膜１４ｂを成長させた。このときの成長速度は約１５０ｎｍ／ｍｉｎであった。尚、２３０ｎｍの膜厚で半導体層１４を形成するのに要した時間は６分であった。そして、アモルファスシリコン膜１４ａ上に、ＳｉＨ_４、Ｈ_２にＰＨ_３を加えた混合ガスを用い、この混同ガスをチャンバ内に導入してプラズマＣＶＤによりｎ型アモルファスシリコン膜を５０ｎｍの膜厚で積層して評価用の薄膜トランジスタ（ＴＦＴ）を形成した。

比較例として比較評価用の薄膜トランジスタ（ＴＦＴ２、ＴＦＴ３）を作成した。この場合、クロムから構成されるゲート電極を形成したガラス基板１１上に、プラズマＣＶＤにより、ゲート絶縁膜１３であるＳｉＮを２４０ｎｍ、非多結晶シリコン膜のみから構成される半導体層１４を２３０ｎｍ、そして、ｎ型アモルファスシリコン膜を５０ｎｍの各膜厚で順次積層して、比較評価用の薄膜トランジスタ（ＴＦＴ２）を形成した。

また、クロムから構成されるゲート電極を形成したガラス基板１１上に、プラズマＣＶＤにより、ゲート絶縁膜であるＳｉＮを２４０ｎｍの膜厚で形成した後、さらにプラズマＣＶＤにより、粒径が５０ｎｍ以下の微結晶からなる多結晶シリコン膜のみから構成される半導体層１４を２３０ｎｍの膜厚で形成し、そして、ｎ型アモルファスシリコン膜を５０ｎｍで順次積層して、別の比較評価用の薄膜トランジスタ（ＴＦＴ３）を形成した。

図５は、各薄膜トランジスタ（ＴＦＴ１、ＴＦＴ２、ＴＦＴ３）の移動度の測定結果を示す。これによれば、半導体層１４としてアモルファスシリコン膜のみから構成した薄膜トランジスタ（ＴＦＴ２）では、移動度が０．７ｃｍ^２／Ｖ・ｓｅｃであった。それに対して、本発明の方法で形成した薄膜トランジスタ（ＴＦＴ１）では、移動度が約５．０ｃｍ^２／Ｖ・ｓｅｃであり、約７倍大きくなった。尚、プラズマＣＶＤにより形成した微結晶シリコン膜を有する薄膜トランジスタ（ＴＦＴ３）では、移動度が０．５ｃｍ^２／Ｖ・ｓｅｃであった。これは、プラズマＣＶＤにより微結晶シリコン膜を成長させると、その結晶粒界がぼそぼそになるために、結果として移動度が改善しないと考えられる。

図４に示すＣＶＤ装置４を用いて、クロムから構成されるゲート電極を形成したガラス基板１１上に評価用の薄膜トランジスタ（ＴＦＴ４）を形成した。先ず、プラズマＣＶＤ成膜室２において、基板１１上にプラズマＣＶＤによりＳｉＮのゲート絶縁膜１３を２３０ｎｍの膜厚で形成し、そして、この基板をＣＡＴ−ＣＶＤ成膜室３に移動して、ゲート絶縁膜１３上に、半導体層１４の初期層である多結晶シリコン膜１４ａを３０ｎｍの膜厚で形成した。

このときの成膜条件として、電源３５ａを介して触媒線３５に通電して約１７００℃に加熱すると共に基板温度を３００℃に設定し、原料ガスとしてＳｉＨ_４とＨ_２の混合ガスを用い、チャンバ３１内の圧力が１Ｐａに保持されるように混合ガスを導入して多結晶シリコン膜１４ａを成長させた。次いで、この多結晶シリコン１４ａを形成した基板１１を、基板搬送手段４４によって再度プラズマＣＶＤ成膜室２に移動し、多結晶シリコン膜１４ａ上にアモルファスシリコン膜１４ｂを２００ｎｍの膜厚で積層した。この場合、高周波電源２３ａの出力を１１００Ｗに設定し、原料ガスとして、ＳｉＨ_４とＨ_２との混合ガスを用い、チャンバ２１内の圧力が１５０Ｐａに保持されるように混合ガスを導入してアモルファスシリコン膜１４ｂを成長させた。そして、アモルファスシリコン膜１４ｂ上に、プラズマＣＶＤによりｎ型アモルファスシリコン膜を５０ｎｍの膜厚で積層して評価用の薄膜トランジスタ（ＴＦＴ４）とした。

図６は、この薄膜トランジスタ（ＴＦＴ４）の移動度の測定結果を示す。比較例として上記実施例１で作成した薄膜トランジスタ（ＴＦＴ２、ＴＦＴ３）を併記している。これによれば、薄膜トランジスタＤでは、移動度が約３．２ｃｍ^２／Ｖ・ｓｅｃであり、薄膜トランジスタ（ＴＦＴ２）と比較して約５倍大きくなった。

本発明の薄膜トランジスタは、例えば、高速動作が要求される有機ＥＬ用アレイなどの表示素子の駆動パネルや高精彩テレビの駆動回路に利用できる。

本発明の薄膜トランジスタを概略的に説明する断面図。 多結晶シリコン膜の形成を行うＣＶＤ装置を概略的に説明する配置図。 ＣＡＴ−ＣＶＤ装置を概略的に説明する配置図。 ＣＶＤシステムを概略的に説明する配置図。 本発明に方法及び従来の方法で形成した薄膜トランジスタの移動度を示すグラフ。 本発明に方法及び従来の方法で形成した薄膜トランジスタの移動度を示すグラフ。

符号の説明

１ 薄膜トランジスタ
１１ ガラス基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ 半導体層
１４ａ 多結晶シリコン膜
１４ｂ アモルファスシリコン膜

Claims (9)

1. 基板表面に形成した絶縁膜上に半導体層を有する薄膜トランジスタであって、前記半導体層を、多結晶シリコン膜と、この多結晶シリコン膜上に形成したアモルファスシリコン膜とから構成したことを特徴とする薄膜トランジスタ。
2. 前記多結晶シリコン膜が熱ＣＶＤまたはＣＡＴ−ＣＶＤにより形成されたものであり、前記アモルファスシリコン膜がプラズマＣＶＤにより形成されたものであることを特徴とする請求項１記載の薄膜トランジスタ。
3. 前記多結晶シリコン膜の膜厚が１０〜５０ｎｍであることを特徴とする請求項１または請求項２記載の薄膜トランジスタ。
4. 基板表面に形成した絶縁膜上に半導体層を有する薄膜トランジスタの製造方法であって、熱ＣＶＤまたはＣＡＴ−ＣＶＤにより多結晶シリコン膜を形成し、この多結晶シリコン膜上にプラズマＣＶＤによりアモルファスシリコン膜を形成して前記半導体層を得ることを特徴とする薄膜トランジスタの製造方法。
5. 前記多結晶シリコン膜及び前記アモルファスシリコン膜の形成を、真空雰囲気内で連続して行うことを特徴とする請求項４記載の薄膜トランジスタの製造方法。
6. 前記多結晶シリコン膜を熱ＣＶＤによって形成する場合、プラズマＣＶＤによるゲート絶縁膜の形成と、この熱ＣＶＤによる多結晶シリコン膜の形成とを同一チャンバ内で連続して形成することを特徴とする請求項４または請求項５記載の薄膜トランジスタの製造方法。
7. 前記多結晶シリコン膜を１０〜５０ｎｍの範囲の膜厚で形成することを特徴とする請求項４乃至請求項６のいずれかに記載の薄膜トランジスタの製造方法。
8. 前記多結晶シリコン膜を形成する際に、シラン及びジシランから選ばれた水素化ケイ素を原料ガスとし、この原料ガスに、多結晶シリコンの結晶成長を促進するガスを添加することを特徴とする請求項４乃至請求項７のいずれかに記載の薄膜トランジスタの製造方法。
9. 前記原料ガスに添加するガスは、Ｆ_２、ＳｉＦ_４、ＮＦ_３のいずれかを含むことを特徴とする請求項８記載の薄膜トランジスタの製造方法。

Images