CN104916527A - 显示基板及其制造方法、显示装置 - Google Patents

显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN104916527A
CN104916527A CN201510249624.1A CN201510249624A CN104916527A CN 104916527 A CN104916527 A CN 104916527A CN 201510249624 A CN201510249624 A CN 201510249624A CN 104916527 A CN104916527 A CN 104916527A
Authority
CN
China
Prior art keywords
layer
gallium nitride
type gallium
graphene
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510249624.1A
Other languages
English (en)
Other versions
CN104916527B (zh
Inventor
江峰
周莉
王龙
刘兴东
李重君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510249624.1A priority Critical patent/CN104916527B/zh
Publication of CN104916527A publication Critical patent/CN104916527A/zh
Priority to US15/139,092 priority patent/US10319781B2/en
Application granted granted Critical
Publication of CN104916527B publication Critical patent/CN104916527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明提供了一种显示基板及其制造方法、显示装置，属于显示技术领域。其中，显示基板的制作方法包括形成多个薄膜晶体管，所述制作方法还包括：在基板上形成用以沉积氮化铝的晶格匹配层；在所述晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层；在所述氮化铝层上形成包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，所述发光二极管与所述薄膜晶体管一一对应。本发明的技术方案能够实现在大尺寸基板上制备GaN LED。

Description

显示基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种显示基板及其制造方法、显示装置。
背景技术
现有的GaN LED(发光二极管)是基于外延生长或化学气相沉积在原子级平整度的硅基板或者蓝宝石基板上制作。但该种制作方式存在以下缺陷：1、硅基板或者蓝宝石基板价格昂贵；2、硅基板或者蓝宝石基板尺寸较小。上述缺陷使得采用GaN LED的显示器尺寸受限，并且成本较高。如何在便宜的、大面积的基板(如玻璃基板)上制作GaN LED成为亟待解决的问题。
由于外延生长或化学气相沉积氮化物需要在1000摄氏度左右的高温下进行，而该种程度的高温会影响玻璃基板的性能，因此无法采用外延生长或化学气相沉积氮化物在玻璃基板上进而大面积制备GaN LED。为了在大尺寸基板上制备GaN LED，现有技术尝试采用直流磁控溅射在大尺寸基板上形成制备GaN LED所需的氮化物层，但结果均不理想，主要问题在于溅射法很难形成高质量的单晶氮化物。为了形成高质量的单晶氮化物，可以先在基板上形成具有与被沉积的氮化物相似晶体结构的薄膜作为衬底，常用衬底材料有AlN、ZnO、Al2O3等，但是在硅基板或蓝宝石基板上沉积衬底比较容易实现，而在玻璃基板上很难沉积得到高质量的衬底。
发明内容
本发明要解决的技术问题是提供一种显示基板及其制造方法、显示装置，能够实现在大尺寸基板上制备GaN LED。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种显示基板的制作方法，包括形成多个薄膜晶体管，所述制作方法还包括：
在基板上形成用以沉积氮化铝的晶格匹配层；
在所述晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在所述氮化铝层上形成包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，所述发光二极管与所述薄膜晶体管一一对应。
进一步地，所述晶格匹配层为石墨烯层。
进一步地，在所述晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层之前还包括：
在500-600摄氏度的条件下，对所述石墨烯层在真空或者氮气中进行热处理。
进一步地，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成包括有栅电极、源电极和漏电极的所述薄膜晶体管；
在形成有所述薄膜晶体管的衬底基板上形成表面粗糙度不大于预设值的钝化层；
在所述钝化层上形成包括有第一过孔的石墨烯层；
在所述石墨烯层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在所述氮化铝层上形成n型氮化镓层，并形成贯穿所述钝化层、所述氮化铝层和所述n型氮化镓层的第二过孔，所述第二过孔位于所述第一过孔内；
形成通过所述第二过孔连接所述n型氮化镓层与所述漏电极的穿孔电极；
形成像素界定层、量子阱多层、p型氮化镓层和透明电极层。
进一步地，在所述钝化层上形成包括有第一过孔的石墨烯层包括：
在铜箔上沉积单层或多层石墨烯后，将铜箔上的石墨烯层与形成有所述钝化层的衬底基板压合，使得所述石墨烯层贴附在所述钝化层上，之后采用刻蚀液刻蚀掉所述铜箔，并通过等离子体刻蚀形成包括有第一过孔的石墨烯层；或
在铜箔上沉积单层或多层石墨烯后，通过等离子体刻蚀将所述石墨烯层图案化，并将图案化的石墨烯层转印到形成有所述钝化层的衬底基板上，以在所述钝化层上形成包括有第一过孔的石墨烯层；或
采用刻蚀液对铜箔进行刻蚀，使所述铜箔图案化，在图案化的铜箔上沉积单层或多层石墨烯后，将图案化的铜箔上的石墨烯层转印到形成有所述钝化层的衬底基板上，以在所述钝化层上形成包括有第一过孔的石墨烯层。
进一步地，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上沉积第一透明导电层；
在所述第一透明导电层上形成石墨烯层；
在所述石墨烯层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在所述氮化铝层上依次形成n型氮化镓层、像素界定层、量子阱多层、p型氮化镓层和第二透明导电层；
对沟道区域的所述像素界定层、量子阱多层、p型氮化镓层和第二透明导电层进行刻蚀，暴露出沟道区域的所述n型氮化镓层；
在所述沟道区域对所述n型氮化镓层、氮化铝层和石墨烯层进行刻蚀，形成贯穿所述n型氮化镓层、氮化铝层和石墨烯层的第一电极孔；
形成通过所述第一电极孔连接所述n型氮化镓层与所述第一透明导电层的第一电极；
形成平坦层，并在所述平坦层上形成包括有栅电极、栅绝缘层、源电极和漏电极的所述薄膜晶体管；
形成贯穿所述栅绝缘层和所述平坦层的第二电极孔；
形成通过所述第二电极孔连接所述p型氮化镓层与所述漏电极的第二电极；
形成钝化层。
进一步地，在所述第一透明导电层上形成石墨烯层包括：
在铜箔上沉积单层或多层石墨烯后，将铜箔上的石墨烯层与形成有所述第一透明导电层的衬底基板压合，使得所述石墨烯层贴附在所述第一透明导电层上，之后采用刻蚀液刻蚀掉所述铜箔；或
在铜箔上沉积单层或多层石墨烯后，将所述石墨烯层转印到形成有所述第一透明导电层的衬底基板上，以在所述第一透明导电层上形成所述石墨烯层。
进一步地，在所述晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层包括：
在500-600摄氏度的温度以及0.3-0.6Pa的工作压力下，在工作气体中使用双极脉冲对Al靶材进行溅射，形成厚度为30-100nm的氮化铝层，其中，脉冲频率为10-100kHz，开信号时间为关信号时间的1/10到1/2，工作气体为N2或NH3与Ar的混合气体，沉积速率为500-3000nm/h。
进一步地，形成n型氮化镓层包括：
采用低温脉冲磁控溅射方式、利用第一掩膜板在所述氮化铝层上形成厚度为1000-1500nm的n型氮化镓层，所述第一掩膜板包括有对应n型氮化镓层沉积区域的开口，其中，使用的靶材为Si或O掺杂的Ga。
进一步地，形成量子阱多层包括：
采用低温脉冲磁控溅射方式、利用第二掩膜板在所述n型氮化镓层上依次使用无掺杂的Ga和In掺杂的Ga为靶材，分别沉积8-10nm的GaN和3-5nm的InGaN，重复五次，得到所述量子阱多层，其中，所述第二掩膜板包括有对应量子阱多层沉积区域的开口。
进一步地，形成p型氮化镓层包括：
采用低温脉冲磁控溅射方式、利用第二掩膜板在所述量子阱多层上形成厚度为500-800nm的p型氮化镓层，所述第二掩膜板包括有对应p型氮化镓层沉积区域的开口，其中，使用的靶材为Mg掺杂的Ga。
本发明实施例还提供了一种显示基板，包括多个薄膜晶体管，所述显示基板还包括：
晶格匹配层；
位于所述晶格匹配层上的氮化铝层；
位于所述氮化铝层上的包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，所述发光二极管与所述薄膜晶体管一一对应。
进一步地，所述晶格匹配层为石墨烯层。
进一步地，所述显示基板具体包括：
衬底基板；
位于所述衬底基板上的包括有栅电极、源电极和漏电极的所述薄膜晶体管；
位于形成有所述薄膜晶体管的衬底基板上的表面粗糙度不大于预设值的钝化层；
位于所述钝化层上的包括有第一过孔的石墨烯层；
位于所述石墨烯层上的氮化铝层；
位于所述氮化铝层上的n型氮化镓层，以及贯穿所述钝化层、所述氮化铝层和所述n型氮化镓层的第二过孔，所述第二过孔位于所述第一过孔内；
通过所述第二过孔连接所述n型氮化镓层与所述漏电极的穿孔电极；
位于形成有所述穿孔电极的衬底基板上的像素界定层、量子阱多层、p型氮化镓层和透明电极层。
进一步地，所述显示基板具体包括：
衬底基板；
位于所述衬底基板上的第一透明导电层；
位于所述第一透明导电层上的石墨烯层；
位于所述石墨烯层上的氮化铝层；
位于所述氮化铝层上的n型氮化镓层、像素界定层、量子阱多层、p型氮化镓层和第二透明导电层，以及贯穿所述n型氮化镓层、氮化铝层和石墨烯层的第一电极孔；
通过所述第一电极孔连接所述n型氮化镓层与所述第一透明导电层的第一电极；
位于形成有所述第一电极的衬底基板上的平坦层；
位于所述平坦层上的包括有栅电极、栅绝缘层、源电极和漏电极的所述薄膜晶体管；
贯穿所述栅绝缘层和所述平坦层的第二电极孔；
通过所述第二电极孔连接所述p型氮化镓层与所述漏电极的第二电极；
位于形成有所述第二电极的衬底基板上的钝化层。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明的实施例具有以下有益效果：
上述方案中，在基板上先形成晶格匹配层，晶格匹配层具有规律、致密的原子序列排布，在晶格匹配层上采用低温脉冲磁控溅射方式可以制备高质量的氮化铝层，之后即可在氮化铝层上制备包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，通过上述方案能够实现在大尺寸基板上制备GaN LED。
附图说明
图1为本发明实施例显示基板的平面示意图；
图2为本发明一实施例在衬底基板上形成薄膜晶体管后的结构示意图；
图3为本发明一实施例形成石墨烯层后的结构示意图；
图4为本发明一实施例形成氮化铝层后的结构示意图；
图5为本发明一实施例形成n型氮化镓层后的结构示意图；
图6为本发明一实施例形成第二过孔后的结构示意图；
图7为本发明一实施例形成穿孔电极后的结构示意图；
图8为本发明一实施例形成像素界定层后的结构示意图；
图9为本发明一实施例形成量子阱多层和p型氮化镓层后的结构示意图；
图10为本发明一实施例形成透明电极层后的结构示意图；
图11-图13为本发明实施例形成石墨烯层的流程示意图；
图14为本发明一实施例形成发光二极管所使用设备的流程示意图；
图15为本发明另一实施例形成第二过孔后的结构示意图；
图16为本发明另一实施例形成穿孔电极的第一部分后的结构示意图；
图17为本发明另一实施例形成n型氮化镓层后的结构示意图；
图18为本发明另一实施例形成位于n型氮化镓层上的穿孔电极的第二部分后的结构示意图；
图19为本发明另一实施例形成像素界定层后的结构示意图；
图20为本发明另一实施例形成量子阱多层和p型氮化镓层后的结构示意图；
图21为本发明另一实施例形成透明电极层后的结构示意图；
图22为本发明另一实施例形成发光二极管所使用设备的流程示意图；
图23为本发明再一实施例显示基板的结构示意图。
附图标记
1、23衬底基板       2栅电极          3栅绝缘层
4有源层             5刻蚀阻挡层      6源电极
7漏电极             8钝化层          9、22石墨烯层
10氮化铝层          11n型氮化镓层    12第二过孔
13穿孔电极          14像素界定层     15量子阱多层
16p型氮化镓层       17透明电极层     21铜箔
24第一透明导电层    25第一电极       26第二电极
27第二透明导电层    28平坦层
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中无法在便宜的、大面积的基板(如玻璃基板)上制作GaN LED的问题，提供一种显示基板及其制造方法、显示装置，能够实现在大尺寸基板上制备GaN LED。
实施例一
本实施例提供了一种显示基板的制作方法，包括形成多个薄膜晶体管，制作方法还包括：
在基板上形成用以沉积氮化铝的晶格匹配层；
在晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在氮化铝层上形成包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，发光二极管与薄膜晶体管一一对应。
本实施例在基板上先形成晶格匹配层，晶格匹配层具有规律、致密的原子序列排布，在晶格匹配层上采用低温脉冲磁控溅射方式可以制备高质量的氮化铝层，之后即可在氮化铝层上制备包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，通过上述方案能够实现在大尺寸基板上制备GaNLED。
具体地，晶格匹配层可以采用石墨烯层，在无序或者无晶体结构的衬底上无法沉积高质量的氮化铝层，而石墨烯层能够作为提供有序原子排布的衬底，在石墨烯层上能够沉积得到高质量的氮化铝层。
进一步地，在晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层之前还包括：
在500-600摄氏度的条件下，对石墨烯层在真空或者氮气中进行热处理，通过该步骤，可以进一步去除石墨烯的缺陷，使得石墨烯形成更致密有序的原子排布。
一具体实施例中，可以先形成显示基板上的薄膜晶体管，再形成发光二极管，制作方法具体包括：
提供一衬底基板；
在衬底基板上形成包括有栅电极、源电极和漏电极的薄膜晶体管；
在形成有薄膜晶体管的衬底基板上形成表面粗糙度不大于预设值的钝化层；
在钝化层上形成包括有第一过孔的石墨烯层；
在石墨烯层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在氮化铝层上形成n型氮化镓层，并形成贯穿钝化层、氮化铝层和n型氮化镓层的第二过孔，第二过孔位于第一过孔内；
形成通过第二过孔连接n型氮化镓层与漏电极的穿孔电极；
形成像素界定层、量子阱多层、p型氮化镓层和透明电极层。
进一步地，在钝化层上形成包括有第一过孔的石墨烯层包括：
在铜箔上沉积单层或多层石墨烯后，将铜箔上的石墨烯层与形成有钝化层的衬底基板压合，使得石墨烯层贴附在钝化层上，之后采用刻蚀液刻蚀掉铜箔，并通过等离子体刻蚀形成包括有第一过孔的石墨烯层；或
在铜箔上沉积单层或多层石墨烯后，通过等离子体刻蚀将石墨烯层图案化，并将图案化的石墨烯层转印到形成有钝化层的衬底基板上，以在钝化层上形成包括有第一过孔的石墨烯层；或
采用刻蚀液对铜箔进行刻蚀，使铜箔图案化，在图案化的铜箔上沉积单层或多层石墨烯后，将图案化的铜箔上的石墨烯层转印到形成有钝化层的衬底基板上，以在钝化层上形成包括有第一过孔的石墨烯层。
另一具体实施例中，可以先形成显示基板上的发光二极管，再形成薄膜晶体管，制作方法具体包括：
提供一衬底基板；
在衬底基板上沉积第一透明导电层；
在第一透明导电层上形成石墨烯层；
在石墨烯层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在氮化铝层上依次形成n型氮化镓层、像素界定层、量子阱多层、p型氮化镓层和第二透明导电层；
对沟道区域的像素界定层、量子阱多层、p型氮化镓层和第二透明导电层进行刻蚀，暴露出沟道区域的n型氮化镓层；
在沟道区域对n型氮化镓层、氮化铝层和石墨烯层进行刻蚀，形成贯穿n型氮化镓层、氮化铝层和石墨烯层的第一电极孔；
形成通过第一电极孔连接n型氮化镓层与第一透明导电层的第一电极；
形成平坦层，并在平坦层上形成包括有栅电极、栅绝缘层、源电极和漏电极的薄膜晶体管；
形成贯穿栅绝缘层和平坦层的第二电极孔；
形成通过第二电极孔连接p型氮化镓层与漏电极的第二电极；
形成钝化层。
进一步地，在第一透明导电层上形成石墨烯层包括：
在铜箔上沉积单层或多层石墨烯后，将铜箔上的石墨烯层与形成有第一透明导电层的衬底基板压合，使得石墨烯层贴附在第一透明导电层上，之后采用刻蚀液刻蚀掉铜箔；或
在铜箔上沉积单层或多层石墨烯后，将石墨烯层转印到形成有第一透明导电层的衬底基板上，以在第一透明导电层上形成石墨烯层。
具体地，在晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层包括：
在500-600摄氏度的温度以及0.3-0.6Pa的工作压力下，在工作气体中使用双极脉冲对Al靶材进行溅射，形成厚度为30-100nm的氮化铝层，其中，脉冲频率为10-100kHz，开信号时间为关信号时间的1/10到1/2，工作气体为N2或NH3与Ar的混合气体，沉积速率为500-3000nm/h。
进一步地，在采用低温脉冲磁控溅射方式沉积氮化铝层后，可以利用同样的低温脉冲磁控溅射设备来制作n型氮化镓层。形成n型氮化镓层包括：
采用低温脉冲磁控溅射方式、利用第一掩膜板在氮化铝层上形成厚度为1000-1500nm的n型氮化镓层，第一掩膜板包括有对应n型氮化镓层沉积区域的开口，其中，使用的靶材为Si或O掺杂的Ga。
进一步地，在采用低温脉冲磁控溅射方式沉积氮化铝层后，可以利用同样的低温脉冲磁控溅射设备来制作量子阱多层，形成量子阱多层包括：
采用低温脉冲磁控溅射方式、利用第二掩膜板在n型氮化镓层上依次使用无掺杂的Ga和In掺杂的Ga为靶材，分别沉积8-10nm的GaN和3-5nm的InGaN，重复五次，得到量子阱多层，其中，第二掩膜板包括有对应量子阱多层沉积区域的开口。
进一步地，在采用低温脉冲磁控溅射方式沉积氮化铝层后，可以利用同样的低温脉冲磁控溅射设备来制作p型氮化镓层，形成p型氮化镓层包括：
采用低温脉冲磁控溅射方式、利用第二掩膜板在量子阱多层上形成厚度为500-800nm的p型氮化镓层，第二掩膜板包括有对应p型氮化镓层沉积区域的开口，其中，使用的靶材为Mg掺杂的Ga。
本实施例中的基板优选为玻璃基板，因为现有GaN LED技术工艺温度高达1000度，只能在蓝宝石或者硅片上制作，而本实施例采用的制作工艺降低了工作温度，可以使用温度耐受度只有500-700℃的玻璃基板来制作GaNLED。
实施例二
本实施例提供了一种显示基板，包括多个薄膜晶体管，显示基板还包括：
晶格匹配层；
位于晶格匹配层上的氮化铝层；
位于氮化铝层上的包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，发光二极管与薄膜晶体管一一对应。
本实施例在基板上先形成晶格匹配层，晶格匹配层具有规律、致密的原子序列排布，在晶格匹配层上采用低温脉冲磁控溅射方式可以制备高质量的氮化铝层，之后即可在氮化铝层上制备包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，通过上述方案能够实现在大尺寸基板上制备GaNLED。
具体地，晶格匹配层可以采用石墨烯层，在无序或者无晶体结构的衬底上无法沉积高质量的氮化铝层，而石墨烯层能够作为提供有序原子排布的衬底，在石墨烯层上能够沉积得到高质量的氮化铝层。
一具体实施例中，可以先形成显示基板上的薄膜晶体管，再形成发光二极管，显示基板具体包括：
衬底基板；
位于衬底基板上的包括有栅电极、源电极和漏电极的薄膜晶体管；
位于形成有薄膜晶体管的衬底基板上的表面粗糙度不大于预设值的钝化层；
位于钝化层上的包括有第一过孔的石墨烯层；
位于石墨烯层上的氮化铝层；
位于氮化铝层上的n型氮化镓层，以及贯穿钝化层、氮化铝层和n型氮化镓层的第二过孔，第二过孔位于第一过孔内；
通过第二过孔连接n型氮化镓层与漏电极的穿孔电极；
位于形成有穿孔电极的衬底基板上的像素界定层、量子阱多层、p型氮化镓层和透明电极层。
另一具体实施例中，可以先形成显示基板上的发光二极管，再形成薄膜晶体管，显示基板具体包括：
衬底基板；
位于衬底基板上的第一透明导电层；
位于第一透明导电层上的石墨烯层；
位于石墨烯层上的氮化铝层；
位于氮化铝层上的n型氮化镓层、像素界定层、量子阱多层、p型氮化镓层和第二透明导电层，以及贯穿n型氮化镓层、氮化铝层和石墨烯层的第一电极孔；
通过第一电极孔连接n型氮化镓层与第一透明导电层的第一电极；
位于形成有第一电极的衬底基板上的平坦层；
位于平坦层上的包括有栅电极、栅绝缘层、源电极和漏电极的薄膜晶体管；
贯穿栅绝缘层和平坦层的第二电极孔；
通过第二电极孔连接p型氮化镓层与漏电极的第二电极；
位于形成有第二电极的衬底基板上的钝化层。
实施例三
本实施例还提供了一种显示装置，包括如上的显示基板。所述显示装置可以为：显示面板、电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
实施例四
下面结合附图以及具体的实施例对本发明的显示基板的制作方法进行进一步地介绍。
低温脉冲磁控溅射之前主要应用于绝缘体的沉积，可以在短时间内形成具有致密晶体的绝缘体薄膜。随着技术的发展，目前低温脉冲磁控溅射设备可以沉积多种氧化物、氮化物、碳化物，因此，本发明的技术方案采用低温脉冲磁控溅射来沉积氮化铝层，另外，在沉积氮化铝层前，在基板上形成石墨烯层，石墨烯层具有规律、致密的原子序列排布，这样在石墨烯层上采用低温脉冲磁控溅射方式可以制备高质量的氮化铝层，进而实现在大尺寸基板上制备GaNLED。
图1为本实施例显示基板的平面示意图，本实施例的显示基板包括薄膜晶体管和与薄膜晶体管一一对应的GaN发光二极管，GaN发光二极管包括n型氮化镓层、量子阱多层和p型氮化镓层，GaN发光二极管的发光波长可以由量子阱多层中InGaN的In含量来决定，以形成R(红色)、G(绿色)、B(蓝色)三色。本实施例的显示基板的制作方法具体包括以下步骤：
步骤1、提供一衬底基板1，在衬底基板1上形成薄膜晶体管(TFT)；
形成TFT的过程具体包括以下步骤：
步骤101、提供一衬底基板1，并在衬底基板1上形成TFT的栅电极2；
衬底基板1可以为石英基板或玻璃基板，具体地，衬底基板1可以为厚度在0.4-0.7mm之间的玻璃基板。对衬底基板1进行清洗，待衬底基板1洁净无尘后可以采用溅射或热蒸发的方法沉积一层厚度为250-1600nm的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线、栅电极2的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线、栅电极2的图形。
步骤102、形成栅绝缘层3和有源层4；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤101的衬底基板1上沉积厚度约为100-600nm的栅绝缘层3，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构，栅绝缘层可以采用SiNx，SiOx或Si(ON)x，具体地，栅绝缘层3可以为厚度为50nm的SiNx和厚度为100nm的SiO2组成的双层结构。
之后在栅绝缘层3上沉积一层厚度为40-60nm的非晶硅层a-Si:H，对非晶硅层进行ELA(准分子激光)晶化形成多晶硅层，在多晶硅层上涂覆光刻胶，进行曝光、显影和干法刻蚀，形成有源层4的图形。
步骤103、形成刻蚀阻挡层5的图形；
具体地，可以在经过步骤102的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为40-500nm的刻蚀阻挡层材料，其中，刻蚀阻挡层材料可以选用氧化物、氮化物或氮氧化物，具体地，刻蚀阻挡层材料可以采用SiNx，SiOx或Si(ON)x。刻蚀阻挡层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构，具体地，刻蚀阻挡层可以为厚度为300nm的SiNx和厚度为200nm的SiO2组成的双层结构。
在刻蚀阻挡层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于刻蚀阻挡层5的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的中间绝缘层材料，剥离剩余的光刻胶，形成包括有过孔的刻蚀阻挡层5的图形。
步骤104：形成源电极7和漏电极6的图形；
具体地，可以在经过步骤103的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为200-600nm的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。具体地，源漏金属层可以为厚度为50nm的Ti、厚度为200nm的Al、厚度为50nm的Ti组成的三层结构。
在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极7和漏电极6、数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成源电极7和漏电极6、数据线。
步骤105、形成钝化层8；
具体地，可以在经过步骤104的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为40-500nm的钝化层材料，其中，钝化层材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层可以采用SiNx，SiOx或Si(ON)x。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
经过上述步骤101-105即可形成如图2所示的结构。
在衬底基板1上制备TFT后，本实施例的显示基板的制作方法还包括：
步骤2、对钝化层8进行平坦化处理；
为了给石墨烯转印提供较平坦的表面，可以在钝化层上形成树脂层，树脂层的主要作用是平滑钝化层表面以及提供更好的绝缘功能。本实施例中，在钝化层8上方取消了树脂层，对钝化层8进行平坦化处理，具体地，可以对采用氮化物制成的钝化层进行化学机械抛光，使得钝化层的表面粗糙度小于预设值，具体地，可以在钝化层表面选取若干对最高点和最低点，计算所选取点的高度差的均方根值的均值，如果均方根值的均值小于50nm，则认为钝化层8的平坦度达到了要求；如果钝化层8的平坦度在进行平坦化处理之前已经达到了要求，则可以不再对钝化层8进行平坦化处理。
步骤3、形成包括有过孔的石墨烯层9的图形；
具体地，如图3所示，在经过步骤2的衬底基板1上形成石墨烯层9，石墨烯层9可以是单层石墨烯或多层石墨烯，厚度可以为1-5nm。石墨烯层9的作用是为了给后续低温脉冲磁控溅射沉积氮化铝层提供有序原子排布的衬底，因为在无序或者无晶体结构的衬底上无法沉积高质量的单晶体氮化物，也就意味着无法直接在钝化层8直接制备GaN LED。
其中，形成石墨烯层的图形的方式包括以下几种：
方式A：如图11所示，形成石墨烯层的图形的步骤包括：
步骤a、提供一铜箔21；
步骤b、在铜箔21上沉积单层或者多层的石墨烯层22；
步骤c、将铜箔21上的石墨烯层22与形成有钝化层的衬底基板22压合；
步骤d、利用酸性溶液腐蚀铜箔21，石墨烯层22在范德华力的作用下贴附在衬底基板22上；
步骤e、通过等离子体刻蚀形成石墨烯层22的图形。
方式B：如图12所示，形成石墨烯层的图形的步骤包括：
步骤a、提供一铜箔21；
步骤b、在铜箔21上沉积单层或者多层的石墨烯层22；
步骤c、通过等离子体刻蚀形成石墨烯层22的图形；
步骤d、将铜箔21上的石墨烯层22与形成有钝化层的衬底基板22压合；
步骤e、利用酸性溶液腐蚀铜箔21，石墨烯层22在范德华力的作用下贴附在衬底基板22上。
方式C：如图13所示，形成石墨烯层的图形的步骤包括：
步骤a、提供一铜箔21；
步骤b、通过等离子体刻蚀或者酸性溶液刻蚀形成铜箔21的图形；
步骤c、在铜箔21上沉积单层或者多层的石墨烯层22；
步骤d、将铜箔21上的石墨烯层22转印到形成有钝化层的衬底基板22上，凸起部分的石墨烯层22能够会被转印衬底基板22上，形成石墨烯层22的图形；
步骤e、去除铜箔21。
进一步地，在形成石墨烯层22之后，可以在500-600摄氏度的条件下，对石墨烯层22在真空或者氮气中进行热处理，通过该步骤，可以进一步去除石墨烯的缺陷，使得石墨烯形成更致密有序的原子排布，热处理方法包括但不限于激光退火(ELA)、快速热退火(RTA)或者慢速退火。
步骤4、采用低温脉冲磁控溅射方式沉积氮化铝层10；
具体地，可以在500-600摄氏度的温度以及0.3-0.6Pa的工作压力下，在工作气体中使用双极脉冲对Al靶材进行溅射，形成厚度为30-100nm的氮化铝层10如图4所示，其中，脉冲频率为10-100kHz，开信号时间为关信号时间的1/10到1/2，工作气体为N2或NH3与Ar的混合气体，上述溅射条件下，沉积速率为500-3000nm/h，得到厚度为300-100nm的氮化铝层10。
步骤5、形成n型氮化镓层11；
具体地，可以采用低温脉冲磁控溅射方式、利用第一掩膜板在氮化铝层10上形成厚度为1000-1500nm的n型氮化镓层11如图5所示，第一掩膜板包括有对应n型氮化镓层沉积区域的开口，其中，使用的靶材为Si或O掺杂的Ga。
其中，在沉积n型氮化镓层之前，需要保证氮化铝层10表面清洁，可以使用脉冲等离子体清洁方式对氮化铝层10表面进行预处理。
步骤6、形成贯穿钝化层8、氮化铝层10和n型氮化镓层11的第二过孔12；
如图6所示，第二过孔12位于石墨烯层9的过孔内，具体地，如果钝化层8为采用氮化硅，可以采用干刻工艺一步刻蚀形成贯穿钝化层8、氮化铝层10和n型氮化镓层11的第二过孔12，当然，也可以根据工艺需要使用二步刻蚀或三步刻蚀分别刻蚀n型氮化镓层11、氮化铝层10和钝化层8，形成第二过孔12。
步骤7、形成穿孔电极13；
如图7所示，穿孔电极13位于第二过孔12内。具体地，可以通过溅射沉积、电子束沉积或者热蒸发沉积导电金属材料在第二过孔12内形成穿孔电极13，使n型氮化镓层11与漏电极6电连接。
步骤8、形成像素界定层14；
传统像素定义层一般采用有机材料，考虑到后续GaN材料的沉积温度，本实施例使用无机材料制作像素定义层，可以使用的无机材料包括但不限于Al2O3、SiO2、AlN、TiNx、WNx、SiNx。沉积方式可以是化学气相沉积或脉冲磁控溅射沉积。为了简化生产设备，可以使用低温脉冲磁控溅射方式AlN作为像素界定层，使用第三掩膜板在经过步骤7的衬底基板1上形成像素界定层14如图8所示，第三掩膜板包括有对应像素界定层14沉积区域的开口。由于像素定义层的晶体结构要求不高，因此可以适当降低沉积温度。像素定义层14需在n型氮化镓层11外围形成厚度在200nm左右的围挡，中心区域即为量子阱多层生长区域。
步骤9、形成量子阱多层15；
具体地，可以采用低温脉冲磁控溅射方式、利用第二掩膜板在n型氮化镓层11上依次使用无掺杂的Ga和In掺杂的Ga为靶材，分别沉积8-10nm的GaN和3-5nm的InGaN，重复五次，得到量子阱多层15如图9所示，其中，第二掩膜板包括有对应量子阱多层沉积区域的开口。
其中，在沉积量子阱多层15之前，需要保证n型氮化镓层11表面清洁，可以使用脉冲等离子体清洁方式对n型氮化镓层11表面进行预处理。
步骤10、形成p型氮化镓层16；
具体地，可以采用低温脉冲磁控溅射方式、利用第二掩膜板在量子阱多层15上形成厚度为500-800nm的p型氮化镓层16如图9所示，第二掩膜板包括有对应p型氮化镓层沉积区域的开口，其中，使用的靶材为Mg掺杂的Ga。
其中，在沉积p型氮化镓层16之前，需要保证量子阱多层15表面清洁，可以使用脉冲等离子体清洁方式对量子阱多层15表面进行预处理。
步骤11、形成透明电极层17。
具体地，可以采用金属蒸发设备、利用第四掩膜板形成透明电极层17如图10所示，第四掩膜板包括有对应透明电极层17沉积区域的开口。
经过上述步骤1-11即可形成向上发光的主动式矩阵GaN LED显示器件。
图14为本实施例形成发光二极管所使用设备的流程示意图，其中:(1)在石墨烯层转印完成之后，基板进入脉冲磁控溅射沉积设备进行氮化铝层和n型氮化镓层的沉积；(2)基板依次进入曝光机和刻蚀机，形成第二过孔；(3)基板进入金属蒸发设备，形成穿孔电极；(4)基板进入脉冲磁控溅射沉积设备进行像素界定层、量子阱多层和p型氮化镓层的沉积；(5)基板回到金属蒸发设备，进行透明电极层的沉积；(6)工艺完成。
实施例五
本实施例的显示基板的制作方法具体包括以下步骤：
步骤1、提供一衬底基板1，在衬底基板1上形成薄膜晶体管(TFT)；
形成TFT的过程具体包括以下步骤：
步骤101、提供一衬底基板1，并在衬底基板1上形成TFT的栅电极2；
衬底基板1可以为石英基板或玻璃基板，具体地，衬底基板1可以为厚度在0.4-0.7mm之间的玻璃基板。对衬底基板1进行清洗，待衬底基板1洁净无尘后可以采用溅射或热蒸发的方法沉积一层厚度为250-1600nm的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线、栅电极2的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线、栅电极2的图形。
步骤102、形成栅绝缘层3和有源层4；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤101的衬底基板1上沉积厚度约为100-600nm的栅绝缘层3，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构，栅绝缘层可以采用SiNx，SiOx或Si(ON)x，具体地，栅绝缘层3可以为厚度为50nm的SiNx和厚度为100nm的SiO2组成的双层结构。
之后在栅绝缘层3上沉积一层厚度为40-60nm的非晶硅层a-Si:H，对非晶硅层进行ELA(准分子激光)晶化形成多晶硅层，在多晶硅层上涂覆光刻胶，进行曝光、显影和干法刻蚀，形成有源层4的图形。
步骤103、形成刻蚀阻挡层5的图形；
具体地，可以在经过步骤102的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为40-500nm的刻蚀阻挡层材料，其中，刻蚀阻挡层材料可以选用氧化物、氮化物或氮氧化物，具体地，刻蚀阻挡层材料可以采用SiNx，SiOx或Si(ON)x。刻蚀阻挡层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构，具体地，刻蚀阻挡层可以为厚度为300nm的SiNx和厚度为200nm的SiO2组成的双层结构。
在刻蚀阻挡层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于刻蚀阻挡层5的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的中间绝缘层材料，剥离剩余的光刻胶，形成包括有过孔的刻蚀阻挡层5的图形。
步骤104：形成源电极7和漏电极6的图形；
具体地，可以在经过步骤103的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为200-600nm的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。具体地，源漏金属层可以为厚度为50nm的Ti、厚度为200nm的Al、厚度为50nm的Ti组成的三层结构。
在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极7和漏电极6、数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成源电极7和漏电极6、数据线。
步骤105、形成钝化层8；
具体地，可以在经过步骤104的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为40-500nm的钝化层材料，其中，钝化层材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层可以采用SiNx，SiOx或Si(ON)x。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
经过上述步骤101-105即可形成如图2所示的结构。
在衬底基板1上制备TFT后，本实施例的显示基板的制作方法还包括：
步骤2、对钝化层8进行平坦化处理；
为了给石墨烯转印提供较平坦的表面，可以在钝化层上形成树脂层，树脂层的主要作用是平滑钝化层表面以及提供更好的绝缘功能。本实施例中，在钝化层8上方取消了树脂层，对钝化层8进行平坦化处理，具体地，可以对采用氮化物制成的钝化层进行化学机械抛光，使得钝化层的表面粗糙度小于预设值，具体地，可以在钝化层表面选取若干对最高点和最低点，计算所选取点的高度差的均方根值的均值，如果均方根值的均值小于50nm，则认为钝化层8的平坦度达到了要求；如果钝化层8的平坦度在进行平坦化处理之前已经达到了要求，则可以不再对钝化层8进行平坦化处理。
步骤3、形成包括有过孔的石墨烯层9的图形；
具体地，如图3所示，在经过步骤2的衬底基板1上形成石墨烯层9，石墨烯层9可以是单层石墨烯或多层石墨烯，厚度可以为1-5nm。石墨烯层9的作用是为了给后续低温脉冲磁控溅射沉积氮化铝层提供有序原子排布的衬底，因为在无序或者无晶体结构的衬底上无法沉积高质量的单晶体氮化物，也就意味着无法直接在钝化层8直接制备GaN LED。
其中，形成石墨烯层的图形的方式包括以下几种：
方式A：如图11所示，形成石墨烯层的图形的步骤包括：
步骤a、提供一铜箔21；
步骤b、在铜箔21上沉积单层或者多层的石墨烯层22；
步骤c、将铜箔21上的石墨烯层22与形成有钝化层的衬底基板22压合；
步骤d、利用酸性溶液腐蚀铜箔21，石墨烯层22在范德华力的作用下贴附在衬底基板22上；
步骤e、通过等离子体刻蚀形成石墨烯层22的图形。
方式B：如图12所示，形成石墨烯层的图形的步骤包括：
步骤a、提供一铜箔21；
步骤b、在铜箔21上沉积单层或者多层的石墨烯层22；
步骤c、通过等离子体刻蚀形成石墨烯层22的图形；
步骤d、将铜箔21上的石墨烯层22与形成有钝化层的衬底基板22压合；
步骤e、利用酸性溶液腐蚀铜箔21，石墨烯层22在范德华力的作用下贴附在衬底基板22上。
方式C：如图13所示，形成石墨烯层的图形的步骤包括：
步骤a、提供一铜箔21；
步骤b、通过等离子体刻蚀或者酸性溶液刻蚀形成铜箔21的图形；
步骤c、在铜箔21上沉积单层或者多层的石墨烯层22；
步骤d、将铜箔21上的石墨烯层22转印到形成有钝化层的衬底基板22上，凸起部分的石墨烯层22能够会被转印衬底基板22上，形成石墨烯层22的图形；
步骤e、去除铜箔21。
进一步地，在形成石墨烯层22之后，可以在500-600摄氏度的条件下，对石墨烯层22在真空或者氮气中进行热处理，通过该步骤，可以进一步去除石墨烯的缺陷，使得石墨烯形成更致密有序的原子排布，热处理方法包括但不限于激光退火(ELA)、快速热退火(RTA)或者慢速退火。
步骤4、采用低温脉冲磁控溅射方式沉积氮化铝层10；
具体地，可以在500-600摄氏度的温度以及0.3-0.6Pa的工作压力下，在工作气体中使用双极脉冲对Al靶材进行溅射，形成厚度为30-100nm的氮化铝层10如图4所示，其中，脉冲频率为10-100kHz，开信号时间为关信号时间的1/10到1/2，工作气体为N2或NH3与Ar的混合气体，上述溅射条件下，沉积速率为500-3000nm/h，得到厚度为300-100nm的氮化铝层10。
步骤5、形成贯穿钝化层8、氮化铝层10的第二过孔12；
如图15所示，第二过孔12位于石墨烯层9的过孔内，具体地，如果钝化层8为采用氮化硅，可以采用干刻工艺一步刻蚀形成贯穿钝化层8、氮化铝层10的第二过孔12，当然，也可以根据工艺需要使用二步刻蚀分别刻蚀氮化铝层10和钝化层8，形成第二过孔12。
步骤6、形成穿孔电极13的第一部分；
如图16所示，穿孔电极13的第一部分位于第二过孔12内。具体地，可以通过溅射沉积、电子束沉积或者热蒸发沉积导电金属材料在第二过孔12内形成穿孔电极13的第一部分，穿孔电极13的第一部分与漏电极6相接触。
步骤7、形成n型氮化镓层11；
具体地，可以采用低温脉冲磁控溅射方式、利用第一掩膜板在氮化铝层10上形成厚度为1000-1500nm的n型氮化镓层11如图17所示，第一掩膜板包括有对应n型氮化镓层沉积区域的开口，其中，使用的靶材为Si或O掺杂的Ga。
其中，在沉积n型氮化镓层之前，需要保证氮化铝层10表面清洁，可以使用脉冲等离子体清洁方式对氮化铝层10表面进行预处理。
步骤8、形成穿孔电极13的第二部分；
如图18所示，穿孔电极13的第二部分位于n型氮化镓层11上。具体地，可以通过溅射沉积、电子束沉积或者热蒸发沉积导电金属材料形成穿孔电极13的第二部分，穿孔电极13的第二部分使得n型氮化镓层11与漏电极6电连接。
步骤9、形成像素界定层14；
传统像素定义层一般采用有机材料，考虑到后续GaN材料的沉积温度，本实施例使用无机材料制作像素定义层，可以使用的无机材料包括但不限于Al2O3、SiO2、AlN、TiNx、WNx、SiNx。沉积方式可以是化学气相沉积或脉冲磁控溅射沉积。为了简化生产设备，可以使用低温脉冲磁控溅射方式AlN作为像素界定层，使用第三掩膜板在经过步骤8的衬底基板1上形成像素界定层14如图19所示，第三掩膜板包括有对应像素界定层14沉积区域的开口。由于像素定义层的晶体结构要求不高，因此可以适当降低沉积温度。像素定义层14需在n型氮化镓层11外围形成厚度在200nm左右的围挡，中心区域即为量子阱多层生长区域。
步骤10、形成量子阱多层15；
具体地，可以采用低温脉冲磁控溅射方式、利用第二掩膜板在n型氮化镓层11上依次使用无掺杂的Ga和In掺杂的Ga为靶材，分别沉积8-10nm的GaN和3-5nm的InGaN，重复五次，得到量子阱多层15如图20所示，其中，第二掩膜板包括有对应量子阱多层沉积区域的开口。
其中，在沉积量子阱多层15之前，需要保证n型氮化镓层11表面清洁，可以使用脉冲等离子体清洁方式对n型氮化镓层11表面进行预处理。
步骤11、形成p型氮化镓层16；
具体地，可以采用低温脉冲磁控溅射方式、利用第二掩膜板在量子阱多层15上形成厚度为500-800nm的p型氮化镓层16如图20所示，第二掩膜板包括有对应p型氮化镓层沉积区域的开口，其中，使用的靶材为Mg掺杂的Ga。
其中，在沉积p型氮化镓层16之前，需要保证量子阱多层15表面清洁，可以使用脉冲等离子体清洁方式对量子阱多层15表面进行预处理。
步骤12、形成透明电极层17。
具体地，可以采用金属蒸发设备、利用第四掩膜板形成透明电极层17如图21所示，第四掩膜板包括有对应透明电极层17沉积区域的开口。
经过上述步骤1-12即可形成向上发光的主动式矩阵GaN LED显示器件。
图22为本实施例形成发光二极管所使用设备的流程示意图，其中:(1)在石墨烯层转印完成之后，基板进入脉冲磁控溅射沉积设备进行氮化铝层的沉积；(2)基板依次进入曝光机和刻蚀机，形成第二过孔；(3)基板进入金属蒸发设备，形成穿孔电极的第一部分；(4)基板进入脉冲磁控溅射沉积设备进行n型氮化镓层的沉积；(5)基板回到金属蒸发设备，形成穿孔电极的第二部分；(6)基板进入脉冲磁控溅射沉积设备进行像素界定层、量子阱多层和p型氮化镓层的沉积；(7)基板回到金属蒸发设备，进行透明电极层的沉积；(8)工艺完成。
上述实施例四和五均是先形成显示基板上的薄膜晶体管，再形成发光二极管。同样地，本发明的技术方案还可以先形成显示基板上的发光二极管，再形成薄膜晶体管，具体地，本发明的再一实施例中，可以在形成发光二极管后形成平坦层，再在平坦层上制备薄膜晶体管，之后形成连接发光二极管的p型氮化镓层与薄膜晶体管的漏电极的电极即可。如图23所示，该实施例的显示基板具体包括：衬底基板1；位于衬底基板上的第一透明导电层24；位于第一透明导电层24上的石墨烯层9；位于石墨烯层9上的氮化铝层10；位于氮化铝层10上的n型氮化镓层11、量子阱多层15、p型氮化镓层16和第二透明导电层27，以及贯穿n型氮化镓层11、氮化铝层10和石墨烯层9的第一电极孔；通过第一电极孔连接n型氮化镓层11与第一透明导电层24的第一电极25；位于形成有第一电极的衬底基板上的平坦层28；位于平坦层28上的包括有栅电极2、栅绝缘层3、源电极6和漏电极7的薄膜晶体管；贯穿栅绝缘层3和平坦层28的第二电极孔；通过第二电极孔连接第二透明导电层27与漏电极7、进而使p型氮化镓层16与漏电极7电连接的第二电极26；位于形成有第二电极的衬底基板上的钝化层8。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种显示基板的制作方法，其特征在于，包括形成多个薄膜晶体管，所述制作方法还包括：
在基板上形成用以沉积氮化铝的晶格匹配层；
在所述晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在所述氮化铝层上形成包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，所述发光二极管与所述薄膜晶体管一一对应。
2.根据权利要求1所述的显示基板的制作方法，其特征在于，所述晶格匹配层为石墨烯层。
3.根据权利要求2所述的显示基板的制作方法，其特征在于，在所述晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层之前还包括：
在500-600摄氏度的条件下，对所述石墨烯层在真空或者氮气中进行热处理。
4.根据权利要求2所述的显示基板的制作方法，其特征在于，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成包括有栅电极、源电极和漏电极的所述薄膜晶体管；
在形成有所述薄膜晶体管的衬底基板上形成表面粗糙度不大于预设值的钝化层；
在所述钝化层上形成包括有第一过孔的石墨烯层；
在所述石墨烯层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在所述氮化铝层上形成n型氮化镓层，并形成贯穿所述钝化层、所述氮化铝层和所述n型氮化镓层的第二过孔，所述第二过孔位于所述第一过孔内；
形成通过所述第二过孔连接所述n型氮化镓层与所述漏电极的穿孔电极；
形成像素界定层、量子阱多层、p型氮化镓层和透明电极层。
5.根据权利要求4所述的显示基板的制作方法，其特征在于，在所述钝化层上形成包括有第一过孔的石墨烯层包括：
在铜箔上沉积单层或多层石墨烯后，将铜箔上的石墨烯层与形成有所述钝化层的衬底基板压合，使得所述石墨烯层贴附在所述钝化层上，之后采用刻蚀液刻蚀掉所述铜箔，并通过等离子体刻蚀形成包括有第一过孔的石墨烯层；或
在铜箔上沉积单层或多层石墨烯后，通过等离子体刻蚀将所述石墨烯层图案化，并将图案化的石墨烯层转印到形成有所述钝化层的衬底基板上，以在所述钝化层上形成包括有第一过孔的石墨烯层；或
采用刻蚀液对铜箔进行刻蚀，使所述铜箔图案化，在图案化的铜箔上沉积单层或多层石墨烯后，将图案化的铜箔上的石墨烯层转印到形成有所述钝化层的衬底基板上，以在所述钝化层上形成包括有第一过孔的石墨烯层。
6.根据权利要求2所述的显示基板的制作方法，其特征在于，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上沉积第一透明导电层；
在所述第一透明导电层上形成石墨烯层；
在所述石墨烯层上采用低温脉冲磁控溅射方式沉积氮化铝层；
在所述氮化铝层上依次形成n型氮化镓层、像素界定层、量子阱多层、p型氮化镓层和第二透明导电层；
对沟道区域的所述像素界定层、量子阱多层、p型氮化镓层和第二透明导电层进行刻蚀，暴露出沟道区域的所述n型氮化镓层；
在所述沟道区域对所述n型氮化镓层、氮化铝层和石墨烯层进行刻蚀，形成贯穿所述n型氮化镓层、氮化铝层和石墨烯层的第一电极孔；
形成通过所述第一电极孔连接所述n型氮化镓层与所述第一透明导电层的第一电极；
形成平坦层，并在所述平坦层上形成包括有栅电极、栅绝缘层、源电极和漏电极的所述薄膜晶体管；
形成贯穿所述栅绝缘层和所述平坦层的第二电极孔；
形成通过所述第二电极孔连接所述p型氮化镓层与所述漏电极的第二电极；
形成钝化层。
7.根据权利要求6所述的显示基板的制作方法，其特征在于，在所述第一透明导电层上形成石墨烯层包括：
在铜箔上沉积单层或多层石墨烯后，将铜箔上的石墨烯层与形成有所述第一透明导电层的衬底基板压合，使得所述石墨烯层贴附在所述第一透明导电层上，之后采用刻蚀液刻蚀掉所述铜箔；或
在铜箔上沉积单层或多层石墨烯后，将所述石墨烯层转印到形成有所述第一透明导电层的衬底基板上，以在所述第一透明导电层上形成所述石墨烯层。
8.根据权利要求4或6所述的显示基板的制作方法，其特征在于，在所述晶格匹配层上采用低温脉冲磁控溅射方式沉积氮化铝层包括：
在500-600摄氏度的温度以及0.3-0.6Pa的工作压力下，在工作气体中使用双极脉冲对Al靶材进行溅射，形成厚度为30-100nm的氮化铝层，其中，脉冲频率为10-100kHz，开信号时间为关信号时间的1/10到1/2，工作气体为N2或NH3与Ar的混合气体，沉积速率为500-3000nm/h。
9.根据权利要求4或6所述的显示基板的制作方法，其特征在于，形成n型氮化镓层包括：
采用低温脉冲磁控溅射方式、利用第一掩膜板在所述氮化铝层上形成厚度为1000-1500nm的n型氮化镓层，所述第一掩膜板包括有对应n型氮化镓层沉积区域的开口，其中，使用的靶材为Si或O掺杂的Ga。
10.根据权利要求4或6所述的显示基板的制作方法，其特征在于，形成量子阱多层包括：
采用低温脉冲磁控溅射方式、利用第二掩膜板在所述n型氮化镓层上依次使用无掺杂的Ga和In掺杂的Ga为靶材，分别沉积8-10nm的GaN和3-5nm的InGaN，重复五次，得到所述量子阱多层，其中，所述第二掩膜板包括有对应量子阱多层沉积区域的开口。
11.根据权利要求4或6所述的显示基板的制作方法，其特征在于，形成p型氮化镓层包括：
采用低温脉冲磁控溅射方式、利用第二掩膜板在所述量子阱多层上形成厚度为500-800nm的p型氮化镓层，所述第二掩膜板包括有对应p型氮化镓层沉积区域的开口，其中，使用的靶材为Mg掺杂的Ga。
12.一种显示基板，其特征在于，包括多个薄膜晶体管，所述显示基板还包括：
晶格匹配层；
位于所述晶格匹配层上的氮化铝层；
位于所述氮化铝层上的包括有n型氮化镓层、量子阱多层和p型氮化镓层的GaN发光二极管，所述发光二极管与所述薄膜晶体管一一对应。
13.根据权利要求12所述的显示基板，其特征在于，所述晶格匹配层为石墨烯层。
14.根据权利要求13所述的显示基板，其特征在于，所述显示基板具体包括：
衬底基板；
位于所述衬底基板上的包括有栅电极、源电极和漏电极的所述薄膜晶体管；
位于形成有所述薄膜晶体管的衬底基板上的表面粗糙度不大于预设值的钝化层；
位于所述钝化层上的包括有第一过孔的石墨烯层；
位于所述石墨烯层上的氮化铝层；
位于所述氮化铝层上的n型氮化镓层，以及贯穿所述钝化层、所述氮化铝层和所述n型氮化镓层的第二过孔，所述第二过孔位于所述第一过孔内；
通过所述第二过孔连接所述n型氮化镓层与所述漏电极的穿孔电极；
位于形成有所述穿孔电极的衬底基板上的像素界定层、量子阱多层、p型氮化镓层和透明电极层。
15.根据权利要求13所述的显示基板，其特征在于，所述显示基板具体包括：
衬底基板；
位于所述衬底基板上的第一透明导电层；
位于所述第一透明导电层上的石墨烯层；
位于所述石墨烯层上的氮化铝层；
位于所述氮化铝层上的n型氮化镓层、像素界定层、量子阱多层、p型氮化镓层和第二透明导电层，以及贯穿所述n型氮化镓层、氮化铝层和石墨烯层的第一电极孔；
通过所述第一电极孔连接所述n型氮化镓层与所述第一透明导电层的第一电极；
位于形成有所述第一电极的衬底基板上的平坦层；
位于所述平坦层上的包括有栅电极、栅绝缘层、源电极和漏电极的所述薄膜晶体管；
贯穿所述栅绝缘层和所述平坦层的第二电极孔；
通过所述第二电极孔连接所述p型氮化镓层与所述漏电极的第二电极；
位于形成有所述第二电极的衬底基板上的钝化层。
16.一种显示装置，其特征在于，包括如权利要求12-15中任一项所述的显示基板。
CN201510249624.1A 2015-05-15 2015-05-15 显示基板及其制造方法、显示装置 Active CN104916527B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510249624.1A CN104916527B (zh) 2015-05-15 2015-05-15 显示基板及其制造方法、显示装置
US15/139,092 US10319781B2 (en) 2015-05-15 2016-04-26 Display substrate, its manufacturing method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510249624.1A CN104916527B (zh) 2015-05-15 2015-05-15 显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN104916527A true CN104916527A (zh) 2015-09-16
CN104916527B CN104916527B (zh) 2018-03-02

Family

ID=54085512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510249624.1A Active CN104916527B (zh) 2015-05-15 2015-05-15 显示基板及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US10319781B2 (zh)
CN (1) CN104916527B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511145A (zh) * 2016-02-03 2016-04-20 京东方科技集团股份有限公司 一种显示装置及其制作方法
CN106024584A (zh) * 2016-05-27 2016-10-12 清华大学 半导体结构以及制备半导体结构的方法
CN106057640A (zh) * 2016-05-27 2016-10-26 清华大学 半导体结构以及制备半导体结构的方法
CN106206611A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN108711576A (zh) * 2018-06-14 2018-10-26 邢彦文 一种基于micro LED技术的新型微显示器件及其制造方法
CN108899401A (zh) * 2018-06-28 2018-11-27 西安电子科技大学 基于石墨烯插入层结构的GaN基LED器件制备方法
CN109103230A (zh) * 2018-08-27 2018-12-28 上海天马有机发光显示技术有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
WO2020057053A1 (en) * 2018-09-20 2020-03-26 Boe Technology Group Co., Ltd. Method of fabricating display substrate, display substrate, and display apparatus
CN113035899A (zh) * 2021-03-09 2021-06-25 京东方科技集团股份有限公司 一种微led显示面板及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923142B2 (en) 2016-05-31 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of graphene growth and related structures
CN106876530B (zh) * 2017-01-12 2019-03-08 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制作方法
WO2019109200A1 (zh) * 2017-12-04 2019-06-13 东旭集团有限公司 微型led器件用上基板、微型led器件以及微型led显示装置
CN110277420B (zh) * 2018-03-16 2021-11-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111937490B (zh) * 2018-04-20 2023-07-18 堺显示器制品株式会社 有机el装置及其制造方法
WO2021065918A1 (ja) * 2019-10-01 2021-04-08 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
EP4040512A4 (en) * 2019-10-01 2023-11-08 Nichia Corporation METHOD FOR PRODUCING AN IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE
CN113270437A (zh) 2020-02-17 2021-08-17 京东方科技集团股份有限公司 背板及其制备方法、显示装置
WO2023026796A1 (ja) * 2021-08-24 2023-03-02 株式会社ジャパンディスプレイ 発光装置および発光装置形成基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078943A1 (en) * 2007-09-20 2009-03-26 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and manufacturing method thereof
CN101924020A (zh) * 2009-06-16 2010-12-22 宋健民 半导体装置及其制造方法
CN103247651A (zh) * 2012-02-09 2013-08-14 隆达电子股份有限公司 发光二极管阵列
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524971B1 (en) * 1999-12-17 2003-02-25 Agere Systems, Inc. Method of deposition of films
US20140070169A1 (en) * 2012-09-12 2014-03-13 Chongwu Zhou Separated Carbon Nanotube-Based Active Matrix Organic Light-Emitting Diode Displays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078943A1 (en) * 2007-09-20 2009-03-26 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and manufacturing method thereof
CN101924020A (zh) * 2009-06-16 2010-12-22 宋健民 半导体装置及其制造方法
CN103247651A (zh) * 2012-02-09 2013-08-14 隆达电子股份有限公司 发光二极管阵列
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511145A (zh) * 2016-02-03 2016-04-20 京东方科技集团股份有限公司 一种显示装置及其制作方法
CN106024584A (zh) * 2016-05-27 2016-10-12 清华大学 半导体结构以及制备半导体结构的方法
CN106057640A (zh) * 2016-05-27 2016-10-26 清华大学 半导体结构以及制备半导体结构的方法
CN106206611A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2018033092A1 (zh) * 2016-08-19 2018-02-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US10700103B2 (en) 2016-08-19 2020-06-30 Boe Technology Group Co., Ltd. Array substrate with inorganic light-emitting diode and display device with inorganic light-emitting diode
CN108711576A (zh) * 2018-06-14 2018-10-26 邢彦文 一种基于micro LED技术的新型微显示器件及其制造方法
CN108899401A (zh) * 2018-06-28 2018-11-27 西安电子科技大学 基于石墨烯插入层结构的GaN基LED器件制备方法
CN109103230A (zh) * 2018-08-27 2018-12-28 上海天马有机发光显示技术有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
WO2020057053A1 (en) * 2018-09-20 2020-03-26 Boe Technology Group Co., Ltd. Method of fabricating display substrate, display substrate, and display apparatus
CN113035899A (zh) * 2021-03-09 2021-06-25 京东方科技集团股份有限公司 一种微led显示面板及其制备方法
CN113035899B (zh) * 2021-03-09 2024-03-01 京东方科技集团股份有限公司 一种微led显示面板及其制备方法

Also Published As

Publication number Publication date
US10319781B2 (en) 2019-06-11
US20160336374A1 (en) 2016-11-17
CN104916527B (zh) 2018-03-02

Similar Documents

Publication Publication Date Title
CN104916527A (zh) 显示基板及其制造方法、显示装置
US9947697B2 (en) Low temperature polycrystalline silicon TFT array substrate and method of producing the same, display apparatus
US8809115B2 (en) Method for manufacturing semiconductor device
CN102053435B (zh) 液晶显示设备及其制造方法
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN103026492B (zh) 薄膜晶体管器件以及薄膜晶体管器件的制造方法
CN102709239A (zh) 显示装置、阵列基板及其制造方法
US8772777B2 (en) Organic light-emitting display device and method of manufacturing the same
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
CN104658973A (zh) 阵列基板及其制作方法、显示装置
CN105280716B (zh) 薄膜晶体管的制造方法
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
CN102654698A (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
KR20200074591A (ko) 고 해상도 마이크로 led 표시 장치 및 그 제조 방법
CN103887245A (zh) 一种阵列基板的制造方法
US9673332B2 (en) Circuit substrate manufacturing method
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR20110062102A (ko) 액정표시장치 및 그 제조방법
CN103094204A (zh) 制造液晶显示装置的阵列基板的方法
JP5622457B2 (ja) 薄膜トランジスタおよびその製造方法
US11139339B2 (en) Array substrate, method of manufacturing the same, and display device
KR102442672B1 (ko) 탄소계 박막 쉐도우 마스크 및 그 제조방법
CN102629574A (zh) 一种氧化物tft阵列基板及其制造方法和电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant